專(zhuān)利名稱(chēng)：共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)制造領(lǐng)域，
的分柵式閃存。
且特別涉及一種共享字線(xiàn)的基于多晶硅浮柵
背景技術(shù)：
閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研究的熱 點(diǎn)。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問(wèn)世以來(lái)，隨著技術(shù)的發(fā)展和各類(lèi)電子產(chǎn)品對(duì) 存儲(chǔ)的需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和U盤(pán)等移動(dòng)和通訊設(shè)備中，閃 存為一種非易變性存儲(chǔ)器，其運(yùn)作原理是通過(guò)改變晶體管或存儲(chǔ)單元的臨界電壓來(lái)控制 門(mén)極通道的開(kāi)關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消 失，而閃存為電可擦除且可編程的只讀存儲(chǔ)器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非 揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部分市場(chǎng)份額，成為發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲(chǔ)器。
然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到編程電壓的限制，通過(guò) 縮小器件尺寸來(lái)提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)，因而研制高存儲(chǔ)密度的閃存是閃存 技術(shù)發(fā)展的重要推動(dòng)力。傳統(tǒng)的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到結(jié)構(gòu)的限 制，實(shí)現(xiàn)器件的編程電壓進(jìn)一步減小將會(huì)面臨著很大的挑戰(zhàn)。 —般而言，閃存為分柵結(jié)構(gòu)或堆疊柵結(jié)構(gòu)或兩種結(jié)構(gòu)的組合。分柵式閃存由于 其特殊的結(jié)構(gòu)，相比堆疊柵閃存在編程和擦除的時(shí)候都體現(xiàn)出其獨(dú)特的性能優(yōu)勢(shì)，因此 分柵式結(jié)構(gòu)由于具有高的編程效率，字線(xiàn)的結(jié)構(gòu)可以避免"過(guò)擦除"等優(yōu)點(diǎn)，應(yīng)用尤為 廣泛。但是由于分柵式閃存相對(duì)于堆疊柵閃存多了一個(gè)字線(xiàn)從而使得芯片的面積也會(huì)增 加，因此如何在提高芯片性能的同時(shí)進(jìn)一步減小芯片的尺寸是亟需解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提出一種共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，其能夠在保持芯片 的電學(xué)隔離性能不變的情況下，有效地縮小芯片的面積，同時(shí)也可以避免過(guò)擦除的問(wèn)題。 為了達(dá)到上述目的，本發(fā)明提出一種共享字線(xiàn)的基于多晶硅浮柵的分柵式閃 存，其包括 半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；
溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；
第一存儲(chǔ)位單元，位于所述溝道區(qū)與所述源極區(qū)域上方；
第二存儲(chǔ)位單元，位于所述溝道區(qū)與所述漏極區(qū)域上方； 字線(xiàn)，包括第一部分和第二部分，所述第一部分位于第一存儲(chǔ)位單元和第二存 儲(chǔ)位單元之間，所述第二部分位于第一部分上方并向兩側(cè)延伸至第一存儲(chǔ)位單元和第二 存儲(chǔ)位單元上方， 其中，所述第一存儲(chǔ)位單元和第二存儲(chǔ)位單元為多晶硅浮柵。
進(jìn)一步的，分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第一存儲(chǔ)位單 元讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元讀取。 進(jìn)一步的，對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)位單元 讀取電壓分別為4V、 0V和1.5V，實(shí)現(xiàn)第一存儲(chǔ)位單元讀取。 進(jìn)一步的，分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)位單 元讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元讀取。 進(jìn)一步的，對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第二存儲(chǔ)位單元 讀取電壓分別為4V、 1.5V和0V，實(shí)現(xiàn)第二存儲(chǔ)位單元讀取。 進(jìn)一步的，分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第一存儲(chǔ)位單 元編程電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元編程。 進(jìn)一步的，對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)位單元 編程電壓分別為6V、 4V和0V，實(shí)現(xiàn)第一存儲(chǔ)位單元編程。 進(jìn)一步的，分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)位單 元編程電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元編程。 進(jìn)一步的，對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第二存儲(chǔ)位單元 編程電壓分別為6V、 0V和4V，實(shí)現(xiàn)第二存儲(chǔ)位單元編程。 進(jìn)一步的，分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加存儲(chǔ)位單元擦 除電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除。 進(jìn)一步的，對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的存儲(chǔ)位單元擦除
電壓分別為-5V、 5V和5V，實(shí)現(xiàn)第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除。 進(jìn)一步的，對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的存儲(chǔ)位單元擦除
電壓分別為10V、 0V和0V，實(shí)現(xiàn)第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除。 本發(fā)明提出的共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，將兩個(gè)存儲(chǔ)位單元共
享使用一個(gè)字線(xiàn)，通過(guò)對(duì)字線(xiàn)，和源漏極區(qū)域施加不同的工作電壓實(shí)現(xiàn)對(duì)存儲(chǔ)位單元的
讀取、編程和擦除，共享位線(xiàn)的結(jié)構(gòu)使得分柵式閃存其能夠在保持芯片的電學(xué)隔離性能
不變的情況下，有效地縮小芯片的面積，同時(shí)也可以避免過(guò)擦除的問(wèn)題。


圖1所示為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮 示意圖。 圖2所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮 一存儲(chǔ)位單元讀取示意圖。 圖3所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮 二存儲(chǔ)位單元讀取示意圖。 圖4所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮 一存儲(chǔ)位單元編程示意圖。 圖5所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮 二存儲(chǔ)位單元編程示意圖。 圖6所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮
柵的分柵式閃存結(jié)構(gòu) 柵的分柵式閃存的第 柵的分柵式閃存的第 柵的分柵式閃存的第 柵的分柵式閃存的第 柵的分柵式閃存的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除示意圖。 圖7所述為本發(fā)明又一較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存 的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除示意圖。
具體實(shí)施例方式
為了更了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實(shí)施例并配合所附圖式說(shuō)明如下。
本發(fā)明提出一種共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，其能夠在保持芯片 的電學(xué)隔離性能不變的情況下，有效地縮小芯片的面積，同時(shí)也可以避免過(guò)擦除的問(wèn)題。 請(qǐng)參看圖1，圖1所示為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分 柵式閃存結(jié)構(gòu)示意圖。本發(fā)明提出一種共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，其包 括半導(dǎo)體襯底100，其上具有間隔設(shè)置的源極區(qū)域110和漏極區(qū)域120 ;溝道區(qū)130， 位于所述源極區(qū)域110和漏極區(qū)域120之間；第一存儲(chǔ)位單元200，位于所述溝道區(qū)130 與所述源極區(qū)域110上方；第二存儲(chǔ)位單元300，位于所述溝道區(qū)130與所述漏極區(qū)域 120上方；字線(xiàn)400，包括第一部分410和第二部分420，所述第一部分410位于第一存 儲(chǔ)位單元200和第二存儲(chǔ)位單元300之間，所述第二部分420位于第一部分410上方并向 兩側(cè)延伸至第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300上方。 根據(jù)本發(fā)明較佳實(shí)施例，所述第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300為多晶 硅浮柵。多晶硅屬于導(dǎo)體，傳統(tǒng)的存儲(chǔ)器都是采用多晶硅為存儲(chǔ)介質(zhì)，其采用與一般柵 極相同的多晶硅，因此能夠很好的與傳統(tǒng)工藝兼容。 本發(fā)明通過(guò)對(duì)字線(xiàn)400，源極區(qū)域110和漏極區(qū)域120施加不同的工作電壓實(shí)現(xiàn) 對(duì)兩個(gè)存儲(chǔ)位單元200、 300的讀取、編程和擦除操作。 本發(fā)明較佳實(shí)施例中，溝道130內(nèi)有電流在源極區(qū)域110和漏極區(qū)域120之間流 動(dòng)，第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300有無(wú)電荷存儲(chǔ)會(huì)影響溝道130內(nèi)電流大 小，當(dāng)?shù)谝淮鎯?chǔ)位單元200和第二存儲(chǔ)位單元300有電荷時(shí)，溝道130內(nèi)電流很小，反之 當(dāng)?shù)谝淮鎯?chǔ)位單元200和第二存儲(chǔ)位單元300無(wú)電荷時(shí)，溝道130內(nèi)電流很大，設(shè)定溝道 130內(nèi)小電流狀態(tài)為"0"，設(shè)定溝道130內(nèi)大電流狀態(tài)為"1"，這樣第一存儲(chǔ)位單元 200和第二存儲(chǔ)位單元300有無(wú)電荷存儲(chǔ)的狀態(tài)可以作為區(qū)分存儲(chǔ)"0"或"1"信息狀 態(tài)，實(shí)現(xiàn)第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300信息存儲(chǔ)讀取的功能。
請(qǐng)參考圖2，圖2所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分柵 式閃存的第一存儲(chǔ)位單元讀取示意圖。本發(fā)明分別對(duì)所述字線(xiàn)400、所述源極區(qū)域110和 所述漏極區(qū)域120施加第一存儲(chǔ)位單元讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元200讀取操作。
進(jìn)一步的，對(duì)所述字線(xiàn)400、所述源極區(qū)域110和所述漏極區(qū)域120施加的第一 存儲(chǔ)位單元讀取電壓分別為4V、 OV和1.5V，實(shí)現(xiàn)第一存儲(chǔ)位單元200的讀取操作。
再請(qǐng)參考圖3，圖3所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分 柵式閃存的第二存儲(chǔ)位單元讀取示意圖。本發(fā)明分別對(duì)所述字線(xiàn)400、所述源極區(qū)域IIO 和所述漏極區(qū)域120施加第二存儲(chǔ)位單元讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元300的讀取操 作。 進(jìn)一步的，對(duì)所述字線(xiàn)400、所述源極區(qū)域110和所述漏極區(qū)域120施加的第二存儲(chǔ)位單元讀取電壓分別為4V、 1.5V和0V，實(shí)現(xiàn)第二存儲(chǔ)位單元300的讀取操作。
當(dāng)源-漏極電壓足夠高，足以導(dǎo)致某些高能電子越過(guò)絕緣介電層，并進(jìn)入絕緣介 電層上的儲(chǔ)位單元，這種過(guò)程稱(chēng)為熱電子注入。而所述絕緣介電層的成分為硅的氧化物 或者硅的氮化物，如二氧化硅或者氮化硅等材料，其位于半導(dǎo)體襯底ioo和第一存儲(chǔ)位 單元200、第二存儲(chǔ)位單元300之間。 再請(qǐng)參考圖4，圖4所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分 柵式閃存的第一存儲(chǔ)位單元編程示意圖。本發(fā)明分別對(duì)所述字線(xiàn)400、所述源極區(qū)域IIO 和所述漏極區(qū)域120施加第一存儲(chǔ)位單元編程電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元200的編程操 作。本發(fā)明較佳實(shí)施例中，在施加讀取工作電壓后，溝道130內(nèi)有電子從漏極區(qū)域120 流到源極區(qū)域IIO，部分電子通過(guò)熱電子注入方式注入到第一存儲(chǔ)位單元200中，實(shí)現(xiàn)第 一存儲(chǔ)位單元200的編程操作。 進(jìn)一步的，對(duì)所述字線(xiàn)400、所述源極區(qū)域110和所述漏極區(qū)域120施加的第一 存儲(chǔ)位單元編程電壓分別為6V、 4V和0V，實(shí)現(xiàn)第一存儲(chǔ)位單元200編程操作。
再請(qǐng)參考圖5，圖5所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分 柵式閃存的第二存儲(chǔ)位單元編程示意圖。本發(fā)明分別對(duì)所述字線(xiàn)400、所述源極區(qū)域110 和所述漏極區(qū)域120施加第二存儲(chǔ)位單元編程電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元300的編程操 作。本發(fā)明較佳實(shí)施例中，在施加讀取工作電壓后，溝道130內(nèi)有電子從源極區(qū)域110 流到漏極區(qū)域120，部分電子通過(guò)熱電子注入方式注入到第二存儲(chǔ)位單元300中，實(shí)現(xiàn)第 二存儲(chǔ)位單元300的編程操作。 進(jìn)一步的，對(duì)所述字線(xiàn)400、所述源極區(qū)域110和所述漏極區(qū)域120施加的第二 存儲(chǔ)位單元編程電壓分別為6V、 0V和4V，實(shí)現(xiàn)第二存儲(chǔ)位單元300的編程操作。
請(qǐng)參考圖6，圖6所述為本發(fā)明較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵的分柵 式閃存的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除示意圖。本發(fā)明分別對(duì)所述字線(xiàn)400、所 述源極區(qū)域110和所述漏極區(qū)域120施加存儲(chǔ)位單元擦除電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元200 和第二存儲(chǔ)位單元300的擦除操作。在該施加工作電壓條件下，存儲(chǔ)在第一存儲(chǔ)位單元 200和第二存儲(chǔ)位單元300的電子在高電場(chǎng)下FN(Fowler-Nordheim)隧穿到半導(dǎo)體襯底100 端，通過(guò)半導(dǎo)體襯底100端流走，實(shí)現(xiàn)第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300的擦除 操作。 進(jìn)一步的，對(duì)所述字線(xiàn)400、所述源極區(qū)域110和所述漏極區(qū)域120施加的存儲(chǔ) 位單元擦除電壓分別為-5V、 5V和5V，實(shí)現(xiàn)第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300 的擦除操作。 請(qǐng)參考圖7，圖7所述為本發(fā)明又一較佳實(shí)施例的共享字線(xiàn)的基于多晶硅浮柵 的分柵式閃存的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除示意圖。本發(fā)明分別對(duì)所述字線(xiàn) 400、所述源極區(qū)域110和所述漏極區(qū)域120施加存儲(chǔ)位單元擦除電壓，實(shí)現(xiàn)第一存儲(chǔ)位 單元200和第二存儲(chǔ)位單元300的擦除操作。在該施加工作電壓條件下，存儲(chǔ)在第一存 儲(chǔ)位單元200和第二存儲(chǔ)位單元300的電子在高電場(chǎng)下FN(Fowler-Nordheim)隧穿到字線(xiàn) 400端，通過(guò)字線(xiàn)400端流走，實(shí)現(xiàn)第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300的擦除操 作。 進(jìn)一步的，對(duì)所述字線(xiàn)400、所述源極區(qū)域110和所述漏極區(qū)域120施加的存儲(chǔ)位單元擦除電壓分別為10V、 0V和0V，實(shí)現(xiàn)第一存儲(chǔ)位單元200和第二存儲(chǔ)位單元300 的擦除操作。 綜上所述，本發(fā)明提出的共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，將兩個(gè)存 儲(chǔ)位單元共享使用一個(gè)字線(xiàn)，通過(guò)對(duì)字線(xiàn)，和源漏極區(qū)域施加不同的工作電壓實(shí)現(xiàn)對(duì)存 儲(chǔ)位單元的讀取、編程和擦除，共享位線(xiàn)的結(jié)構(gòu)使得分柵式閃存其能夠在保持芯片的電 學(xué)隔離性能不變的情況下，有效地縮小芯片的面積，同時(shí)也可以避免過(guò)擦除的問(wèn)題。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬 技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn) 飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
一種共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，其特征在于，包括半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；第一存儲(chǔ)位單元，位于所述溝道區(qū)與所述源極區(qū)域上方；第二存儲(chǔ)位單元，位于所述溝道區(qū)與所述漏極區(qū)域上方；字線(xiàn)，包括第一部分和第二部分，所述第一部分位于第一存儲(chǔ)位單元和第二存儲(chǔ)位單元之間，所述第二部分位于第一部分上方并向兩側(cè)延伸至第一存儲(chǔ)位單元和第二存儲(chǔ)位單元上方，其中，所述第一存儲(chǔ)位單元和第二存儲(chǔ)位單元為多晶硅浮柵。
2. 根據(jù)權(quán)利要求1所述的分柵式閃存，其特征在于分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第一存儲(chǔ)位單元讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元讀取。
3. 根據(jù)權(quán)利要求2所述的分柵式閃存，其特征在于對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)位單元讀取電壓分別為4V、 0V和1.5V，實(shí)現(xiàn)第一存儲(chǔ)位單元讀取。
4. 根據(jù)權(quán)利要求1所述的分柵式閃存，其特征在于分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)位單元讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元讀取。
5. 根據(jù)權(quán)利要求4所述的分柵式閃存，其特征在于對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第二存儲(chǔ)位單元讀取電壓分別為4V、 1.5V和0V，實(shí)現(xiàn)第二存儲(chǔ)位單元讀取。
6. 根據(jù)權(quán)利要求1所述的分柵式閃存，其特征在于分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第一存儲(chǔ)位單元編程電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元編程。
7. 根據(jù)權(quán)利要求6所述的分柵式閃存，其特征在于對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)位單元編程電壓分別為6V、 4V和0V，實(shí)現(xiàn)第一存儲(chǔ)位單元編程。
8. 根據(jù)權(quán)利要求1所述的分柵式閃存，其特征在于分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)位單元編程電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元編程。
9. 根據(jù)權(quán)利要求8所述的分柵式閃存，其特征在于對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的第二存儲(chǔ)位單元編程電壓分別為6V、 0V和4V，實(shí)現(xiàn)第二存儲(chǔ)位單元編程。
10. 根據(jù)權(quán)利要求I所述的分柵式閃存，其特征在于分別對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加存儲(chǔ)位單元擦除電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除。
11. 根據(jù)權(quán)利要求10所述的分柵式閃存，其特征在于對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的存儲(chǔ)位單元擦除電壓分別為-5V、 5V和5V，實(shí)現(xiàn)第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除。
12. 根據(jù)權(quán)利要求10所述的分柵式閃存，其特征在于對(duì)所述字線(xiàn)、所述源極區(qū)域和所述漏極區(qū)域施加的存儲(chǔ)位單元擦除電壓分別為IOV、 OV和OV，實(shí)現(xiàn)第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除。
全文摘要
本發(fā)明提出一種共享字線(xiàn)的基于多晶硅浮柵的分柵式閃存，其包括半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；第一存儲(chǔ)位單元，位于所述溝道區(qū)與所述源極區(qū)域上方；第二存儲(chǔ)位單元，位于所述溝道區(qū)與所述漏極區(qū)域上方；字線(xiàn)，包括第一部分和第二部分，所述第一部分位于第一存儲(chǔ)位單元和第二存儲(chǔ)位單元之間，所述第二部分位于第一部分上方并向兩側(cè)延伸至第一存儲(chǔ)位單元和第二存儲(chǔ)位單元上方，其中，所述第一存儲(chǔ)位單元和第二存儲(chǔ)位單元為多晶硅浮柵。本發(fā)明提出的分柵式閃存，其能夠在保持芯片的電學(xué)隔離性能不變的情況下，有效地縮小芯片的面積，同時(shí)也可以避免過(guò)擦除的問(wèn)題。
文檔編號(hào)G11C16/04GK101692451SQ20091019711
公開(kāi)日2010年4月7日 申請(qǐng)日期2009年10月13日 優(yōu)先權(quán)日2009年10月13日
發(fā)明者孔蔚然, 張博, 張 雄, 曹子貴, 顧靖 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司