專利名稱：電路、用于調(diào)節(jié)的方法以及調(diào)節(jié)回路的應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路、一種用于調(diào)節(jié)的方法以及一種調(diào)節(jié)回路的應(yīng)用。
背景技術(shù)：
如果數(shù)字CMOS電路被置于休眠模式(sle印mode)中，則不再對該CMOS電路的柵 極電容進(jìn)行再充電。因此，CMOS電路的電流消耗在休眠模式中顯著減小。如果在休眠模式 中繼續(xù)在CMOS電路上施加供電電壓，則在休眠模式中僅流動漏電流。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于，盡可能地改進(jìn)電路。 所述任務(wù)通過具有獨(dú)立權(quán)利要求1的特征的電路解決。有利的進(jìn)一步構(gòu)型是從屬 權(quán)利要求的主題并且包括在本說明書中。 因此，提出一種電路。優(yōu)選地，所述電路被單片地集成在半導(dǎo)體芯片上。集成電路 具有數(shù)字CMOS電路，該數(shù)字CMOS電路具有多個(gè)NM0S場效應(yīng)晶體管和多個(gè)PM0S場效應(yīng)晶 體管。在此，NMOS場效應(yīng)晶體管為n型導(dǎo)電類型，而PMOS場效應(yīng)晶體管是p型導(dǎo)電類型。 在數(shù)字CMOS電路中，NM0S場效應(yīng)晶體管和PM0S場效應(yīng)晶體管被作為互補(bǔ)的類型使用。在 此，在諸如門電路的邏輯基本功能中，每個(gè)NM0S場效應(yīng)晶體管對應(yīng)于至少一個(gè)PMOS場效應(yīng) 晶體管并且每個(gè)PMOS場效應(yīng)晶體管對應(yīng)于至少一個(gè)NMOS場效應(yīng)晶體管。
所述電路具有第一負(fù)載裝置以及第二負(fù)載裝置。第一負(fù)載裝置與第一供電電壓相 連接并且與數(shù)字CMOS電路的NMOS場效應(yīng)晶體管的源極連接端子相連接。第一供電電壓 例如可以是地或者負(fù)電壓。第二負(fù)載裝置與第二供電電壓相連接并且與數(shù)字CMOS電路的 PMOS場效應(yīng)晶體管的源極連接端子相連接。第二供電電壓優(yōu)選是正的供電電壓。在此，負(fù) 載裝置應(yīng)被理解為電路組成部分，該電路組成部分對于流過它的電流而言是一個(gè)負(fù)載并且 造成該負(fù)載上的電壓降。優(yōu)選的是，負(fù)載裝置在此具有對應(yīng)于線性或優(yōu)選非線性變化過程 的電流電壓特性曲線。第一負(fù)載裝置和第二負(fù)載裝置優(yōu)選地與CMOS電路的源極連接端子 串聯(lián)。 所述電路具有分析處理電路，該分析處理電路被構(gòu)造用于對NMOS場效應(yīng)晶體管 的源極連接端子上的第一源極電壓進(jìn)行分析處理并且與NMOS場效應(yīng)晶體管的源極連接端 子相連接。在NMOS場效應(yīng)晶體管的源極連接端子上的第一源極電壓例如可被指定為諸如 地的參考電位。 所述分析處理電路被構(gòu)造用于對PMOS場效應(yīng)晶體管的源極連接端子上的第二源 極電壓進(jìn)行分析處理并且與PMOS場效應(yīng)晶體管的源極連接端子相連接。
優(yōu)選地，用于進(jìn)行分析處理的分析處理電路具有測量電路，該測量電路有利地具 有模數(shù)轉(zhuǎn)換器或者多個(gè)比較器。測量電路有利地具有諸如放大器或減法器等的模擬子電 路，以便進(jìn)行分析處理。優(yōu)選的是，分析處理電路此外還具有計(jì)算單元，例如微控制器內(nèi)核。
所述分析處理電路被構(gòu)造用于調(diào)節(jié)第一負(fù)載裝置上的第一電壓降并且為了進(jìn)行所述調(diào)節(jié)而與第一負(fù)載裝置的第一控制輸入端相連接。第一控制輸入端可以是用于對第一 電壓降進(jìn)行連續(xù)調(diào)節(jié)的模擬的控制輸入端。然而優(yōu)選地，第一控制輸入端是數(shù)字的控制輸 入端，該數(shù)字的控制輸入端逐步地實(shí)現(xiàn)對第二電壓降的調(diào)節(jié)。為了進(jìn)行所述調(diào)節(jié)，第一電壓 降取決于第一控制輸入端上的控制信號。附加地，第一電壓降可以取決于通過數(shù)字CMOS電 路的漏電流和/或溫度。 所述分析處理電路被構(gòu)造用于調(diào)節(jié)第二負(fù)載裝置上的第二電壓降并且為了進(jìn)行 所述調(diào)節(jié)而與第二負(fù)載裝置的第二控制輸入端相連接。第二控制輸入端可以是用于對第二 電壓降進(jìn)行連續(xù)調(diào)節(jié)的模擬的控制輸入端。然而優(yōu)選地，第二控制輸入端是數(shù)字的控制輸 入端，該數(shù)字的控制輸入端逐步地實(shí)現(xiàn)對第二電壓降的調(diào)節(jié)。為了進(jìn)行所述調(diào)節(jié)，第二電壓 降取決于第二控制輸入端處的控制信號。附加地，第二電壓降可以取決于通過數(shù)字CMOS電 路的漏電流和/或溫度。 此外，本發(fā)明的任務(wù)還在于，說明一種盡可能改進(jìn)的用于調(diào)節(jié)的方法。 所述任務(wù)通過具有獨(dú)立權(quán)利要求8的特征的方法解決。有利的進(jìn)一步構(gòu)型是從屬
權(quán)利要求的主題并且包括在本說明書中。 因此，提出一種對施加在CMOS電路上的數(shù)據(jù)保持電壓進(jìn)行調(diào)節(jié)和/或?qū)τ贑MOS 電路的休眠模式而言對通過CMOS電路的漏電流進(jìn)行調(diào)節(jié)的方法。 在所述方法中，對施加在CMOS電路的NMOS場效應(yīng)晶體管的源極連接端子上的第 一源極電壓進(jìn)行分析處理。為了進(jìn)行所述分析處理有利的是，確定第一供電電壓與第一源 極電壓之間的第一電壓差。 在所述方法中，對施加在CMOS電路的PMOS場效應(yīng)晶體管的源極連接端子上的第 二源極電壓進(jìn)行分析處理。為了進(jìn)行所述分析處理有利的是，確定第二供電電壓與第二源 極電壓之間的第二電壓差。 在所述方法中，根據(jù)第一源極電壓和/或第二源極電壓來調(diào)節(jié)與NM0S場效應(yīng)晶體 管的源極連接端子相連接的第一負(fù)載裝置上的第一電壓降。 替換地或組合地，在所述方法中，根據(jù)第一源極電壓和/或第二源極電壓來調(diào)節(jié) 與PM0S場效應(yīng)晶體管的源極連接端子相連接的第二負(fù)載裝置上的第二電壓降。
此外，本發(fā)明的任務(wù)還在于，說明調(diào)節(jié)回路的應(yīng)用。 所述任務(wù)通過具有獨(dú)立權(quán)利要求9的特征的應(yīng)用解決。有利的進(jìn)一步構(gòu)型是從屬 權(quán)利要求的主題并且包括在本說明書中。 因此，提出調(diào)節(jié)回路的應(yīng)用，用于對施加在CMOS電路上的數(shù)據(jù)保持電壓進(jìn)行調(diào)節(jié) 和/或?qū)τ谛菝吣Ｊ蕉詫νㄟ^CMOS電路的漏電流進(jìn)行調(diào)節(jié)。調(diào)節(jié)回路優(yōu)選地具有分析 處理電路，該分析處理電路用于對施加在CMOS電路的NM0S場效應(yīng)晶體管的源極連接端子 上的第一源極電壓進(jìn)行分析處理和/或?qū)κ┘釉贑MOS電路的PM0S場效應(yīng)晶體管的源極連 接端子上的第二源極電壓進(jìn)行分析處理。優(yōu)選的是，調(diào)節(jié)回路具有與NMOS場效應(yīng)晶體管的 源極連接端子相連接的、可調(diào)節(jié)的第一負(fù)載裝置。優(yōu)選的是，調(diào)節(jié)回路具有與PM0S場效應(yīng) 晶體管的源極連接端子相連接的、可調(diào)節(jié)的第二負(fù)載裝置。 為了進(jìn)行調(diào)節(jié)，CMOS電路工作在測量模式中。在測量模式中，僅漏電流流過CMOS 電路。 調(diào)節(jié)回路在測量模式中調(diào)節(jié)數(shù)據(jù)保持電壓和/或漏電流。調(diào)節(jié)回路的調(diào)節(jié)被存儲用于休眠模式。 以下所描述的進(jìn)一步構(gòu)型不僅涉及所述電路，而且涉及所述調(diào)節(jié)回路的應(yīng)用以及 所述用于調(diào)節(jié)的方法。在此，方法特征由電路的功能得出。電路的功能特征由相應(yīng)的方法 步驟得出。 根據(jù)一個(gè)特別有利的進(jìn)一步構(gòu)型，第一負(fù)載裝置被構(gòu)造用于僅借助流過第一負(fù)載 裝置的漏電流產(chǎn)生第一負(fù)載裝置上的第一電壓降。 根據(jù)另一個(gè)特別有利的進(jìn)一步構(gòu)型，第二負(fù)載裝置被構(gòu)造用于僅借助流過第二負(fù) 載裝置的漏電流產(chǎn)生第二負(fù)載裝置上的第二電壓降。 在一個(gè)有利的構(gòu)型方案中，電路被構(gòu)造用于工作模式以及與工作模式相比具有更 少電流消耗的休眠模式。在此，也可以設(shè)置多個(gè)休眠模式和/或多個(gè)工作模式。在工作模式 中，數(shù)字CMOS電路被構(gòu)造用于實(shí)施不同的操作功能。例如，數(shù)字CMOS電路在此執(zhí)行計(jì)算、 將信息寫入存儲器或寄存器中或者從存儲單元中讀取相應(yīng)的信息。在工作模式中，時(shí)鐘信 號可被施加在數(shù)字CMOS電路上。相反，數(shù)字CM0S電路在休眠模式中優(yōu)選地不執(zhí)行任何操 作。 優(yōu)選的是，在工作模式中，所述負(fù)載裝置中的至少一個(gè)被控制在低歐姆狀態(tài)中。在 此，在低歐姆狀態(tài)中，在電路功能方面可以忽略負(fù)載裝置上的電壓降。例如，通過開關(guān)晶體 管的接通實(shí)現(xiàn)對低歐姆狀態(tài)的控制。優(yōu)選的是，在休眠模式中，負(fù)載裝置被控制在與工作模 式相比具有更高電阻值的狀態(tài)中。在此，負(fù)載裝置被如此控制，使得在休眠模式中流過MOS 場效應(yīng)晶體管以及負(fù)載裝置的漏電流產(chǎn)生負(fù)載裝置上的電壓降。優(yōu)選地，在休眠模式中， CMOS電路的所有數(shù)字元件——諸如門電路或存儲元件等具有確定的狀態(tài)。這種確定的狀態(tài) 是各個(gè)元件的輸出端上的邏輯1或者邏輯0。 優(yōu)選的是，在電路的休眠模式中產(chǎn)生基體-源極電壓。流過CM0S電路以及(第一 和/或第二)負(fù)載裝置的漏電流在負(fù)載裝置處引起電壓降。由于負(fù)載裝置與CMOS電路的 源極連接端子的連接，所述電壓降在CMOS電路的場效應(yīng)晶體管的源極連接端子和基體連 接端子上產(chǎn)生基體_源極電壓。 根據(jù)第一進(jìn)一步構(gòu)型方案，分析處理電路或者第一負(fù)載裝置具有用于存儲對第一 電壓降的調(diào)節(jié)的第一存儲器。所述存儲器例如是寄存器或者是非易失性的存儲單元。
根據(jù)也可以與第一進(jìn)一步構(gòu)型方案進(jìn)行組合的第二進(jìn)一步構(gòu)型方案，分析處理電 路或者第二負(fù)載裝置具有用于存儲對第二電壓降的調(diào)節(jié)的第二存儲器。所述存儲器例如是 寄存器或者是非易失性的存儲單元。 在一個(gè)進(jìn)一步構(gòu)型中，分析處理電路具有用于測量溫度的裝置。例如，溫度傳感器 元件可以與CMOS電路一起被單片地集成在半導(dǎo)體芯片上。優(yōu)選的是，分析處理電路被構(gòu)造 用于對與溫度相應(yīng)的測量信號進(jìn)行分析處理。有利的是，分析處理電路被構(gòu)造用于根據(jù)所 述測量對第一電壓降進(jìn)行調(diào)節(jié)和/或?qū)Φ诙妷航颠M(jìn)行調(diào)節(jié)。優(yōu)選的是，分析處理電路被 構(gòu)造用于將對第一負(fù)載裝置的調(diào)節(jié)分配給所測得的溫度和/或?qū)Φ诙?fù)載裝置的調(diào)節(jié) 分配給所測得的溫度。有利的是，分析處理電路具有用于所述分配的表。
在一個(gè)進(jìn)一步構(gòu)型中，第一負(fù)載裝置具有可調(diào)節(jié)的負(fù)載，所述可調(diào)節(jié)的負(fù)載在 NM0S場效應(yīng)晶體管的源極連接端子與第一供電電壓之間起作用。優(yōu)選的是，所述起作用的 負(fù)載是可調(diào)節(jié)的。有利的是，所述負(fù)載由多個(gè)晶體管構(gòu)成。有利的是，為了進(jìn)行調(diào)節(jié)，將多個(gè)具有不同幾何尺寸——尤其是柵極寬度和/或柵極長度——的可接通的NM0S場效應(yīng)晶 體管設(shè)置為起作用的負(fù)載。 在一個(gè)另外的進(jìn)一步構(gòu)型中，第二負(fù)載裝置具有可變的負(fù)載，該可變的負(fù)載在 PMOS場效應(yīng)晶體管的源極連接端子與第二供電電壓之間起作用。優(yōu)選的是，所述起作用的 負(fù)載由多個(gè)晶體管構(gòu)成并且可通過各個(gè)晶體管的接通或者斷開進(jìn)行調(diào)節(jié)。優(yōu)選的是，所述 調(diào)節(jié)自動地通過分析處理電路進(jìn)行，有利地通過用于調(diào)節(jié)的程序運(yùn)行過程進(jìn)行。
在一個(gè)另外的進(jìn)一步構(gòu)型中，可調(diào)節(jié)的負(fù)載具有多個(gè)可通斷的電阻，這些電阻可 以借助開關(guān)晶體管被接通和被斷開。替換地，也可以將場效應(yīng)晶體管形式的可調(diào)節(jié)的(有 源)電阻用作可通斷的電阻。例如，場效應(yīng)晶體管的漏極-源極路徑可在多個(gè)電阻值之間 變化。在休眠模式中，可調(diào)節(jié)的負(fù)載與數(shù)字CMOS電路的源極連接端子串聯(lián)，使得通過數(shù)字 CMOS電路的漏電流引起可調(diào)節(jié)的負(fù)載上的電壓降。 優(yōu)選的是，數(shù)字CMOS電路的NMOS場效應(yīng)晶體管的基體連接端子直接與第一供電 電壓(導(dǎo)電地)連接。因此，在NMOS場效應(yīng)晶體管的基體連接端子與第一供電電壓之間不 設(shè)置元件，尤其不設(shè)置具有電阻的元件。優(yōu)選的是，同樣的情況也適用于數(shù)字CMOS電路的 PMOS晶體管的基體連接端子，這些基體連接端子直接與第二供電電壓連接。
在一個(gè)優(yōu)選的進(jìn)一步構(gòu)型中，為了對數(shù)據(jù)保持電壓和/或漏電流進(jìn)行調(diào)節(jié)，由 PMOS場效應(yīng)晶體管決定的漏電流以及由NMOS場效應(yīng)晶體管決定的漏電流通過調(diào)節(jié)方法步 驟彼此接近。有利的是，通過第一負(fù)載裝置上的第一電壓降以及通過第二負(fù)載裝置上的第 二電壓降來相互比較由PMOS場效應(yīng)晶體管決定的漏電流以及由NMOS場效應(yīng)晶體管決定的 漏電流。如果使用具有已知特性，例如已知特征曲線的晶體管，那么可以通過這些已知特性 定量地區(qū)分由PMOS場效應(yīng)晶體管決定的漏電流與由NMOS場效應(yīng)晶體管決定的漏電流。在 此，知道CMOS電路的溫度是有益的，但這不是強(qiáng)制必需的。如果將多個(gè)連接為MOS 二極管 的場效應(yīng)晶體管用作負(fù)載裝置，則溫度影響相對較小。 在第一構(gòu)型方案中，在由PMOS場效應(yīng)晶體管決定的漏電流占優(yōu)勢的情況下，第一 負(fù)載裝置被調(diào)節(jié)到最小的電壓降。在第二構(gòu)型方案中，在由NMOS場效應(yīng)晶體管決定的漏電 流占優(yōu)勢的情況下，第二負(fù)載裝置被調(diào)節(jié)到最小的電壓降。在第三構(gòu)型方案中，第一負(fù)載裝 置和第二負(fù)載裝置被調(diào)節(jié)到最大的和/或中間的電壓降。這些構(gòu)型方案還可以——例如與 溫度無關(guān)地——彼此組合。 為了進(jìn)行分析，優(yōu)選的是，對第 一 負(fù)載裝置的第 一 電阻值的復(fù)位值 (Rilcksetzwerte)以及第二負(fù)載裝置的第二電阻值的復(fù)位值進(jìn)行調(diào)節(jié)。此外，有利的是，借 助電溫度傳感元件測量溫度。根據(jù)分配表(mapping)，優(yōu)選地根據(jù)所測得的溫度將用于第一 和/或第二負(fù)載裝置的較高的電阻值分配給較快的CMOS電路，而將較低的電阻值分配給較 慢的CMOS電路。替換地，這也可以在不對溫度進(jìn)行分析的情況下進(jìn)行。為了對過程變化進(jìn) 行測量，電路優(yōu)選具有環(huán)形振蕩器。通過環(huán)形振蕩器可以確定CMOS電路的速度或者CMOS 電路的最大工作頻率。通常，較快的CMOS電路具有較大的漏電流。在大漏電流的情況下， 應(yīng)當(dāng)盡可能強(qiáng)地降低漏電流，從而使負(fù)載裝置上的電壓降最大化。然而附加地，也應(yīng)當(dāng)滿足 相反的規(guī)定，即在CMOS電路上的電壓降不低于最小電壓(例如0. 8V的最小電壓)。
在一個(gè)另外的有利進(jìn)一步構(gòu)型方案中，優(yōu)選逐級地增大第一負(fù)載裝置上的第一電 壓降和/或第二負(fù)載裝置上的第二電壓降，直到數(shù)據(jù)保持電壓已達(dá)到預(yù)先給定的或可預(yù)先給定的最小電壓范圍。 在一個(gè)另外的構(gòu)型方案中，有利的是，在測量模式中分析處理PMOS場效應(yīng)晶體管 上的源極電壓和/或NMOS場效應(yīng)晶體管上的源極電壓。此外，有利的是，分析處理CMOS電 路的溫度。通過計(jì)算單元由測量結(jié)果推導(dǎo)出以下決定增大還是減小第一負(fù)載裝置上的第 一電壓降和/或增大還是減小第二負(fù)載裝置上的第二電壓降。優(yōu)選的是，通過對第一電壓 降和第二電壓降的單獨(dú)調(diào)節(jié)使由兩個(gè)漏電流構(gòu)成的漏電流總和最小化。在此優(yōu)選地，負(fù)載 裝置的特征曲線是已知的。優(yōu)選的是，負(fù)載裝置具有多個(gè)特征曲線已知的場效應(yīng)晶體管。為 了可以估計(jì)CMOS電路的PMOS場效應(yīng)晶體管和/或NMOS場效應(yīng)晶體管的指數(shù)的漏電流特 性，對當(dāng)前溫度進(jìn)行測量是有利的。 以上所述的進(jìn)一步構(gòu)型方案不僅單獨(dú)應(yīng)用是特別有利的，而且以組合的方式應(yīng)用 也是特別有利的。在此情況下，所有的進(jìn)一步構(gòu)型方案可彼此組合。在附圖的實(shí)施例的描 述中已說明一些可能的組合。但那里所述的進(jìn)一步構(gòu)型方案的組合的可能性并未窮盡。


以下通過實(shí)施例根據(jù)附圖對本發(fā)明進(jìn)行詳細(xì)說明。 附圖示出 圖1 :一個(gè)實(shí)施例的電路的示意性框圖； 圖2 :—個(gè)實(shí)施例的第一負(fù)載裝置的示意圖； 圖3 :—個(gè)實(shí)施例的第二負(fù)載裝置的示意圖； 圖4 :一個(gè)實(shí)施例的分析處理電路的示意圖； 圖5 :用于表示作用方式的示意性原理具體實(shí)施例方式
圖1中通過框圖示意性地示出了電路的第一實(shí)施例。具有多個(gè)NMOS場效應(yīng)晶體 管以及多個(gè)PMOS場效應(yīng)晶體管的CMOS電路20被示意性地表示為框。PMOS場效應(yīng)晶體管 的源極連接端子SP彼此連接。NMOS場效應(yīng)晶體管的源極連接端子SN彼此連接。
在NMOS場效應(yīng)晶體管的源極連接端子SN上連接了第一負(fù)載裝置40。第一負(fù)載裝 置40又與諸如地的第一供電電壓Vss連接。在PMOS場效應(yīng)晶體管的源極連接端子SP上連 接了第二負(fù)載裝置30。第二負(fù)載裝置30又與第二供電電壓VDD連接，該第二供電電壓VDD 例如是相對于地為正的電壓，例如是電池。第一負(fù)載裝置40、第二負(fù)載裝置30和數(shù)字CMOS 電路20是串聯(lián)的。 在工作模式中，工作電流流過由第一負(fù)載裝置40、第二負(fù)載裝置30和數(shù)字CM0S電 路20構(gòu)成的串聯(lián)電路。工作電流是由CMOS電路、尤其是由NMOS場效應(yīng)晶體管和PMOS場 效應(yīng)晶體管的柵極電容的再充電決定的。在工作模式中，CMOS電路20應(yīng)當(dāng)盡可能快速地 工作，使得通過與第一負(fù)載裝置40的第一控制輸入端41以及與第二負(fù)載裝置30的第二控 制輸入端31相連接的分析處理電路100將第一負(fù)載裝置40以及第二負(fù)載裝置30控制到 低歐姆狀態(tài)中。因此，在工作模式中，在第一負(fù)載裝置40上的第一電壓降U4。以及在第二負(fù) 載裝置30上的第二電壓降U3。是小的。此外，在工作模式中，如在圖1中通過雙箭頭表明的 那樣，可以在CMOS電路20與分析處理電路100之間進(jìn)行數(shù)據(jù)交換。
在休眠模式中，漏電流流過由第一負(fù)載裝置40、第二負(fù)載裝置30和數(shù)字CMOS電路 20構(gòu)成的串聯(lián)電路。圖5極其簡化地示出具有兩個(gè)PMOS場效應(yīng)晶體管MP21和MP22以及 兩個(gè)NMOS場效應(yīng)晶體管MN21和MN22的CMOS電路20。 漏電流一部分由截止的PMOS場效應(yīng)晶體管MP21和MP22決定，另一部分由截止的 NMOS場效應(yīng)晶體管麗21和麗22決定。在此，漏電流的大小以及由NMOS和PMOS場效應(yīng)晶 體管MN21和MN22、 MP21和MP22決定的份額取決于電路、邏輯狀態(tài)以及NMOS和PMOS場效 應(yīng)晶體管MN21和MN22、MP21和MP22的制造過程。由于第一負(fù)載裝置40， NMOS場效應(yīng)晶體 管麗21和麗22的源極連接端子SN上的源極電位高于基體連接端子BN上的基體電位。在 此，體效應(yīng)(Body-Effekt)造成通過截止的NMOS場效應(yīng)晶體管MN21和MN22的漏電流的減 小。相應(yīng)的情況適用于PMOS場效應(yīng)晶體管MP21和MP22。由于第二負(fù)載裝置30， PMOS場 效應(yīng)晶體管MP21和MP22的源極連接端子SP上的源極電位小于基體連接端子BP上的基體 電位。在此，體效應(yīng)造成通過截止的PMOS場效應(yīng)晶體管MP21和MP22的漏電流的減小。
在圖1的實(shí)施例中，為了減小漏電流，可以通過分析處理電路IOO調(diào)節(jié)第一負(fù)載裝 置40上的電壓降U4。。在此，第一負(fù)載裝置40被如此構(gòu)造，使得第一負(fù)載裝置40上的電壓 降U40僅由流過第一負(fù)載裝置40的漏電流引起。相應(yīng)地，為了減小漏電流，可以通過分析 處理電路100調(diào)節(jié)第二負(fù)載裝置30上的電壓降U3。。在此，第二負(fù)載裝置30被如此構(gòu)造， 使得第二負(fù)載裝置30上的電壓降U3。僅由流過第二負(fù)載裝置30的漏電流引起。在此，分析 處理電路100和第一負(fù)載裝置40可以構(gòu)成第一調(diào)節(jié)回路。在此，分析處理電路100和第二 負(fù)載裝置30可以構(gòu)成第二調(diào)節(jié)回路。為此，分析處理電路100與第一負(fù)載裝置40和第二 負(fù)載裝置30的數(shù)字的控制輸入端41和31相連接。替換地，如果如圖5的實(shí)施例中那樣設(shè) 置有可連續(xù)調(diào)節(jié)的負(fù)載元件49和39，則也可以設(shè)置模擬的控制輸入端41和31。在所述情 況下，基體_源極電壓同樣由于體效應(yīng)造成漏電流或者IM的減小。
作為存儲元件的示例，圖5的實(shí)施例中的CMOS電路20示出具有場效應(yīng)晶體管 MP21、MP22、MN21和MP22的鎖存器。在場效應(yīng)晶體管MP21和MN21的輸入端上例如施加高 電平。因此，在場效應(yīng)晶體管MP22和麗22的輸入端上施加低電平。在這個(gè)示例中，晶體管 麗21和MP22是導(dǎo)通的，而晶體管麗22和MP21是截止的。在此，漏電流是流過截止的PMOS 場效應(yīng)晶體管MP21的漏電流與流過截止的NMOS場效應(yīng)晶體管麗22的漏電流的和 數(shù)字電路20和第一負(fù)載裝置40以及第二負(fù)載裝置30是串聯(lián)的。在此，漏電流 流過第一負(fù)載裝置40并在第一負(fù)載裝置40上產(chǎn)生第一電壓降U4。。漏電流Iw+Im 繼續(xù)流過數(shù)字電路20并最終流過第二負(fù)載裝置30并且在那里相應(yīng)地產(chǎn)生第二電壓降U3。。 在此，第一電壓降U4。和第二電壓降^?？梢允遣煌?。在此，必須如此構(gòu)造第一負(fù)載裝置 40和第二負(fù)載裝置30以及存儲元件MN21、MN22、MP21、MP22，使得可供使用的供電電壓VDD、 Vss在減去第一負(fù)載裝置40上的電壓降U4。以及第二負(fù)載裝置30上的電壓降U3。之后在數(shù) 字電路20上產(chǎn)生足夠的保持電壓(VDD-UfUfVj，其中，所述保持電壓(VDD-U3。-U4。-VSS)足 夠高，使得存儲元件麗21、麗22、MP21、MP22保持確定的狀態(tài)，即保持邏輯1或者邏輯0。
圖2中示出了第一負(fù)載裝置40的實(shí)施例。圖3示出了第二負(fù)載裝置30的實(shí)施 例。第一負(fù)載裝置40具有數(shù)字的控制輸入端41，該數(shù)字的控制輸入端41通過2位寬的線 路與分析處理電路連接。分析處理電路100可以通過控制輸入端41控制多路復(fù)用器42，多路復(fù)用器42將NM0S開關(guān)晶體管麗41、麗42、麗43、麗44的柵極連接端子可選擇地與正的 供電電壓VDD連接以便接通。NM0S開關(guān)晶體管MN41、 MN42、 MN43、 MN44均與CMOS電路20 的NMOS晶體管的源極連接端子SN連接。負(fù)載晶體管麗45、麗46和麗47是具有不同幾何 尺寸(柵極寬度、柵極長度)的NMOS場效應(yīng)晶體管，使得這些負(fù)載晶體管在漏極電流相同 的情況下造成不同的漏極-源極電壓并且因此造成第一電壓降^。的差異。在圖2的實(shí)施 例中，可以借助晶體管麗41到麗47以及多路復(fù)用器42根據(jù)多路復(fù)用器42的控制逐級地 在晶體管麗41導(dǎo)通時(shí)的最小電阻值與晶體管麗45、麗46和麗47的三個(gè)其他的電阻值之間 進(jìn)行切換。 類似的情況適用于根據(jù)圖3的實(shí)施例的第二負(fù)載裝置30。在此，借助控制輸入端 31上的數(shù)字信號同樣可以控制多路復(fù)用器32，該多路復(fù)用器32將開關(guān)晶體管MP31、MP32、 MP33和MP34可選擇地與第一供電電壓電位Vss連接。負(fù)載晶體管MP35、MP36和MP47是具 有不同幾何尺寸(柵極寬度、柵極長度)的PMOS場效應(yīng)晶體管，使得這些負(fù)載晶體管在漏 極電流相同的情況下造成不同的漏極_源極電壓。 圖4中示意性地示出了分析處理電路100的實(shí)施例。分析處理電路100具有例如 被構(gòu)造為微控制器的內(nèi)核的計(jì)算單元150。此外，分析處理電路100具有模數(shù)轉(zhuǎn)換器120， 該模數(shù)轉(zhuǎn)換器120的輸入信號可以借助模擬多路復(fù)用器110在諸如模擬輸入端101、102、 103、 104與傳感器160的多個(gè)模擬源之間進(jìn)行切換。例如，傳感器160是諸如PTAT源的溫 度傳感器，該P(yáng)TAT源與CMOS電路20被一起單片地集成在半導(dǎo)體芯片上。分析處理電路 100具有存儲元件130、 140。例如，第一寄存器140通過分析處理電路100的數(shù)字的控制輸 出端105與第一負(fù)載裝置40的控制輸入端41連接。例如，第二寄存器130通過分析處理 電路100的數(shù)字的控制輸出端106與第二負(fù)載裝置30的控制輸入端31連接。分析處理電 路100在圖4的實(shí)施例中被構(gòu)造用于對第一供電電壓V。。、第二供電電壓V^、施加在PM0S晶 體管的源極連極端子SP上的源極電壓USP以及施加在NM0S晶體管的源極連接端子SN上的 源極電壓USN進(jìn)行分析處理。 本發(fā)明并不限于圖1至5中所示的構(gòu)型方案。例如，也可以設(shè)置更多或更少數(shù)量 的晶體管作為負(fù)載裝置中的可調(diào)節(jié)的負(fù)載，以便例如能夠以更精細(xì)的或更粗略的分級來調(diào) 節(jié)基體-源極電壓。根據(jù)圖1的電路的功能可以特別有利地用于無線電網(wǎng)絡(luò)，尤其是根據(jù) 工業(yè)標(biāo)準(zhǔn)ZigBee的無線電網(wǎng)絡(luò)。
附圖標(biāo)記列表
20
30， 40
31，41
32，42，110， MUX
39，49
100 101，102，103，104
105,106
120， ADC
130,140
CMOS電路
控制輸入端
多路復(fù)用器 可調(diào)節(jié)的負(fù)載 分析處理電路
模擬輸入端
數(shù)字控制輸出端
模數(shù)轉(zhuǎn)換器
存儲器，寄存器
150160MP21， MP22MN21， MN22BP， BNSP， SNHU30， u幼，USP:vss，vDDIlp+Iln
計(jì)算單元，y c內(nèi)核
溫度傳感器元件
PMOS場效應(yīng)晶體管 NMOS場效應(yīng)晶體管 基體連接端子 源極連接端子 高電平 低電平
供電電壓 漏電流。
權(quán)利要求
電路，具有一數(shù)字CMOS電路(20)，所述數(shù)字CMOS電路(20)具有NMOS場效應(yīng)晶體管(MN21，MN22)以及具有PMOS場效應(yīng)晶體管(MP21，MP22)，具有一第一負(fù)載裝置(40)，其中，所述數(shù)字CMOS電路(20)的NMOS場效應(yīng)晶體管(MN21，MN22)的源極連接端子(SN)通過所述第一負(fù)載裝置(40)與一第一供電電壓(VSS)相連接，以及具有一第二負(fù)載裝置(30)，其中，所述數(shù)字CMOS電路(20)的PMOS場效應(yīng)晶體管(MP21，MP22)的源極連接端子(SP)通過所述第二負(fù)載裝置(30)與一第二供電電壓(VDD)相連接，以及具有一分析處理電路(100)，所述分析處理電路(100)為了對所述NMOS場效應(yīng)晶體管(MN21，MN22)的源極連接端子(SN)上的一第一源極電壓(USN)進(jìn)行分析處理而與所述NMOS場效應(yīng)晶體管(MN21，MN22)的源極連接端子(SN)相連接并且為了對所述PMOS場效應(yīng)晶體管(MP21，MP22)的源極連接端子(SP)上的一第二源極電壓(USP)進(jìn)行分析處理而與所述PMOS場效應(yīng)晶體管(MP21，MP22)的源極連接端子(SP)相連接，其中，所述分析處理電路(100)為了對所述第一負(fù)載裝置(40)上的一第一電壓降(U40)進(jìn)行調(diào)節(jié)而與所述第一負(fù)載裝置(40)的一第一控制輸入端(41)相連接，以及其中，所述分析處理電路(100)為了對所述第二負(fù)載裝置(30)上的一第二電壓降(U30)進(jìn)行調(diào)節(jié)而與所述第二負(fù)載裝置(30)的一第二控制輸入端(31)相連接。
2. 根據(jù)權(quán)利要求l所述的電路，其中，所述第一負(fù)載裝置(40)被構(gòu)造用于僅僅借助一流過所述第一負(fù)載裝置(40)的 漏電流(I『IM)產(chǎn)生所述第一負(fù)載裝置(40)上的所述第一電壓降(U4。)。
3. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述第二負(fù)載裝置(30)被構(gòu)造用于僅僅借助一流過所述第二負(fù)載裝置(30)的 漏電流(I『IM)產(chǎn)生所述第二負(fù)載裝置(30)上的所述第二電壓降(U3。)。
4. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其被構(gòu)造用于在一休眠模式與一工作模式 之間進(jìn)行轉(zhuǎn)換，所述休眠模式具有一流過所述數(shù)字電路(20)的漏電流(Iw+Im)，所述工作 模式具有一流過所述數(shù)字電路(20)的工作電流，所述工作電流大于所述漏電流(Iw+Im)。
5. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述分析處理電路(100)或所述第一負(fù)載裝置(40)具有一第一存儲器(140)，所 述第一存儲器(140)用于存儲對所述第一電壓降(U4。)的調(diào)節(jié)，和/或其中，所述分析處理電路(100)或所述第二負(fù)載裝置(30)具有一第二存儲器(130)，所 述第二存儲器(130)用于存儲對所述第二電壓降(U3。)的調(diào)節(jié)。
6. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路， 其中，所述分析處理電路(100)具有用于測量溫度的裝置，以及其中，所述分析處理電路被構(gòu)造用于根據(jù)所述測量對所述第一電壓降(U4。)進(jìn)行調(diào)節(jié) 和/或?qū)λ龅诙妷航?U3。)進(jìn)行調(diào)節(jié)。
7. 根據(jù)以上權(quán)利要求中任一項(xiàng)所述的電路，其中，所述第一負(fù)載裝置(40)具有一可調(diào)節(jié)的、在所述NM0S場效應(yīng)晶體管(麗21， 麗22)的源極連接端子(SN)與所述第一供電電壓(Vss)之間起作用的負(fù)載(49)，尤其是一可調(diào)節(jié)的、由多個(gè)晶體管(麗41-MN47)構(gòu)成的負(fù)載，和/或其中，所述第二負(fù)載裝置(30)具有一可調(diào)節(jié)的、在所述PMOS場效應(yīng)晶體管(MP21，MP22)的源極連接端子(Sp)與所述第二供電電壓(VDD)之間起作用的負(fù)載(39)，尤其是一可調(diào)節(jié)的、由多個(gè)晶體管(MP31-MP37)構(gòu)成的負(fù)載。
8. 用于為一CMOS電路(20)的一休眠模式調(diào)節(jié)一數(shù)據(jù)保持電壓(USP-USN)和/或一漏電流(ILP+ILN)的方法，其中，確定一施加在所述CMOS電路(20)的NMOS場效應(yīng)晶體管(麗21，麗22)的源極連接端子(SN)上的第一源極電壓(USN)，其中，確定一施加在所述CMOS電路(20)的PMOS場效應(yīng)晶體管(MP21，MP22)的源極連接端子(Sp)上的第二源極電壓(USP)，其中，根據(jù)所述第一源極電壓(USN)和/或所述第二源極電壓(USP)對在一與所述NMOS場效應(yīng)晶體管(MN21，MN22)的源極連接端子(SN)相連接的第一負(fù)載裝置(40)上的一第一電壓降(U4。)進(jìn)行調(diào)節(jié)，其中，根據(jù)所述第一源極電壓(USN)和/或所述第二源極電壓(USP)對與所述PMOS場效應(yīng)晶體管(MP21，MP22)的源極連接端子(Sp)相連接的第二負(fù)載裝置(30)的一第二電壓降(U3。)進(jìn)行調(diào)節(jié)。
9. 一調(diào)節(jié)回路(30，40，100)的應(yīng)用方法，用于為一休眠模式調(diào)節(jié)一CMOS電路(20)的一數(shù)據(jù)維護(hù)電壓(USP_USN)和/或一漏電流(Iu>+IM)，其中，為了進(jìn)行所述調(diào)節(jié)使所述CMOS電路(20)工作在一測量模式中，其中，在所述測量模式中僅僅一漏電流(I >+IM)流過所述CMOS電路(20)，其中，所述調(diào)節(jié)回路(30，40，100)在所述測量模式中對所述數(shù)據(jù)保持電壓(USP-USN)和/或所述漏電流(I >+IM)進(jìn)行調(diào)節(jié)，以及其中，存儲所述調(diào)節(jié)回路(30，40，100)的為所述休眠模式的所述調(diào)節(jié)。
全文摘要
電路、用于調(diào)節(jié)的方法以及調(diào)節(jié)回路(30，40，100)的應(yīng)用，所述調(diào)節(jié)回路(30，40，100)用于為了休眠模式而對CMOS電路(20)的數(shù)據(jù)保持電壓(USP-USN)和/或漏電流(ILP+ILN)進(jìn)行調(diào)節(jié)，其中，為了進(jìn)行所述調(diào)節(jié)而使所述CMOS電路(20)工作在測量模式中，其中，在所述測量模式中僅漏電流(ILP+ILN)流過所述CMOS電路(20)；其中，所述調(diào)節(jié)回路(30，40，100)在所述測量模式中對所述數(shù)據(jù)保持電壓(USP-USN)和/或所述漏電流(ILP+ILN)進(jìn)行調(diào)節(jié)；以及其中，存儲所述調(diào)節(jié)回路(30，40，100)的調(diào)節(jié)用于所述休眠模式。
文檔編號G11C5/14GK101727956SQ20091020810
公開日2010年6月9日 申請日期2009年10月28日 優(yōu)先權(quán)日2008年10月28日
發(fā)明者L·達(dá)特, M·福韋爾克, T·哈努施 申請人:愛特梅爾汽車股份有限公司