專利名稱：一種使sonos電晶體兼具開關以及記憶體的方法
技術(shù)領域：
本發(fā)明是有關于一種使SONOS電晶體兼具開關以及記憶體的方法，特別是有關于 一種具有可以保持穩(wěn)定臨界電壓的方法。
背景技術(shù)：
目前，一般的快閃記憶體(flash type nonvolatile memory)判別記憶狀態(tài)的方 式系在柵極(gate)施加一個介于寫入(program)與抹除(erase)臨界電壓(Threshold voltage)之間的讀取電壓Vread來讀取相對應的電流，借此判別記憶狀態(tài)為“0”或“1”。而 這寫入與抹除之間的臨界電壓差(或記憶窗口 memory window)的大小會影響記憶狀態(tài)的 誤判機率，記憶窗口范圍要大，才可避免記憶狀態(tài)的誤判。一旦記憶體的臨界電壓改變，電 晶體就無法在開與關之間正確的切換，因此無法作為開關(switch)使用。傳統(tǒng)的快閃式記憶體寫入方式主要有兩種FN穿遂寫入(R)Wler-Nordheim tunneling)或是通道熱電子(channel-hot-electron)寫入，而抹除方式則為FN穿遂為主。 一般熱電子寫入S0N0S記憶體的優(yōu)點為可令記憶體具有二位元(two bits)的記憶效果，此 時將電子儲存在靠近源極(source)或漏極(drain)端上方的氮化硅(Si3N4)層，使單一記 憶胞(cell)在源極與漏極端能單獨儲存訊息，達成二位元效果。缺點則是通道熱電子寫 入時需消耗大量能量(power consumption)，若同時寫入多個記憶胞，功率消耗是一個大問 題。此外熱電子寫入記憶體會產(chǎn)生劣化降低可靠度(reliability)。至于FN穿遂寫入的優(yōu) 點在于不需要消耗大量的功率，可是FN穿遂后電子會被注入至整個通道上方的氮化硅層 中，無法達成二位元的記憶效果。鑒于現(xiàn)有技術(shù)的各項問題，為了能夠兼顧解決之，本發(fā)明人基于多年研究開發(fā)與 諸多實務經(jīng)驗，提出一種使S0N0S電晶體兼具開關以及記憶體的方法，以作為改善上述問 題的實現(xiàn)方式與依據(jù)。

發(fā)明內(nèi)容
本發(fā)明可提供一種非揮發(fā)性記憶體寫入與抹除之方法，其可利用S0N0S電晶體的 源極端或是漏極端進行FN穿遂，改變漏極端或源極端附近的上方電荷儲存層內(nèi)的電子儲 存狀態(tài)，并利用柵極感應漏極漏電流(GIDL)變化判別漏極或源極的記憶狀態(tài)，使S0N0S電 晶體具備二位元的記憶效果，具有較高的記憶密度。相較于一般二位元的記憶效果利用通 道熱電子方法寫入需消耗大量能量(power consumption)，利用此非揮發(fā)性記憶體寫入與 抹除的方法所消耗的能量較一般現(xiàn)有技術(shù)少。本發(fā)明亦可提供一種使S0N0S電晶體兼具開關以及記憶體的方法，利用上述 S0N0S電晶體的源極端或是漏極端進行FN穿遂，此時通道上方電荷儲存層內(nèi)的電荷變化不 大，F(xiàn)N穿遂主要在電晶體的源極端或是漏極端上方進行。運作時，電晶體一直保持穩(wěn)定的 臨界電壓，使S0N0S電晶體不但具備記憶體功能，同時保留開關特性。因此當電晶體作為邏 輯電路或者是LCD畫素開關切換時，能在同一電晶體中存儲額外的資料，且能增加電路設計或使用上的彈性。其中，SONOS電晶體包含一柵極、一電荷儲存層、一源極、一漏極和一基 底。且該一種使SONOS電晶體兼具開關以及記憶體的方法之步驟包含先給予柵極一較大或是操作時間較久的第一操作電壓，此時源極和漏極接地，通 道中的電子會注入該電晶體的電荷儲存層之中，此時，該電晶體的柵極感應漏極漏電流 (GIDL)與臨界電壓(Vt)增加，臨界電壓由一第一臨界電壓增加至一第二臨界電壓后，停止 供應該第一操作電壓，此步驟結(jié)束。抹除動作。進行抹除動作時，首先分別就漏極和源極個別操作，選擇源極或是漏極 給予一抹除電壓，以下以漏極為例，漏極加設該抹除電壓后，此時柵極與源極接地，使得漏 極附近上方的電荷儲存層中的電子被抹除(或是電洞注入電荷儲存層)。源極的操作方式 亦同。此方法抑制漏極或源極端的柵極感應漏極電流，且源極端和漏極端的上方可分別存 儲電子，因此SONOS電晶體具有二位元記憶效果，并且具備較高的記憶密度。寫入動作，執(zhí)行寫入動作時，給予柵極一寫入電壓，此時源極和漏極接地。因為提 供給該柵極的該寫入電壓比該第一操作電壓較小(或是操作時間較短)，因此不會影響到 該電晶體的臨界電壓值，而柵極-漏極以及柵極-源極附近可產(chǎn)生較大的電場，電子將會注 入漏極端與源極端上方的電荷儲存層中，再度形成柵極感應漏極漏電流(GIDL)。讀取動作，讀取源極端的記憶狀態(tài)，給予柵極一第一判斷電壓，且給予源極端一第 二判斷電壓，漏極接地，利用柵極感應漏極漏電流(GIDL)判定源極端的記憶狀態(tài)。同理， 讀取漏極端的記憶狀態(tài)，給予柵極該第一判斷電壓，且給予漏極端該第二判斷電壓，源極接 地，利用柵極感應漏極漏電流(GIDL)判定漏極端的記憶狀態(tài)。本發(fā)明主要利用單邊FN穿遂的原理，以維持電晶體操作時臨界電壓值穩(wěn)定。又因 為本發(fā)明使用FN穿遂做寫入的動作，使得現(xiàn)有技術(shù)的微縮化受限于該通道熱電子的夾止 區(qū)大小的問題得以改善，以提供了一種更容易微縮化的一種設計。根據(jù)本發(fā)明的再一目的，提出一種具有二位元的記憶效果的記憶體的操作方法。根據(jù)本發(fā)明的又一目的，提出一種可固定記憶體臨界電壓值的操作方法。此外，本發(fā)明更提出一種利用FN穿遂操作記憶體以達成省電目的操作方法。此外，本發(fā)明更提出一種可提高讀取電壓范圍的操作方法。承上所述，依本發(fā)明的具有提供一種使SONOS電晶體兼具開關以及記憶體的方 法，其可具有一或多個下述優(yōu)點(1)具有穩(wěn)定的臨界電壓值；(2)可結(jié)合平面顯示器；(3)操作電壓比傳統(tǒng)的FN穿遂操作電壓較小(4)具有二位元的記憶效果，且較習知的通道熱電子寫入方式更省電；(5)與通道熱電子寫入比較，具有較佳的可靠度；(6)與傳統(tǒng)的借由臨界電壓改變進而判讀記憶狀態(tài)方式相較而言，利用柵極感應 漏極漏電流變化判讀記憶狀態(tài)具有較大的讀取電壓范圍，進而降低誤判的機率。茲為使貴審查委員對本發(fā)明的技術(shù)特征及所達到的功效有更進一步之了解與認 識，謹佐以較佳的實施例及配合詳細的說明如后。


圖1是本發(fā)明的SONOS結(jié)構(gòu)的非揮發(fā)性記憶體示意圖；圖2是本發(fā)明的一較佳實施例的操作流程圖；圖3是本發(fā)明的另一較佳實施例的操作流程圖；圖4是本發(fā)明的一較佳實施例的第一次操作示意圖；圖5是本發(fā)明之一的較佳實施例的Sl操作下的電流-電壓特性圖；圖6是本發(fā)明之一的較佳實施例的抹除操作示意圖；圖7是本發(fā)明的一較佳實施例的抹除操作下的電流-電壓特性圖；圖8是本發(fā)明的一較佳實施例的寫入操作示意圖；圖9是本發(fā)明的一較佳實施例的寫入操作下的電流-電壓特性圖；圖10是本發(fā)明的一較佳實施例的開關與記憶體雙重特性電流-電壓圖。主要元件符號說明1:電晶體2 柵極22 電荷儲存層3 源極4 漏極5 基底
具體實施例方式以下將參照相關圖式，說明依本發(fā)明較佳實施例的一種使SONOS電晶體兼具開關 以及記憶體的方法，為使便于理解，下述實施例中的相同元件以相同的符號標示來說明。請參閱圖1，圖 1 是本發(fā)明的 SONOS(Silicon-oxide-nitride-oxide-silicon)結(jié) 構(gòu)的非揮發(fā)性記憶體示意圖。該電晶體1包含一柵極2、一電荷儲存層22、一源極3、一漏極 4和一基底5。該電晶體1可為一薄膜電晶體或場效電晶體。其中該SONOS電晶體的電荷 儲存層為一氮化硅層、氧化鋁層、氧化鉭層或氧化鈦層請參閱圖2，圖2系本發(fā)明的另一較佳實施例的操作流程圖。本發(fā)明操作于一 SO NOS(Silicon-oxide-nitride-oxide-silicon)結(jié)構(gòu)的非揮發(fā)性記憶體之上，該電晶體1包 含一柵極2、一電荷儲存層22、一源極3、一漏極4和一基底5。首先，步驟Si，提供該柵極2 一第一操作電壓，電子利用FN穿遂至該電荷儲存層22，并逐漸累積于該電荷儲存層22中， 使該電晶體1的該臨界電壓值由一第一臨界電壓增加至一第二臨界電壓(步驟S2)。此步 驟是為了確定該電晶體1操作時可以維持穩(wěn)定的臨界電壓值于該第二臨界電壓。步驟S3 為執(zhí)行該電晶體1為一開關模式或一記憶體模式，若作為該開關模式使用則進入操作區(qū)塊 B，若為該記憶體模式則進入操作區(qū)塊A。步驟S5，此時給與該柵極1 一第二操作電壓，并判 斷該第二操作電壓是否大于該電晶體1的該第二臨界電壓的值。若該第二操作電壓小于該 第二臨界電壓，則該電晶體1呈現(xiàn)為截止(turn off)狀態(tài)(步驟S52)，若該第二操作電壓 大于該第二臨界電壓，則該電晶體1呈現(xiàn)為導通(turn on)狀態(tài)(步驟S51)，并直接至步驟 S9操作結(jié)束。若步驟S3執(zhí)行該電晶體1為于該記憶體模式使用，則可進入進記憶體操作區(qū)塊A，以繼續(xù)以下的步驟。步驟S4，讀取該電晶體1內(nèi)的記憶體狀態(tài)借由給予該柵極2之一第一 判斷電壓，且分別給予該漏極4或該源極3 —第二判斷電壓，借此產(chǎn)生一柵極感應漏極漏電 流(GIDL)。利用該柵極感應漏極漏電流的變化去判定源極3或漏極4內(nèi)資訊的儲存狀態(tài)。 步驟S6為寫入步驟，此時給予該柵極2 —寫入電壓，該源極3和該漏極4接地(步驟S61)， 使電子被注入到該電荷儲存層22中內(nèi)。最后操作結(jié)束S9。請參考圖3，圖3系本發(fā)明的另一較佳實施例的操作流程圖。本發(fā)明操作于一 SO NOS(Silicon-oxide-nitride-oxide-silicon)結(jié)構(gòu)的非揮發(fā)性記憶體之上，該電晶體1包 含一柵極2、一電荷儲存層22、一源極3、一漏極4和一基底5。首先，步驟Si，提供該柵極2 一第一操作電壓，電子利用FN穿遂至該電荷儲存層22，并逐漸累積于該電荷儲存層22中， 使該電晶體1的該臨界電壓值由一第一臨界電壓增加至一第二臨界電壓(步驟S2)。此步 驟是為了確定該電晶體1操作時可以維持穩(wěn)定的臨界電壓值于該第二臨界電壓。步驟S3為執(zhí)行該電晶體1為一開關模式或一記憶體模式，若作為該開關模式使用 則進入操作區(qū)塊B，若為記憶體模式則進入?yún)^(qū)塊A。步驟S5，此時給與該柵極1 一第二操作 電壓，并判斷該第二操作電壓是否大于該電晶體1的該第二臨界電壓的值。若該第二操作 電壓小于該第二臨界電壓，則該電晶體1呈現(xiàn)為截止(turn off)狀態(tài)(步驟S52)，若該第 二操作電壓大于該第二臨界電壓，則該電晶體1呈現(xiàn)為導通(turn on)狀態(tài)(步驟S51)， 并直接至步驟S9操作結(jié)束。若步驟S3執(zhí)行該電晶體1為于該記憶體模式，則可進入記憶 體操作區(qū)塊A，以繼續(xù)以下的步驟。步驟S4，讀取該電晶體1內(nèi)的記憶體狀態(tài)借借由給予該 柵極2的一第一判斷電壓，且分別給予該漏極4和該源極3 —第二判斷電壓，借借此產(chǎn)生一 柵極感應漏極漏電流(GIDL)。利用該柵極感應漏極漏電流的變化去判定該源極3或該漏 極4內(nèi)的資訊的儲存狀態(tài)。步驟S7為抹除步驟，依使用者的需求可選擇抹除該源極3或是 該漏極4上方的該電荷儲存層22電子。若要抹除該源極3端(步驟81)，則給予該源極3 一抹除電壓，該柵極1和該漏極4接地，即可抹除該源極3端上方存儲的信息(步驟811)。 且該抹除電壓操作于該源極3端，可以抑制該源極3端的柵極感應漏極電流的產(chǎn)生。若要 抹除該漏極4端存儲的信息，則進入步驟S82。給予該漏極4 一抹除電壓，該柵極1和該源 極3接地(步驟S821)，即可抹除該漏極4端上方該電荷儲存層22的電子。最后，直接至步 驟S9操作結(jié)束。請參考圖4和圖5，圖4系本發(fā)明的一較佳實施例的第一次操作示意圖， 圖5系本發(fā)明的一較佳實施例的Sl操作下的電流-電壓特性圖。本發(fā)明操作于一電晶體1 之上，該電晶體為一 S0N0S記憶體結(jié)構(gòu)。又該電晶體1包含一柵極2、一電荷儲存層22、一 源極3、一漏極4和一基底5。其中該S0N0S電晶體的電荷儲存層系為一氮化硅層、氧化鋁 層、氧化鉭層或氧化鈦層。本實施例提供一第一操作電壓的電壓值以20V為例，操作時間為 1秒為例，該源極3和該漏極4接地，此時利用FN穿遂原理，電子就會穿越至通道上方進入 該電荷儲存層22中，電荷累積會使該電晶體1的電壓-電流特性曲線改變，該電晶體1的 一臨界電壓值也會逐漸由一第一臨界電壓VT增加至一第二臨界電壓VT’，當該臨界電壓值 穩(wěn)定至該第二臨界電壓VT’時，視為一飽和狀態(tài)，即可停止提供該第一操作電壓。這時該源 極3和該漏極4附近的電子會產(chǎn)生較大的柵極感應漏極電流(GIDL)。圖5是圖4操作時的 電流-電壓曲線，由圖5中可以清楚看見在較長操作的時間或是較大的操作電壓，該臨界電 壓的電壓值由該第一臨界電壓VT增加到該第二臨界電壓VT’，此時可以停止提供該第一操 作電壓。此后的操作都是在該第二臨界電壓VT’的前提下。請參考圖6和圖7，圖6系本發(fā)明的一較佳實施例的抹除操作示意圖，圖7系本發(fā)明的一較佳實施例的抹除操作下的電 流-電壓特性圖。在本實施例中給予該漏極4 一抹除電壓，該抹除電壓于本實施例為15伏 特的電壓，且提供時間為1毫秒，該柵極2與該源極3則為接地的狀態(tài)。此時該漏極4附近 上方的該電荷儲存層22內(nèi)的電子抹除(或電洞注入該電荷儲存層22)。因為當該抹除電壓 作用于該漏極4上，會使柵極感應漏極電流的量產(chǎn)生變化，請參考圖7，可以明顯的看出柵 極感應漏極電流明顯減少，且由于此步驟所影響的電子為靠近該漏極4的少量電子，所以 該電晶體1的臨界電壓不受影響。同理，亦可以給予該源極3該抹除電壓，其亦為一 15伏 特電壓，且提供時間為1毫秒，該柵極1和該漏極4則為接地的狀態(tài)。如此，則可將該源極 3附近上方的該電荷儲存層22內(nèi)的電子抹除(或電洞注入該電荷儲存層22中)。請參考圖8和圖9，圖8系本發(fā)明之一較佳實施例的寫入操作示意圖，圖8系本發(fā) 明的一較佳實施例的寫入操作下的電流-電壓特性圖。利用FN穿遂來增加柵極感應漏極電 流值，相較于第一次操作的第一操作電壓，操作于一以較小的偏壓或較短的柵極偏壓時間， 使電子再度注入該源極3和該漏極4上方的該電荷儲存層22內(nèi)，此時柵極感應漏極漏電流 再度變大。在本實施例中，給予該柵極2—寫入電壓，本實施例的該寫入電壓為18伏特的 電壓，且提供時間為10毫秒，該源極3與該漏極4則為接地的狀態(tài)。因為此時提供該柵極 2的該寫入電壓的電壓值與時間都不足以將大量電子注入通道上方的的該電荷儲存層22 內(nèi)，因此不影響到該電晶體1的臨界電壓。在操作上，只需重復抹除與寫入的動作，利用此 操作步驟可以有效的抑制與增加柵極感應漏極漏電流。又因可以分別就該源極3和該漏極 4作抹除和存儲的動作，該源極3和該漏極4分別視為個別的儲存狀態(tài)，此舉將可以提高記 憶體密度并達到二位元效果。請參考圖10，圖10是本發(fā)明的一較佳實施例的開關與記憶體雙重特性電流-電 壓圖。從電流-電壓圖中可以看出操作區(qū)塊A為當作記憶體使用的情況，操作區(qū)塊B則為 當作開關使用的情況。作為該開關模式使用時，當該電晶體1的丨第二操作電壓大于該第 二臨界電壓的電壓值時，該電晶體1即可呈現(xiàn)為導通(turn on)的狀態(tài)。當該電晶體1的 該第二操作電壓小于第二臨界電壓的電壓值，此時該電晶體1可呈現(xiàn)為截止(turn off)的 狀態(tài)。當作用于操作區(qū)塊A時，作為該記憶體模式使用，以漏極4端為例，當該電晶體1操 作的電壓在柵極感應漏極漏電流的偵測范圍內(nèi)時，所偵測到的柵極感應漏極漏電流大小變 化，可用于判讀該漏極4端的記憶體狀態(tài)。實際操作時，該源極3為接地狀態(tài)，并給予該漏 極4 一 2V電壓，該柵極1 一 -5V電壓，并量測源-漏極電流。反之，以相同的方法判斷源極 端記憶狀態(tài)。以上所述僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范疇，而對其 進行的等效修改或變更，均應包含于后附的權(quán)利要求書中。
權(quán)利要求
1.一種使SONOS電晶體兼具開關以及記憶體的方法，該電晶體包含一柵極、一源極、一 漏極和一電荷儲存層，其步驟包含提供該柵極一第一操作電壓用以累積電子于該電荷儲存層中，并使該電晶體之一臨界 電壓的電壓值由一第一臨界電壓增加至一第二臨界電壓，且該電晶體的該臨界電壓穩(wěn)定維 持在該第二臨界電壓；執(zhí)行一開關模式或一記憶體模式；進入該開關模式，判斷提供給該柵極之一第二操作電壓是否高于該第二臨界電壓，若 高于該臨界電壓則導通，若否則截止；進入該記憶體模式，給予該柵極一第一判斷電壓，并提供一第二判斷電壓至該源極或 該漏極，借以判斷該電晶體內(nèi)的記體狀態(tài)；執(zhí)行寫入操作，給與柵極一寫入電壓，源極和漏極為接地狀態(tài)；執(zhí)行抹除操作，提供一抹除電壓于該漏極或源極，其余兩極接地；其中，該開關模式與該記憶體模式為兩獨立模式，運作結(jié)束后即可結(jié)束操作。
2.如權(quán)利要求1所述的使SONOS電晶體兼具開關以及記憶體的方法，其中該電晶體執(zhí) 行寫入操作時，提供寫入電壓加設于該柵極之上，且漏極和源極呈現(xiàn)為接地狀態(tài)，使電子注 入該電晶體的電荷儲存層中。
3.如權(quán)利要求1所述的使SONOS電晶體兼具開關以及記憶體的方法，其中該電晶體執(zhí) 行抹除狀態(tài)時，提供該源極該抹除電壓，該柵極與該漏極呈現(xiàn)為接地狀態(tài)，以抹除該源極上 方的該電荷儲存層的電子。
4.如權(quán)利要求1所述的使SONOS電晶體兼具開關以及記憶體的方法，其中該電晶體執(zhí) 行抹除狀態(tài)時，提供該漏極該抹除電壓，其柵極與該源極呈現(xiàn)為接地狀態(tài)，以抹除該漏極上 方的該電荷儲存層的電子。
5.如權(quán)利要求1所述的使SONOS電晶體兼具開關以及記憶體方法，其中該電晶體為一 場效電晶體或薄膜電晶體。
6.如權(quán)利要求1所述的使SONOS電晶體兼具開關以及記憶體方法，其中該電晶體當作 記憶體使用時，該源極與漏極系分別操作，使該電晶體具有二位元的記憶效果。
7.如權(quán)利要求1所述的使SONOS電晶體兼具開關以及記憶體的方法，其中該SONOS電 晶體的電荷儲存層為一氮化硅層、氧化鋁層、氧化鉭層或氧化鈦層。
全文摘要
本發(fā)明公開了一種使SONOS電晶體兼具開關以及記憶體的方法。該方法利用記憶體的源極端或是漏極端進行FN穿遂，進而改變漏極端或源極端附近的上方電荷儲存層內(nèi)的電子儲存狀態(tài)，并利用柵極感應漏極漏電流變化判別漏極或源極的記憶狀態(tài)，在運作過程中電晶體一直保持穩(wěn)定的臨界電壓。本發(fā)明可以使單一電晶體同時具有開關與記憶體雙重特性，且具備二位元的記憶效果，且能提供與一般記憶體相比較高的記憶密度。
文檔編號G11C16/06GK102054532SQ200910209470
公開日2011年5月11日 申請日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者張鼎張, 徐詠恩, 簡富彥, 陳世青, 陳德智 申請人:宏碁股份有限公司