專利名稱：數(shù)據(jù)傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)傳輸系統(tǒng)。
背景技術(shù)：
當(dāng)通過在兩個(gè)或多個(gè)半導(dǎo)體芯片之間連接的傳輸線(transmission line)傳輸數(shù) 據(jù)時(shí)，通常采用兩種方式。 第一種方式將數(shù)據(jù)信號(hào)轉(zhuǎn)換成電流強(qiáng)度的差值，并傳輸輸出至傳輸線該電流強(qiáng)度 的差值。 第二種方式在發(fā)射側(cè)將數(shù)據(jù)轉(zhuǎn)換成電壓差，在傳輸線上運(yùn)送(carry)電壓差，在 接收側(cè)檢測(cè)電壓差，并恢復(fù)數(shù)據(jù)。 上述電壓驅(qū)動(dòng)方式可被劃分為單電壓驅(qū)動(dòng)方式和差分電壓驅(qū)動(dòng)方式 (differential voltage driving scheme)，其中該單電壓驅(qū)動(dòng)方式根據(jù)用于接收一個(gè)比 特?cái)?shù)據(jù)的線的數(shù)量對(duì)每個(gè)數(shù)據(jù)分配一根傳輸線，并提供該數(shù)據(jù)作為電壓值的幅值，該差分 電壓驅(qū)動(dòng)方式對(duì)每個(gè)數(shù)據(jù)分配兩個(gè)傳輸線，并將該數(shù)據(jù)作為傳輸線的電壓值的支配成分 (dominance)。 與單電壓驅(qū)動(dòng)方式相比，差分電壓驅(qū)動(dòng)方式顯著地降低了由于傳輸信號(hào)的噪聲導(dǎo) 致的失真，然而差分電壓驅(qū)動(dòng)方式的問題在于在傳輸線之間產(chǎn)生干擾現(xiàn)象并且傳輸線中 的寄生電容成分增加了。 尤其是，發(fā)射側(cè)的輸出端設(shè)置有金屬氧化物半導(dǎo)體(MOS)開關(guān)以將邏輯信號(hào)的電 平降低為小信號(hào)，并將邏輯信號(hào)提供為高或低。然而，MOS開關(guān)傾向于具有大的寄生電容， 這導(dǎo)致了傳輸線中出現(xiàn)的寄生電容成分。 因此，輸入邏輯信號(hào)導(dǎo)致輸出小信號(hào)中產(chǎn)生耦合噪聲，從而造成輸出信號(hào)的失 真。因此，輸出信號(hào)的觸發(fā)時(shí)間長(zhǎng)并且傳輸速度降低。另外，耦合噪聲電壓被有差別地 (differently)弓|入差分電壓端，使得共模電壓波動(dòng)。

發(fā)明內(nèi)容
本發(fā)明的一實(shí)施例提供了一種數(shù)據(jù)傳輸系統(tǒng)，其能夠降低由于晶體管的MOS開關(guān) 中的寄生電容導(dǎo)致的信號(hào)耦合噪聲。本發(fā)明實(shí)施例可縮短信號(hào)的轉(zhuǎn)換時(shí)間并與噪聲電壓相 匹配，從而能夠抑制共模電壓的波動(dòng)。 根據(jù)一實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)包括共用，通過在傳輸數(shù)據(jù)時(shí)根據(jù)差分電壓驅(qū)動(dòng) 方式進(jìn)行操作以及在轉(zhuǎn)換間隔期間通過使一對(duì)傳輸線的電位相等而根據(jù)共用電壓驅(qū)動(dòng)方 式(common voltage driving scheme)進(jìn)行操作，來抑制耦合噪聲；以及接收器，通過一對(duì) 傳輸線連接至所述共用，并通過感測(cè)來自所述一對(duì)傳輸線的信號(hào)中的電壓差來恢復(fù)數(shù)據(jù)。


圖1為包括根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)的主要組件(schematiccomponent)的方框圖。 圖2為包括根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)中的預(yù)驅(qū)動(dòng)器和邊緣遮蔽電路的 主要組件的方框圖。 圖3為圖示出根據(jù)本發(fā)明該實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)中處理的信號(hào)形式的時(shí)序圖。
具體實(shí)施例方式
將參見附圖詳細(xì)地描述根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)。 在下文中，將省略對(duì)相關(guān)的公知功能的詳細(xì)描述或者在描述本發(fā)明時(shí)不必要地模 糊本發(fā)明主題的結(jié)構(gòu)。因此，僅描述與本發(fā)明的技術(shù)構(gòu)思之間直接相關(guān)的核心組件。
圖1為根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)的方框圖。圖2為提供根據(jù)數(shù)據(jù)傳輸系 統(tǒng)的實(shí)施例的共用100的預(yù)驅(qū)動(dòng)器110和邊緣遮蔽電路(edgemasking circuit) 120的更 詳細(xì)視圖的方框圖。 另外，圖3為圖示出根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)中處理的信號(hào)形式的時(shí)序 圖。 參見圖l，根據(jù)實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)包括共用100和接收器200。 共用100為執(zhí)行輸出緩沖功能的組件。共用100被配置為包括預(yù)驅(qū)動(dòng)器110、邊
緣遮蔽電路120、第一電流源122、第二電流源123、第一晶體管131、第二晶體管132、第三晶
體管133、第四晶體管134、第一電阻器135、第二電阻器136以及開關(guān)電路140。 根據(jù)實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)依據(jù)差分電壓驅(qū)動(dòng)方式運(yùn)作。因此，通過共用100的
一個(gè)端子輸出的信號(hào)經(jīng)由接收器200、通過共用100的第二終端返回至共用100，并流入共
用100的接地端側(cè)。 用于參考，在差分電流驅(qū)動(dòng)方式的情況下，從共用發(fā)射的信號(hào)流入接收器的接地 端側(cè)，接收器包括電路(例如鏡像電路)，用于將當(dāng)時(shí)的電流轉(zhuǎn)換成電壓并通過電壓差來識(shí) 別數(shù)據(jù)。 根據(jù)實(shí)施例的接收器200包括接收轉(zhuǎn)換器、發(fā)射轉(zhuǎn)換器以及差分放大器，其中 該接收轉(zhuǎn)換器產(chǎn)生輸入信號(hào)的電壓，該發(fā)射轉(zhuǎn)換器產(chǎn)生將要輸出回到共用100的信號(hào)的電 壓，該差分放大器運(yùn)作并將所產(chǎn)生的兩個(gè)電壓之間的電平差放大以感測(cè)兩個(gè)信號(hào)線之間的 電壓差。 根據(jù)實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)的技術(shù)構(gòu)思的關(guān)注點(diǎn)在于改進(jìn)共用的結(jié)構(gòu)和運(yùn)作，因 此將省略對(duì)接收器200的詳細(xì)描述。 參見圖l，運(yùn)行預(yù)驅(qū)動(dòng)器110，從而邏輯電路可以使數(shù)據(jù)邏輯信號(hào)充分?jǐn)[動(dòng)(fuly swing)。當(dāng)例如從處理器發(fā)射邏輯數(shù)據(jù)(在下文中，將其稱為"邏輯信號(hào)")時(shí)，預(yù)驅(qū)動(dòng)器 110通過執(zhí)行緩沖功能來完成此功能。 另外，在從一個(gè)狀態(tài)轉(zhuǎn)換到另一個(gè)狀態(tài)(例如，參見圖3中繪示出的轉(zhuǎn)換狀態(tài))期 間，預(yù)驅(qū)動(dòng)器110維持或改進(jìn)垂直狀態(tài)，從而信號(hào)在轉(zhuǎn)換間隔期間不傾斜，這使得能夠增加 數(shù)據(jù)的有效顯示時(shí)間并降低數(shù)據(jù)傳輸速度。 在一個(gè)實(shí)施例中，提供第一晶體管131和第二晶體管132作為P溝道金屬氧化物 半導(dǎo)體場(chǎng)效應(yīng)晶體管(PM0S)以形成第一耦合電路，并且提供第三晶體管133和第四晶體管 134作為N溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NM0S)以形成第二耦合電路。
當(dāng)從預(yù)驅(qū)動(dòng)器110傳輸邏輯信號(hào)時(shí)，第一到第四晶體管131、132、133以及134將 邏輯信號(hào)的電平降低為小信號(hào)，并作為MOS晶體管(開關(guān))運(yùn)作以將電平降低的小信號(hào)提 供為高或低。 將在下文中描述第一晶體管、第二晶體管、第三晶體管以及第四晶體管131-134 的連接配置。 第一晶體管131的源極和第二晶體管132的源極連接至第一電流源122。
另外，第一晶體管131的柵極連接至預(yù)驅(qū)動(dòng)器110以接收多個(gè)邏輯信號(hào)之間的第 一相位信號(hào)(D+)。第一晶體管131的柵極還連接至第一晶體管131的漏極以及第三晶體管 133的柵極和漏極，從而還將第一相位信號(hào)(D+)提供給第一晶體管131的漏極以及第三晶 體管133的柵極和漏極。 第二晶體管132的柵極連接至預(yù)驅(qū)動(dòng)器110，以接收多個(gè)邏輯信號(hào)之間的第二相 位信號(hào)(D-)。第二晶體管132的柵極還連接至第二晶體管132的漏極以及第四晶體管134 的柵極和漏極，從而還將第二相位信號(hào)(D-)提供給第二晶體管132的漏極以及第四晶體管 134的柵極和漏極。 第三晶體管133的源極以及第四晶體管134的源極連接至第二電流源123。
將串聯(lián)連接的第一電阻器135和第二電阻器136并聯(lián)連接在第一晶體管131和第 二晶體管132的耦合電路以及第三晶體管133和第四晶體管134的耦合電路之間，從而在 耦合電路之間提供具有預(yù)設(shè)值的電位差。 將第一電流源122連接至電源，并且將提供基極邏輯狀態(tài)的基極電流提供給在連 接至接收器200的一對(duì)傳輸線中在第一耦合電路的第二晶體管132的漏極處連接的傳輸 線。 第二電流源123連接至接地端，并且將提供基極邏輯狀態(tài)的基極電流提供給在連 接至接收器200的一對(duì)傳輸線中在第二耦合電路的第三晶體管133的漏極處連接的傳輸 線。 在實(shí)施例中，可使用半導(dǎo)體器件，將第一電流源122和第二電流源123用作電流鏡 像電路。 同時(shí)，參見圖1，寄生成分(Cp)存在于第一晶體管131和第三晶體管133的漏極和 柵極與第二晶體管132和第四晶體管134的漏極和柵極之間。 用于參考，圖1中示出的電容器(Cp)并不意味著真實(shí)的器件(即物理電容器)，而 是表示寄生電容成分。 上述寄生電容將輸入晶體管131-134中每個(gè)晶體管的邏輯信號(hào)引入輸出節(jié)點(diǎn)，這 導(dǎo)致了信號(hào)的轉(zhuǎn)換(或觸發(fā))變長(zhǎng)。 為了解決由上述寄生電容導(dǎo)致的問題，本發(fā)明的實(shí)施例包括邊緣遮蔽電路120和 開關(guān)電路140。 參見圖3，測(cè)量線(深色線"C")表示不含有邊緣遮蔽電路120和開關(guān)電路140的
共用ioo的信號(hào)，其示出了由于寄生電容的影響，在轉(zhuǎn)換間隔期間瞬時(shí)的以及突發(fā)的信號(hào)
邊界("被稱為"峰值噪聲"或"由寄生電容引起的耦合噪聲"")。 另外，使信號(hào)擺動(dòng)平滑的出現(xiàn)所需的時(shí)間是基于耦合噪聲的產(chǎn)生，并且需要精確 提供數(shù)據(jù)的建立時(shí)間(settling time)變長(zhǎng)。從而，數(shù)據(jù)傳輸時(shí)間變長(zhǎng)。
6
根據(jù)一實(shí)施例，通過使用開關(guān)電路140和邊緣遮蔽電路120，在邏輯信號(hào)的轉(zhuǎn)換間
隔期間，根據(jù)共模電壓方式來操作共用ioo，使得能夠?qū)⒓纳娙莸挠绊懽钚』?參見圖2，根據(jù)一實(shí)施例的預(yù)驅(qū)動(dòng)器110包括多個(gè)串聯(lián)連接的反相器，并且邊緣遮 蔽電路120包括異或(EX-0R或X0R)門以及串聯(lián)連接的多個(gè)反相器。 另外，邊緣遮蔽電路120的EX-OR門的一個(gè)輸入端連接至預(yù)驅(qū)動(dòng)器110的反相器 中的一個(gè)反相器的一個(gè)輸入端，以形成第一節(jié)點(diǎn)(A)， EX-OR門的另一輸入端連接至串聯(lián)連 接的多個(gè)反相器的一個(gè)反相器(該反相器為預(yù)驅(qū)動(dòng)器110的反相器中從第一節(jié)點(diǎn)(A)起的 偶數(shù)個(gè)反相器)，以形成第二節(jié)點(diǎn)(B)。即，有偶數(shù)個(gè)反相器設(shè)置在節(jié)點(diǎn)(A)和節(jié)點(diǎn)(B)之 間。 在特定實(shí)施例中，預(yù)驅(qū)動(dòng)器110位于第一節(jié)點(diǎn)(A)和第二節(jié)點(diǎn)(B)之間的反相器 的數(shù)量為四個(gè)。 預(yù)驅(qū)動(dòng)器110緊接在第一節(jié)點(diǎn)(A)之后的反相器為當(dāng)轉(zhuǎn)換間隔開始時(shí)處理邏輯信 號(hào)的反相器，預(yù)驅(qū)動(dòng)器110緊接在第二節(jié)點(diǎn)(B)之前的反相器為當(dāng)轉(zhuǎn)換間隔結(jié)束時(shí)處理邏 輯信號(hào)的反相器。 因此，邊緣遮蔽電路120的EX-OR門接收第一節(jié)點(diǎn)(A)的信號(hào)和第二節(jié)點(diǎn)(B)的 信號(hào)，以輸出高電平信號(hào)("l")。此時(shí)，如圖3所示，輸出信號(hào)(E)被維持一定的時(shí)間，在 該時(shí)間段內(nèi)，邏輯信號(hào)被認(rèn)為經(jīng)過預(yù)驅(qū)動(dòng)器110的第一節(jié)點(diǎn)(A)和第二節(jié)點(diǎn)(B)之間的四 個(gè)反相器。 換言之，在第一節(jié)點(diǎn)(A)的信號(hào)輸入之后，EX-OR門的輸出信號(hào)(E)可以被延遲， 直到第二節(jié)點(diǎn)(B)的信號(hào)(在邏輯信號(hào)的轉(zhuǎn)換間隔期間)被輸入到EX-OR門為止。
換言之，邊緣遮蔽電路120產(chǎn)生開關(guān)電路140的控制信號(hào)(E)，同時(shí)通過預(yù)驅(qū)動(dòng)器 110的反相器來執(zhí)行邏輯信號(hào)的轉(zhuǎn)換時(shí)間的緩沖。
這些內(nèi)容將參考圖3在下文中進(jìn)行描述。 在圖3中，測(cè)量線"E"示出邊緣遮蔽電路120的輸出信號(hào)(E)。在包括邏輯信號(hào)的 轉(zhuǎn)換間隔的時(shí)間(G)內(nèi)，輸出信號(hào)(E)為開關(guān)電路140的控制信號(hào)并使開關(guān)電路140運(yùn)作。
此時(shí)，如測(cè)量線"C"所示，由于轉(zhuǎn)換間隔期間的寄生電容，產(chǎn)生耦合噪聲。因此，在 包括轉(zhuǎn)換間隔的間隔(G)期間，邊緣遮蔽電路120將輸出信號(hào)(E)傳輸至開關(guān)電路140。
在第一相位信號(hào)(D+)和第二相位信號(hào)(D-)轉(zhuǎn)換的間隔期間(此間隔包括在G間 隔內(nèi)并產(chǎn)生耦合噪聲)，開關(guān)電路140從邊緣遮蔽電路120接收輸出信號(hào)(控制信號(hào))(E)， 并使連接至接收器200的一對(duì)傳輸線短路。 這意味著在傳輸邏輯信號(hào)之前，開關(guān)電路140與一對(duì)傳輸線的電位相同。
換言之，根據(jù)邊緣遮蔽電路120的控制信號(hào)(E)，通過差分電流驅(qū)動(dòng)方式，開關(guān)電 路140使共模狀態(tài)下的差分信號(hào)短路，從而能夠抑制轉(zhuǎn)換(觸發(fā))間隔中產(chǎn)生耦合噪聲的 現(xiàn)象。 參見圖3中的曲線圖，當(dāng)提供開關(guān)電路140和邊緣遮蔽電路120時(shí)，測(cè)量線"D"測(cè)
量共用100的輸出信號(hào)。在測(cè)量線"D"處可以確認(rèn)在轉(zhuǎn)換間隔中去除了耦合噪聲。 之后，當(dāng)控制信號(hào)的"G"間隔過去后，開關(guān)電路140被切換到開啟狀態(tài)，并且第一
相位信號(hào)(D+)和第二相位信號(hào)(D-)進(jìn)入差分模式，從而其相位位移。 因此，邊緣遮蔽電路120應(yīng)該傳輸控制信號(hào)，從而當(dāng)在預(yù)驅(qū)動(dòng)器110中信號(hào)的觸發(fā)結(jié)束時(shí)，開關(guān)電路140打開路徑。同樣地，為了使控制信號(hào)間隔和觸發(fā)間隔同步，可以控制 位于預(yù)驅(qū)動(dòng)器110的第二節(jié)點(diǎn)(B)末端處的反相器的數(shù)量以及位于邊緣遮蔽電路120中 EX-OR門的末端處的反相器的數(shù)量。 通過此實(shí)施例，排除了耦合噪聲的影響，從而如測(cè)量線"D"所示，邏輯信號(hào)(第一
相位信號(hào)和第二相位信號(hào))的觸發(fā)操作突然出現(xiàn)，使得能夠縮短觸發(fā)時(shí)間。 因此，輸出信號(hào)(D)的轉(zhuǎn)換時(shí)間可以是快的，同時(shí)抑制了由于耦合噪聲引起的共
用100的輸出信號(hào)(D)的失真，從而能夠增加數(shù)據(jù)的有效顯示時(shí)間并降低數(shù)據(jù)傳輸速度。另
外，移除耦合噪聲電壓，從而能夠抑制輸出信號(hào)被有差別地引入差分電壓端以及共模電壓
波動(dòng)的現(xiàn)象。 另外，通過邊緣遮蔽電路和開關(guān)電路，在數(shù)據(jù)轉(zhuǎn)換間隔中，以共模電壓方式操作差 分電壓驅(qū)動(dòng)方式的數(shù)據(jù)傳輸系統(tǒng)，使得能夠最小化寄生電容的影響。 說明書中所涉及的"一實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等，其含義是結(jié)合實(shí)施 例描述的特定特征、結(jié)構(gòu)或特性均包括在本發(fā)明的至少一個(gè)實(shí)施例中。說明書中出現(xiàn)于各 處的這些短語并不一定都涉及同一個(gè)實(shí)施例。此外，當(dāng)結(jié)合任何實(shí)施例描述特定特征、結(jié)構(gòu) 或特性時(shí)，都認(rèn)為其落在本領(lǐng)域技術(shù)人員結(jié)合其它實(shí)施例就可以實(shí)現(xiàn)這些特征、結(jié)構(gòu)或特 性的范圍內(nèi)。 雖然以上參考本發(fā)明的多個(gè)示例性實(shí)施例而對(duì)實(shí)施例進(jìn)行了描述，但應(yīng)理解的 是，本領(lǐng)域普通技術(shù)人員可以推導(dǎo)出落在此公開原理的精神和范圍內(nèi)的大量其它的變化和 實(shí)施例。更具體地，可以在此公開、附圖以及所附權(quán)利要求書的范圍內(nèi)對(duì)組件部分和/或主 題組合設(shè)置中的設(shè)置進(jìn)行各種改變與變化。除了組件部分和/或設(shè)置的改變與變化之外， 本發(fā)明的其他應(yīng)用對(duì)本領(lǐng)域技術(shù)人員而言也是顯而易見的。
權(quán)利要求
一種數(shù)據(jù)傳輸系統(tǒng)，包括抑制耦合噪聲的共用，所述共用被配置為在邏輯信號(hào)的數(shù)據(jù)傳輸期間根據(jù)差分電壓驅(qū)動(dòng)方式運(yùn)作，并且在所述邏輯信號(hào)的轉(zhuǎn)換間隔期間通過使一對(duì)傳輸線的電位相同而根據(jù)共用電壓驅(qū)動(dòng)方式運(yùn)作；以及通過所述一對(duì)傳輸線連接至所述共用的接收器，其中所述接收器通過感測(cè)來自所述一對(duì)傳輸線的信號(hào)的電壓差來恢復(fù)數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述共用包括預(yù)驅(qū)動(dòng)器，用于通過執(zhí)行緩沖功能，使輸入至所述共用的邏輯信號(hào)充分?jǐn)[動(dòng)；晶體管電路，用于將從所述預(yù)驅(qū)動(dòng)器發(fā)射的所述邏輯信號(hào)的電平降低為小信號(hào)，并作為M0S晶體管開關(guān)運(yùn)作，以將電平降低了的所述邏輯信號(hào)提供為高或低；開關(guān)電路，用于使所述一對(duì)傳輸線短路和開路，其中所述一對(duì)傳輸線被連接至所述晶體管電路；以及邊緣遮蔽電路，用于使用在所述預(yù)驅(qū)動(dòng)器中處理的所述邏輯信號(hào)來產(chǎn)生所述開關(guān)電路的控制信號(hào)，其中所述控制信號(hào)在所述邏輯信號(hào)的轉(zhuǎn)換間隔期間使所述一對(duì)傳輸線短路。
3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述晶體管電路包括連接至電源端的第一電流源以及連接至接地端的第二電流源；第一晶體管，具有第一源極、第一漏極以及第一柵極，其中所述第一源極連接至所述第一電流源，所述第一漏極和所述第一柵極連接至所述預(yù)驅(qū)動(dòng)器以接收第一相位信號(hào)；第二晶體管，具有第二源極、第二漏極以及第二柵極，其中所述第二源極連接至所述第一電流源，所述第二漏極和所述第二柵極連接至所述預(yù)驅(qū)動(dòng)器以接收第二相位信號(hào)；第三晶體管，具有第三源極、第三漏極以及第三柵極，其中所述第三源極連接至所述第二電流源，所述第三漏極和所述第三柵極連接至所述第一晶體管的所述第一漏極以接收所述第一相位信號(hào)；以及第四晶體管，具有第四源極、第四漏極以及第四柵極，其中所述第四源極連接至所述第二電流源，所述第四漏極和所述第四柵極連接至所述第二晶體管的所述第二漏極以接收所述第二相位信號(hào)。
4. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述晶體管電路還包括第一電阻器，所述第一電阻器在第一端處連接至所述第一晶體管的所述第一漏極；以及第二電阻器，所述第二電阻器在第一端處連接至所述第二晶體管的所述第二漏極，其中所述第二電阻器的第二端連接至所述第一電阻器的第二端，以使所述第一電阻器和所述第二電阻器串聯(lián)連接。
5. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述第一晶體管和所述第二晶體管為PM0S晶體管，所述第三晶體管和所述第四晶體管為NM0S晶體管。
6. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述預(yù)驅(qū)動(dòng)器包括串聯(lián)連接的多個(gè)反相器；并且所述邊緣遮蔽電路包括EX-OR門，其中所述EX-0R門的一個(gè)輸入端連接至所述預(yù)驅(qū)動(dòng)器的所述多個(gè)反相器中第一反相器的輸入端以形成第一節(jié)點(diǎn)，所述EX-OR門的另一輸入端連接至所述預(yù)驅(qū)動(dòng)器的所述多個(gè)反相器中的第二反相器的輸出端以形成第二節(jié)點(diǎn)，其中所述第二反相器為位于從所述第一節(jié)點(diǎn)起偶數(shù)個(gè)反相器的位置處的反相器。
7. 根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述邊緣遮蔽電路還包括連接至所述EX-OR門的輸出端的第二多個(gè)反相器。
8. 根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸系統(tǒng)，其中位于所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間的反相器的數(shù)量為2、4、6、8、10、12、14、16、18以及20中的任意一個(gè)。
9. 根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸系統(tǒng)，其中當(dāng)所述邏輯信號(hào)的轉(zhuǎn)換間隔開始時(shí)，所述第一反相器處理所述邏輯信號(hào)；并且其中當(dāng)所述邏輯信號(hào)的轉(zhuǎn)換間隔結(jié)束時(shí)，所述第二反相器處理所述邏輯信號(hào)。
10. 根據(jù)權(quán)利要求7所述的數(shù)據(jù)傳輸系統(tǒng)，其中選擇位于所述預(yù)驅(qū)動(dòng)器的所述第二節(jié)點(diǎn)之后的反相器的數(shù)量以及連接至所述邊緣遮蔽電路的所述EX-OR門的反相器的數(shù)量，以使控制信號(hào)間隔和所述轉(zhuǎn)換間隔同步。
全文摘要
本發(fā)明提供一種數(shù)據(jù)傳輸系統(tǒng)，其包括發(fā)射器，通過在傳輸數(shù)據(jù)時(shí)使用差分電壓驅(qū)動(dòng)方式進(jìn)行操作以及在轉(zhuǎn)換間隔期間通過使一對(duì)傳輸線的電位相等而使用共用電壓驅(qū)動(dòng)方式進(jìn)行操作，來抑制耦合噪聲；以及接收器，通過所述一對(duì)傳輸線連接至所述共用，并通過感測(cè)來自所述一對(duì)傳輸線的信號(hào)中的電壓差來恢復(fù)數(shù)據(jù)。
文檔編號(hào)G11C11/40GK101740097SQ20091022201
公開日2010年6月16日 申請(qǐng)日期2009年11月13日 優(yōu)先權(quán)日2008年11月14日
發(fā)明者張大中 申請(qǐng)人:東部高科股份有限公司