專(zhuān)利名稱(chēng)：移位寄存器及液晶面板驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器及使用該移位寄存器的液晶面板驅(qū)動(dòng)電路。
背景技術(shù)：
目前薄膜晶體管(Thin Film Transistor, TFB)液晶顯示裝置已逐漸成為各種數(shù) 字產(chǎn)品的標(biāo)準(zhǔn)輸出設(shè)備，然，其需要設(shè)計(jì)適當(dāng)?shù)尿?qū)動(dòng)電路以保證其穩(wěn)定工作。通常，液晶顯示裝置的液晶面板需通過(guò)一數(shù)據(jù)驅(qū)動(dòng)電路及一掃描驅(qū)動(dòng)電路以提供 所需的掃描信號(hào)及顯示數(shù)據(jù)信號(hào)。二驅(qū)動(dòng)電路均應(yīng)用移位寄存器作為核心電路單元。通常， 移位寄存器系由多個(gè)移位寄存單元串聯(lián)而成，每一移位寄存單元的輸出信號(hào)的穩(wěn)定性直接 影響數(shù)據(jù)驅(qū)動(dòng)電路或掃描驅(qū)動(dòng)電路輸出的顯示數(shù)據(jù)信號(hào)或掃描信號(hào)的穩(wěn)定性。然而，由于 每一移位寄存單元的輸出與其反饋支路之間會(huì)構(gòu)成一回路，當(dāng)該移位寄存單元承載較大的 負(fù)載時(shí)，用于導(dǎo)通輸出晶體管的導(dǎo)通電壓會(huì)經(jīng)由該反饋回路漏電，從而導(dǎo)致輸出晶體管無(wú) 法保證正常導(dǎo)通，造成該移位寄存單元的輸出不穩(wěn)定。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)移位寄存器輸出不穩(wěn)定的問(wèn)題，有必要提供一種輸出穩(wěn)定的移 位寄存器，更進(jìn)一步地，也有必要提供一種掃描信號(hào)輸出穩(wěn)定的液晶面板驅(qū)動(dòng)電路。一種移位寄存器，包括多個(gè)第一移位寄存單元及多個(gè)第二移位寄存單元。相鄰二 第一移位寄存單元分別接收由外部電路提供的一第一時(shí)鐘信號(hào)及一第二時(shí)鐘信號(hào)，該第一 時(shí)鐘信號(hào)與該第二時(shí)鐘信號(hào)為相位相反的周期脈沖信號(hào)；相鄰二第二移位寄存單元分別接 收外部電路提供的一第三時(shí)鐘信號(hào)及一第四時(shí)鐘信號(hào)，該第三時(shí)鐘信號(hào)與該第四時(shí)鐘信號(hào) 為相位相反的周期脈沖信號(hào)，且該第一時(shí)鐘信號(hào)與該第三時(shí)鐘信號(hào)相互間隔半個(gè)周期。其 中，每一第一移位寄存單元及第二移位寄存單元均包括一級(jí)聯(lián)數(shù)據(jù)輸入端、一級(jí)聯(lián)數(shù)據(jù)輸 出端、一用于輸出移位信號(hào)的輸出端、一反饋端及一復(fù)位端，第M個(gè)第二位移寄存單元輸出 的移位信號(hào)反饋至第N+1個(gè)第一移位寄存單元之反饋端，第N個(gè)第一位移寄存單元輸出的 移位信號(hào)反饋至第M個(gè)第二移位寄存單元之反饋端，該第N個(gè)第一移位寄存單元的復(fù)位端 及級(jí)聯(lián)數(shù)據(jù)輸出端分別與該第N+1個(gè)第一移位寄存單元的輸出端及級(jí)聯(lián)數(shù)據(jù)輸入端相連， 第M個(gè)第二移位寄存單元的復(fù)位端及級(jí)聯(lián)數(shù)據(jù)輸出端分別與該第M+1個(gè)第二移位寄存單元 的輸出端及級(jí)聯(lián)數(shù)據(jù)輸入端相連，其中，N取自然數(shù)，M = N，當(dāng)該第N個(gè)第一移位寄存單元 的級(jí)聯(lián)數(shù)據(jù)輸入端接收到的一起始電壓時(shí)，該第N個(gè)第一移位寄存單元的輸出端輸出與該 第一時(shí)鐘信號(hào)同步的移位信號(hào)，而該第N+1個(gè)第一移位寄存單元輸出與該第二時(shí)鐘信號(hào)同 步的移位信號(hào)，同時(shí)，該第N個(gè)第一移位寄存單元的復(fù)位端依據(jù)該第N+1個(gè)第一移位寄存單 元的移位信號(hào)控制該第N個(gè)第一移位寄存單元的輸出信號(hào)是否復(fù)位；當(dāng)該第M個(gè)第二移位 寄存單元的級(jí)聯(lián)數(shù)據(jù)輸入端接收到一起始電壓信號(hào)時(shí)，該第M個(gè)第二移位寄存單元輸出與 該第三時(shí)鐘信號(hào)同步的移位信號(hào)，而該第M+1個(gè)第二移位寄存單元輸出與該第四時(shí)鐘信號(hào) 同步的移位信號(hào)，同時(shí)，該第M個(gè)第二移位寄存單元的復(fù)位端依據(jù)該第M+1個(gè)第二移位寄存單元的移位信號(hào)控制該第M個(gè)第二移位寄存單元的輸出信號(hào)是否復(fù)位。
一種液晶面板驅(qū)動(dòng)電路，其可利用上述移位寄存器為相應(yīng)的像素電極提供掃描信號(hào)。其中，多個(gè)第一移位寄存單元依序輸出的移位信號(hào)可經(jīng)由奇數(shù)行的掃描線(xiàn)向像素電極提供掃描信號(hào)，同時(shí)該多個(gè)第二移位寄存單元依序輸出的移位信號(hào)可經(jīng)由偶數(shù)行的掃描線(xiàn)向像素電極提供掃描信號(hào)。另外，該液晶面板驅(qū)動(dòng)電路也可僅利用該多個(gè)第一移位寄存單元或多個(gè)第二移位寄存單元所輸出的移位信號(hào)依序經(jīng)由該多條掃描線(xiàn)向像素電極提供掃描信號(hào)。
相較于現(xiàn)有技術(shù)，上述的移位寄存器在實(shí)現(xiàn)移位功能的同時(shí)，由于第M個(gè)第二移位寄存單元的移位信號(hào)反饋至該第N+1個(gè)第一移位寄存單元的反饋端，第N個(gè)第一移位寄存單元的移位信號(hào)反饋至第M個(gè)第二移位寄存單元的反饋端，即便該第N+1個(gè)第一移位寄存單元及該M個(gè)第二移位寄存單元承接較大的負(fù)載，但用于控制相應(yīng)輸出晶體管不受反饋支路的影響，從而使相應(yīng)的第一或第二移位寄存單元輸出穩(wěn)定。更進(jìn)一步地，該液晶面板驅(qū)動(dòng)電路的掃描驅(qū)動(dòng)電路利用該上述移位寄存器來(lái)提供掃描信號(hào)，故該驅(qū)動(dòng)電路輸出的掃描信號(hào)的穩(wěn)定性也較高。


圖l是本發(fā)明移位寄存器一較佳實(shí)施方式的結(jié)構(gòu)框圖。
圖2是圖l所示的移位寄存器的第一移位寄存單元及第二移位寄存單元一較佳實(shí)施方式的具體電路結(jié)構(gòu)圖。[OO10] 圖3是圖2所示第一移位寄存單元1第二移位寄存單元及后一個(gè)第一移位寄存單元的時(shí)序波形圖。[OO11] 圖4是本發(fā)明液晶面板驅(qū)動(dòng)電路的一較佳實(shí)施方式的結(jié)構(gòu)框圖。[OO12] 主要元件符號(hào)說(shuō)明[OO13] 移位寄存器lo[OO14] 第一移位寄存單元12112A112B[OO15] 第二移位寄存單元14114A114B[OO16] 級(jí)聯(lián)數(shù)據(jù)輸入端L工N[OO17] 級(jí)聯(lián)數(shù)據(jù)輸出端L。UT[OO18] 反饋端邢[OO19] 復(fù)位端RE
輸出端OUI’11251325
開(kāi)啟信號(hào)STV
第一時(shí)鐘信號(hào)CKl
第二時(shí)鐘信號(hào)CK2
第三時(shí)鐘信號(hào)CK3
第四時(shí)鐘信號(hào)CK4
截止電壓VGL
輸出晶體管Ml l1M211M311M4l
復(fù)位晶體管M121M221M32
下拉晶體管第一晶體管級(jí)聯(lián)控制晶體管反饋開(kāi)關(guān)第二晶體管邏輯輸出控制模塊下拉信號(hào)控制模塊控制輸入端控制輸出端節(jié)點(diǎn)節(jié)點(diǎn)電壓電容寄生電容液晶面板驅(qū)動(dòng)電路掃描驅(qū)動(dòng)電路數(shù)據(jù)驅(qū)動(dòng)電路液晶面板80驅(qū)動(dòng)陣列82掃描線(xiàn)821
數(shù)據(jù)線(xiàn)822
像素區(qū)域P
像素電極823
開(kāi)關(guān)元件824
第一移位信號(hào)Voutl、Vout3、Vout5、Vout (2N-1)、Vout(2N+1)、Vout(2N+3)
第二移位信號(hào)Vout2、Vout4、Vout6、Vout2 (M-I)、Vout2M、Vout2 (M+l)Vout2 (M+2)
具體實(shí)施例方式請(qǐng)參閱圖1，是本發(fā)明移位寄存器一較佳實(shí)施方式的結(jié)構(gòu)框圖。該移位寄存器 10包括多個(gè)第一移位寄存單元12及多個(gè)第二移位寄存單元14。該多個(gè)第一移位寄存單
元 12 可依序輸出多個(gè)第一移位信號(hào) Voutl、Vout3、Vout5......Vout (2N-1)、Vout (2N+1)、
Vout2N+3)……(N取自然數(shù))。而該多個(gè)第二移位寄存單元14可依序輸出多個(gè)第二移位
信號(hào) Vout2、Vout4、Vout6......Vout2(M_l)、Vout2M、Vout2 (M+l)、Vout2(M+2)......(Μ = N)。
其中，第N個(gè)第一移位寄存單元12輸出的第一移位信號(hào)Vout (2N-1)與第M個(gè)第二移位寄 存單元14輸出的第二移位信號(hào)Vout2M相差半個(gè)周期，而第N個(gè)移位寄存單元輸出的第一 移位信號(hào)VoutQN-I)與第N+1個(gè)移位寄存單元輸出的第一移位信號(hào)Vout QN+1)相差一個(gè) 周期。每一第一移位寄存單元12及每一第二移位寄存單元14具有相類(lèi)似的電路結(jié)構(gòu)， 均包括一級(jí)聯(lián)數(shù)據(jù)輸入端LIN、一級(jí)聯(lián)數(shù)據(jù)輸出端LOUT、一反饋端FB、一復(fù)位端RE及一輸
M13、M23、M14、M24、M34、M44
M15、M25、M35
M16、M26、M36、M46
M17、M27、M37、M47
M18、M28、M38、M48
121、221、321
123,223
128,228
129
tll、t31
vtll>vt31
C1、C2、C3、C4
Cgs
60
62
64出端OUT。相鄰二第一移位寄存單元12或相鄰二第二移位寄存單元14接收不同的時(shí)鐘信 號(hào)，為方便理解，以第N個(gè)及第N+1個(gè)第一移位寄存單元12、第M個(gè)及第M+1個(gè)第二移位寄 存單元14為例進(jìn)行說(shuō)明。該第N個(gè)第一移位寄存單元12接收一第一時(shí)鐘信號(hào)CKl，該第一時(shí)鐘信號(hào)CKl可 驅(qū)動(dòng)控制該第N個(gè)第一移位寄存單元12。該第N個(gè)第一移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸 入端LIN與第N-I個(gè)第一移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT相連，級(jí)聯(lián)數(shù)據(jù)輸出端 LOUT與第N+1個(gè)第一移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸入端LIN相連，反饋端FB接收來(lái)自第 M 1個(gè)第二移位寄存單元14的輸出端OUT輸出的第二移位信號(hào)Vout2 (M-I)，復(fù)位端RE接 收來(lái)自第N+1個(gè)第一移位寄存單元12的輸出端OUT輸出的第一移位信號(hào)Vout QN+1)。該 第N+1個(gè)移位寄存單元12則接收一可驅(qū)動(dòng)控制該第N+1個(gè)第一移位寄存單元12的第二時(shí) 鐘信號(hào)CK2，且該第二時(shí)鐘信號(hào)CK2與該第一時(shí)鐘信號(hào)CKl為相位相反的周期性脈沖信號(hào)。 更進(jìn)一步地，該第N+1個(gè)第一移位寄存單元12接收一第三時(shí)鐘信號(hào)CK3及該第一時(shí)鐘信號(hào) CKl，該第N個(gè)第一移位寄存單元12還接收一第四時(shí)鐘信號(hào)CK4及該第二時(shí)鐘信號(hào)CK2，其 中，該第一及第二時(shí)鐘信號(hào)CK1、CK2分別用于控制第N+1個(gè)及第N個(gè)第一移位寄存單元12 的輸出達(dá)到快速?gòu)?fù)位。該第三及第四時(shí)鐘信號(hào)CK3、CK4分別作為該第N+1個(gè)及第N個(gè)第一 移位寄存單元12的反饋控制信號(hào)。另外，首個(gè)第一移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸入端LIN 及尾個(gè)第一移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT均接收一自外部電路發(fā)出的開(kāi)啟信號(hào) STV。該第M個(gè)第二移位寄存單元14接收一第三時(shí)鐘信號(hào)CK3，該第三時(shí)鐘信號(hào)CK3可 驅(qū)動(dòng)控制該第M個(gè)第二移位寄存單元14。該第M個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸入 端LIN與第M-I個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT相連，級(jí)聯(lián)數(shù)據(jù)輸出端LOUT 與第M+1個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸入端LIN相連，反饋端FB接收來(lái)自第N個(gè) 第一移位寄存單元12的輸出端OUT輸出的第一移位信號(hào)Vout (2N-1)，復(fù)位端RE接收來(lái)自 第M+1個(gè)第二移位寄存單元14的輸出端OUT輸出的第二移位信號(hào)Vout2(M+l)。該第M+1 個(gè)第二移位寄存單元14則接收一可驅(qū)動(dòng)控制該第M+1個(gè)第二移位寄存單元14的第四時(shí)鐘 信號(hào)CK4。更進(jìn)一步地，該第M+1個(gè)第二移位寄存單元14還接收該第三時(shí)鐘信號(hào)CK3及該 第二時(shí)鐘信號(hào)CK2，該第M個(gè)第二移位寄存單元14還接收該第四時(shí)鐘信號(hào)CK4及該第一時(shí) 鐘信號(hào)CK1，其中，該第三及第四時(shí)鐘信號(hào)CK3、CK4對(duì)應(yīng)控制該第M+1及第M個(gè)第二移位寄 存單元14的輸出達(dá)到快速?gòu)?fù)位。該第一及第二時(shí)鐘信號(hào)CK1、CK2分別作為該第M個(gè)及第 M+1個(gè)第二移位寄存單元14的反饋控制信號(hào)。另外，首個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù) 輸入端LIN及尾個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT也接收該開(kāi)啟信號(hào)STV。當(dāng)該第N個(gè)第一移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸入端LIN接收到一高電平的起始 電壓時(shí)，如首個(gè)第一移位寄存單元12接收到的開(kāi)啟信號(hào)STV為高電平時(shí)，或第N-I個(gè)第一 移位寄存單元12的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT輸出高電平至該第N個(gè)第一移位寄存單元12的 級(jí)聯(lián)數(shù)據(jù)輸入端LIN時(shí)，該第N個(gè)第一移位寄存單元12的輸出端OUT輸出該第一移位信號(hào) Vout (2N-1)，而該第N+1個(gè)第一移位寄存單元12輸出與該第一移位信號(hào)Vout (2N-1)相隔 一個(gè)周期的第一移位信號(hào)Vout (2N+1)。當(dāng)該第N個(gè)第一移位寄存單元12的復(fù)位端RE接收 到該第N+1個(gè)第一移位寄存單元12輸出的第一移位信號(hào)Vout (2N+1)時(shí)，該第N個(gè)第一移 位寄存單元12的輸出信號(hào)降為低電平，即對(duì)輸出進(jìn)行復(fù)位。當(dāng)該第M個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸入端LIN接收到一高電平的起始電壓時(shí)，如首個(gè)第二移位寄存單元14接 收到的開(kāi)啟信號(hào)STV為高電平，或第M-I個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT 輸出高電平至該第M個(gè)第二移位寄存單元14的級(jí)聯(lián)數(shù)據(jù)輸入端LIN時(shí)，該第M個(gè)第二移位 寄存單元14的輸出端OUT輸出第二移位信號(hào)Vout2M，而該第M+1個(gè)第二移位寄存單元14 輸出與該第二移位信號(hào)Vout2M相隔一個(gè)周期的第二移位信號(hào)Vout2 (M+1)。當(dāng)該第M個(gè)第 二移位寄存單元14的復(fù)位端RE接收到該第M+1個(gè)第二移位寄存單元14輸出的第二移位 信號(hào)Vout2(M+l)時(shí)，該第M個(gè)第二移位寄存單元14的輸出復(fù)位。請(qǐng)參閱圖2，是圖1所示的移位寄存器10的第一移位寄存單元12及第二移位寄存 單元14 一較佳實(shí)施方式的具體電路結(jié)構(gòu)圖，其中，圖2中僅示當(dāng)N = 1與2，M = 1與2時(shí)， 第一移位寄存單元12及第二移位寄存單元14的具體電路結(jié)構(gòu)，為方便描述，該四個(gè)移位寄 存單元分別記為第一移位寄存單元12A及12B，第二移位寄存單元14A及14B。第一移位寄存單元12A包括一輸出晶體管M11，一邏輯輸出控制模塊121、一反饋 開(kāi)關(guān)M17、一復(fù)位晶體管M12、二下拉晶體管M13及M14、及一下拉信號(hào)控制模塊123。該邏輯輸出控制模塊121由多個(gè)晶體管構(gòu)成，其包括一第一晶體管M15及一級(jí)聯(lián) 控制晶體管M16。該第一晶體管M15的源極作為該第一移位寄存單元12A的級(jí)聯(lián)數(shù)據(jù)輸入 端LIN，從而接收該開(kāi)啟信號(hào)STV,該柵極與該源極相連，該漏極作為該邏輯輸出控制模塊 121的輸出端125。該級(jí)聯(lián)控制晶體管M16的柵極連接于該第一晶體管M15的漏極，源極連 接至該輸出晶體管Mll的源極，漏極作為該第一移位寄存單元12A的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT。該輸出晶體管Mil包括一控制端126、一源極及一漏極，該控制端1 連接于該邏 輯輸出控制模塊121的輸出端125，該源極接收用于驅(qū)動(dòng)該第一移位寄存單元12A的該第一 時(shí)鐘信號(hào)CK1，漏極作為該第一移位寄存單元12A的輸出端OUT。該邏輯輸出控制模塊121 的輸出信號(hào)用于控制該輸出晶體管Mll的導(dǎo)通與截止，當(dāng)該輸出晶體管Mll導(dǎo)通時(shí)，與該第 一時(shí)鐘信號(hào)CKl同步的電信號(hào)經(jīng)由該輸出晶體管Mll自該輸出端OUT輸出，從而輸出首個(gè) 第一移位信號(hào)Voutl。該輸出電晶體Mil具有較該第一移位寄存單元12A的其他電晶體更 大的寄生電容Cgs。該反饋開(kāi)關(guān)M17可為一三端晶體管，其柵極連接該第四時(shí)鐘信號(hào)CK4，源極作為該 第一移位寄存單元12A的反饋端FB，該反饋端FB接收該開(kāi)啟信號(hào)STV，漏極連接于該輸出 晶體管Mll的控制端126。該復(fù)位晶體管M12的柵極作為該第一移位寄存單元12A的復(fù)位端RE，源極與該邏 輯輸出控制模塊121的輸出端125，漏極接收一低電平的截止電壓VGL。該二下拉晶體管M13及M14連接于該輸出晶體管Ml 1的漏極與一截止電壓VGL之 間。該下拉信號(hào)控制電路123輸出的控制信號(hào)控制該下拉晶體管M13的導(dǎo)通與截止，該第 二時(shí)鐘信號(hào)CK2用于控制該下拉晶體管M14的導(dǎo)通與截止。當(dāng)該二下拉晶體管M13、M14導(dǎo) 通時(shí)，該第一移位寄存單元12A輸出的第一移位信號(hào)Voutl由高電平拉低為低電平，即不再 輸出該第一移位信號(hào)Voutl。該下拉信號(hào)控制電路123接收該第一時(shí)鐘信號(hào)CK1，其包括一控制輸入端128、一 控制輸出端129、一第二晶體管M18及一電容Cl。該第二晶體管M18的柵極即作為該控制 輸入端128，其連接至該級(jí)聯(lián)控制晶體管M16的漏極，并依據(jù)該漏極的輸出信號(hào)，控制該控 制輸出端129的輸出信號(hào)是否導(dǎo)通該下拉晶體管M13 ；該第二晶體管M18的源極經(jīng)由該電容Cl接收該第一時(shí)鐘信號(hào)CK1，同時(shí)該源極也作為該控制輸出端129。第二移位寄存單元14A、第一移位寄存單元12B及第二移位寄存單元14B，與該第 一移位寄存單元12A的結(jié)構(gòu)基本相同，其區(qū)別如框1及具體電路2所示，包括第二移位寄存單元14A的輸出晶體管M21及級(jí)聯(lián)控制晶體管似6的源極接收該第 三時(shí)種信號(hào)CK3，其反饋開(kāi)關(guān)M27的柵極接收該第一時(shí)鐘信號(hào)CK1，第二晶體管M28的源極 經(jīng)由電容C2接收該第三時(shí)種信號(hào)CK3，下拉晶體管MM的柵極接收該第四時(shí)種信號(hào)CK4，該 第二移位寄存單元14A輸出一與該第一移位寄存單元12A相差半個(gè)時(shí)鐘周期的第二移位信 號(hào) Vout2。第一移位寄存單元12B的輸出晶體管M31及級(jí)聯(lián)控制晶體管M36的源極接收該第 二時(shí)種信號(hào)CK2，其反饋開(kāi)關(guān)M37的柵極接收該第一時(shí)鐘信號(hào)CK1，第二晶體管M28的源極 經(jīng)由電容C3接收該第二時(shí)種信號(hào)CK2，下拉晶體管M34的柵極接收該第一時(shí)鐘信號(hào)CK1，該 第一移位寄存單元12B輸出一與該第一移位寄存單元12A相差一個(gè)時(shí)鐘周期的第一移位信 號(hào) Vout3。第二移位寄存單元14B的輸出晶體管M41及級(jí)聯(lián)控制晶體管M46的源極接收該第 四時(shí)種信號(hào)CK4，其反饋開(kāi)關(guān)M47的柵極接收該第二時(shí)鐘信號(hào)CK2，第二晶體管M48的源極 經(jīng)由電容C4接收該第四時(shí)種信號(hào)CK4，下拉晶體管M44的柵極接收該第三時(shí)種信號(hào)CK3，該 第二移位寄存單元14B輸出一與該第一移位寄存單元12A相差一個(gè)半時(shí)鐘周期的第二移位 信號(hào)Vout4。此后各第一移位寄存單元12及第二移位寄存單元14的電連接關(guān)系與該四個(gè)移位 寄存單元12A、12B、14A及14B相同，故不再累述。請(qǐng)一并參閱圖3，是圖2所示第一移位寄存單元12A、第二移位寄存單元14A及第 一移位寄存單元12B的時(shí)序波形圖，其中，Vtll表示該第一移位寄存單元12A的邏輯輸出控 制電路121的輸出端125與其輸出晶體管Mll的控制端1 相連接的節(jié)點(diǎn)til處的節(jié)點(diǎn)電 壓波形；Vt31表示該第一移位寄存單元12B的邏輯輸出控制電路321的輸出端325與其輸出 晶體管M31的控制端3 相連接的節(jié)點(diǎn)t31處的節(jié)點(diǎn)電壓波形；Voutl、Vout2及Vout3依 次分別表示該第一移位寄存單元12A、第二移位寄存單元14A、及第一移位寄存單元12B所 輸出的相應(yīng)移位信號(hào)的波形。工作初始，即Pl時(shí)段，該開(kāi)啟信號(hào)STV為高電平，該第一至第四時(shí)鐘信號(hào)CK廣CK4 的電平分別為低電平、高電平、低電平及高電平，則對(duì)于該第一移位寄存單元12A，其第一晶體管M15導(dǎo)通，邏輯輸出控制模塊121輸 出一高電平，即節(jié)點(diǎn)til輸出高電平，此時(shí)節(jié)點(diǎn)電壓Vtll記為VGH，該輸出晶體管Mll正向偏 置導(dǎo)通，且其寄生電容Cgs開(kāi)始儲(chǔ)能直至等于該高電平，級(jí)聯(lián)控制晶體管M16也導(dǎo)通，然而 由于用于驅(qū)動(dòng)該第一移位寄存單元12A的第一時(shí)鐘信號(hào)CKl為低電平，故輸出端OUT及該 級(jí)聯(lián)數(shù)據(jù)輸出端LOUT均維持低電平輸出。對(duì)于第二移位寄存單元14A，其第一晶體管M25導(dǎo)通，該輸出晶體管M21正向偏置 導(dǎo)通，其寄生電容Cgs儲(chǔ)能，級(jí)聯(lián)控制晶體管M26導(dǎo)通，然而由于用于驅(qū)動(dòng)該第二移位寄存 單元14A的第三時(shí)鐘信號(hào)CK3為低電平，故輸出端OUT及該級(jí)聯(lián)數(shù)據(jù)輸出端LOUT均維持低 電平輸出。由于第一及第二移位寄存單元12A、14A的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT均為低電平輸出，故后一個(gè)第一及第二移位寄存單元12B、14B也維持低電平輸出。進(jìn)入P2時(shí)段，第一時(shí)鐘信號(hào)CKl由低電平跳變?yōu)楦唠娖?，第二時(shí)鐘信號(hào)CK2由高 電平跳變?yōu)榈碗娖綍r(shí)，該第三時(shí)鐘信號(hào)CK3維持低電平，第四時(shí)鐘信號(hào)CK4維持高電平， 則對(duì)于第一移位寄存單元12A而言，由于受該輸出晶體管Mll的寄生電容Cgs的儲(chǔ) 能影響，使該節(jié)點(diǎn)電壓Vtll上升為2VGH，該輸出晶體管Ml 1及該級(jí)聯(lián)控制晶體管M16均正向 偏置導(dǎo)通，則輸出端OUT輸出高電平的第一移位信號(hào)Voutl，輸出電壓為VGH，級(jí)聯(lián)數(shù)據(jù)輸出 端LOUT也輸出一高電平。該下拉信號(hào)控制電路123的控制輸入端128因接收到該級(jí)聯(lián)數(shù) 據(jù)輸出端LOUT輸出的高電平而使第二晶體管M18導(dǎo)通，則第一時(shí)鐘信號(hào)CKl對(duì)電容Cl充 電，該下拉信號(hào)控制電路123的控制輸出端1 輸出低電平，從而使下拉晶體管M13截止。 同時(shí)，由于第二時(shí)鐘信號(hào)CK2也為低電平，下拉晶體管M14截止，故下拉晶體管M13、M14不 影響該第一移位信號(hào)Voutl。由于反饋開(kāi)關(guān)M17的漏極電壓為2VGH，使該反饋開(kāi)關(guān)M17反 向偏置而截止，其不影響節(jié)點(diǎn)電壓Vtll,也不影響輸出的第一移位信號(hào)Voutl的電壓。同時(shí)，由于用于驅(qū)動(dòng)第二移位寄存單元14A的第三時(shí)鐘信號(hào)CK3維持低電平，故該 第二移位寄存單元14A維持低電平輸出。對(duì)于第一移位寄存單元12B而言，其級(jí)聯(lián)數(shù)據(jù)輸入端LIN接收到第一移位寄存單 元12A的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT輸出的高電平，則第一晶體管M35導(dǎo)通，邏輯 輸出控制模塊 321輸出高電平導(dǎo)通輸出晶體管M31及M36，然而由于用于驅(qū)動(dòng)該第一移位寄存單元12B的 第二驅(qū)動(dòng)信號(hào)CK2為低電平，故輸出端OUT維持低電平輸出，則該第一移位寄存單元12A的 復(fù)位晶體管M12截止，不影響節(jié)點(diǎn)電壓Vtll,故該第一移位信號(hào)Voutl不受復(fù)位晶體管M12 的影響。進(jìn)入P3時(shí)段，由于該第三時(shí)鐘信號(hào)CK3由低電平跳變?yōu)楦唠娖剑摰谒臅r(shí)鐘信號(hào) CK4由高電平跳變?yōu)榈碗娖?，第一及第二時(shí)鐘信號(hào)CK1、CK2維持不變，則對(duì)于該第一移位寄存單元12A，由于開(kāi)啟信號(hào)STV為低電平，即第一晶體管M15的 柵極與漏極均為低電平，則邏輯輸出控制模塊121輸出不受第一晶體管M15的影響，該第一 移位寄存單元12A維持輸出該第一移位信號(hào)Voutl。同時(shí)，該第二移位寄存單元14A的第一晶體管M25也不影響其邏輯輸出控制模塊 221的輸出，由于CK3為高電平，則輸出端OUT開(kāi)始輸出高電平的第二移位信號(hào)Vout2，輸出 電壓為VGH，該第二移位信號(hào)Vout2與該第一移位信號(hào)Voutl相隔半個(gè)周期輸出。對(duì)于該第一移位寄存單元12B而言，其級(jí)聯(lián)數(shù)據(jù)輸入端LIN繼續(xù)接收自該第一移 位寄存單元12A的級(jí)聯(lián)數(shù)據(jù)輸出端LOUT輸出的高電平，該第一晶體管M35維持導(dǎo)通，邏輯 輸出控制模塊321輸出高電平至該輸出晶體管M31及級(jí)聯(lián)控制晶體管M36，即節(jié)點(diǎn)t31輸出 高電平，此時(shí)節(jié)點(diǎn)電壓V⑶維持VGH輸出，該輸出晶體管M31正向偏置導(dǎo)通，級(jí)聯(lián)控制晶體管 M36也導(dǎo)通，然而由于用于驅(qū)動(dòng)該第一移位寄存單元12B的第二時(shí)鐘信號(hào)CK2為低電平，故 輸出端OUT及該級(jí)聯(lián)數(shù)據(jù)輸出端LOUT均維持低電平輸出，則也不影響該第一移位寄存單元 12A輸出第一移位信號(hào)Voutl。雖然該第三時(shí)鐘信號(hào)CK3為高電平，然而由于反饋開(kāi)關(guān)M37 的三端電壓均為VGH，反饋開(kāi)關(guān)M37截止，也不影響節(jié)點(diǎn)電壓Vt31。進(jìn)入P4時(shí)段，該第一時(shí)鐘信號(hào)CKl由高電平跳變?yōu)榈碗娖剑诙r(shí)鐘信號(hào)CK2由 低電平跳變?yōu)楦唠娖?，該第三時(shí)鐘信號(hào)CK3維持高電平，該第四時(shí)鐘信號(hào)CK4維持低電平。則對(duì)于該第一移位寄存單元12A而言，由于開(kāi)啟信號(hào)STV為低電平，即第一晶體管 M15的柵極與漏極均為低電平，則第一移位寄存單元12A的邏輯輸出控制模塊121輸出不 受第一晶體管M15的影響，此時(shí)，輸出晶體管Mll及級(jí)聯(lián)控制晶體管M16仍然導(dǎo)通，然由于 作為驅(qū)動(dòng)信號(hào)的第一時(shí)鐘信號(hào)CKl為低電平，故該輸出端OUT及級(jí)聯(lián)數(shù)據(jù)輸出端LOUT輸出 的高電平轉(zhuǎn)變?yōu)榈碗娖?。另外，由于下拉信?hào)控制模塊123的控制輸入端1 接收到級(jí)聯(lián) 數(shù)據(jù)輸出端LOUT輸出的低電平，該第二晶體管M18截止，該電容Cl放電以使該下拉晶體管 M13導(dǎo)通，則該輸出端OUT輸出的第一移位信號(hào)Voutl能夠快速跳變?yōu)榈碗娖?。同時(shí)，對(duì)于第一移位寄存單元12B，其級(jí)聯(lián)數(shù)據(jù)輸入端LIN接收的信號(hào)也變?yōu)榈碗?平，即該第一晶體管M35的柵極與漏極均為低電平，則該第一晶體管M35不影響邏輯輸出控 制電路321的輸出，即不影響節(jié)點(diǎn)電壓Vt31。受輸出晶體管M31的寄生電容Cgs的影響，使 節(jié)點(diǎn)電壓Vt31上升為2VGH，從而使該輸出晶體管M31及級(jí)聯(lián)控制晶體管M36維持導(dǎo)通，由于 此時(shí)用于驅(qū)動(dòng)該第一移位寄存單元12B的第二時(shí)鐘信號(hào)CK2已跳變?yōu)楦唠娖?，故該第一?位寄存單元12B輸出高電平的第一移位信號(hào)Vout3。接著，該第一移位寄存單元12A的復(fù)位端RE接收到該高電平信號(hào)，使該復(fù)位晶體 管M12導(dǎo)通，節(jié)點(diǎn)電壓Vtll被強(qiáng)行拉低為一低電平，使該第一移位寄存單元12A的輸出晶體 管Ml 1及級(jí)聯(lián)控制晶體管M16截止，該第一移位寄存單元12A結(jié)束工作，維持低電平輸出。對(duì)于第二移位寄存單元14A，由于P4時(shí)段用作驅(qū)動(dòng)的第三時(shí)鐘信號(hào)CK3維持高電 平，用作控制下拉晶體管MM的第四時(shí)鐘信號(hào)CK4維持低電平，且其復(fù)位晶體管M22、下拉晶 體管M23均處于截止?fàn)顟B(tài)，故該第二移位寄存單元14A的輸出端OUT不受影響，輸出高電平 的第二移位信號(hào)Vout2。該第二移位信號(hào)Vout2與第一移位信號(hào)Voutl相隔半個(gè)周期。當(dāng)該第一移位寄存單元12B的反饋端FB接收到該第二移位信號(hào)Vout2時(shí)，即便第 三時(shí)鐘信號(hào)CK3為高電平，由于節(jié)點(diǎn)電壓V⑶為2VGH，故該反饋開(kāi)關(guān)M37的三端處于反向偏 置狀態(tài)，也不影響該第一移位寄存單元12B輸出的第一移位信號(hào)Vout3。進(jìn)入P5時(shí)段，該第三時(shí)鐘信號(hào)CK3由高電平跳變?yōu)榈碗娖剑谒臅r(shí)鐘信號(hào)CK4由 高電平跳變?yōu)榈碗娖?，第一及第二時(shí)鐘信號(hào)CK1、CK2維持不變，則對(duì)于該第二移位寄存單元14A而言，由于開(kāi)啟信號(hào)STV變?yōu)榈碗娖?，即第一晶體管 M25的柵極與漏極均為低電平，則邏輯輸出控制模塊221輸出不受第一晶體管M25的影響， 此時(shí)，輸出晶體管M21及級(jí)聯(lián)控制晶體管似6仍然導(dǎo)通，然由于作為驅(qū)動(dòng)信號(hào)的第三時(shí)鐘信 號(hào)CK3為低電平，故該輸出端OUT及級(jí)聯(lián)數(shù)據(jù)輸出端LOUT輸出的高電平轉(zhuǎn)變?yōu)榈碗娖健Ａ?外，由于下拉信號(hào)控制模塊223的控制輸入端2 接收到該低電平，該第二晶體管截 止，該電容C2放電以使該下拉晶體管M23導(dǎo)通，則該第二移位信號(hào)Vout2能夠快速跳變?yōu)?低電平。同時(shí)，對(duì)于第一移位寄存單元12B，節(jié)點(diǎn)電壓Vwi維持2VGH，從而使該輸出晶體管 M31及級(jí)聯(lián)控制晶體管M36維持導(dǎo)通，由于第二時(shí)鐘信號(hào)CK2維持高電平，故該第一移位寄 存單元12B維持輸出高電平的第一移位信號(hào)Vout3。此后各第一移位寄存單元12及第二移位寄存單元14的工作原理與上述幾個(gè)移位 寄存單元12A、12B、14A、14B相同，故不再累述。從上述工作原理上可以看出，上述的移位寄存器10在實(shí)現(xiàn)移位功能的同時(shí)，由于第M個(gè)第二移位寄存單元14的第二移位信號(hào)反饋至該第N+1個(gè)第一移位寄存單元12的反 饋端冊(cè)，第N個(gè)第一移位寄存單元12的第二移位信號(hào)反饋至第M個(gè)第二移位寄存單元14 的反饋端FB，即便該第N個(gè)第一移位寄存單元12及該M個(gè)第二移位寄存單元14承接較大 的負(fù)載，但用于控制相應(yīng)輸出晶體管，如Mil、M31的節(jié)點(diǎn)電壓Vtll、Vt31不受反饋開(kāi)關(guān)M17、 M37所在回路的影響，從而使相應(yīng)的移位寄存單元12、14輸出穩(wěn)定。請(qǐng)參閱圖4，系本發(fā)明液晶面板驅(qū)動(dòng)電路的一較佳實(shí)施方式的結(jié)構(gòu)框圖。該液晶面 板驅(qū)動(dòng)電路60為一液晶面板80提供掃描及顯示數(shù)據(jù)信號(hào)。該液晶面板80包括一驅(qū)動(dòng)陣 列82，該驅(qū)動(dòng)陣列82包括多條掃描線(xiàn)821及多條與該掃描線(xiàn)821垂直絕緣相交的數(shù)據(jù)線(xiàn) 822，相鄰二掃描線(xiàn)821與二數(shù)據(jù)線(xiàn)822圍成的最小區(qū)域界定一像素區(qū)域P。每一像素區(qū)域 P均包括一像素電極823及一開(kāi)關(guān)元件824。該掃描信號(hào)經(jīng)由該掃描線(xiàn)321控制開(kāi)關(guān)元件 824的導(dǎo)通與截止，當(dāng)該開(kāi)關(guān)元件擬4導(dǎo)通時(shí)，該顯示數(shù)據(jù)信號(hào)經(jīng)由相應(yīng)的數(shù)據(jù)線(xiàn)822傳送 至該像素電極823。該驅(qū)動(dòng)電路60包括一用于提供掃描信號(hào)的掃描驅(qū)動(dòng)電路62、及一用于提供數(shù)據(jù) 顯示信號(hào)的數(shù)據(jù)驅(qū)動(dòng)電路64。該掃描驅(qū)動(dòng)電路62包括該移位寄存器10，該移位寄存器10 所輸出的第一及第二移位信號(hào)VOUtl、VOUt2、VOUt3、VOUt4……作為該多條掃描線(xiàn)821的掃 描信號(hào)。其中，多個(gè)第一移位寄存單元12可依序?yàn)槠鏀?shù)行的掃描線(xiàn)821提供掃描信號(hào)，同 時(shí)該多個(gè)第二移位寄存單元14可依序?yàn)榕紨?shù)行的掃描線(xiàn)821提供掃描信號(hào)?？勺兏?，該 驅(qū)動(dòng)電路60也可僅利用該多個(gè)第一移位寄存單元12或多個(gè)第二移位寄存單元14所輸出
的第一移位信號(hào)Voutl、Vout3、Vout5......或第二移位信號(hào)Vout2、Vout4、Vout6......依序?yàn)?br> 該多條掃描線(xiàn)821提供掃描信號(hào)。由于該液晶面板驅(qū)動(dòng)電路60的掃描驅(qū)動(dòng)電路62利用該移位寄存器10來(lái)提供掃 描信號(hào)，故該驅(qū)動(dòng)電路60輸出的掃描信號(hào)的穩(wěn)定性也較高。
權(quán)利要求
1.一種移位寄存器，包括多個(gè)第一移位寄存單元，相鄰二第一移位寄存單元分別接收由外部電路提供的一第一 時(shí)鐘信號(hào)及一第二時(shí)鐘信號(hào)，該第一時(shí)鐘信號(hào)與該第二時(shí)鐘信號(hào)為相位相反的周期脈沖信 號(hào)；多個(gè)第二移位寄存單元，相鄰二第二移位寄存單元分別接收外部電路提供的一第三 時(shí)鐘信號(hào)及一第四時(shí)鐘信號(hào)，該第三時(shí)鐘信號(hào)與該第四時(shí)鐘信號(hào)為相位相反的周期脈沖信 號(hào)，且該第一時(shí)鐘信號(hào)與該第三時(shí)鐘信號(hào)相互間隔半個(gè)周期；其特征在于每一第一移位寄存單元及第二移位寄存單元均包括一級(jí)聯(lián)數(shù)據(jù)輸入端、 一級(jí)聯(lián)數(shù)據(jù)輸出端、一用于輸出移位信號(hào)的輸出端、一反饋端及一復(fù)位端，第M個(gè)第二移位 寄存單元的移位信號(hào)反饋至該第N+1個(gè)第一移位寄存單元的反饋端，第N個(gè)第一移位寄存 單元的移位信號(hào)反饋至第M個(gè)第二移位寄存單元的反饋端，其中，M取自然數(shù)，N = M，該第 N個(gè)第一移位寄存單元的復(fù)位端及級(jí)聯(lián)數(shù)據(jù)輸出端分別與該第N+1個(gè)第二移位寄存單元的 輸出端及級(jí)聯(lián)數(shù)據(jù)輸入端相連，第M個(gè)第二移位寄存單元的復(fù)位端及級(jí)聯(lián)數(shù)據(jù)輸出端分別 與該第M+1個(gè)移位寄存單元的輸出端及級(jí)聯(lián)數(shù)據(jù)輸入端相連，當(dāng)該第N個(gè)第一移位寄存單 元的級(jí)聯(lián)數(shù)據(jù)輸入端接收到的一起始電壓時(shí)，該第N個(gè)第一移位寄存單元的輸出端輸出與 該第一時(shí)鐘信號(hào)同步的移位信號(hào)，而該第N+1個(gè)第一移位寄存單元輸出與該第二時(shí)鐘信號(hào) 同步的移位信號(hào)，同時(shí)，該第N個(gè)第一移位寄存單元的復(fù)位端依據(jù)該第N+1個(gè)第一移位寄存 單元的移位信號(hào)控制該第N個(gè)第一移位寄存單元的輸出信號(hào)是否復(fù)位；當(dāng)該第M個(gè)第二移 位寄存單元的級(jí)聯(lián)數(shù)據(jù)輸入端接收到一起始電壓時(shí)，該第M個(gè)第二移位寄存單元輸出與該 第三時(shí)鐘信號(hào)同步的移位信號(hào)，而該第M+1個(gè)第二移位寄存單元輸出與該第四時(shí)鐘信號(hào)同 步的移位信號(hào)，同時(shí)，該第M個(gè)第二移位寄存單元的復(fù)位端依據(jù)該第M+1個(gè)第二移位寄存單 元的移位信號(hào)控制該第M個(gè)第二移位寄存單元的輸出信號(hào)是否復(fù)位。
2.如權(quán)利要求1所述的移位寄存器，其特征在于每一第一及第二移位寄存單元包括 一輸出晶體管，該輸出晶體管的控制端控制該輸出晶體管的導(dǎo)通與截止，該第N個(gè)第一移 位寄存單元的輸出晶體管導(dǎo)通時(shí)，該第一時(shí)鐘信號(hào)或該第二時(shí)鐘信號(hào)經(jīng)由該輸出晶體管自 該相應(yīng)的第一移位寄存單元的輸出端輸出；當(dāng)該第M個(gè)第二移位寄存單元或該第M+1個(gè)第 二移位寄存單元的輸出晶體管導(dǎo)通時(shí)，該第三時(shí)鐘信號(hào)或該第四時(shí)鐘信號(hào)經(jīng)由該輸出晶體 管自該相應(yīng)的第二移位寄存單元的輸出端輸出。
3.如權(quán)利要求2所述的移位寄存器，其特征在于每一第一及第二移位寄存單元進(jìn)一 步包括一邏輯輸出控制模塊，該邏輯輸出控制模塊的輸出端連接于該輸出晶體管的控制 端，以控制該起始電壓是否提供至該輸出晶體管的控制端。
4.如權(quán)利要求3所述的移位寄存器，其特征在于該邏輯輸出控制模塊包括一第一晶 體管，該第一晶體管的源極作為相應(yīng)移位寄存單元的級(jí)聯(lián)數(shù)據(jù)輸入端，柵極與源極相連，其 漏極作為該邏輯輸出控制模塊的輸出端。
5.如權(quán)利要求3所述的移位寄存器，其特征在于每一第一及第二移位寄存單元進(jìn)一 步包括一反饋開(kāi)關(guān)，該反饋開(kāi)關(guān)連接于該輸出晶體管的控制端與相應(yīng)的反饋端之間。
6.如權(quán)利要求5所述的移位寄存器，其特征在于該反饋開(kāi)關(guān)為一三端晶體管。
7.如權(quán)利要求6所述的移位寄存器，其特征在于當(dāng)?shù)贜個(gè)第一移位寄存單元接收該 第一時(shí)鐘信號(hào)時(shí)，第N個(gè)第一移位寄存單元的反饋開(kāi)關(guān)的柵極接收該第四時(shí)鐘信號(hào)，第N+1個(gè)第一移位寄存單元的反饋開(kāi)關(guān)的柵極接收該第三時(shí)鐘信號(hào)。
8.如權(quán)利要求6所述的移位寄存器，其特征在于當(dāng)該第M個(gè)第二移位寄存單元接收 該第三時(shí)鐘信號(hào)時(shí)，第M個(gè)第二移位寄存單元的反饋開(kāi)關(guān)的柵極接收該第一時(shí)鐘信號(hào)，第 M+1個(gè)第二移位寄存單元的反饋開(kāi)關(guān)的柵極接收該第二時(shí)鐘信號(hào)。
9.如權(quán)利要求5所述的移位寄存器，其特征在于每一第一及第二移位寄存單元進(jìn)一 步包括一復(fù)位晶體管，該復(fù)位晶體管的柵極作為相應(yīng)的復(fù)位端，源極與該輸出晶體管的控 制端相連，漏極接收一截止電壓。
10.如權(quán)利要求9所述的移位寄存器，其特征在于當(dāng)?shù)贜+1個(gè)第一移位寄存單元的輸 出端輸出一導(dǎo)通信號(hào)時(shí)，第N個(gè)第一移位寄存單元的復(fù)位晶體管導(dǎo)通，該復(fù)位晶體管輸出 的截止電壓將相應(yīng)的邏輯輸出控制模塊輸出的起始電壓降為一截止電壓，以使該第N個(gè)第 一移位寄存單元的輸出晶體管截止。
11.如權(quán)利要求9所述的移位寄存器，其特征在于當(dāng)?shù)贛+1個(gè)第二移位寄存單元的輸 出端輸出一導(dǎo)通信號(hào)時(shí)，第M個(gè)第二移位寄存單元的復(fù)位晶體管導(dǎo)通，該復(fù)位晶體管輸出 的截止電壓將相應(yīng)的邏輯輸出控制模塊輸出的起始電壓降為一截止電壓，以使該第M個(gè)第 二移位寄存單元的輸出晶體管截止。
12.如權(quán)利要求4所述的移位寄存器，其特征在于該邏輯控制輸出模塊進(jìn)一步包括一 級(jí)聯(lián)控制晶體管，該級(jí)聯(lián)控制晶體管的柵極連接至該第一晶體管的漏極，源極連接至相應(yīng) 的輸出晶體管的源極，漏極作為相應(yīng)的級(jí)聯(lián)數(shù)據(jù)輸出端。
13.如權(quán)利要求12所述的移位寄存器，其特征在于每一第一及第二移位寄存單元進(jìn) 一步包括一至少一下拉晶體管，該至少一下拉晶體管連接于一截止電壓與相應(yīng)的輸出晶體 管的漏極之間。
14.如權(quán)利要求13所述的移位寄存器，其特征在于每一第一及第二移位寄存單元進(jìn) 一步包括一下拉信號(hào)控制模塊，每一下拉信號(hào)控制模塊包括一控制輸入端及一控制輸出 端，且該第一移位寄存單元的下拉信號(hào)控制模塊接收相應(yīng)的第一或第二時(shí)鐘信號(hào)，該第二 移位寄存單元的下拉信號(hào)控制模塊接收相應(yīng)的第三或第四時(shí)鐘信號(hào)，該控制輸入端連接至 相應(yīng)的級(jí)聯(lián)控制晶體管的漏極，并依據(jù)該漏極的輸出信號(hào)，控制該控制輸出端的輸出信號(hào) 是否導(dǎo)通該至少一下拉晶體管，當(dāng)該至少一下拉晶體管導(dǎo)通時(shí)，相應(yīng)的第一及第二移位寄 存單元輸出的第一及第二移位信號(hào)被降低。
15.如權(quán)利要求14所述的移位寄存器，其特征在于該下拉信號(hào)控制模塊包括一第二 晶體管，該第二晶體管的柵極作為該下拉信號(hào)控制模塊的控制輸入端，源極經(jīng)由一電容連 接至相應(yīng)的時(shí)鐘信號(hào)，漏極連接一截止電壓。
16.如權(quán)利要求13所述的移位寄存器，其特征在于該第N個(gè)第一移位寄存單元進(jìn)一 步接收該第二時(shí)鐘信號(hào)，該第二時(shí)鐘信號(hào)直接控制相應(yīng)的至少一下拉晶體管的導(dǎo)通與截 止，該第N+1個(gè)第一移位寄存單元進(jìn)一步接收該第一時(shí)鐘信號(hào)，該第一時(shí)鐘信號(hào)直接控制 相應(yīng)的至少一下拉晶體管的導(dǎo)通與截止。
17.如權(quán)利要求13所述的移位寄存器，其特征在于該第M個(gè)第二移位寄存單元進(jìn)一 步接收該第四時(shí)鐘信號(hào)，該第四時(shí)鐘信號(hào)直接控制相應(yīng)的至少一下拉晶體管的導(dǎo)通與截 止，該第M+1個(gè)第二移位寄存單元進(jìn)一步接收該第三時(shí)鐘信號(hào)，該第三時(shí)鐘信號(hào)直接控制 相應(yīng)的至少一下拉晶體管的導(dǎo)通與截止。
18.一種液晶面板驅(qū)動(dòng)電路，包括多個(gè)像素電極、多條掃描線(xiàn)、多條數(shù)據(jù)線(xiàn)、一掃描驅(qū) 動(dòng)電路及一數(shù)據(jù)驅(qū)動(dòng)電路，該多條數(shù)據(jù)線(xiàn)與該多條掃描線(xiàn)絕緣相交，該掃描驅(qū)動(dòng)電路經(jīng)由 該多條掃描線(xiàn)向相應(yīng)的像素電極提供掃描信號(hào)，該數(shù)據(jù)驅(qū)動(dòng)電路經(jīng)由該多條數(shù)據(jù)線(xiàn)向相應(yīng) 的像素電極提供顯示數(shù)據(jù)信號(hào)，該掃描驅(qū)動(dòng)電路包括一移位寄存器，該移位寄存器所輸出 的移位信號(hào)用作該掃描信號(hào)，其特征在于該移位寄存器為權(quán)利要求1至17任意一項(xiàng)所述 的移位寄存器。
19.如權(quán)利要求18所述的液晶面板驅(qū)動(dòng)電路，其特征在于該多個(gè)第一移位寄存單元 依序?yàn)槠鏀?shù)行的掃描線(xiàn)提供掃描信號(hào)，同時(shí)該多個(gè)第二移位寄存單元依序?yàn)榕紨?shù)行的掃描 線(xiàn)提供掃描信號(hào)。
20.如權(quán)利要求18所述的液晶面板驅(qū)動(dòng)電路，其特征在于該掃描驅(qū)動(dòng)電路僅利用該 多個(gè)第一移位寄存單元為該多條掃描線(xiàn)提供掃描信號(hào)。
21.如權(quán)利要求18所述的液晶面板驅(qū)動(dòng)電路，其特征在于該掃描驅(qū)動(dòng)電路僅利用該 多個(gè)第二移位寄存單元為該多條掃描線(xiàn)提供掃描信號(hào)。
全文摘要
本發(fā)明提出一種移位寄存器及一種使用該移位寄存器的液晶面板驅(qū)動(dòng)電路。該移位寄存器包括多個(gè)第一及第二移位寄存單元，相鄰二第一移位寄存單元分別接收一第一及第二時(shí)鐘信號(hào)，相鄰二第二移位寄存單元分別接收一第三及第四時(shí)鐘信號(hào)；每一移位寄存單元包括一級(jí)聯(lián)數(shù)據(jù)輸入端、一級(jí)聯(lián)數(shù)據(jù)輸出端、一輸出端、一反饋端及一復(fù)位端，第M個(gè)第二及第N個(gè)第一移位寄存單元的輸出分別反饋至第N+1個(gè)第一及第M個(gè)第二移位寄存單元的反饋端，第N個(gè)第一及第M個(gè)第二移位寄存單元的復(fù)位端及級(jí)聯(lián)數(shù)據(jù)輸出端分別對(duì)應(yīng)連接于第N+1個(gè)第一及第M+1個(gè)第二移位寄存單元的輸出端及級(jí)聯(lián)數(shù)據(jù)輸入端。該移位寄存器具有輸出信號(hào)穩(wěn)定的特點(diǎn)。
文檔編號(hào)G11C19/28GK102097132SQ200910311388
公開(kāi)日2011年6月15日 申請(qǐng)日期2009年12月14日 優(yōu)先權(quán)日2009年12月14日
發(fā)明者江建學(xué) 申請(qǐng)人:群創(chuàng)光電股份有限公司, 群康科技(深圳)有限公司