專利名稱：鐵電存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鐵電存儲(chǔ)器裝置，特別是涉及對(duì)連接有存儲(chǔ)器單元的位線的電容進(jìn)行 調(diào)節(jié)的鐵電存儲(chǔ)器裝置。
背景技術(shù)：
鐵電存儲(chǔ)器(FRAMferroelectric Random Access Memory，鐵電隨機(jī)存取存儲(chǔ)器 (FRAM:注冊(cè)商標(biāo)))通過(guò)使用鐵電電容器具有的磁滯特性(hysteresis)，實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)的 非易失性(例如，約10年左右的保持性能)和例如約數(shù)10ns左右的高速數(shù)據(jù)寫(xiě)入性能這 樣的優(yōu)異的特性。另一方面，由于在鐵電電容器的磁滯特性的控制時(shí)，需要驅(qū)動(dòng)較大的電容，因此， 保持現(xiàn)狀則難以實(shí)現(xiàn)例如具有數(shù)ns左右的存取時(shí)間的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM :Static Random Access Memory)級(jí)的高速動(dòng)作。另外，由于每次重復(fù)極化反轉(zhuǎn)時(shí)，鐵電電容器的特 性逐漸劣化，因此，具有數(shù)據(jù)替換次數(shù)限制在平均1個(gè)電容器1014次左右這樣的問(wèn)題。為了解決該問(wèn)題，存在下述方法通常動(dòng)作時(shí)將鐵電電容器作為簡(jiǎn)單的電容元件 使用，進(jìn)行利用充電電荷保持?jǐn)?shù)據(jù)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM-Dynamic Random Access Memory)模式動(dòng)作，僅在切斷電源時(shí)，進(jìn)行利用磁滯特性使數(shù)據(jù)非易失化的FRAM模式的動(dòng) 作(例如，參照專利文獻(xiàn)1及專利文獻(xiàn)2)。在該方法中，通常動(dòng)作時(shí)不使用磁滯特性，通過(guò)使驅(qū)動(dòng)的電容降低來(lái)實(shí)現(xiàn)動(dòng)作的 高速化，另外，由于極化反轉(zhuǎn)也不發(fā)生，因此具有能夠抑制器件的特性劣化這種效果。在DRAM模式中，連接有存儲(chǔ)器單元的位線(BL:Bit Line)的電容越小，對(duì)高速動(dòng) 作越有利，另一方面，在FRAM模式中，為了讀出殘留極化電荷需要大的BL電容。由于該折 衷選擇，只能夠在FRAM模式可動(dòng)作的范圍內(nèi)減小BL電容，因此高速化是存在極限的。在斷開(kāi)電源期間也保持?jǐn)?shù)據(jù)的情況下，需要在切斷電源時(shí)，有必要對(duì)在DRAM模式 下動(dòng)作的存儲(chǔ)器單元以FRAM模式進(jìn)行數(shù)據(jù)寫(xiě)入、使數(shù)據(jù)非易失化。因此，隨著存儲(chǔ)器大小 的增大，切斷電源時(shí)必要的FRAM模式動(dòng)作時(shí)間變長(zhǎng)。專利文獻(xiàn)1 日本特開(kāi)平06-125056號(hào)公報(bào)專利文獻(xiàn)2 日本特開(kāi)平08-203266號(hào)公報(bào)

發(fā)明內(nèi)容
BL電容不變的情況下，需要將電容值設(shè)定在DRAM模式及FRAM模式雙方能夠動(dòng)作 的范圍內(nèi)。因此，通過(guò)降低BL電容來(lái)實(shí)現(xiàn)高速化存在極限?；旌洗鎯?chǔ)器用途的FRAM的課 題在于提高存取速度，但在電容負(fù)載大的非易失(FRAM)動(dòng)作中難以高速化。本發(fā)明的目的在于，提供一種鐵電存儲(chǔ)器裝置，其在BL上設(shè)置負(fù)載電容調(diào)節(jié)單 元，通過(guò)按DRAM模式和FRAM模式分別設(shè)定BL上的電容，能夠使DRAM模式下的BL電容減 小化導(dǎo)致的高速化，和FRAM模式下的BL電容確保這雙方兼顧并存。另外，本發(fā)明的目的在于，提供一種鐵電存儲(chǔ)器裝置，在通常動(dòng)作時(shí)，為了高速動(dòng)作而以電容負(fù)載小的DRAM動(dòng)作模式動(dòng)作，在接通/斷開(kāi)電源時(shí)，為了斷開(kāi)電源期間的數(shù)據(jù) 保持而以FRAM模式動(dòng)作。根據(jù)用于實(shí)現(xiàn)上述目的的本發(fā)明的一個(gè)方式，提供一種鐵電存儲(chǔ)器裝置，其特征 在于，包括多個(gè)位線，其在列方向配置；多個(gè)字線，其與上述位線正交，在行方向配置；多 個(gè)極板線，其與上述位線正交，在行方向配置；位線控制線，其與上述位線正交，在行方向配 置；鐵電存儲(chǔ)器單元，其由鐵電電容器和存儲(chǔ)器單元晶體管構(gòu)成，其中，該鐵電電容器配置 于上述多個(gè)位線與上述多個(gè)字線及上述極板線的交叉部、一個(gè)電極與上述極板線連接，該 存儲(chǔ)器單元晶體管源極與上述鐵電電容器的另一電極連接、漏極與上述位線連接、柵極與 上述字線連接；和負(fù)載電容調(diào)節(jié)單元，其由負(fù)載電容和負(fù)載電容調(diào)節(jié)晶體管構(gòu)成，其中，該 負(fù)載電容配置于上述多個(gè)位線與上述位線控制線的交叉部、一個(gè)電極與接地電位連接，該 負(fù)載電容調(diào)節(jié)晶體管源極與上述負(fù)載電容的另一電極連接、漏極與上述位線連接、柵極與 上述位線控制線連接。發(fā)明效果根據(jù)本發(fā)明的鐵電存儲(chǔ)器裝置，在BL上設(shè)置負(fù)載電容調(diào)節(jié)單元，通過(guò)按DRAM模式 和FRAM模式分別設(shè)定BL上的電容，能夠使DRAM模式下的BL電容減小導(dǎo)致的高速化，和 FRAM模式下的BL電容確保這雙方兼顧并存。根據(jù)本發(fā)明的鐵電存儲(chǔ)器裝置，能夠在通常動(dòng)作時(shí)，為了高速動(dòng)作而以電容負(fù)載 小的DRAM動(dòng)作模式動(dòng)作，在斷開(kāi)/接通電源時(shí)，為了斷開(kāi)電源期間的數(shù)據(jù)保持而以FRAM動(dòng) 作模式動(dòng)作。根據(jù)本發(fā)明的鐵電存儲(chǔ)器裝置，能夠?qū)崿F(xiàn)與SRAM同等程度的動(dòng)作速度高速化。另外，根據(jù)本發(fā)明的鐵電存儲(chǔ)器裝置，能夠?qū)崿F(xiàn)切斷電源時(shí)的數(shù)據(jù)退避處理的高 速化。另外，根據(jù)本發(fā)明的鐵電存儲(chǔ)器裝置，通過(guò)極化反轉(zhuǎn)次數(shù)的降低，能夠抑制鐵電器 件的特性劣化。


圖1是本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的示意模塊結(jié)構(gòu)圖。圖2是本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的一個(gè)存儲(chǔ)機(jī)構(gòu)(bank)的示意模 塊結(jié)構(gòu)圖。圖3是沿本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的位線BL的鐵電存儲(chǔ)器單元和 負(fù)載電容調(diào)節(jié)單元的示意電路結(jié)構(gòu)圖。圖4是本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的一個(gè)存儲(chǔ)機(jī)構(gòu)的另一詳細(xì)的示 意模塊結(jié)構(gòu)圖。圖5是說(shuō)明本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的動(dòng)作的概略情況的時(shí)間圖。圖6是用于說(shuō)明在本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置中，通常動(dòng)作時(shí)(DRAM 動(dòng)作模式)的鐵電存儲(chǔ)器單元的讀出動(dòng)作的電路結(jié)構(gòu)圖。圖7是說(shuō)明在本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置中，作為通常動(dòng)作時(shí)(DRAM 動(dòng)作模式)的地址信號(hào)AD相對(duì)的數(shù)據(jù)信號(hào)DS的延遲時(shí)間表示的存取時(shí)間的附圖。圖8是用于說(shuō)明本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的通常動(dòng)作時(shí)(DRAM動(dòng)作模式)的鐵電存儲(chǔ)器單元的DRAM讀出動(dòng)作的示意電路結(jié)構(gòu)圖。圖9是用于說(shuō)明本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的通常動(dòng)作時(shí)(DRAM動(dòng)作 模式)的鐵電存儲(chǔ)器單元的DRAM讀出動(dòng)作的磁滯特性上的動(dòng)作說(shuō)明圖。圖10是用于本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的動(dòng)作例、電源接通動(dòng)作時(shí) (FRAM動(dòng)作模式)的鐵電存儲(chǔ)器單元的動(dòng)作說(shuō)明的電路結(jié)構(gòu)圖。圖11是本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的動(dòng)作例、FRAM動(dòng)作模式的鐵電 存儲(chǔ)器單元的數(shù)據(jù)讀出電壓的負(fù)載電容依賴性的模擬結(jié)果。圖12是用于說(shuō)明本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的FRAM動(dòng)作模式的鐵電 存儲(chǔ)器單元的FRAM讀出動(dòng)作的示意電路結(jié)構(gòu)圖。圖13是用于說(shuō)明本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的FRAM動(dòng)作模式的鐵電 存儲(chǔ)器單元的FRAM讀出動(dòng)作的磁滯特性上的動(dòng)作說(shuō)明圖。圖14是用于本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的動(dòng)作例、刷新動(dòng)作時(shí)的鐵 電存儲(chǔ)器單元的動(dòng)作說(shuō)明的電路結(jié)構(gòu)圖。圖15是本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的動(dòng)作例，(a)是刷新動(dòng)作時(shí)的鐵 電存儲(chǔ)器裝置的動(dòng)作波形圖，(b)是僅以充電電荷保持?jǐn)?shù)據(jù)的通常動(dòng)作時(shí)(DRAM動(dòng)作模式) 的磁滯特性上的動(dòng)作說(shuō)明圖，(c)是數(shù)據(jù)寫(xiě)入動(dòng)作時(shí)(FRAM動(dòng)作模式)的磁滯特性上的動(dòng) 作說(shuō)明圖，⑷是數(shù)據(jù)寫(xiě)入動(dòng)作時(shí)(FRAM動(dòng)作模式)的磁滯特性上的動(dòng)作說(shuō)明圖，(e)是以 充電電荷和殘留極化電荷這雙方保持?jǐn)?shù)據(jù)的通常動(dòng)作時(shí)(DRAM)的磁滯特性上的動(dòng)作說(shuō)明 圖。圖16是本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置的一個(gè)存儲(chǔ)機(jī)構(gòu)的動(dòng)作時(shí)間圖。符號(hào)說(shuō)明10鐵電存儲(chǔ)器裝置14周邊電路部WSRAM 接(I/F)部18、18n、1812、……、18nl、18n2#儲(chǔ)機(jī)構(gòu)(bank)20a、20b、20c、20d 行譯碼器22、22a、22b、22c、22d WL/PL 驅(qū)動(dòng)器24a、24b、25a、25b FRAM 單元陣列部26負(fù)載電容調(diào)節(jié)陣列部28讀出放大器(sense amplifier)和列譯碼器30 前置譯碼器(pre-decoder)32鐵電存儲(chǔ)器單元34負(fù)載電容調(diào)節(jié)單元36負(fù)載電容切換部38讀出放大器(SA)40輸入輸出控制部(10)42存儲(chǔ)器控制定序器(sequencer)BLC位線電容控制線CF、CF1、CF2、CF3 鐵電電容器
Cs鐵電電容器CF的值CB位線電容Q負(fù)載電容Vs在鐵電電容器CF蓄積的電壓VB位線BL的電壓BL、#BL、BLT、BLB 位線WL、WLT、WLB 字線PL、PLT、PLB 極板線AD地址信號(hào)DS數(shù)據(jù)信號(hào)AR行地址信號(hào)AC列地址信號(hào)RDL讀出數(shù)據(jù)信號(hào)WDL寫(xiě)入數(shù)據(jù)信號(hào)WLC字線控制信號(hào)PLC極板線控制信號(hào)
BLCC位線電容控制信號(hào)SAE讀出放大器控制信號(hào)0E輸出控制信號(hào)WE輸入控制信號(hào)RD讀出請(qǐng)求信號(hào)WR寫(xiě)出請(qǐng)求信號(hào)REF刷新請(qǐng)求信號(hào)CLK時(shí)鐘信號(hào)
具體實(shí)施例方式下面，參照

本發(fā)明的實(shí)施方式。以下，對(duì)于相同的模塊或要素附加相同的 符號(hào)以避免說(shuō)明的重復(fù)，使說(shuō)明簡(jiǎn)單化。值得注意的是，附圖是示意圖，與現(xiàn)實(shí)的情況有所 不同。另外，當(dāng)然地，即使在附圖相互間，也包含相互的尺寸的關(guān)系和比率不同的部分。下面所示的實(shí)施方式舉例表示用于使本發(fā)明的技術(shù)思想具體化的裝置、方法，對(duì) 于本發(fā)明的實(shí)施方式，各結(jié)構(gòu)部件的配置等不限定于下述情況，本發(fā)明的實(shí)施方式在專利 權(quán)利要求的范圍內(nèi)能夠增加各種變更。[第一實(shí)施方式](鐵電存儲(chǔ)器裝置)本發(fā)明第一實(shí)施方式的鐵電存儲(chǔ)器裝置10如圖1所示，具備多個(gè)存儲(chǔ)機(jī)構(gòu)18n、
1812、......、18nl、18n2、周邊電路部 14、SRAM 接口(I/F)部 16。SRAM I/F 部 16 是在將多個(gè)
存儲(chǔ)機(jī)構(gòu)18n、1812、……US^lSm與外部連接時(shí)，對(duì)外部提供SRAM互換的接口的部分。周邊電路部14表示SRAMI/F部16及多個(gè)存儲(chǔ)機(jī)構(gòu)18n、1812、……U8nlU8n2 ^ 外的其它構(gòu)成要素。多個(gè)存儲(chǔ)機(jī)構(gòu)18n、1812、……、18 1、18112各自構(gòu)成獨(dú)立的鐵電存儲(chǔ)器，以各存儲(chǔ)機(jī)構(gòu)為單位進(jìn)行數(shù)據(jù)寫(xiě)入、讀出、保持。(存儲(chǔ)機(jī)構(gòu)的構(gòu)成例1)第一實(shí)施方式的鐵電存儲(chǔ)器裝置10的一個(gè)存儲(chǔ)機(jī)構(gòu)18例如圖2所示，包括FRAM 單元陣列部24a、24b、在列方向上與FRAM單元陣列部24a、24b相鄰且分別配置的負(fù)載電容 調(diào)節(jié)陣列部26a、26b、在列方向上與負(fù)載電容調(diào)節(jié)陣列部26a、26b相鄰且配置為共用的讀 出放大器和列譯碼器28、在行方向上與FRAM單元陣列部24a、24b相鄰配置的字線/極板線 (WL/PL)驅(qū)動(dòng)器22a、22b、22c、22d、分別在列方向上與字線/極板線(WL/PL)驅(qū)動(dòng)器22a、 22b、22c、22d相鄰配置的行譯碼器20a、20b、20c、20d、與行譯碼器20a、20c和讀出放大器及 列譯碼器28相鄰配置并接收地址信號(hào)AD的前置譯碼器30。讀出放大器和列譯碼器28輸 出數(shù)據(jù)信號(hào)DS。多個(gè)字線WL和多個(gè)極板線PL從字線/極板線(WL/PL)驅(qū)動(dòng)器22a、22b對(duì)著FRAM 單元陣列部24a在行方向上延伸。同樣地，多個(gè)字線WL和多個(gè)極板線PL從字線/極板線 (WL/PL)驅(qū)動(dòng)器22c、22d對(duì)著FRAM單元陣列部24b在行方向上延伸。另外，位線電容控制線BLC從字線/極板線(WL/PL)驅(qū)動(dòng)器22a、22b對(duì)著負(fù)載電 容調(diào)節(jié)陣列部26a在行方向上延伸。同樣地，位線電容控制線BLC從字線/極板線(WL/PL) 驅(qū)動(dòng)器22c、22d對(duì)著負(fù)載電容調(diào)節(jié)陣列部26b在行方向上延伸。FRAM單元陣列部24a、24b內(nèi)的多個(gè)位線BL沿列方向延伸，與共用的讀出放大器和 列譯碼器28內(nèi)的讀出放大器38連接。在FRAM單元陣列部24a、24b內(nèi)，鐵電存儲(chǔ)器單元32以矩陣狀配置，在負(fù)載電容調(diào) 節(jié)陣列部26a、26b內(nèi)，配置有負(fù)載電容調(diào)節(jié)單元34。在圖2所示的示的例子中顯示了 FRAM單元陣列部分成兩部分的情況，但FRAM單 元陣列部也可以為一個(gè)。另外，在圖2所示的示的例子中顯示了相對(duì)于一個(gè)FRAM單元陣列 部，在行方向上配置的行譯碼器、WL/PL驅(qū)動(dòng)器各配置兩個(gè)的情況，但也可以各配置一個(gè)。在本實(shí)施方式的鐵電存儲(chǔ)器裝置中，沿位線BL的鐵電存儲(chǔ)器單元32和負(fù)載電容 調(diào)節(jié)單元34的示意性電路結(jié)構(gòu)如圖3所示，具備多個(gè)位線BL，其在列方向配置；多個(gè)字線 WL，其與位線BL正交，在行方向配置；多個(gè)極板線PL，其與位線BL正交，在行方向配置；位 線電容控制線BLC，其與位線BL正交，在行方向配置；鐵電存儲(chǔ)器單元32，其配置在多個(gè)位 線BL與多個(gè)字線WL及極板線PL的交叉部，由鐵電電容器CF和存儲(chǔ)器單元晶體管Qm構(gòu)成； 負(fù)載電容調(diào)節(jié)單元34，其配置在多個(gè)位線BL與位線電容控制線BLC的交叉部，由負(fù)載電容 CL和負(fù)載電容調(diào)節(jié)晶體管構(gòu)成。鐵電電容器CF的一個(gè)電極與極板線PL連接。鐵電電容器CF的另一個(gè)電極與存儲(chǔ) 器單元晶體管QM的源極連接。存儲(chǔ)器單元晶體管QM的漏極與位線BL連接。存儲(chǔ)器單元晶 體管QM的柵極與字線WL連接。負(fù)載電容Q的一個(gè)電極與接地電位連接。負(fù)載電容Q的另一個(gè)電極與負(fù)載電容 調(diào)節(jié)晶體管從的源極連接。負(fù)載電容調(diào)節(jié)晶體管從的漏極與位線BL連接。負(fù)載容量調(diào)節(jié) 晶體管的柵極與位線電容控制線BLC連接。鐵電電容器CF具備至少一個(gè)鐵電薄膜。鐵電存儲(chǔ)器單元32內(nèi)的數(shù)據(jù)由充電在電鐵體電容器CF的電荷、或鐵電薄膜內(nèi)部 的殘留極化電荷保持。
在本實(shí)施方式的鐵電存儲(chǔ)器裝置中，如圖3所示，對(duì)鐵電存儲(chǔ)器單元32配置負(fù)載 電容切換部36，調(diào)節(jié)位線BL的電容值。負(fù)載電容切換部36如圖3所示，其構(gòu)成為，包括位線電容控制線BLC、由負(fù)載電容 Q與負(fù)載電容調(diào)節(jié)晶體管從構(gòu)成的負(fù)載電容調(diào)節(jié)單元34、與位線BL連接的讀出放大器38、 位線電容CB。通過(guò)使位線電容控制線BLC變?yōu)楦唠娖?high level)，使負(fù)載電容調(diào)節(jié)晶體管從 成為導(dǎo)通狀態(tài)，位線BL的電容值增加為的大電容。另一方面，通過(guò)使位線電容控制線 BLC變?yōu)榈碗娖?low level)，負(fù)載電容調(diào)節(jié)晶體管從成為斷開(kāi)狀態(tài)，位線BL的電容值維 持(；的小電容的狀態(tài)。負(fù)載電容調(diào)節(jié)單元34能夠以與數(shù)據(jù)保持用的鐵電存儲(chǔ)器單元32相同的結(jié)構(gòu)構(gòu) 成。例如，通過(guò)并聯(lián)連接一個(gè)或多個(gè)與由存儲(chǔ)器單元晶體管qm和鐵電電容器cF構(gòu)成的鐵電 存儲(chǔ)器單元32相同的結(jié)構(gòu)，也能夠得到負(fù)載電容Cp于是，負(fù)載電容調(diào)節(jié)單元34由于僅在 FRAM模式時(shí)經(jīng)由負(fù)載電容調(diào)節(jié)晶體管與BL連接，因此能夠使結(jié)構(gòu)簡(jiǎn)單化。(存儲(chǔ)機(jī)構(gòu)的構(gòu)成例2)本實(shí)施方式的鐵電存儲(chǔ)器裝置10的一個(gè)存儲(chǔ)機(jī)構(gòu)18的另一個(gè)詳細(xì)的示意模塊結(jié) 構(gòu)例，例如圖4所示，具備FRAM單元陣列部25a、25b ；共用的讀出放大器及列譯碼器28，其 與FRAM單元陣列部25a、25b在列方向相鄰配置；WL/PL驅(qū)動(dòng)器22a、22b，其相對(duì)于FRAM單 元陣列部25a在行方向相鄰配置；WL/PL驅(qū)動(dòng)器22c、22d，其相對(duì)于FRAM單元陣列部25b在 行方向相鄰配置；行譯碼器20a、20b，其與WL/PL驅(qū)動(dòng)器22a、22b相鄰、在列方向配置；行譯 碼器20c、20d，其與WL/PL驅(qū)動(dòng)器22c、22d相鄰、在列方向配置。還具備與行譯碼器20a、20c 和讀出放大器以及列譯碼器28相鄰配置的、接收地址信號(hào)AD的前置譯碼器30a。另外，還 具備與行譯碼器20b、20d和讀出放大器以及列譯碼器28相鄰配置的、接收地址信號(hào)AD的 前置譯碼器30b。讀出放大器和列譯碼器28與輸入輸出控制部40連接。另外，在存儲(chǔ)機(jī)構(gòu)18內(nèi)配 置有存儲(chǔ)器控制定序器42。通過(guò)用與數(shù)據(jù)保持用鐵電存儲(chǔ)器單元32相同的結(jié)構(gòu)構(gòu)成負(fù)載 電容調(diào)節(jié)單元34，F(xiàn)RAM單元陣列部25a、25b容易實(shí)現(xiàn)在內(nèi)部包含負(fù)載電容調(diào)節(jié)陣列部26a、 26b的結(jié)構(gòu)。另外，通過(guò)使負(fù)載電容調(diào)節(jié)單元34成為與鐵電存儲(chǔ)器單元32相同的結(jié)構(gòu)，能 夠降低制作時(shí)的工藝誤差。但不限于此，還可以使負(fù)載電容調(diào)節(jié)單元34成為與鐵電存儲(chǔ)器 單元32不同的結(jié)構(gòu)。在存儲(chǔ)器控制定序器42輸入有地址信號(hào)AD [ 15 10]、時(shí)鐘信號(hào)CLK、讀出請(qǐng)求信號(hào) RD、寫(xiě)入請(qǐng)求信號(hào)WR及刷新請(qǐng)求信號(hào)REF。從存儲(chǔ)器控制定序器42輸出輸出控制信號(hào)0E、輸入控制信號(hào)TO、讀出放大器控制 信號(hào)SAE、極板線控制信號(hào)PLC、字線控制信號(hào)WLC及位線電容控制信號(hào)BLCC。從WL/PL驅(qū)動(dòng)器22a、22b對(duì)FRAM單元陣列部25a，多個(gè)字線WLT [127 0]、多個(gè)極 板線PLT[127:0]及位線電容控制線BLC[2:0]沿行方向延伸。位線電容控制線BLC[2:0] 與FRAM單元陣列部25a內(nèi)的負(fù)載電容調(diào)節(jié)陣列部26a連接。同樣地，從WL/PL驅(qū)動(dòng)器22c、22d對(duì)FRAM單元陣列部25b，多個(gè)字線WLB[127:0]、 多個(gè)極板線PLB[127:0]及位線電容控制線BLC[2:0]沿行方向延伸。位線電容控制線 BLC[2:0]與FRAM單元陣列部25b內(nèi)的負(fù)載電容調(diào)節(jié)陣列部26b連接。
FRAM單元陣列部25a內(nèi)的多個(gè)位線BLT [63:0][63:0]沿列方向延伸，并與 讀出放大器和列譯碼器28內(nèi)的讀出放大器連接。同樣地，F(xiàn)RAM單元陣列部25b內(nèi)的多個(gè)位線BLB [63 0] &#BLT[63:0]沿列方向 延伸，與讀出放大器和列譯碼器28的讀出放大器連接。在FRAM單元陣列部25a、25b內(nèi)，矩陣狀配置有鐵電存儲(chǔ)器單元32，在各個(gè)FRAM單 元陣列部25a、25b內(nèi)的負(fù)載電容調(diào)節(jié)陣列部26a、26b內(nèi)配置有負(fù)載電容調(diào)節(jié)單元34。在行譯碼器20a 20d內(nèi)輸入有極板線控制信號(hào)PLC、字線控制信號(hào)WLC以及位線 電容控制信號(hào)BLCC[2:0]。從前置譯碼器30a向行譯碼器20a、20c輸入行地址信號(hào)AR[7:0]，同樣地，從前置 譯碼器30b向行譯碼器20b、20d輸入行地址信號(hào)AR[7:0]。向輸入輸出控制部40輸入有輸出控制信號(hào)0E、輸入控制信號(hào)TO及寫(xiě)入數(shù)據(jù)信號(hào) WDL[15:0]。從輸入輸出控制部40輸出讀出數(shù)據(jù)信號(hào)RDL[15:0]。在圖4的存儲(chǔ)機(jī)構(gòu)18的構(gòu)成例2中，沿位線BL的鐵電存儲(chǔ)器單元32和負(fù)載電容 調(diào)節(jié)單元34的示意性電路結(jié)構(gòu)也與圖3 —樣表示。對(duì)鐵電存儲(chǔ)器單元32配置負(fù)載電容切 換部36，調(diào)節(jié)位線BL的電容值。負(fù)載電容調(diào)節(jié)單元34用與數(shù)據(jù)保持用鐵電存儲(chǔ)器單元32相同的結(jié)構(gòu)構(gòu)成，通過(guò) 并聯(lián)連接多個(gè)由存儲(chǔ)器單元晶體管Qm和鐵電電容器CF構(gòu)成的鐵電存儲(chǔ)器單元32，得到負(fù) 載電容Q。在圖4所示的一個(gè)存儲(chǔ)機(jī)構(gòu)18的構(gòu)成例2中，舉例表示了 FRAM單元陣列部分成 兩個(gè)的情況，但也可以是一個(gè)。另外，在圖4所示的一個(gè)存儲(chǔ)機(jī)構(gòu)18的結(jié)構(gòu)中舉例表示了 對(duì)一個(gè)FRAM單元陣列部，在行方向配置的譯碼器、WL/PL驅(qū)動(dòng)器各配置兩個(gè)的情況，也可以 是各配置一個(gè)。(動(dòng)作時(shí)間圖)使用圖5所示的時(shí)間圖說(shuō)明本實(shí)施方式的鐵電存儲(chǔ)器裝置的動(dòng)作的概略情況。(a)首先，時(shí)刻t0 tl的期間T1處于通常動(dòng)作狀態(tài)。對(duì)于鐵電存儲(chǔ)器單元，極化 反轉(zhuǎn)不發(fā)生，小電容驅(qū)動(dòng)，因此隨機(jī)存取時(shí)的電荷量的變化AQ也小。因此，能夠進(jìn)行DRAM 動(dòng)作模式的高速的動(dòng)作。數(shù)據(jù)“1”和數(shù)據(jù)“0”的保持狀態(tài)的DRAM寫(xiě)入、讀出時(shí)的隨機(jī)存取 動(dòng)作能夠高速進(jìn)行。(b)接著，在時(shí)刻tl，接收斷開(kāi)電源的控制信號(hào)。(c)接著，時(shí)刻tl t2的期間T2處于FRAM寫(xiě)入狀態(tài)。對(duì)于鐵電存儲(chǔ)器單元，極 化反轉(zhuǎn)發(fā)生，大電容驅(qū)動(dòng)，因此FRAM寫(xiě)入時(shí)的電荷量的變化AQ也大。因此，能夠進(jìn)行FRAM 寫(xiě)入動(dòng)作模式的中速的動(dòng)作。(d)接著，時(shí)刻t2 t3的期間T3是電源斷開(kāi)期間。在鐵電存儲(chǔ)器單元，通過(guò)FRAM 寫(xiě)入動(dòng)作模式，保持由充電電荷寫(xiě)入的數(shù)據(jù)“1”或由極化反轉(zhuǎn)寫(xiě)入的數(shù)據(jù)“0”。(e)接著，時(shí)刻t3 t4的期間T4處于FRAM讀出狀態(tài)。通過(guò)FRAM讀出動(dòng)作模式， 用DRAM模式讀出由充電電荷寫(xiě)入的數(shù)據(jù)“1”，或者通過(guò)FRAM讀出動(dòng)作模式讀出由極化反轉(zhuǎn) 寫(xiě)入的數(shù)據(jù)“0”。在該FRAM讀出動(dòng)作模式的讀出的情況下，從極化反轉(zhuǎn)狀態(tài)通過(guò)大電容驅(qū) 動(dòng)讀出。FRAM讀出時(shí)的電荷量的變化A Q也大。因此，時(shí)刻t3 t4的期間T4，能夠進(jìn)行FRAM動(dòng)作模式的中速的動(dòng)作。(f)接著，時(shí)刻t4以后的期間T5處于通常狀態(tài)。對(duì)于鐵電存儲(chǔ)器單元，極化反轉(zhuǎn) 不發(fā)生，小電容驅(qū)動(dòng)，所以電荷量的變化AQ也小。于是，能夠進(jìn)行DRAM動(dòng)作模式的高速的 動(dòng)作。另一方面，鐵電存儲(chǔ)器單元能夠成為不僅充電電荷、而且殘留極化電荷也保持?jǐn)?shù)據(jù)的 狀態(tài)。該情況下，數(shù)據(jù)被非易失化，且也能夠進(jìn)行DRAM動(dòng)作模式的讀出。(DRAM讀出動(dòng)作)參照?qǐng)D6所示的電路結(jié)構(gòu)對(duì)在本實(shí)施方式的鐵電存儲(chǔ)器裝置中、通常動(dòng)作時(shí) (DRAM動(dòng)作模式)的鐵電存儲(chǔ)器單元的讀出動(dòng)作進(jìn)行說(shuō)明。在相同的位線BL上連接的鐵電存儲(chǔ)器單元32分別具備存儲(chǔ)器單元晶體管QM和鐵 電電容器CF1、CF2、CF3……。鐵電電容器CF1、CF2、CF3……的值在不產(chǎn)生極化反轉(zhuǎn)狀態(tài)的情況下 為小，在產(chǎn)生極化反轉(zhuǎn)狀態(tài)的情況下為大。即，對(duì)應(yīng)于鐵電電容器的磁滯特性上的動(dòng)作點(diǎn)， 在產(chǎn)生極化反轉(zhuǎn)狀態(tài)的情況下蓄積電荷量大，所以讀出動(dòng)作需要時(shí)間(FRAM讀出模式)，但 是在不產(chǎn)生極化反轉(zhuǎn)狀態(tài)的情況下蓄積電荷量小，所以讀出動(dòng)作得以高速進(jìn)行(DRAM讀出 模式)。在DRAM讀出動(dòng)作中，在鐵電電容器的磁滯特性上的動(dòng)作點(diǎn)，使用鐵電電容器的電 容小的部分。在使極板線PL為接地電平(GND)的狀態(tài)下，使字線WL成為高電平時(shí)，在鐵電電容 器CF1蓄積的電荷Q被轉(zhuǎn)出至位線BL上。負(fù)載電容切換部36內(nèi)的負(fù)載電容調(diào)節(jié)單元34， 在DRAM讀出動(dòng)作時(shí)，由于位線電容控制線BLC為低電平而不動(dòng)作。被轉(zhuǎn)出至位線BL上的電荷Q對(duì)位線電容CB充電，其電位變化通過(guò)讀出放大器38 被放大。本實(shí)施方式的鐵電存儲(chǔ)器裝置的存取時(shí)間如圖7所示，作為相對(duì)于通常動(dòng)作時(shí) (DRAM動(dòng)作模式)的地址信號(hào)AD的數(shù)據(jù)信號(hào)DS的延遲時(shí)間表示。例如，在通過(guò)0.35 ymCMOS技術(shù)制造的本實(shí)施方式的鐵電存儲(chǔ)器裝置中，使電源 電壓以3. 3V動(dòng)作的結(jié)果是，通常動(dòng)作時(shí)的存取時(shí)間約為9. 8nsec左右?，F(xiàn)有技術(shù)中的FRAM 的通常動(dòng)作時(shí)的存取時(shí)間約為75nSec左右，因此在本實(shí)施方式的鐵電存儲(chǔ)器裝置中得到 了與SRAM同程度的存取時(shí)間。使用圖8所示的示意性電路結(jié)構(gòu)圖和圖9所示的磁滯特性上的動(dòng)作說(shuō)明圖對(duì)DRAM 讀出動(dòng)作進(jìn)行說(shuō)明。在DRAM動(dòng)作模式中，通過(guò)使位線電容控制線BLC成為低電平，使負(fù)載電容調(diào)節(jié)單 元34的負(fù)載電容調(diào)節(jié)晶體管成為斷開(kāi)狀態(tài)，位線BL的電容值維持CB的小電容狀態(tài)。該 情況下，如圖9所示，鐵電存儲(chǔ)器單元32的鐵電電容器處于磁滯特性上的動(dòng)作點(diǎn)A和B的 狀態(tài)。即，在“1”蓄積的情況下，處于S = 1的狀態(tài)(動(dòng)作點(diǎn)A)。另一方面，在“0”蓄積的 情況下，處于S = 0的狀態(tài)(動(dòng)作點(diǎn)B)。動(dòng)作點(diǎn)A和動(dòng)作點(diǎn)B之間的電荷的變化量AO小。使DRAM動(dòng)作模式的鐵電電容器(；的值為Cs，使蓄積在鐵電電容器(；的電壓為 Vs時(shí)，根據(jù)A Q = Cs Vs的電荷量保存的法則，表示為位線BL的電壓VB = A Q/ (CS+CB)= cs. VS/(CS+CB)0位線BL的電壓VB由Cs和CB的大小確定。CB小的一方，信號(hào)振幅為大，適于高速 動(dòng)作。
(FRAM讀出動(dòng)作)在本實(shí)施方式的鐵電存儲(chǔ)器裝置中，參照?qǐng)D10表示的電路結(jié)構(gòu)對(duì)FRAM動(dòng)作模式 的鐵電存儲(chǔ)器單元的讀出動(dòng)作進(jìn)行說(shuō)明。在FRAM讀出動(dòng)作中，在鐵電電容器的磁滯特性上的動(dòng)作點(diǎn)，使用鐵電電容器的電 容變化大的部分。在使字線WL成為高電平的狀態(tài)下，使極板線PL成為高電平時(shí)，在鐵電電容器CF1 蓄積的電荷Q被轉(zhuǎn)出至位線BL上。負(fù)載電容切換部36內(nèi)的負(fù)載電容調(diào)節(jié)單元34在FRAM 讀出模式中，由于位線電容控制線BLC成為高電平，所以被轉(zhuǎn)出至位線BL上的電荷Q，進(jìn)行 增加的位線電容(CB+CJ的充電，其電位變化通過(guò)讀出放大器38放大。圖11表示FRAM讀出模式的讀出電壓V。ut與負(fù)載電容Q的關(guān)系的模擬結(jié)果。僅在 位線電容為Q的情況下，如P0所示，讀出電壓V。ut約為0.40V左右(DRAM讀出模式)。另 一方面，在使負(fù)載電容調(diào)節(jié)單元34動(dòng)作而增加負(fù)載電容Q，使位線電容增加到(CB+CJ的情 況下，如P1所示，讀出電壓V。ut約為0. 63V左右，信號(hào)量約上升至1. 5倍(FRAM讀出模式)。 在FRAM動(dòng)作模式中，通過(guò)調(diào)節(jié)負(fù)載電容Q，能夠確保讀出電壓V。ut的信號(hào)量。使用圖12所示的示意性電路結(jié)構(gòu)圖和圖13所示的磁滯特性上的動(dòng)作說(shuō)明圖對(duì) FRAM讀出動(dòng)作進(jìn)行說(shuō)明。在FRAM讀出動(dòng)作中，通過(guò)使位線電容控制線BLC成為高電平，使負(fù)載電容調(diào)節(jié)單 元34的負(fù)載電容調(diào)節(jié)晶體管從成為接通狀態(tài)，位線BL的電容值調(diào)節(jié)為((；+Cj的大電容 的狀態(tài)。在該情況下，如圖13所示，鐵電存儲(chǔ)器單元32的鐵電電容器處于磁滯特性上的動(dòng) 作點(diǎn)B和D的狀態(tài)。即，在“1”蓄積的情況下，處于S = 1的狀態(tài)(動(dòng)作點(diǎn)B)。另一方面， 在“0”蓄積的情況下，處于S = 0的狀態(tài)(動(dòng)作點(diǎn)D)。數(shù)據(jù)“1”的FRAM讀出動(dòng)作的電荷變 化量用A 表示，數(shù)據(jù)“0”的FRAM讀出動(dòng)作的電荷變化量用AQs表示。動(dòng)作點(diǎn)B和動(dòng)作 D之間的電荷的變化量(AQf AQs)大。使FRAM讀出動(dòng)作模式的鐵電電容器CF的值為Cs，使在鐵電電容器CF蓄積的電壓 為入時(shí)，根據(jù)AQ = CS*VS&電荷量保存的法則，通過(guò)使極板線PL的電壓從接地電平(GND) 上升至VDD，A Q = Cs Vs = CB (VDD_VS)成立。于是，在鐵電電容器CF蓄積的電壓Vs = CB VDD/(CS+CB)成立。在此，負(fù)載電容調(diào)節(jié)晶體管為接通狀態(tài)，由于位線BL的電容值調(diào)節(jié) 為(CB+CL)的大容量狀態(tài)，VS= (CB+CL) VDD/(CS+CB+CL)成立。在FRAM讀出動(dòng)作模式中，將電壓施加至鐵電電容器(；，根據(jù)對(duì)輸出電荷的差的觀 察，實(shí)施讀出動(dòng)作。為了對(duì)鐵電電容器CF施加足夠的電壓，需要大的位線電容(；，通過(guò)使負(fù) 載電容調(diào)節(jié)晶體管從為接通狀態(tài)，將位線BL的電容值調(diào)節(jié)為(CB+CJ的大電容的狀態(tài)，能 夠確保大的位線電容。(刷新動(dòng)作)在本實(shí)施方式的鐵電存儲(chǔ)器裝置中，使用圖14所示的電路結(jié)構(gòu)和圖15(a)所示的 動(dòng)作波形對(duì)鐵電存儲(chǔ)器單元的刷新動(dòng)作進(jìn)行說(shuō)明。另外，僅以充電電荷保持?jǐn)?shù)據(jù)的鐵電存 儲(chǔ)器單元的磁滯特性上的動(dòng)作如圖15(b)所示，數(shù)據(jù)寫(xiě)入動(dòng)作時(shí)(FRAM動(dòng)作模式)的磁滯 特性上的動(dòng)作如圖15(c)和圖15(d)所示，以充電電荷和殘留極化電荷雙方保持?jǐn)?shù)據(jù)的磁 滯特性上的動(dòng)作如圖15(e)所示。(a)首先，時(shí)刻t0 tl的期間T1表示數(shù)據(jù)保持狀態(tài)。數(shù)據(jù)“1”的蓄積狀態(tài)處于磁滯特性上施加VDD的動(dòng)作點(diǎn)A。另一方面，數(shù)據(jù)“0”的蓄積狀態(tài)處于磁滯特性上的施加接 地電位GND的動(dòng)作點(diǎn)B。(b)接著，時(shí)刻11 t2的期間T2表示DRAM讀出動(dòng)作。在使極板線PL的電位為 接地電平的狀態(tài)下，對(duì)字線WL施加高電平的電壓時(shí)，對(duì)應(yīng)于磁滯特性上處于動(dòng)作點(diǎn)A的數(shù) 據(jù)“1”的蓄積狀態(tài)和處于動(dòng)作點(diǎn)B的數(shù)據(jù)“0”的蓄積狀態(tài)，如在時(shí)刻tl t2的期間T1所 示，在位線BL上發(fā)生微小的電位變化。(c)接著，時(shí)刻t2 t3的期間T3表示FRAM動(dòng)作模式的數(shù)據(jù)寫(xiě)入動(dòng)作。如圖14 所示，在對(duì)字線WL施加高電平的電壓的狀態(tài)下，對(duì)極板線PL施加高電平的電壓VDD時(shí)，數(shù)據(jù) “1”的狀態(tài)從被施加電壓VDD的動(dòng)作點(diǎn)A向GND電平的動(dòng)作點(diǎn)B轉(zhuǎn)換。另一方面，數(shù)據(jù)“0” 的狀態(tài)從GND電平的動(dòng)作點(diǎn)B向被施加負(fù)電壓_VDD的動(dòng)作點(diǎn)C轉(zhuǎn)換。在從動(dòng)作點(diǎn)A向動(dòng)作 點(diǎn)B轉(zhuǎn)換的情況下，相當(dāng)于DRAM寫(xiě)入模式，鐵電存儲(chǔ)器單元的電容小，因此電位變化小，電 荷的變化量也小，能夠進(jìn)行高速動(dòng)作。另一方面，在從動(dòng)作點(diǎn)B向動(dòng)作點(diǎn)C轉(zhuǎn)換的情況下， 相當(dāng)于FRAM寫(xiě)入模式，鐵電存儲(chǔ)器單元的電容大，因此電位變化大，電荷的變化量也大，數(shù) 據(jù)寫(xiě)入需要時(shí)間。(d)接著，時(shí)刻t3 t4的期間T4也表示FRAM動(dòng)作模式的數(shù)據(jù)寫(xiě)入動(dòng)作狀態(tài)。如 圖15(a)所示，在對(duì)字線WL施加高電平的電壓的狀態(tài)下，使對(duì)極板線PL施加的高電平的電 壓VDD返回GND時(shí)，如圖15 (d)所示，數(shù)據(jù)“ 1 ”的狀態(tài)從GND電平的動(dòng)作點(diǎn)B轉(zhuǎn)換為施加有電 壓VDD的動(dòng)作點(diǎn)A。另一方面，數(shù)據(jù)“0”的狀態(tài)從施加有負(fù)電壓_VDD的動(dòng)作點(diǎn)C轉(zhuǎn)換為GND 電平的動(dòng)作點(diǎn)D。在從動(dòng)作點(diǎn)B向動(dòng)作點(diǎn)A的轉(zhuǎn)換的情況下，鐵電存儲(chǔ)器單元的電容小，因 此電位變化小，電荷的變化量也小，能夠進(jìn)行高速動(dòng)作。另一方面，從動(dòng)作點(diǎn)C向動(dòng)作點(diǎn)D 的轉(zhuǎn)換的情況下，鐵電存儲(chǔ)器單元的電容也小，因此，電位變化小，電荷的變化量也小，能夠 進(jìn)行高速動(dòng)作。(e)接著，時(shí)刻t4 t5的期間T5表示數(shù)據(jù)保持狀態(tài)。數(shù)據(jù)“1”的蓄積狀態(tài)處于 鐵電存儲(chǔ)器單元的磁滯特性上施加有VDD的動(dòng)作點(diǎn)A。另一方面，數(shù)據(jù)“0”的蓄積狀態(tài)處于 鐵電存儲(chǔ)器單元的磁滯特性上施加有接地電位GND的動(dòng)作點(diǎn)D。這樣，相對(duì)于時(shí)刻t0 tl的期間T1僅能夠以充電電荷進(jìn)行數(shù)據(jù)保持的情況，時(shí) 刻t4 t5的期間T5能夠以充電電荷和殘留極化電荷雙方進(jìn)行數(shù)據(jù)保持。成為進(jìn)行作為 充電電荷保持的數(shù)據(jù)的刷新，并且作為殘留極化也保持?jǐn)?shù)據(jù)的狀態(tài)。(鐵電存儲(chǔ)器裝置的一個(gè)存儲(chǔ)機(jī)構(gòu)動(dòng)作時(shí)間圖)作為本實(shí)施方式的鐵電存儲(chǔ)器裝置的一個(gè)存儲(chǔ)機(jī)構(gòu)，圖4所示的存儲(chǔ)機(jī)構(gòu)的結(jié)構(gòu) 例2的動(dòng)作時(shí)間圖如圖16所示。-數(shù)據(jù)保持_(a)首先，時(shí)刻t0 tl的期間U1表示通常動(dòng)作時(shí)的數(shù)據(jù)保持狀態(tài)。如圖15(b) 所示，數(shù)據(jù)“1”的蓄積狀態(tài)處于磁滯特性上施加有VDD的動(dòng)作點(diǎn)A。另一方面，數(shù)據(jù)“0”的 蓄積狀態(tài)處于鐵電存儲(chǔ)器單元的磁滯特性上施加有接地電位GND的動(dòng)作點(diǎn)B。-DRAM讀出動(dòng)作-在時(shí)刻tl t5的期間U2，用實(shí)線表示DRAM動(dòng)作模式的數(shù)據(jù)讀出動(dòng)作。(b)在時(shí)刻tl輸入地址信號(hào)AD，同時(shí)讀出請(qǐng)求信號(hào)RD為高電平。(c)接著，在時(shí)刻t2，字線控制信號(hào)WLC接通，字線WL的電位成為高電平。在此，極板線PL的電位是接地電平，通過(guò)對(duì)字線WL施加高電平的電壓，對(duì)應(yīng)于磁滯特性上處于施 加有VDD的動(dòng)作點(diǎn)A的數(shù)據(jù)“1”的蓄積狀態(tài)和處于施加有接地電位GND的動(dòng)作點(diǎn)B的數(shù)據(jù) “0”的蓄積狀態(tài)，如在時(shí)刻t2 t3的期間的實(shí)線所示，在位線BL、BL#上發(fā)生微小的電位變化。(d)接著，在時(shí)刻t3，讀出放大器控制信號(hào)SAE接通時(shí)，通過(guò)讀出放大器的閉鎖動(dòng) 作，對(duì)于位線BL、BL#的電位，電壓電平確定。在位線BL#上出現(xiàn)的電壓為參照電壓。(e)接著，在時(shí)刻t4，在輸出控制信號(hào)0E接通時(shí)，讀出數(shù)據(jù)信號(hào)RDL從圖4的輸入 輸出控制部40輸出。-DRAM寫(xiě)入動(dòng)作-在時(shí)刻tl t5的期間U2，用虛線表示DRAM動(dòng)作模式的數(shù)據(jù)寫(xiě)入動(dòng)作。(f)在時(shí)刻tl，輸入地址信號(hào)AD，同時(shí)讀出寫(xiě)入請(qǐng)求信號(hào)WR成為高電平。(g)接著，在時(shí)刻t2，輸入控制信號(hào)TO接通，字線控制信號(hào)WLC接通，字線WL的電 位為高電平。在此，極板線PL的電位為接地電平，通過(guò)對(duì)字線WL施加高電平的電壓，如時(shí) 刻t2 t3的期間虛線所示，通過(guò)DRAM寫(xiě)入動(dòng)作，位線BL、BL#上發(fā)生大的電位變化。(h)接著，在時(shí)刻t3，讀出放大器控制信號(hào)SAE接通時(shí)，通過(guò)讀出放大器的閉鎖動(dòng) 作，對(duì)于位線BL、BL#的電位，電壓電位確定。在位線BL#上出現(xiàn)的電壓為參照電壓。-FRAM動(dòng)作模式的數(shù)據(jù)刷新動(dòng)作-時(shí)刻t6 tl3的期間U3表示FRAM動(dòng)作模式的數(shù)據(jù)刷新動(dòng)作。⑴在時(shí)刻t6，刷新請(qǐng)求信號(hào)REF接通。(j)接著，在時(shí)刻t7，字線控制信號(hào)WLC接通，字線WL的電位成為高電平。在此， 極板線PL的電位為接地電平，通過(guò)對(duì)字線WL施加高電平的電壓，如時(shí)刻t7 t8的期間所 示，在位線BL、BL#上發(fā)生微小的電位變化。(k)接著，在時(shí)刻t8，讀出放大器控制信號(hào)SAE接通時(shí)，通過(guò)放大器的閉鎖動(dòng)作，對(duì) 于位線BL、BL#的電位，電壓電平確定。在位線BL#上出現(xiàn)的電壓為參照電壓。(1)時(shí)刻t9 til的期間表示FRAM動(dòng)作模式的數(shù)據(jù)寫(xiě)入動(dòng)作。如圖15(c)所示， 在對(duì)字線WL施加高電平的電壓的狀態(tài)下，對(duì)極板線PL施加高電平的電壓VDD時(shí)，數(shù)據(jù)“ 1” 的狀態(tài)從施加有電壓VDD的動(dòng)作點(diǎn)A轉(zhuǎn)換為GND電平的動(dòng)作點(diǎn)B。另一方面，數(shù)據(jù)“0”的狀 態(tài)從GND電平的動(dòng)作點(diǎn)B轉(zhuǎn)換為施加有負(fù)電壓_VDD的動(dòng)作點(diǎn)C。(m)接著，時(shí)刻til tl3的期間也表示FRAM動(dòng)作模式的數(shù)據(jù)寫(xiě)入動(dòng)作。如圖 15 (d)所示，在對(duì)字線WL施加了高電平的電壓的狀態(tài)下，使對(duì)極板線PL施加的高電平的電 壓VDD返回GND時(shí)，數(shù)據(jù)“ 1”的狀態(tài)從GND電平的動(dòng)作點(diǎn)B轉(zhuǎn)換為施加有電壓VDD的動(dòng)作點(diǎn) A。另一方面，數(shù)據(jù)“0”的狀態(tài)從施加有負(fù)電壓-VDD的動(dòng)作點(diǎn)C轉(zhuǎn)換為GND電平的動(dòng)作點(diǎn)D。-數(shù)據(jù)保持和電源斷開(kāi)期間_時(shí)刻tl3 tl5的期間表示數(shù)據(jù)保持狀態(tài)。如圖15(e)所示，數(shù)據(jù)“1”的蓄積狀 態(tài)處于磁滯特性上施加有VDD的動(dòng)作點(diǎn)A。另一方面，數(shù)據(jù)“0”的蓄積狀態(tài)處于磁滯特性上 施加有接地電位GND的動(dòng)作點(diǎn)D。在時(shí)刻tl3 tl5中接通電源的期間，能夠以充電電荷和 殘留極化電荷雙方進(jìn)行數(shù)據(jù)保持。對(duì)數(shù)據(jù)進(jìn)行刷新，并且作為殘留極化進(jìn)行數(shù)據(jù)寫(xiě)入動(dòng)作。 此外，時(shí)刻tl4 tl5之間的期間U4相當(dāng)于電源斷開(kāi)期間。-FRAM動(dòng)作模式的數(shù)據(jù)讀出動(dòng)作-
時(shí)刻tl5 t21之間的期間TO表示FRAM動(dòng)作模式的數(shù)據(jù)讀出動(dòng)作。(n)在時(shí)刻tl5，讀出請(qǐng)求信號(hào)RD為高電平。(0)接著，在時(shí)刻tl6，字線控制信號(hào)WLC接通，極板線控制信號(hào)PLC接通，字線WL 的電信為高電平。同時(shí)，位線電容控制信號(hào)BLCC接通，位線電容控制線BLC的電位為高電 平。在對(duì)字線WL施加了高電平的電壓的狀態(tài)，通過(guò)對(duì)位線電容控制線BLC施加高電平的電 壓，負(fù)載電容調(diào)節(jié)晶體管接通，位線BL的電容成為CB+Q。(p)接著，在時(shí)刻117，在對(duì)字線WL施加了高電平電壓的狀態(tài)，使極板線PL的電位 為高電平時(shí)，如時(shí)刻tl7 tl8期間所示，在位線BL、BL#上發(fā)生微小的電位變化。(q)接著，在時(shí)刻tl8，讀出放大器控制信號(hào)SAE接通時(shí)，通過(guò)讀出放大器的閉鎖動(dòng) 作，對(duì)于位線BL、BL#的電位，電壓電平確定。位線BL#上出現(xiàn)的電壓為參照電壓。-數(shù)據(jù)保持_(r)時(shí)刻t21以后的期間表示通常動(dòng)作時(shí)的數(shù)據(jù)保持狀態(tài)。與時(shí)刻t0 tl的期 間U1 一樣，數(shù)據(jù)“ 1 ”的蓄積狀態(tài)處于磁滯特性上施加有VDD的動(dòng)作點(diǎn)A。另一方面，數(shù)據(jù)“0” 的蓄積狀態(tài)處于鐵電存儲(chǔ)器單元的磁滯特性上施加有接地電位GND的動(dòng)作點(diǎn)B。根據(jù)本實(shí)施方式，在BL上設(shè)置負(fù)載電容調(diào)節(jié)單元，通過(guò)按DRAM模式和FRAM模式 分別設(shè)定BL上的電容，能夠使DRAM模式下的BL電容減小化導(dǎo)致的高速化，和FRAM模式下 的BL電容確保這雙方兼顧并存。根據(jù)本實(shí)施方式，能夠在通常動(dòng)作時(shí)，為了高速動(dòng)作而在電容負(fù)載小的DRAM動(dòng)作 模式下動(dòng)作，在電源接通/斷開(kāi)時(shí)，為了斷開(kāi)電源期間的數(shù)據(jù)保持而在FRAM動(dòng)作模式下動(dòng)作。根據(jù)本實(shí)施方式，負(fù)載電容調(diào)節(jié)單元能夠以與數(shù)據(jù)保持用的鐵電存儲(chǔ)器單元相同 的結(jié)構(gòu)構(gòu)成，由于僅在FRAM模式時(shí)經(jīng)由存取晶體管與BL連接，因此能夠使結(jié)構(gòu)簡(jiǎn)單化。另外，根據(jù)本實(shí)施方式，在電源斷開(kāi)時(shí)發(fā)生的數(shù)據(jù)退避(FRAM模式寫(xiě)入)時(shí)間縮 短，因此在通常動(dòng)作(DRAM模式)時(shí)的刷新周期中，由于使成為對(duì)象的鐵電存儲(chǔ)器單元成為 不僅充電電荷、而且作為殘留極化電荷也保持?jǐn)?shù)據(jù)的狀態(tài)，因此，數(shù)據(jù)非易失化，且也能夠 以DRAM模式讀出。在該情況下，例如使刷新周期為10m時(shí)，1秒期間的極化反轉(zhuǎn)的次數(shù)為 102次。于是，由于三年時(shí)間為約108秒，因此在刷新時(shí)即使進(jìn)行極化反轉(zhuǎn)，在耐久性上也沒(méi) 有問(wèn)題。另外，根據(jù)本實(shí)施方式，對(duì)刷新周期后的鐵電存儲(chǔ)器單元，進(jìn)行DRAM模式讀出/寫(xiě) 入時(shí)，該鐵電存儲(chǔ)器單元成為僅以充電電荷保持?jǐn)?shù)據(jù)的狀態(tài)，但向鐵電存儲(chǔ)器裝置內(nèi)的數(shù) 據(jù)存取位置具有集中于局部的傾向，在刷新周期后DRAM模式讀出的概率低，因此實(shí)際上在 電源斷開(kāi)時(shí)進(jìn)行數(shù)據(jù)退避的鐵電存儲(chǔ)器單元能夠僅限定在局部，與整個(gè)鐵電存儲(chǔ)器單元數(shù) 據(jù)退避比較，能夠?qū)崿F(xiàn)大幅度的高速化。于是，根據(jù)本實(shí)施方式，能夠?qū)崿F(xiàn)與SRAM同程度的動(dòng)作速度高速化。另外，根據(jù)本實(shí)施方式，能夠?qū)崿F(xiàn)電源斷開(kāi)時(shí)的數(shù)據(jù)退避處理的高速化。另外，根據(jù)本實(shí)施方式，與每次進(jìn)行極化反轉(zhuǎn)的FRAM比較，能夠降低極化反轉(zhuǎn)次 數(shù)，抑制鐵電器件的特性劣化。[其它的實(shí)施方式]如上所述，本發(fā)明以第一實(shí)施方式記載，但不應(yīng)該理解為形成該公開(kāi)的一部分的論述和附圖是對(duì)該發(fā)明的限定。對(duì)從業(yè)者來(lái)說(shuō)，根據(jù)該公開(kāi)能夠清楚各種各樣的替代實(shí)施 方式、實(shí)施例以及運(yùn)用技術(shù)。這樣，本發(fā)明包含沒(méi)有記載于此的多種多樣的實(shí)施方式。產(chǎn)業(yè)上的可利用性本發(fā)明的實(shí)施方式的鐵電存儲(chǔ)器裝置能夠適用于非易失性內(nèi)存、LSI混合(嵌入 (embedded))存儲(chǔ)器等廣泛的領(lǐng)域。
權(quán)利要求
一種鐵電存儲(chǔ)器裝置，其特征在于，具備多個(gè)位線，其在列方向配置；多個(gè)字線，其與所述位線正交，在行方向配置；多個(gè)極板線，其與所述位線正交，在行方向配置；位線控制線，其與所述位線正交，在行方向配置；鐵電存儲(chǔ)器單元，其由鐵電電容器和存儲(chǔ)器單元晶體管構(gòu)成，其中，該鐵電電容器配置于所述多個(gè)位線與所述多個(gè)字線及所述極板線的交叉部、一個(gè)電極與所述極板線連接，該存儲(chǔ)器單元晶體管源極與所述鐵電電容器的另一電極連接、漏極與所述位線連接、柵極與所述字線連接；和負(fù)載電容調(diào)節(jié)單元，其由負(fù)載電容和負(fù)載電容調(diào)節(jié)晶體管構(gòu)成，其中，該負(fù)載電容配置于所述多個(gè)位線與所述位線控制線的交叉部、一個(gè)電極與接地電位連接，該負(fù)載電容調(diào)節(jié)晶體管源極與所述負(fù)載電容的另一電極連接、漏極與所述位線連接、柵極與所述位線控制線連接。
2.如權(quán)利請(qǐng)求1所述的鐵電存儲(chǔ)器裝置，其特征在于，所述鐵電電容器具備至少一個(gè)鐵電薄膜。
3.如權(quán)利請(qǐng)求2所述的鐵電存儲(chǔ)器裝置，其特征在于，所述鐵電存儲(chǔ)器單元內(nèi)的數(shù)據(jù)由充電在所述鐵電電容器的電荷或所述鐵電薄膜內(nèi)部 的殘留極化電荷保持。
4.如權(quán)利請(qǐng)求1所述的鐵電存儲(chǔ)器裝置，其特征在于，對(duì)所述鐵電存儲(chǔ)器單元所連接的所述位線的電容進(jìn)行調(diào)節(jié)。
5.如權(quán)利請(qǐng)求3所述的鐵電存儲(chǔ)器裝置，其特征在于，所述負(fù)載電容調(diào)節(jié)單元，在讀出所述鐵電存儲(chǔ)器單元內(nèi)的數(shù)據(jù)時(shí)，按由充電在所述鐵 電電容器的充電電荷保持的情況，和由所述鐵電薄膜內(nèi)部的殘留極化電荷保持的情況，切 換所述位線的電容。
6.如權(quán)利請(qǐng)求5所述的鐵電存儲(chǔ)器裝置，其特征在于，在由充電在所述鐵電電容器的充電電荷保持的情況下，在進(jìn)行刷新動(dòng)作時(shí)，作為所述 鐵電薄膜內(nèi)部的殘留極化電荷也保持?jǐn)?shù)據(jù)。
7.如權(quán)利請(qǐng)求5所述的鐵電存儲(chǔ)器裝置，其特征在于，在切斷電源后，對(duì)沒(méi)有作為所述鐵電薄膜內(nèi)部的殘留極化電荷保持?jǐn)?shù)據(jù)的存儲(chǔ)器單 元，作為所述鐵電薄膜內(nèi)部的殘留極化電荷保持?jǐn)?shù)據(jù)。
8.如權(quán)利請(qǐng)求5所述的鐵電存儲(chǔ)器裝置，其特征在于，在接通電源后，對(duì)作為所述鐵電薄膜內(nèi)部的殘留極化電荷保持有數(shù)據(jù)的存儲(chǔ)器單元， 作為充電在所述鐵電電容器的充電電荷保持?jǐn)?shù)據(jù)。
全文摘要
本發(fā)明提供一種鐵電存儲(chǔ)器裝置。通過(guò)按DRAM模式和FRAM模式分別設(shè)定BL上的電容，使DRAM模式下的BL電容減小化導(dǎo)致的高速化，和在FRAM模式下的BL電容確保兼顧并存。鐵電存儲(chǔ)器裝置包括在列方向配置的多個(gè)位線BL；在行方向配置的多個(gè)字線WL；多個(gè)極板線PL和位線電容控制線BLC；配置于多個(gè)位線BL與多個(gè)字線WL以及多個(gè)極板線PL的交叉部、且由鐵電電容器CF和存儲(chǔ)器單元晶體管QM構(gòu)成的鐵電存儲(chǔ)器單元(32)；配置于多個(gè)位線BL和位線電容控制線BLC的交叉部、且由負(fù)載電容CL和負(fù)載電容調(diào)節(jié)晶體管QL構(gòu)成的負(fù)載電容調(diào)節(jié)單元(34)。
文檔編號(hào)G11C11/22GK101960531SQ20098010665
公開(kāi)日2011年1月26日 申請(qǐng)日期2009年1月8日 優(yōu)先權(quán)日2008年2月28日
發(fā)明者木村啟明, 淵上貴昭, 藤森敬和 申請(qǐng)人:羅姆股份有限公司