專利名稱：存儲器單元的狀態(tài)機感測的制作方法
存儲器單元的狀態(tài)機感測
背景技術(shù)：
通常將存儲器裝置提供作為計算機或其它電子裝置中的內(nèi)部半導體集成電路。 存在許多不同類型的存儲器，包括隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài) 隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)、快閃存儲器及電阻可 變存儲器等等。可針對廣泛范圍的電子應用而將電阻可變存儲器裝置用作非易失性存儲器。 電阻可變存儲器裝置可包括相變隨機存取存儲器(PCRAM)及電阻式隨機存取存儲器 (RRAM)。PCRAM裝置的物理布局可類似于DRAM裝置的物理布局，在DRAM裝 置中，DRAM單元的電容器由相變材料(例如，鍺銻碲化物(GST)或其它硫族化物材 料)來替代。即，例如二極管或金屬氧化物半導體場效應晶體管(MOSFET)等存取裝置 可與相變材料串聯(lián)連接。硫族化物材料可包括硫化物、硒化物及碲化物的化合物。已 將GST用于可重寫光盤(例如，可重寫的緊密光盤(CD-RW)及可重寫的數(shù)字通用光盤 (DVD-RW))中。針對GST在RAM應用的存儲器單元中的用途的發(fā)展正在進行中。 RRAM裝置的物理布局可包括若干包括電阻可變薄膜(例如，巨磁阻材料)的存儲器單 元。所述薄膜可連接到存取裝置，例如二極管、場效應晶體管(FET)或雙極結(jié)晶體管 (BJT)?？蓪⒋鎯ζ鲉卧幊痰揭痪幊屉娖健？赏ㄟ^將能量脈沖施加到相變材料(例 如，GST)來更改PCRAM裝置的電阻。舉例來說，可通過使用編程電流來加熱GST而 更改其材料性質(zhì)。大體來說，較高的電阻水平可與GST的較具非晶狀態(tài)相關(guān)聯(lián)，且較低 的電阻水平可與GST的較具結(jié)晶狀態(tài)相關(guān)聯(lián)。薄膜RRAM裝置的電阻可通過橫跨所述 膜來施加正和/或負電脈沖而增加和/或減小。為感測存儲于電阻可變存儲器單元上的數(shù)據(jù)，可間接地感測存儲器單元的電 阻。在二進制系統(tǒng)中，低電阻可對應于第一值(例如，0)，且高電阻可對應于第二值(例 如，1)。在一些二進制系統(tǒng)中，低電阻可對應于值1，而高電阻對應于值0。在感測操 作期間，可將對應于所選存儲器單元的電阻狀態(tài)的感測電壓和/或電流與參考電壓和/或 電流相比較以確定所述單元是具有較大電阻水平還是具有較小電阻水平，借此指示所存 儲的數(shù)據(jù)的內(nèi)容。即，可間接地感測所選存儲器單元的電阻。舉例來說，可(例如)響 應于電壓或電流的改變來感測連接到所選存儲器單元的感測電路的瞬時響應。單級單元(SLC)可表示兩個如由二進制數(shù)字1或0所表示的編程電平。存儲 器單元也可存儲兩個以上二進制數(shù)字(例如，1111、0111、0011、1011、1001、0001、 0101、1101、1100、0100、0000、1000、1010、0010、0110 及 1110)?？蓪⒋诵﹩卧Q 作多狀態(tài)存儲器單元、多數(shù)字單元或多級單元(MLC)。MLC可允許制造較高密度的存 儲器而不增加存儲器單元的數(shù)目，因為每一單元可表示一個以上數(shù)字(例如，一個以上 位)。一些非易失性存儲器(例如，快閃存儲器)可通過將一范圍的電荷中的一者存儲于 浮動柵極存儲器單元上來實現(xiàn)MLC功能性。電阻可變存儲器可通過將存儲器單元編程到 一范圍的電阻中的一者來實現(xiàn)MLC功能性。


圖1說明相變能量勢壘的現(xiàn)有技術(shù)圖。圖2說明電阻可變多級存儲器單元的電阻對編程電流的現(xiàn)有技術(shù)圖表。圖3A說明根據(jù)本發(fā)明的一個或一個以上實施例的圖表，其表示相對于相變存儲 器裝置的電流與若干編程電平相關(guān)聯(lián)的電阻水平。圖3B說明根據(jù)本發(fā)明的一個或一個以上實施例的圖表，其表示與電阻可變存儲 器裝置的若干編程電平相關(guān)聯(lián)的電阻水平。圖4A說明電阻可變存儲器裝置的存儲器陣列的現(xiàn)有技術(shù)示意圖的一部分，所述 存儲器陣列包括二極管存取裝置。圖4B說明電阻可變存儲器裝置的存儲器陣列的現(xiàn)有技術(shù)示意圖的一部分，所述 存儲器陣列包括金屬氧化物半導體場效應晶體管存取裝置。圖4C說明電阻可變存儲器裝置的存儲器陣列的現(xiàn)有技術(shù)示意圖的一部分，所述 存儲器陣列包括雙極結(jié)晶體管存取裝置。圖5A-1說明根據(jù)本發(fā)明的一個或一個以上實施例的相變存儲器裝置的電阻范圍 及對應的二進制數(shù)據(jù)的表。圖5A-2說明根據(jù)本發(fā)明的一個或一個以上實施例的用于感測相變存儲器裝置的 流程圖。圖5B-1說明根據(jù)本發(fā)明的一個或一個以上實施例的電阻切換存儲器裝置的電阻 范圍及對應的二進制數(shù)據(jù)的表。圖5B-2說明根據(jù)本發(fā)明的一個或一個以上實施例的用于感測電阻切換存儲器裝 置的流程圖。圖6說明根據(jù)本發(fā)明的一個或一個以上實施例的感測電路的一實施例的示意圖。圖7說明根據(jù)本發(fā)明的一個或一個以上實施例的表，其反映對應于圖6中所說明 的電路的一部分的等效電阻。圖8說明根據(jù)本發(fā)明的一個或一個以上實施例的用于感測非易失性存儲器裝置 的狀態(tài)圖的一實施例。圖9說明根據(jù)本發(fā)明的一個或一個以上實施例的與感測存儲器單元相關(guān)聯(lián)的各 種信號的圖表，所述信號對應于圖6中所說明的電路。圖10是一電子存儲器系統(tǒng)的功能性框圖，所述電子存儲器系統(tǒng)具有根據(jù)本發(fā)明 的一個或一個以上實施例而操作的至少一個存儲器裝置。圖11說明一存儲器模塊的功能性框圖，所述存儲器模塊具有根據(jù)本發(fā)明的一個 或一個以上實施例的至少一個存儲器裝置。
具體實施例方式本發(fā)明包括用于使用狀態(tài)機來感測存儲器單元的方法、裝置、模塊及系統(tǒng)。一 個方法實施例包括根據(jù)狀態(tài)機的第一輸出而產(chǎn)生第一感測參考。所述方法包括以第一感 測參考將存儲器單元可編程到的可能的編程電平的范圍分成兩部分。所述方法還包括根據(jù)狀態(tài)機的第二輸出而產(chǎn)生第二感測參考。所述方法進一步包括以第二產(chǎn)生的感測參考 來確定存儲器單元的編程電平。在本發(fā)明的以下詳細描述中，參看形成其一部分的隨附圖式，且在所述隨附圖 式中借助于說明而展示了可如何實踐本發(fā)明的一個或一個以上實施例。充分詳細地描述 這些實施例以使得一般所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且將理解，可利 用其它實施例且可在不脫離本發(fā)明的范圍的情況下做出過程、電和/或結(jié)構(gòu)改變。圖1說明相變能量勢壘101的現(xiàn)有技術(shù)圖100?？赏ㄟ^各種外部能量輸入來可逆 地107克服非晶103結(jié)構(gòu)相與結(jié)晶105結(jié)構(gòu)相之間的化學能量勢壘。此些輸入的實例包 括光、熱、電場、化學催化劑及應力-張力壓力。舉例來說，將一個或一個以上編程脈 沖施加到含有相變材料的存儲器單元可與所述材料中的結(jié)構(gòu)改變相關(guān)聯(lián)。此材料中的結(jié) 構(gòu)改變可實現(xiàn)材料電阻、電容、電介質(zhì)常數(shù)、電荷保持、折射率、表面反射、光吸收、 透射及散射、差異潤濕及吸附的對應改變，以及其它改變(例如，磁化率)?？墒褂孟嘧儾牧蟻懋a(chǎn)生電阻可變存儲器裝置。可將單級單元(SLC)編程到大體 較具非晶(復位)狀態(tài)或大體較具結(jié)晶(設定)狀態(tài)。此復位狀態(tài)和/或設定狀態(tài)可對 應于SLC裝置的二進制0和/或1。復位脈沖可包括經(jīng)施加到單元歷時相對短的時間周 期的相對高的電流脈沖。可在相變材料“熔化”之后迅速減小施加到單元的電流，從而 允許其迅速冷卻為較具非晶狀態(tài)，其中至少部分地歸因于材料的相對快速冷卻而在較小 程度上大體發(fā)生可允許結(jié)晶化的原子運動。相反，設定脈沖可包括經(jīng)施加到單元歷時相 對較長的時間周期并具有較慢的驟冷速度的相對較低的電流脈沖，例如，可較緩慢地減 小電流從而允許較多時間冷卻相變材料。因此，材料與在復位脈沖之后相比可在較大程 度上結(jié)晶。一些相變材料可具有與較具非晶狀態(tài)相關(guān)聯(lián)的較大電阻率及與較具結(jié)晶狀態(tài) 相關(guān)聯(lián)的較小電阻率。圖2說明電阻可變多級存儲器單元的電阻211對編程電流213的現(xiàn)有技術(shù)圖表 200?？蓪⑾嘧兇鎯ζ鲉卧幊痰皆诜蔷顟B(tài)與結(jié)晶狀態(tài)之間的一個或一個以上中間狀 態(tài)，從而允許包括多級單元(MLC)的存儲器裝置。即，可將相變材料編程到具有結(jié)構(gòu)次 序的各種層級(類似于圖1中的各種“較有序”狀態(tài)的指示)。經(jīng)由在特定電流電平下 施加一個或一個以上編程脈沖，可將相變存儲器單元編程到給定電阻水平。通過適當?shù)?編程電流，可將相變存儲器單元編程到具有部分非晶及部分結(jié)晶結(jié)構(gòu)的中間狀態(tài)，從而 提供多級電阻狀態(tài)。圖2中的圖表指示可與四位單元一起使用的十六個編程電平。所選 的用于特定裝置的編程電平的數(shù)目可基于所要的應用以及設計與過程限制，例如，編程 時間、感測時間及感測電路的精確度等等。圖3A說明根據(jù)本發(fā)明的一個或一個以上實施例的圖表300，其表示相對于相變 存儲器裝置的電流313與若干編程電平相關(guān)聯(lián)的電阻311水平。范圍(例如，范圍317-1) 對應于可與兩位相變存儲器單元一起使用的四個編程電平。圖3A中的圖表說明特定存儲 器單元的最具非晶狀態(tài)及最具結(jié)晶狀態(tài)的電阻水平的四個數(shù)量級的差異。圖3B說明根據(jù)本發(fā)明的一個或一個以上實施例的圖表302及304，其表示與電 阻可變存儲器裝置的若干編程電平相關(guān)聯(lián)的電阻水平。圖表302中的范圍(例如，范圍 317-2)對應于可與兩位相變存儲器單元一起使用的四個編程電阻水平的相對頻率315分 布。R0表示特定存儲器單元的最具結(jié)晶狀態(tài)(例如，對應于二進制數(shù)據(jù)00的狀態(tài)0)。R1表示特定存儲器單元的最具非晶狀態(tài)(例如，對應于二進制數(shù)據(jù)11的狀態(tài)3)。中間 狀態(tài)包括對應于二進制數(shù)據(jù)01的狀態(tài)1及對應于二進制數(shù)據(jù)10的狀態(tài)2。特定相變存 儲器單元的編程電平分布的峰值可出現(xiàn)于狀態(tài)0的R0的對數(shù)(Log)處、狀態(tài)1的l/3Log Rl+2/3Log R0 處、狀態(tài) 2 的 2/3Log Rl+l/3Log R0 處及狀態(tài) 3 的 Log R1 處。圖 3A 中 所說明的對數(shù)標度對應于相變存儲器裝置的電阻隨編程電平的物理增加，其可對數(shù)性地 而非(例如)線性地改變。相變材料可包括若干鍺-銻-碲(GST)材料，例如，Ge-Sb-Te (例如， Ge2Sb2Te5、GeiSb2Te4、GeiSb4Te7等)。如本文中所使用，帶有連字符號的化學組合 物標記法指示特定混合物或化合物中所包括的元素，且既定表示涉及所指示的元素的 所有化學計量。其它相變材料可包括GeTe、In_Se、Sb2Te3、GaSb、InSb、As_Te 及 A卜Te。額外相變材料可包括 Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、 Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te 及 In-Sb-Ge。 一些相變存儲器可包 括例如 Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、 Ge-Sb-Te-Pd、 Ge-Sb-Te-Co、 Sb-Te-Bi-Se、 Ag-In-Sb-Te、 Ge-Sb-Se-Te、 Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd 及 Ge-Te-Sn-Pt 等相變材料。圖表304中的范圍(例如，范圍317-3)對應于可與兩位電阻切換存儲器單元一 起使用的四個編程電平的相對頻率315分布。R0表示特定存儲器單元的最不具電阻性狀 態(tài)(例如，對應于二進制數(shù)據(jù)00的狀態(tài)0)。R1表示特定存儲器單元的最具電阻性狀態(tài) (例如，對應于二進制數(shù)據(jù)11的狀態(tài)3)。中間狀態(tài)包括對應于二進制數(shù)據(jù)01的狀態(tài)1及 對應于二進制數(shù)據(jù)10的狀態(tài)2。特定電阻切換存儲器單元的編程電平分布的峰值可出現(xiàn) 于狀態(tài)0的R0處、狀態(tài)1的1/3 Rl+2/3 R0處、狀態(tài)2的2/3 Rl+1/3 R0處及狀態(tài)3的 R1處。圖3A中所說明的線性標度對應于電阻切換存儲器裝置的電阻隨編程電平的物理 增加，其可線性地而非對數(shù)性地改變，如上文關(guān)于圖表302所教示。電阻式隨機存取存儲器(RRAM)技術(shù)的一些實例包括二元金屬氧化物、鈣鈦 礦氧化物、巨磁阻及聚合物。二元金屬氧化物可包括HfOx、Nb205、A1203、WOx、 Ta205、TiOx、ZrOx、CuxO、NixO及FexO。舉例來說，鈣鈦礦氧化物可包括摻雜或未 摻雜的 SrTi03、SrZr03 及 BaTi03。巨磁阻材料可包括 Pr(1_x)CaxMn03(PCMO)、La(1_x) CaxMn03(LCM0)及Ba(1_x)SrxTi03以及其它材料，如將由一般所屬領(lǐng)域的技術(shù)人員所 理解。適合用于與RRAM裝置一起使用的聚合物材料可包括四氯四碘熒光素(Bengala Rose)、AlQ3Ag、Cu-TCNQ、DDQ、TAPA 及基于熒光的聚合物。圖4A說明電阻可變存儲器裝置的存儲器陣列的現(xiàn)有技術(shù)示意圖的一部分400， 所述存儲器陣列包括二極管存取裝置(例如，二極管421)。存儲器陣列部分包括若干電 阻可變存儲器元件(例如，相變元件或電阻切換元件)。每一電阻可變存儲器元件(例 如，元件423-A)通過存取二極管而耦合到感測線(例如，感測線425-A)及選擇線(例 如，選擇線427-A)。如圖4A中所說明，為存取存儲器元件423-A，可將對應的選擇線
“WL1”偏置于第一電壓(例如，0V)，同時將周圍的選擇線偏置于第二電壓(例如， 0V)?？蓪诖鎯ζ髟?23-A的感測線“BL1”偏置于第一電壓(例如，IV)， 同時可將周圍的感測線偏置于第二電壓(例如，0V)。在其它功能當中，存取(例如， “接通”)存儲器單元因而可實現(xiàn)存儲器單元的感測。
圖4B說明電阻可變存儲器裝置的存儲器陣列的現(xiàn)有技術(shù)示意圖的一部分402， 所述存儲器陣列包括金屬氧化物半導體場效應晶體管存取裝置(例如，裝置428)。存儲 器陣列部分包括若干電阻可變存儲器元件(例如，相變元件或電阻切換元件)。每一電阻 可變存儲器元件(例如，存儲器元件423-B)通過存取晶體管(例如，金屬氧化物半導體 場效應晶體管(MOSFET))而耦合到感測線(例如，感測線425-B)及選擇線(例如，選擇 線427-B)。如圖4B中所說明，為存取存儲器元件423-B，可將對應的選擇線“WL1” 偏置于第一電壓(例如，1.8V)，同時將周圍的選擇線偏置于第二電壓(例如，0V)?？?將對應于存儲器元件423-B的感測線“BL1”偏置于第一電壓(例如，0.3V)，同時可將 周圍的感測線偏置于第二電壓(例如，0V)。在其它功能當中，存取(例如，“接通”) 存儲器單元因而可實現(xiàn)存儲器單元的感測。圖4C說明電阻可變存儲器裝置的存儲器陣列的現(xiàn)有技術(shù)示意圖的一部分404， 所述存儲器陣列包括雙極結(jié)晶體管存取裝置(例如，裝置429)。存儲器陣列部分包括若 干電阻可變存儲器元件(例如，相變元件或電阻切換元件)。每一電阻可變存儲器元件 (例如，存儲器元件423-C)通過存取晶體管(例如，雙極結(jié)晶體管(BJT))而耦合到感測 線(例如，感測線425-C)及選擇線(例如，選擇線427-C)。如圖4C中所說明，為存取 存儲器元件423-C，可接通對應的選擇線“WL1”(例如，偏置于0V)，同時斷開周圍的 選擇線(例如，偏置于IV)?？梢蕴囟妷?例如，IV)來偏置對應于存儲器元件423-C 的感測線“BL1”，同時可將周圍的感測線偏置于0V或小于對應于選擇線的電壓的正電 壓(例如，0.2V)。在其它功能當中，存取(例如，“接通”)存儲器單元因而可實現(xiàn)存 儲器單元的感測。盡管圖4C中所說明的特定BJT表示PNP型晶體管，但對于電阻可變 存儲器裝置來說NPN型晶體管也是可能的。提供圖4A到圖4C以說明若干存取裝置及電阻可變存儲器單元的實例操作參 數(shù)。然而，本發(fā)明的實施例并未如此受限。如將由一般所屬領(lǐng)域的技術(shù)人員所理解，其 它存取裝置、存儲器陣列架構(gòu)及操作參數(shù)是可能的。圖5A-1說明根據(jù)本發(fā)明的一個或一個以上實施例的相變存儲器裝置的電阻范圍 及對應的二進制數(shù)據(jù)的表500-A1。表“多級位”反映相變存儲器單元的編程范圍(在 列534中)及對應的二進制數(shù)據(jù)?？墒褂蒙衔年P(guān)于圖3A所描述的感測電平來感測此相變 存儲器單元。如關(guān)于圖5A1到圖5A2所使用，“R”表示所選存儲器單元的編程電平。
“R0”表示特定存儲器單元的最具結(jié)晶狀態(tài)(例如，對應于二進制數(shù)據(jù)00的狀態(tài)0)。 “R1”表示特定存儲器單元的最具非晶狀態(tài)(例如，對應于二進制數(shù)據(jù)11的狀態(tài)3)。 因此，可將經(jīng)編程到對應于二進制數(shù)據(jù)00的電平530的存儲器單元編程到一電阻，使得 log R < l/61og(Rl)+5/61og(R0)?？蓪⒔?jīng)編程到對應于二進制數(shù)據(jù)01的電平531的存儲 器單元編程到一電阻，使得 l/61og(Rl)+5/61og(R0) < log R < l/21og (R0*R1)。可將經(jīng) 編程到對應于二進制數(shù)據(jù)10的電平532的存儲器單元編程到一電阻，使得l/21og(R0*Rl) < logR < 5/61og (Rl) +l/61og (R0)?？蓪⒔?jīng)編程到對應于二進制數(shù)據(jù)11的電平533的存 儲器單元編程到一電阻，使得5/61Og(Rl)+l/61Og(R0) <logR。圖5A-2說明根據(jù)本發(fā)明的一個或一個以上實施例的用于感測相變存儲器裝置的 流程圖500-A2。在540處，所選存儲器單元具有特定電阻水平。在541處，可感測對 應于所選存儲器單元的電壓或電流以確定是否log(R) > l/21og(R0*Rl)。下文關(guān)于圖6來描述感測電路的一實例。541處的感測允許在542處確定對應于所選存儲器單元的編程 電平的二進制值的第一數(shù)字。經(jīng)由541處的電壓或電流感測所感測的電阻水平可將存儲 器單元的可能的編程電平的范圍(類似于圖5A-1中所說明的編程電平的范圍)以及感測 電平的范圍(類似于圖3A中所說明的感測電平的范圍)分成兩部分。因此，在完成541 處的感測后，即可知所選存儲器單元是否經(jīng)編程于對應于二進制數(shù)據(jù)00及01的編程電平 或?qū)诙M制數(shù)據(jù)10及11的編程電平中的一者內(nèi)。因此，可從541處的感測的結(jié)果 來確定二進制數(shù)據(jù)的第一數(shù)字?？蓪⒋藢ΧM制數(shù)據(jù)的第一位的確定稱作隱藏式第一位 感測。當541處的感測的結(jié)果指示log(R) < l/21og(R0*Rl)時，則可在543處感測 對應于所選存儲器單元的電壓或電流以確定是否log(R) > l/61og(Rl)+5/61og(R0)o 543處的感測的結(jié)果允許在544處確定對應于所選存儲器單元的編程電平的二進制值的 第二數(shù)字。因此，可確定對應于所選存儲器單元的編程狀態(tài)的二進制值的兩個數(shù)字。 一額外結(jié)果是允許確定所選存儲器單元的編程電阻水平。即，如果在545處log(R)
<l/61og (Rl) +5/61og (R0)，則 R 可近似等于 log (R0)，且如果在 546 處 log (R) > l/61og (Rl) +5/61og (R0)，則 R 可近似等于 l/31og (Rl) +2/31og (R0)。當541處的感測的結(jié)果指示log(R) > l/21og(R0*Rl)時，則可在547處感測 對應于所選存儲器單元的電壓或電流以確定是否log(R) > 5/61og(Rl)+l/61og(R0)o 547處的感測的結(jié)果允許在548處確定對應于所選存儲器單元的編程電平的二進制值的 第二數(shù)字。因此，可確定對應于所選存儲器單元的編程狀態(tài)的二進制值的兩個數(shù)字。 一額外結(jié)果是允許確定所選存儲器單元的編程電阻水平。即，如果在549處log(R)
<5/61og (Rl) +l/61og (R0)，則 R 可近似等于 2/31og (Rl) +l/31og (R0)，且如果在 550 處 log (R) > 5/61og (Rl) +l/61og (R0)，則 R 可近似等于 log (Rl)。圖5B-1說明根據(jù)本發(fā)明的一個或一個以上實施例的電阻切換存儲器裝置的電阻 范圍及對應的二進制數(shù)據(jù)的表500-B1。表“多級位”反映電阻切換存儲器單元的編程范 圍(在列564中)及對應的二進制數(shù)據(jù)?？墒褂蒙衔年P(guān)于圖3B所描述的感測電平來感測 此電阻切換存儲器單元。如關(guān)于圖5B1到5B2所使用，“R”表示所選存儲器單元的編程 電平?！癛0”表示特定存儲器單元的最不具電阻性狀態(tài)(例如，對應于二進制數(shù)據(jù)00的 狀態(tài)0)?！癛1”表示特定存儲器單元的最具電阻性狀態(tài)(例如，對應于二進制數(shù)據(jù)11的 狀態(tài)3)。因此，可將經(jīng)編程到對應于二進制數(shù)據(jù)00的電平560的存儲器單元編程到電阻 R < 1/6R1+5/6R0?？蓪⒔?jīng)編程到對應于二進制數(shù)據(jù)01的電平561的存儲器單元編程到 一電阻，使得1/6R1+5/6R0 < R < 1/2R1+1/2R0?？蓪⒔?jīng)編程到對應于二進制數(shù)據(jù)10的 電平562的存儲器單元編程到一電阻，使得1/2R1+1/2R0 < R < 5/6R1+1/6R0。可將經(jīng) 編程到對應于二進制數(shù)據(jù)11的電平563的存儲器單元編程到一電阻，使得5/6R1+1/6R0<R。圖5B-2說明根據(jù)本發(fā)明的一個或一個以上實施例的用于感測電阻切換存儲器裝 置的流程圖。在570處，所選存儲器單元具有特定電阻水平。在571處，可感測對應于 所選存儲器單元的電壓或電流以確定是否R > 1/2R1+1/2R0。下文關(guān)于圖6來描述感測 電路的一實例。571處的感測的結(jié)果允許在572處確定對應于所選存儲器單元的編程電 平的二進制值的第一數(shù)字。經(jīng)由571處的電壓或電流感測所感測的電阻水平可將存儲器單元的可能的編程電平的范圍(類似于圖3B中所說明的編程電平的范圍)以及感測電平 的范圍(類似于圖5B-1中所說明的感測電平的范圍)分成兩部分。因此，在完成571處 的感測后，即可知所選存儲器單元是否經(jīng)編程于對應于二進制數(shù)據(jù)00及01的編程電平或 對應于二進制數(shù)據(jù)10及11的編程電平中的一者內(nèi)。因此，可從571處的感測的結(jié)果來 確定二進制數(shù)據(jù)的第一數(shù)字。可將此對二進制數(shù)據(jù)的第一位的確定稱作隱藏式第一位感 測。當571處的感測的結(jié)果指示R < 1/2R1+1/2R0時，則可在573處感測對應于所 選存儲器單元的電壓或電流以確定是否R > 1/6R1+5/6R0。573處的感測的結(jié)果允許在 574處確定對應于所選存儲器單元的編程電平的二進制值的第二數(shù)字。因此，可確定對 應于所選存儲器單元的編程狀態(tài)的二進制值的兩個數(shù)字。一額外結(jié)果是允許確定所選存 儲器單元的編程電阻水平。即，如果在575處log R < 1/6R1+5/6R0,則R可近似等于 R0,且如果在576處R > 1/6R1+5/6R0,則R可近似等于1/3R1+2/3R0。當571處的感測的結(jié)果指示R > 1/2R1+1/2R0時，則可在577處感測對應于所 選存儲器單元的電壓或電流以確定是否R > 5/6R1+1/6R0。577處的感測的結(jié)果允許 在578處確定對應于所選存儲器單元的編程電平的二進制值的第二數(shù)字。因此，可確定 對應于所選存儲器單元的編程狀態(tài)的二進制值的兩個數(shù)字。一額外結(jié)果是允許確定所選 存儲器單元的編程電阻水平。即，如果在579處R< 5/6R1+1/6R0，則R可近似等于 2/3R1+1/3R0,且如果在580處R > 5/6R1+1/6R0,則R可近似等于R1。盡管關(guān)于圖5A-1到圖5B-2所描述的實施例包括兩位PCRAM及RRAM裝置， 但實施例并未如此受限?？筛鶕?jù)本發(fā)明的一個或一個以上實施例來感測其它非易失性和/ 或電阻可變裝置。舉例來說，一般所屬領(lǐng)域的技術(shù)人員可使用本發(fā)明的教示來推斷用于 感測每單元存儲兩個以上或兩個以下位的存儲器裝置的方法。圖6說明根據(jù)本發(fā)明的一個或一個以上實施例的感測電路600的一實施例的示意 圖。感測電路600可包括狀態(tài)機601，所述狀態(tài)機601包括若干邏輯門及寄存器(例如， 寄存器631、632及633)。感測電路600還可包括信號分割器603 (例如，分壓器和/或分 流器)及供應信號605 (例如，供應電壓或供應電流)。對于若干串聯(lián)耦合的電阻器(例 如，電阻器610、611及612)來說，信號分割器603可包括到供應信號605的連接?？?將所述若干電阻器選擇性地耦合到電阻可變存儲器單元的由電阻器“Rx”表示的存儲器 單元613。存儲器單元613可位于一存儲器單元陣列中，且通過為一般所屬領(lǐng)域的技術(shù)人 員所已知的方法而選自所述陣列。上文關(guān)于圖4A到圖4C論述了選擇特定存儲器單元的 實例。狀態(tài)機可包括若干輸入和/或輸出，例如“Va”691、“Vb” 692、 “Vcmp” 693、“Vref” 694、“Qn” 695、“Qn+1” 696、“RST” 697、“CLK” 698
及“CLKF” 699。狀態(tài)機輸入“SEn” 620可為用于開始感測操作的感測啟用信號。在 一些經(jīng)標記元件末尾的標志符“F”指示具有相同標記但無“F”的元件的對立物。舉 例來說，“CLKF”可為“CLK”的對立時鐘信號。數(shù)字信號的對立物可包括對立的二 進制數(shù)字(例如，1而非0)。根據(jù)使用多個參考電壓來感測存儲器單元的一些常規(guī)感測操作，可以用以感測 所選存儲器單元的最低編程電平的參考電壓開始來順序地施加參考電壓。所選存儲器單元的編程電平可通過使其傳導的參考電壓來確定。舉例來說，在四狀態(tài)單元中，可使用 三個參考電壓。如果第一參考電壓使所選單元傳導，則其可處于第一或最低狀態(tài)。如果 第二參考電壓使所選單元傳導，則其可處于第二狀態(tài)。如果第三參考電壓使所選單元傳 導，則其可處于第三狀態(tài)。如果第三參考電壓并未使單元傳導，則其可處于第四或最高 狀態(tài)。一些先前感測方法和/或電路可將獨立的參考電壓用于在MLC裝置中所感測的若 干不同編程電平。本發(fā)明的實施例可使用單一靜態(tài)參考信號694(例如，電壓和/或電流)，且可利 用狀態(tài)機601來產(chǎn)生若干動態(tài)感測信號，所述動態(tài)感測信號將施加到所選存儲器單元613 并使用(例如)可充當比較器的電壓控制型電壓源607而與靜態(tài)參考信號694相比較，所 述電壓控制型電壓源607相對于供應信號605 (例如，供應電壓)具有高增益。其它比較 器可與本發(fā)明的一個或一個以上實施例一起使用。如關(guān)于參考所使用，靜態(tài)參考信號可 為具有大體上恒定的值的參考信號(例如，電壓和/或電流)，而動態(tài)參考信號可為具有 可改變(例如，經(jīng)由狀態(tài)機的操作)的值的參考信號。圖6中所說明的信號分割器603可包括根據(jù)待感測的存儲器單元的類型來 選擇的若干電阻器。舉例來說，兩位PCRAM存儲器單元可包括具有電阻Ra = l/61og(Rl)+5/61og(R0)的電阻器 610，及具有電阻 RB= l/31og(Rl) _l/31og(R0)的電阻 器611與612。R1可表示特定存儲器單元613的最具非晶狀態(tài)(例如，具有最高電阻的 狀態(tài))。R0可表示特定存儲器單元613的最具結(jié)晶狀態(tài)(例如，具有最低電阻的狀態(tài))。 作為與電阻切換存儲器裝置相關(guān)聯(lián)的本發(fā)明的一實施例的實例，兩位RRAM存儲器單元 可包括具有電阻1^ = 1/6R1+5/6R0的電阻器610，及具有電阻RB = 1/3R1-1/3R0的電 阻器611與612。R1可表示特定存儲器單元613的最具電阻性狀態(tài)。R0可表示特定存 儲器單元613的最不具電阻性狀態(tài)。因此，可通過所提供的電阻器的若干組合來產(chǎn)生若 干等效電阻以產(chǎn)生動態(tài)感測參考。此些實施例在僅使用一個供應電壓來提供多個感測參 考方面可為有益的?？捎梢话闼鶎兕I(lǐng)域的技術(shù)人員在閱讀并理解了本發(fā)明之后來選擇用 于不同類型的存儲器裝置(例如，具有其它類型的電阻可變存儲器單元或存儲不同數(shù)目 的位)的電阻器。同樣，可由一般所屬領(lǐng)域的技術(shù)人員通過包括電阻/電壓的轉(zhuǎn)換來修 改用于感測非易失性存儲器單元(例如，快閃存儲器單元)的感測電路600。所述若干電阻器中的某些電阻器(例如，電阻器611及612)可與旁路裝置(例 如，旁路裝置621及622)耦合，以用于選擇性地從分壓器使電阻器短路。舉例來說，當 旁路裝置621 (例如，開關(guān))接通時(例如，當Vb為高時)，可使電阻器611短路，且電 流可經(jīng)由旁路裝置621而非經(jīng)由電阻器611而在電阻器610與612之間流動。因此，可根據(jù)狀態(tài)機601的一個或一個以上輸出而將供應信號605分割為感測信 號。可橫跨非易失性多級存儲器單元(MLC)(例如，電阻可變存儲器單元613)來施加感 測信號，以產(chǎn)生一輸出信號(例如，Vcmp693)。可將所述輸出信號與參考信號(例如， VREF 694)相比較。舉例來說，可將比較器(例如，相對于供應信號605具有高增益的 電壓控制型電壓源607)用于比較?？筛鶕?jù)將來自MLC的輸出信號與參考信號相比較的 結(jié)果來調(diào)整狀態(tài)機601的一個或一個以上輸出。如讀者將了解，可針對存儲若干狀態(tài)的 單元使用此反復過程來感測多級單元(例如，確定多級單元的編程狀態(tài))。上文所描述的 各種信號可包括電壓和/或電流。
圖7說明根據(jù)本發(fā)明的一個或一個以上實施例的表700，其反映對應于圖6中所 說明的電路的一部分的等效電阻。表700中所列舉的等效電阻“自身裸片上參考Req” 可對應于可使用圖6中所說明的分壓器而產(chǎn)生的等效電阻。所述等效電阻可表示分壓器 603中Vcc 605與Rx613之間(例如，圖6中所說明的分壓器的第一部分)的總電阻。 即，所述等效電阻可表示替代Vcc605與Rx613之間的有效(例如，未被旁路或短路)電 阻器的單一電阻器的電阻值。為易于說明及解釋，已針對實例PCRAM裝置而選擇了電 阻值Ra = l/61og(Rl)及RB = l/31og(Rl)。同樣，已針對RRAM裝置而選擇了電阻值 Ra = 1/6R1及RB = 1/3R1。表700中的值可指示視裸片上參考(例如，狀態(tài)機輸入和/ 或輸出Va及Vb)的狀態(tài)而定的等效電阻。如上文所描述，當Vb為高時，圖6中的旁路 裝置621可接通，使得電阻器611被旁路。同樣，當Va為高時，旁路裝置620可接通， 使得電阻器612被旁路。相反，當Va和/或Vb為低時，其相應旁路裝置斷開，此可允 許電流流經(jīng)相關(guān)聯(lián)的電阻器。如表700中所說明，當Va與Vb兩者為低時，電流可流經(jīng)圖6中的電阻器610、 611及612，從而產(chǎn)生5/6R1 (例如，“Rmax”)或5/61ogRl的等效電阻。當Va為高且 Vb為低時，或當Va為低且Vb為高時，電流可流經(jīng)圖6中的電阻器610以及電阻器611 與612中的一者。因此，根據(jù)條件(Va高且Vb低)或(Va低且Vb高)所產(chǎn)生的等效電 阻可相同。舉例來說，可針對上文所提供的RRAM裝置的實例而產(chǎn)生1/2R1的等效電 阻，或可針對上文所提供的PCRAM裝置的實例而產(chǎn)生l/21ogRl的等效電阻。當Va及 Vb為高時，電流可流經(jīng)圖6中的電阻器610，從而產(chǎn)生1/6R1或l/61ogRl的等效電阻。圖8說明根據(jù)本發(fā)明的一個或一個以上實施例的用于感測非易失性存儲器裝置 的狀態(tài)圖800的實施例。如圖例801中所指示，每一橢圓的頂部部分表示狀態(tài)號碼“狀 態(tài)#”。在狀態(tài)號碼后面的數(shù)字表示值Va及Vb，如本文中所描述。每一橢圓的底部部 分表示輸出(例如，對應于正讀取的數(shù)據(jù)的二進制數(shù)字)。因此，在加電、感測啟用及 復位脈沖之后，初始狀態(tài)“S/可為具有輸出“Dn”的10或01。根據(jù)圖6中所說明 的實施例，針對Va及Vb而具有初始值01或10可產(chǎn)生共同等效電壓，其中電阻器611 及612具有共同電阻Rb。當確定Dn的下一狀態(tài)(例如，“Dn+1”)時，可將值Dn存 儲于鎖存器和/或寄存器中。在Va及Vb等于1的情況下，在狀態(tài)1 “S/’下，可將 Dn+1確定為0。在Va及Vb等于0的情況下，在狀態(tài)2 “S2”下，可將Dn+1確定為 1。如圖8中所指示，可簡化控制功能，使得Va = inv(Rst) *X且Vb = Rst+X,其中X =VaMinv(Dn)+Vb)。下文關(guān)于圖9來描述根據(jù)關(guān)于圖6到圖8所描述的實施例的與感 測操作相關(guān)聯(lián)的若干信號的實例。圖9說明根據(jù)本發(fā)明的一個或一個以上實施例與感測存儲器單元相關(guān)聯(lián)的對應 于圖6中所說明的電路的各種信號的圖表900。圖表900中說明若干信號，其可表示圖6 中的狀態(tài)機601的邏輯輸入和/或輸出。圖9中所說明的圖表900表示對應于電阻可變 存儲器單元的二進制數(shù)據(jù)狀態(tài)00、01、10及11的感測編程電平。RST (復位)信號997 可觸發(fā)感測操作的時序的起始。圖9中說明各種時鐘信號，其對應于圖6中的時鐘輸入 和/或輸出。舉例來說，在圖9中的998及999處指示了各種時鐘信號。對應于感測一對應于數(shù)據(jù)狀態(tài)00的編程電平的圖表由在數(shù)字標志后的后綴 “A”(例如，“990A”)來指示。如圖表900中所說明，Va991A可開始高，且Vb992A可開始低。參看圖6，初始條件Va高及Vb低可對應于旁路電阻器612，使得在分 壓器603的第一部分上的電阻之和(例如，類似于上文關(guān)于圖7所提供的描述的等效電 阻)為 Ra610+Rb611。Qn995A 與 Qn+1 996A 兩者可開始低。盡管在此實例中Qn 995A及Qn+1 996A可似乎改變，但讀者將了解，這些改變 可表示噪聲或其它干擾而非有意義的改變。因此，在此實例中，Qn995A及Qn+1 996A 可近似為0V。將VREF(靜態(tài)參考電壓)994A提供作為靜態(tài)參考(例如，在此實例中 處于600mV)。Vcmp 993A可為(例如)所產(chǎn)生的感測參考，及圖6中的分壓器603在 Vcmp(比較電壓和/或動態(tài)參考電壓)693處的輸出。在此實例中，Vcmp 993A開始低 (例如，處于0V)。當Vcmp 993A針對輸入Va991A高及Vb 992A低而為低時，可將對 應于正感測的存儲器單元的編程狀態(tài)的二進制數(shù)據(jù)的第一數(shù)字識別為0(例如，Qn 995A 為低)。如圖表900中所說明，Vb992A轉(zhuǎn)變?yōu)楦?例如，如由圖6中的狀態(tài)機601所控 制)。因此，狀態(tài)機601的第二組輸入和/或輸出可為Va高及Vb高，使得電阻器611 及612被旁路，從而為分壓器603的一部分提供RA 610的等效電阻。響應于Vb 992A轉(zhuǎn) 變?yōu)楦?，Vcmp993A繼續(xù)保持為低。因此，可將對應于正感測的存儲器單元的編程狀態(tài) 的二進制數(shù)據(jù)的第二數(shù)字識別為0(例如，Qn 995A保持為低)。在“AX” 990A處將 此操作的感測時間說明為1.13納秒，如從RST 997信號到Vb 992A轉(zhuǎn)變?yōu)楦咔襋n 995A 保持為低的點所測量。對應于感測一對應于數(shù)據(jù)狀態(tài)01的編程電平的圖表由在數(shù)字標志后的后綴 “B”(例如，“990B”)來指示。RST信號997可觸發(fā)感測操作的時序的起始。如圖
表900中所說明，Va991B可開始高且Vb 992B可開始低。參看圖6，初始條件Va高及 Vb低可對應于旁路電阻器612，使得在分壓器603的第一部分上的電阻之和(例如，類似 于上文關(guān)于圖7所提供的描述的等效電阻)*Ra610+Rb611。Qn 995B與Qn+1 996B兩 者可開始低。將VREF994B提供作為靜態(tài)參考(例如，在此實例中處于600mV)。Vcmp 993B可為(例如)所產(chǎn)生的感測參考，及圖6中的分壓器603在Vcmp 993B處的輸出。 在此實例中，Vcmp 993B開始低(例如，低于VREF 994B)。當Vcmp 993B針對輸入Va 991B高及Vb 992B低而為低時，可將對應于正感測的存儲器單元的編程狀態(tài)的二進制數(shù) 據(jù)的第一數(shù)字識別為0(例如，Qn995B為低)。如圖表900中所說明，Vb 992B轉(zhuǎn)變?yōu)楦?例如，如由圖6中的狀態(tài)機601所控 制)。因此，狀態(tài)機601的第二組輸入和/或輸出可為Va高及Vb高，使得電阻器611 及612被旁路，從而為分壓器603的一部分提供RA 610的等效電阻。響應于Vb992B轉(zhuǎn) 變?yōu)楦?，Vcmp 993B轉(zhuǎn)變?yōu)楦?例如，Vcmp 993B的值增大而超過VREF 994B的值)。 因此，可將對應于正感測的存儲器單元的編程狀態(tài)的二進制數(shù)據(jù)的第二數(shù)字識別為1(例 如，Qn995B也轉(zhuǎn)變?yōu)楦?。在“AX” 990B處將此操作的感測時間說明為1.89納秒， 如從RST 997信號到Qn 995B轉(zhuǎn)變?yōu)楦叩狞c所測量。對應于感測一對應于數(shù)據(jù)狀態(tài)10的編程電平的圖表由在數(shù)字標志后的后綴 “C”(例如，“990C”)來指示。RST信號997可觸發(fā)感測操作的時序的起始。如圖
表900中所說明，Va991C可開始高且Vb 992C可開始低。參看圖6，初始條件Va高及 Vb低可對應于旁路電阻器612，使得在分壓器603的第一部分上的電阻之和(例如，類似于上文關(guān)于圖7所提供的描述的等效電阻)*Ra610+Rb611。Qn995C與Qn+1 996C 兩者可開始低。將VREF 994C提供作為靜態(tài)參考(例如，在此實例中處于600mV)。 Vcmp 993C可為(例如)所產(chǎn)生的感測參考，及圖6中的分壓器603在Vcmp 693處的輸 出。在此實例中，Vcmp 993C開始高(例如，處于一大于VREF 994C的值的值)。當 Vcmp993C針對輸入Va991C高及Vb 992C低而為高時，可將對應于正感測的存儲器單元 的編程狀態(tài)的二進制數(shù)據(jù)的第一數(shù)字識別為1 (例如，Qn 995C在RST 997顛倒之后且在 Va 991C轉(zhuǎn)變?yōu)榈椭稗D(zhuǎn)變?yōu)楦?。如圖表900中所說明，Va 991C轉(zhuǎn)變?yōu)榈?例如，如由圖6中的狀態(tài)機601所控 制)。因此，狀態(tài)機601的第二組輸入和/或輸出可為Va低及Vb低，使得電阻器611 及612未被旁路，從而為分壓器603的一部分提供Ra610+Rb 611+Rb 612的等效電阻。響 應于Va 991C轉(zhuǎn)變?yōu)榈?，Vcmp 993C轉(zhuǎn)變?yōu)榈?例如，Vcmp 993C的值減小而低于VREF 994C的值)。因此，可將對應于正感測的存儲器單元的編程狀態(tài)的二進制數(shù)據(jù)的第二數(shù) 字識別為0(例如，Qn 995C轉(zhuǎn)變?yōu)榈?。在“AX” 990C處將此操作的感測時間說明 為2.80納秒，如從RST 997信號到Qn 995C轉(zhuǎn)變?yōu)榈偷狞c所測量。對應于感測一對應于數(shù)據(jù)狀態(tài)11的編程電平的圖表由在數(shù)字標志后的后綴 “D”(例如，“990D”)來指示。RST信號997可觸發(fā)感測操作的時序的起始。如圖
表900中所說明，Va991D可開始高且Vb992D可開始低。參看圖6，初始條件Va高及 Vb低可對應于旁路電阻器612，使得在分壓器603的第一部分上的電阻之和(例如，類似 于上文關(guān)于圖7所提供的描述的等效電阻)為Ra 610+Rb 611。Qn 995D與Qn+1 996D兩 者可開始低。將VREF 994D提供作為靜態(tài)參考(例如，在此實例中處于600mV)。Vcmp 993D可為(例如)所產(chǎn)生的感測參考，及圖6中的分壓器603在Vcmp 693處的輸出。 在此實例中，Vcmp 993D開始高(例如，處于一大于VREF 994D的值)。當Vcmp 993D 針對輸入Va991D高及Vb992D低而為高時，可將對應于正感測的存儲器單元的編程狀態(tài) 的二進制數(shù)據(jù)的第一數(shù)字識別為1 (例如，Qn 995D在RST 997顛倒之后且在Va 991D轉(zhuǎn) 變?yōu)榈椭稗D(zhuǎn)變?yōu)楦?。如圖表900中所說明，Va 991D轉(zhuǎn)變?yōu)榈?例如，如由圖6中的狀態(tài)機601所控 制)。因此，狀態(tài)機601的第二組輸入和/或輸出可為Va低及Vb低，使得電阻器611及 612未被旁路，從而為分壓器603的一部分提供RA610+RB611+RB612的等效電阻。響應 于Va991D轉(zhuǎn)變?yōu)榈?，Vcmp 993D減小但保持為高(例如，大于VREF 994D)。因此， 可將對應于正感測的存儲器單元的編程狀態(tài)的二進制數(shù)據(jù)的第二數(shù)字識別為1(例如，Qn 995D在Va991D轉(zhuǎn)變?yōu)榈椭蟊３譃楦?。在“AX” 990D處將此操作的感測時間說 明為1.18納秒，如從RST 997信號到Va 991D轉(zhuǎn)變?yōu)榈颓襋n+1 996D轉(zhuǎn)變?yōu)楦叩狞c所測 量。如讀者將從圖9的以上描述了解，四個實例編程電平中的任一者的最大感測時 間為2.80納秒。因此，本發(fā)明的一個或一個以上實施例可提供一種可在少于三納秒中感 測存儲器單元的感測方法和/或裝置。同樣，可根據(jù)與所述若干電阻器相關(guān)聯(lián)的組合電 阻和/或與調(diào)整狀態(tài)機(例如，圖6中的狀態(tài)機601)的輸出相關(guān)聯(lián)的邏輯切換來調(diào)整一 個或一個以上感測操作的時序。舉例來說，可經(jīng)由使用與感測電路相關(guān)聯(lián)的一個或一個 以上延遲元件來調(diào)整感測操作的時序。
圖10是電子存儲器系統(tǒng)1000的功能性框圖，所述電子存儲器系統(tǒng)1000具有根 據(jù)本發(fā)明的一個或一個以上實施例而操作的至少一個存儲器裝置1020。存儲器系統(tǒng)1000 包括耦合到存儲器裝置1020的處理器1010，所述存儲器裝置1020包括存儲器單元的存 儲器陣列1030。存儲器系統(tǒng)1000可包括單獨的集成電路，或處理器1010與存儲器裝置 1020兩者可位于同一集成電路上。處理器1010可為微處理器或某一其它類型的控制電 路，例如專用集成電路(ASIC)。存儲器裝置1020包括存儲器單元陣列1030，舉例來說，所述存儲器單元可為具 有PCRAM架構(gòu)的電阻可變存儲器單元。圖10的實施例包括地址電路1040以鎖存經(jīng)由 I/O電路1060而經(jīng)過I/O連接1062所提供的地址信號。地址信號由行解碼器1044及列 解碼器1046來接收及解碼以存取存儲器陣列1030。所屬領(lǐng)域的技術(shù)人員將了解，地址輸 入連接的數(shù)目視存儲器陣列1030的密度及架構(gòu)而定，且地址的數(shù)目隨存儲器單元的增加 的數(shù)目與存儲器塊及陣列的增加的數(shù)目兩者而增加。根據(jù)本文中所描述的實施例，存儲器陣列1030可包括多級存儲器單元，所述多 級存儲器單元具有不同數(shù)目的編程電平、感測參考等。讀取/鎖存電路1050可從存儲器 陣列1030讀取并鎖存一頁或一行數(shù)據(jù)。包括I/O電路1060以用于經(jīng)由I/O連接1062而 與處理器1010進行雙向數(shù)據(jù)通信。包括寫入電路1055以將數(shù)據(jù)寫入到存儲器陣列1030?？刂齐娐?070解碼由來自處理器1010的控制連接1072所提供的信號。這些信 號可包括用以控制存儲器陣列1030上的操作(包括數(shù)據(jù)感測、數(shù)據(jù)寫入及數(shù)據(jù)擦除操作) 的碼片信號、寫入啟用信號及地址鎖存信號。在一些實施例中，控制電路1070負責執(zhí)行 來自處理器1010的指令以執(zhí)行根據(jù)本發(fā)明的實施例的操作。控制電路1070可為狀態(tài)機 (例如，圖6中的狀態(tài)機601)、定序器或某一其它類型的控制器。所屬領(lǐng)域的技術(shù)人員將 了解，可提供額外電路及控制信號，且已減少了圖10的存儲器裝置細節(jié)以便易于說明。圖11說明一存儲器模塊的功能性框圖，所述存儲器模塊具有根據(jù)本發(fā)明的一個 或一個以上實施例的至少一個存儲器裝置。將存儲器模塊1100說明為存儲卡，但關(guān)于存 儲器模塊1100所論述的概念適用于其它類型的可裝卸式或便攜式存儲器(例如，USB接 口驅(qū)動器)且其既定在如本文中所使用的“存儲器模塊”的范圍內(nèi)。另外，盡管在圖11 中描繪了一個實例形狀因數(shù)，但這些概念也適用于其它形狀因數(shù)。在一些實施例中，存儲器模塊1100將包括外殼1105 (如所描繪)以封閉一個或 一個以上存儲器裝置1110，但此外殼對于所有裝置或裝置應用來說并不重要。至少一個 存儲器裝置1110包括可根據(jù)本文中所描述的實施例來感測的多級存儲器單元的陣列。在 存在的情況下，外殼1105包括一個或一個以上觸點1115以用于與主機裝置通信。主機 裝置的實例包括數(shù)碼相機、數(shù)字記錄及重放裝置、PDA、個人計算機、存儲卡讀取器、 接口集線器及其類似物。對于一些實施例來說，觸點1115呈標準化接口的形式。舉例 來說，在USB接口驅(qū)動器的情況下，觸點1115可呈USB A型陽連接器的形式。大體來 說，觸點1115提供一用于在存儲器模塊1100與具有用于觸點1115的兼容接受器的主機 之間傳遞控制信號、地址信號和/或數(shù)據(jù)信號的接口。存儲器模塊1100可視情況包括額外電路1120，所述額外電路1120可為一個或 一個以上集成電路和/或離散組件。對于一些實施例來說，額外電路1120可包括控制電 路(例如，存儲器控制器)以用于控制橫跨多個存儲器裝置1110的存取和/或用于提供外部主機與存儲器裝置1110之間的轉(zhuǎn)譯層。舉例來說，在觸點1115的數(shù)目與到所述一 個或一個以上存儲器裝置1110的1110連接數(shù)目之間可能不存在一對一對應性。因此， 存儲器控制器可選擇性地耦合存儲器裝置1110的I/O連接(圖11中未展示)以在適當?shù)?時間在適當?shù)腎/O連接處接收適當?shù)男盘柣蛟谶m當?shù)臅r間在適當?shù)挠|點1115處提供適當 的信號。類似地，主機與存儲器模塊1100之間的通信協(xié)議可不同于用于存取存儲器裝置 1110所需的通信協(xié)議。存儲器控制器可接著將從主機接收的命令序列轉(zhuǎn)譯為適當?shù)拿?序列以實現(xiàn)對存儲器裝置1110的所要存取。除命令序列之外，此轉(zhuǎn)譯還可進一步包括信 號電壓電平的改變。額外電路1120可進一步包括與存儲器裝置1110的控制無關(guān)的功能性(例如，如 可由ASIC執(zhí)行的邏輯功能)。又，額外電路1120可包括用以限制對存儲器模塊1100的 讀取或?qū)懭氪嫒?例如，密碼保護、生物統(tǒng)計學或其類似者)的電路。額外電路1120可 包括用以指示存儲器模塊1100的狀態(tài)的電路。舉例來說，額外電路1120可包括用以確定 功率是否正供應到存儲器模塊1100且存儲器模塊1100當前是否正被存取及用以顯示其狀 態(tài)的一指示(例如，在經(jīng)通電時的穩(wěn)定光(solidlight)及在經(jīng)存取時的閃光)的功能性。 額外電路1120可進一步包括無源裝置，例如用以幫助調(diào)節(jié)存儲器模塊1100內(nèi)的功率要求 的去耦電容器。結(jié)論本發(fā)明包括用于使用狀態(tài)機來感測存儲器單元的方法、裝置、模塊及系統(tǒng)。一 個方法實施例包括根據(jù)狀態(tài)機的第一輸出而產(chǎn)生第一感測參考。所述方法包括以第一感 測參考將存儲器單元可編程到的可能的編程電平的范圍分成兩部分。所述方法還包括根 據(jù)狀態(tài)機的第二輸出而產(chǎn)生第二感測參考。所述方法進一步包括以第二產(chǎn)生的感測參考 來確定存儲器單元的編程電平。盡管本文中已說明及描述了特定實施例，但一般所屬領(lǐng)域的技術(shù)人員將了解， 可用經(jīng)計算以實現(xiàn)相同結(jié)果的布置來替代所展示的特定實施例。本發(fā)明既定涵蓋本發(fā)明 的一個或一個以上實施例的調(diào)適或變化。應理解，已以說明性方式而非限制性方式進行 了以上描述。在審閱以上描述后，以上實施例與本文中未特定描述的其它實施例的組合 即為所屬領(lǐng)域的技術(shù)人員將顯而易見。本發(fā)明的所述一個或一個以上實施例的范圍包括 使用以上結(jié)構(gòu)及方法的其它應用。因此，應參考所附權(quán)利要求連同此些權(quán)利要求擁有的 完整范圍的等效物來確定本發(fā)明的一個或一個以上實施例的范圍。在上述實施方式中，出于使本發(fā)明流暢的目的而將一些特征在一起分組于單一 實施例中。此揭示方法不應被解釋為反映本發(fā)明的所揭示實施例必須使用比每一權(quán)利要 求中所明確敘述的特征多的特征的意圖。相反，如所附權(quán)利要求書所反映，發(fā)明性標的 物存在于單一所揭示實施例的少于所有特征中。因此，所附權(quán)利要求書借此并入于實施 方式中，其中每一權(quán)利要求堅持其自身為一單獨實施例。
權(quán)利要求
1.一種用于感測存儲器單元的方法，其包含 根據(jù)狀態(tài)機的第一輸出而產(chǎn)生第一感測參考；以所述第一感測參考將存儲器單元可編程到的可能的編程電平的范圍分成兩部分； 根據(jù)所述狀態(tài)機的第二輸出而產(chǎn)生第二感測參考；以及. 以所述第二產(chǎn)生的感測參考來確定所述存儲器單元的編程電平。
2.根據(jù)權(quán)利要求1所述的方法，其中將可能的編程電平的所述范圍分成兩部分包括確 定對應于所述存儲器單元的所述編程電平的第一位。
3.根據(jù)權(quán)利要求1到2中任一權(quán)利要求所述的方法，其中所述方法包括基于以所述第 一感測參考將可能的編程電平的所述范圍分成兩部分的結(jié)果來產(chǎn)生所述第二感測參考。
4.根據(jù)權(quán)利要求1到3中任一權(quán)利要求所述的方法，其中將可能的編程電平的所述范圍分成兩部分包括分成所述范圍的第一子集及第二子集 兩部分；且產(chǎn)生所述第二感測參考包括產(chǎn)生與所述范圍的所述第一子集及所述第二子集中的一 者相關(guān)聯(lián)的感測參考。
5.根據(jù)權(quán)利要求1到4中任一權(quán)利要求所述的方法，其中確定所述編程電平包括將靜 態(tài)參考與至少所述第一感測參考及所述第二感測參考相比較。
6.根據(jù)權(quán)利要求5所述的方法，其中將所述靜態(tài)參考與所述第一感測參考相比較包括 確定所述存儲器單元的所述編程電平在可能的編程電平的所述范圍的子集內(nèi)。
7.一種用于感測存儲器單元的方法，其包含根據(jù)狀態(tài)機的一個或一個以上輸出而將供應信號分割為兩個或兩個以上感測信號； 橫跨非易失性多級存儲器單元(MLC)來施加所述兩個或兩個以上感測信號中的每一 者以從所述MLC產(chǎn)生兩個或兩個以上輸出信號；將來自所述MLC的所述兩個或兩個以上輸出信號中的每一者與參考信號相比較；以及根據(jù)將來自所述MLC的所述兩個或兩個以上輸出信號中的至少一者與所述參考信號 相比較的結(jié)果來調(diào)整所述狀態(tài)機的所述一個或一個以上輸出。
8.根據(jù)權(quán)利要求7所述的方法，其中將所述兩個或兩個以上輸出信號中的每一者與所 述參考信號相比較包括確定所述MLC的編程狀態(tài)。
9.根據(jù)權(quán)利要求8所述的方法，其中確定所述MLC的所述編程狀態(tài)包括在少于3納 秒中確定所述編程狀態(tài)。
10.根據(jù)權(quán)利要求7到9中任一權(quán)利要求所述的方法，其中分割所述供應信號包括根 據(jù)所述狀態(tài)機的所述一個或一個以上輸出而通過使若干串聯(lián)連接的電阻器中的至少一者 短路來分割供應電壓。
11.根據(jù)權(quán)利要求10所述的方法，其中所述方法包括根據(jù)與所述若干電阻器相關(guān)聯(lián)的 組合電阻及與調(diào)整所述狀態(tài)機的所述一個或一個以上輸出相關(guān)聯(lián)的邏輯切換來調(diào)整感測 時序。
12.根據(jù)權(quán)利要求10到11中任一權(quán)利要求所述的方法，其中分割所述供應信號包括將所述供應信號分割為第一感測信號；以及根據(jù)將來自所述MLC的所述兩個或兩個以上輸出信號中的第一者與所述參考信號相 比較的結(jié)果而將所述供應信號分割為第二感測信號。
13.根據(jù)權(quán)利要求7到12中任一權(quán)利要求所述的方法，其中將來自所述MLC的所述 兩個或兩個以上輸出信號中的每一者與所述參考信號相比較包括將來自所述MLC的兩個 或兩個以上輸出電壓中的每一者與參考電壓相比較。
14.根據(jù)權(quán)利要求7到12中任權(quán)利要求所述的方法，其中將來自所述MLC的所述兩 個或兩個以上輸出信號中的每一者與所述參考信號相比較包括將來自所述MLC的兩個或 兩個以上輸出電流中的每一者與參考電流相比較。
15.一種用于感測存儲器單元的方法，其包含 將一組輸入施加到狀態(tài)機；根據(jù)所述組輸入來調(diào)整分壓器的第一電阻率組件；將電阻可變多級存儲器單元(MLC)選擇作為所述分壓器的第二電阻率組件； 將供應電壓施加到所述第一電阻率組件； 將參考電壓與所述分壓器的第一輸出相比較；根據(jù)將所述參考電壓與所述分壓器的所述第一輸出相比較的結(jié)果來邏輯上調(diào)整對所 述狀態(tài)機的所述組輸入；根據(jù)所調(diào)整的對所述狀態(tài)機的所述組輸入來調(diào)整所述第一電阻率組件；以及 將所述參考電壓與所述分壓器的第二輸出相比較。
16.—種存儲器裝置，其包含非易失性多級存儲器單元(MLC)的陣列；以及 耦合到所述陣列的感測電路，其包括 靜態(tài)感測參考；以及 狀態(tài)機，其具有一組可變輸入； 其中所述感測電路經(jīng)配置以根據(jù)對所述狀態(tài)機的第一組輸入而產(chǎn)生第一動態(tài)感測參考；根據(jù)所述第一動態(tài)感測參考與所述靜態(tài)感測參考的比較而將所述組可變輸入從第一 組調(diào)整到第二組；根據(jù)所述第二組輸入而產(chǎn)生第二動態(tài)感測參考；以及 感測所選存儲器單元的編程狀態(tài)。
17.根據(jù)權(quán)利要求16所述的存儲器裝置，其中所述第一動態(tài)感測參考及所述第二動態(tài)感測參考是通過將電壓供應到若干串聯(lián)布置 的電阻器而產(chǎn)生的；且如果有的話，則所述組可變輸入控制所述若干電阻器中的哪些被短路。
18.根據(jù)權(quán)利要求17所述的存儲器裝置，其中 所述若干串聯(lián)布置的電阻器為分壓器的第一電阻式組件； 所述所選存儲器單元為所述分壓器的第二電阻式組件；且所述第一動態(tài)感測參考及所述第二動態(tài)感測參考為所述分壓器的輸出。
19.根據(jù)權(quán)利要求16到18中任一權(quán)利要求所述的存儲器裝置，其中所述所選存儲器 單元為選自包括以下各項的群組的電阻可變存儲器單元相變隨機存取存儲器(PCRAM)單元；以及 電阻式隨機存取存儲器(RRAM)單元。
20.根據(jù)權(quán)利要求16到18中任一權(quán)利要求所述的存儲器裝置，其中所述第一動態(tài)感測參考與所述靜態(tài)感測參考的所述比較指示對應于所述所選存儲器 單元的所述編程狀態(tài)的若干位中的至少一個位；且所述至少一個位存儲于與所述狀態(tài)機相關(guān)聯(lián)的寄存器中。
21.根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述第二動態(tài)感測參考與所述靜態(tài)感測 參考的比較指示對應于所述所選存儲器單元的所述編程狀態(tài)的所述若干位中的至少另一 位。
22.—種存儲器裝置，其包含電阻可變多級存儲器單元(MLC)的陣列； 耦合到所述陣列的感測電路，其包括供應電壓，其連接到若干電阻器并選擇性地連接到特定MLC;以及 狀態(tài)機，其具有使所述若干電阻器中的某些電阻器短路的輸出；來自比較機構(gòu)的輸入，所述比較機構(gòu)經(jīng)由所述若干電阻器連接到靜態(tài)參考電壓及所 述供應電壓；以及根據(jù)來自所述比較機構(gòu)的所述輸入來確定所述特定MLC的編程狀態(tài)的邏輯。
23.根據(jù)權(quán)利要求22所述的存儲器裝置，其中所述狀態(tài)機包括若干寄存器及來自若干時鐘的輸入以調(diào)整感測操作的時序；且 所述感測操作的時序是根據(jù)與所述狀態(tài)機相關(guān)聯(lián)的若干邏輯門來調(diào)整的，所述邏輯 門根據(jù)所改變的輸入而切換。
24.根據(jù)權(quán)利要求22到23中任一權(quán)利要求所述的存儲器裝置，其中所述狀態(tài)機的若 干控制功能經(jīng)界定為Va = inv (Rst) ； Vb = Rst+X ；以及 X = Va* (inv (Dn) +Vb)；其中Va及Vb是所述狀態(tài)機的使所述若干電阻器中的某些電阻器短路的輸出，inv是 倒數(shù)，Rst是復位信號，且Dn是狀態(tài)。
25.根據(jù)權(quán)利要求22到24中任一權(quán)利要求所述的存儲器裝置，其中所述比較機構(gòu)是 電壓控制型電壓源，其充當比較器且相對于所述供應電壓具有高增益。
26.根據(jù)權(quán)利要求22到25中任一權(quán)利要求所述的存儲器裝置，其中所述狀態(tài)機的輸 出使所述若干電阻器中的某些電阻器短路以產(chǎn)生若干感測參考電壓。
27.根據(jù)權(quán)利要求26所述的存儲器裝置，其中所述比較機構(gòu)接收來自所述靜態(tài)參考電壓的輸入及至少一個感測參考電壓；且 邏輯根據(jù)來自所述比較機構(gòu)的輸入來確定所述特定MLC的所述編程狀態(tài)，來自所述 比較機構(gòu)的所述輸入指示將所述靜態(tài)參考電壓與所述至少一個感測參考電壓相比較的結(jié)果。
全文摘要
本發(fā)明包括用于使用狀態(tài)機來感測存儲器單元的方法、裝置、模塊及系統(tǒng)。一個方法實施例包括根據(jù)狀態(tài)機的第一輸出而產(chǎn)生第一感測參考。所述方法包括以所述第一感測參考將存儲器單元可編程到的可能的編程電平的范圍分成兩部分。所述方法還包括根據(jù)所述狀態(tài)機的第二輸出而產(chǎn)生第二感測參考。所述方法進一步包括以所述第二產(chǎn)生的感測參考來確定所述存儲器單元的編程電平。
文檔編號G11C16/26GK102017007SQ200980116375
公開日2011年4月13日 申請日期2009年3月20日 優(yōu)先權(quán)日2008年4月8日
發(fā)明者劉峻, 馬炎濤 申請人:美光科技公司