專利名稱：：用于非易失性存儲器的短脈沖復(fù)位的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及用于數(shù)據(jù)存儲的技術(shù)。
背景技術(shù)：
：各種材料示出可逆電阻切換行為。這些材料包括硫化物、碳聚合物、鈣鈦礦以及特定的金屬氧化物和氮化物。具體地，有僅包括一種金屬并呈現(xiàn)可靠的電阻切換行為的金屬氧化物和氮化物。該組包括例如NiO,Nb2O5,TiO2,HfO2,A1203、MgOx、CrO2,W、BN和AlN,如由Pagnia和Sotnick在Phys.Stat.Sol.(A)108，11-65(1988)的“BistableSwitchinginElectroformedMetal-Insulator-MetalDevice”中所描述的。這些材料的一種的層可以在初始狀態(tài)例如相對低的電阻狀態(tài)下被形成。在施加足夠的電壓時，該材料切換至穩(wěn)定的高電阻狀態(tài)。該電阻切換是可逆的，使得隨后施加合適的電流或者電壓可以用于將該電阻切換材料恢復(fù)至穩(wěn)定的低電阻狀態(tài)。該轉(zhuǎn)換可以重復(fù)多次。對于一些材料，初始狀態(tài)是高電阻，而不是低電阻。這些可逆電阻切換材料用在非易失性存儲器陣列中是有利的。例如，一種電阻狀態(tài)可以對應(yīng)于數(shù)據(jù)“0”，而另一種電阻狀態(tài)對應(yīng)于數(shù)據(jù)“1”。這些材料中的一些具有多于兩種的穩(wěn)定的電阻狀態(tài)。已知由可逆電阻切換元件形成的非易失性存儲器。例如，通過引用完全并入本文的于2005年5月9日遞交的標(biāo)題為“REWRITEABLEMEMORYCELLCOMPRISINGADIODEANDARESISTANCE-SWITCHINGMATERIAL”的美國專利申請公布2006/0250836描述了一種可再寫的非易失性存儲器單元，該存儲器單元包括與可逆電阻切換材料(例如金屬氧化物或者金屬氮化物)串聯(lián)耦合的二極管。然而，操作采用可逆電阻切換材料的存儲器裝置是困難的。
發(fā)明內(nèi)容描述了一種存儲系統(tǒng)，該存儲系統(tǒng)使用可逆電阻切換元件。公開了各種用于控制設(shè)置和復(fù)位可逆電阻切換元件的電阻的電路和方法。一個實施方式包括基底、在基底上的控制電路、包括多個具有可逆電阻切換元件的存儲器單元的三維存儲器陣列(在基底之上)以及用于設(shè)置和復(fù)位電阻切換元件的電路。用于復(fù)位電阻切換元件的電路給存儲器單元提供脈沖，該脈沖的幅度大小足以設(shè)置和復(fù)位存儲器單元，且長度足以可能復(fù)位存儲器單元但不足以設(shè)置存儲器單元。一個實施方式包括通過在第一時間段(例如脈沖的持續(xù)時間)內(nèi)施加設(shè)計電壓而將非易失性存儲元件從第一預(yù)定電阻狀態(tài)設(shè)計成第二預(yù)定電阻狀態(tài)。所述非易失性存儲元件響應(yīng)于第一電壓幅度而從第一預(yù)定電阻狀態(tài)改變成第二預(yù)定電阻狀態(tài)。所述非易失性存儲元件響應(yīng)于第二電壓幅度而從第二預(yù)定電阻狀態(tài)改變成第一預(yù)定電阻狀態(tài)。設(shè)計電壓至少與第二電壓幅度一樣大。第一時間段短于響應(yīng)于設(shè)計電壓而將非易失性存儲元件改變成第一預(yù)定電阻狀態(tài)所需的時間。非易失性存儲系統(tǒng)的一個實施方式包括非易失性存儲元件；電壓提供電路，該電壓提供電路選擇性地提供設(shè)計電壓；以及選擇電路，該選擇電路在第一時間段內(nèi)選擇性地將非易失性存儲元件連接到電壓提供電路。非易失性存儲元件響應(yīng)于第一電壓幅度而從第一預(yù)定電阻狀態(tài)改變成第二預(yù)定電阻狀態(tài)。非易失性存儲元件響應(yīng)于第二電壓幅度而從第二預(yù)定電阻狀態(tài)改變成第一預(yù)定電阻狀態(tài)。設(shè)計電壓至少與第二電壓幅度一樣大。第一時間段短于響應(yīng)于設(shè)計電壓而將非易失性存儲元件改變成第一預(yù)定電阻狀態(tài)所需的時間。非易失性存儲系統(tǒng)的一個實施方式包括非易失性存儲元件和與非易失性存儲元件連通的電路。所述電路通過在第一時間段內(nèi)施加設(shè)計電壓而將非易失性存儲元件從第一預(yù)定電阻狀態(tài)設(shè)計成第二預(yù)定電阻狀態(tài)。非易失性存儲元件響應(yīng)于第一電壓幅度而從第一預(yù)定電阻狀態(tài)改變成第二預(yù)定電阻狀態(tài)。非易失性存儲元件響應(yīng)于第二電壓幅度而從第二預(yù)定電阻狀態(tài)改變成第一預(yù)定電阻狀態(tài)。設(shè)計電壓至少與第二電壓幅度一樣大。第一時間段短于響應(yīng)于設(shè)計電壓而將非易失性存儲元件改變成第一預(yù)定電阻狀態(tài)所需的時間。在一些實施中，第二電壓幅度大于或者等于第一電壓幅度。在其他實施中，第一電壓幅度大于或者等于第二電壓幅度。圖1為具有可逆電阻切換元件的存儲器單元的一個實施方式的簡化立體圖；圖2為由多個圖1所示的存儲器單元形成的第一存儲器級的一部分的簡化立體圖；圖3為三維存儲器陣列的一部分的簡化立體圖；圖4為三維存儲器陣列的一部分的簡化立體圖；圖5為具有可逆電阻切換元件的存儲器單元的另一個實施方式的簡化立體圖；圖6為存儲器系統(tǒng)的一個實施方式的框圖；圖7為示出可逆電阻切換元件的I-V特性的曲線圖；圖7A示出可以讀取存儲器單元的狀態(tài)的電路；圖8為示出對數(shù)標(biāo)尺下的二極管的I-V特性的曲線圖；圖9為示出可逆電阻切換元件和二極管的I-V特性的曲線圖；圖10為可以設(shè)置(SET)存儲器單元的電路的示意圖；圖11為描述用于操作圖10所示的電路的過程的一個實施方式的流程圖；圖12為可以設(shè)置(SET)存儲器單元的電路的示意圖；圖13為可以設(shè)置(SET)存儲器單元的電路的示意圖；圖14為描述用于操作圖13所示的電路的過程的一個實施方式的流程圖；圖15為描述用于重復(fù)施加設(shè)置(SET)電壓以設(shè)置(SET)存儲器單元的過程的一個實施方式的流程圖；圖16為可以設(shè)置(SET)存儲器單元的電路的示意圖；圖17為描述用于操作圖16所示的電路的過程的一個實施方式的時序圖；圖18為可以設(shè)置(SET)存儲器單元的電路的示意圖18A為描述用于操作圖18所示的電路的過程的一個實施方式的流程圖；圖19為可以復(fù)位(RESET)存儲器單元的電路的示意圖；圖20為描述用于操作圖19所示的電路的過程的一個實施方式的流程圖；圖21為可以復(fù)位(RESET)存儲器單元的電路的示意圖；圖21A為描述用于操作圖21所示的電路的過程的一個實施方式的流程圖；圖22示出為了設(shè)置(SET)可逆電阻切換元件而施加到可逆電阻切換元件的電壓脈沖；圖22k為可以設(shè)置(SET)存儲器單元的電路的示意圖；圖23為可以檢測設(shè)置(SET)操作和復(fù)位(RESET)操作的電路的示意圖；圖24A和圖24B為描述用于操作圖23所示的電路的過程的實施方式的流程圖。具體實施例方式提供了一種存儲器系統(tǒng)，該存儲器系統(tǒng)包括具有可逆電阻率切換元件的存儲器單元。公開了用于控制設(shè)置和復(fù)位可逆電阻切換元件的電阻的各種電路和方法。存儲器單元和系統(tǒng)圖1為存儲器單元200的一個實施方式的簡化立體圖，該存儲器單元200包括在第一導(dǎo)體206與第二導(dǎo)體208之間與轉(zhuǎn)向元件204串聯(lián)耦合的可逆電阻切換元件202。可逆電阻切換元件202包括可逆電阻率切換材料230，該可逆電阻率切換材料230具有可在兩個或者更多個狀態(tài)之間可逆地切換的電阻率。例如，可逆電阻率切換材料在出廠時可以處于初始高電阻率狀態(tài)，而在施加第一電壓和/或電流時可切換至低電阻率狀態(tài)。施加第二電壓和/或電流可將可逆電阻率切換材料恢復(fù)至高電阻率狀態(tài)。可替選地，可逆電阻切換元件在出廠時可以處于初始低電阻狀態(tài)，而在施加合適的電壓和/或電流時可以可逆地切換至高電阻狀態(tài)。當(dāng)用在存儲器單元中時，一種電阻狀態(tài)可以表示二進(jìn)制的“0”，而另一種電阻狀態(tài)可以表示二進(jìn)制的“1”。然而，可使用多于兩種的數(shù)據(jù)/電阻狀態(tài)。例如在之前并入的美國專利申請公布2006/0250836中描述了數(shù)種可逆電阻率切換材料和采用可逆電阻切換材料的存儲器單元的操作。在一個實施方式中，將電阻從高電阻率狀態(tài)切換至低電阻率狀態(tài)的過程被稱為設(shè)置(SETTING)可逆電阻切換元件202。將電阻從低電阻率狀態(tài)切換至高電阻率狀態(tài)的過程被稱為復(fù)位(RESETTING)可逆電阻切換元件202。高電阻率狀態(tài)與二進(jìn)制數(shù)據(jù)“0”關(guān)聯(lián)，而低電阻率狀態(tài)與二進(jìn)制數(shù)據(jù)“1”關(guān)聯(lián)。在其他實施方式中，設(shè)置和復(fù)位和/或數(shù)據(jù)編碼可以顛倒。在一些實施方式中，可逆電阻切換材料230可以由金屬氧化物形成?？梢允褂酶鞣N不同的金屬氧化物。在一個示例中，使用氧化鎳。在至少一個實施方式中，通過使用選擇性沉積工藝，可在不刻蝕氧化鎳層的情況下將氧化鎳層用在可逆電阻切換材料中。例如，可以通過采用例如電鍍、化學(xué)鍍等沉積工藝以僅在形成于基底上的導(dǎo)電表面上選擇性地沉積含鎳層來形成可逆電阻切換元件。通過該方式，僅圖案化和/或蝕刻基底上的導(dǎo)電表面(在沉積含鎳層之前)，而不圖案化和/或蝕刻含鎳層。在至少一個實施方式中，可逆電阻切換材料230包括通過選擇性地沉積鎳且然后氧化該鎳層而形成的氧化鎳層的至少一部分。例如，可以使用化學(xué)鍍、電鍍或類似的選擇性工藝來選擇性地沉積Ni、NixPy或另一類似形式的鎳，然后進(jìn)行氧化以形成氧化鎳(例如，使用快速熱氧化或另一氧化工藝)。在其他實施方式中，可以選擇性地沉積氧化鎳本身。例如，可以使用選擇性沉積工藝在轉(zhuǎn)向元件204上選擇性地沉積含NiO、NiOx或者NiOxPy層，然后進(jìn)行退火和/或氧化(若需要)。根據(jù)本發(fā)明，可以選擇性地沉積其他材料，然后若需要則進(jìn)行退火和/或氧化，以形成用于在存儲器單元中使用的可逆電阻率切換材料。例如，可以例如通過電鍍來選擇性地沉積Nb、Ta、V、Al、Ti、Co、鈷-鎳合金等層，并進(jìn)行氧化，以形成可逆電阻率切換材料。更多關(guān)于制造使用可逆電阻切換材料的存儲器單元的信息可以在2007年6月29H31^"MemoryCellThatEmploysASelectivelyDepositedReversibleResistanceSwitchingElementandMethodsofFormingTheSame”的美國專禾丨J申請11/772，084中找到，該文獻(xiàn)通過引用完全并入本文?？赡骐娮枨袚Q元件202包括電極232和234。電極232位于金屬氧化物可逆電阻率切換材料230與導(dǎo)體208之間。在一個實施方式中，電極232由鉬制成。電極234位于金屬氧化物可逆電阻率切換材料230與二極管204之間。在一個實施方式中，電極234由氮化鈦制成，且用作勢壘層。轉(zhuǎn)向元件204可以是二極管，或者通過選擇性地限制可逆電阻切換元件202兩端的電壓和/或流過可逆電阻切換元件202的電流而顯示非歐姆導(dǎo)電性的其他合適的轉(zhuǎn)向元件。通過該方式，存儲器單元200可以用作二維或三維存儲器陣列的一部分，且數(shù)據(jù)可以被寫入存儲器單元200和/或可以從存儲器單元200中讀取數(shù)據(jù)，而不影響陣列中其他存儲器單元的狀態(tài)。二極管204可以包括任何合適的二極管，例如豎直多晶p-n二極管或者p-i-n二極管，不管是二極管的η區(qū)域在ρ區(qū)域之上的向上指向，還是二極管的ρ區(qū)域在η區(qū)域之上的向下指向。在一些實施方式中，二極管204可以由多晶半導(dǎo)體材料形成，例如多晶硅、多晶硅-鍺合金、多晶鍺(polygermanium)或者任何其他合適的材料。例如，二極管204可包括重?fù)诫sη+多晶硅區(qū)域Μ2，在η+多晶硅區(qū)域242之上的輕摻雜或者本征(非故意摻雜)多晶硅區(qū)域?qū)?，以及在本征區(qū)域244之上的重?fù)诫sρ+多晶硅區(qū)域Μ6。在一些實施方式中，薄(例如，幾百?；蛘吒?的鍺和/或硅-鍺合金層(當(dāng)使用硅-鍺合金層時具有約10%或更多的鍺)(未示出)可形成在η+多晶硅區(qū)域242上，以防止和/或減少從η+多晶硅區(qū)域242到本征區(qū)域Μ4中的摻雜劑遷移，例如，如在2005年12月9日遞交的標(biāo)題為“DEP0SITEDSEMIC0NDUCT0RSTRUCTURETOMINIMINEN-TYPEDOPANTDIFFUSIONANDMETHODOFMAKING”的美國專利申請公開No.2006/0087005中所描述的，該文獻(xiàn)通過引用完全并入本文。能夠理解，η+區(qū)域和ρ+區(qū)域的位置可以顛倒。當(dāng)二極管204由沉積的硅(例如，無定形的或多晶的)制造時，硅化物層可以形成在二極管上，以在制造時將沉積的硅置于低電阻率狀態(tài)。這樣的低電阻率狀態(tài)允許更容易對存儲器單元編程，因為不需要大電壓來將沉積的硅切換到低電阻率狀態(tài)。如名禾爾為“MemoryCellComprisingaSemiconductorJunctionDiodeCrystallizedAdjacenttoaSilicide”的美國專利No.7，176，064(該文獻(xiàn)通過引用完全并入本文)中所描述的，硅化物形成材料例如鈦和/或鈷在退火期間與沉積的硅反應(yīng)，以形成硅化物層。硅化鈦和硅化鈷的點(diǎn)陣間隔接近于硅的點(diǎn)陣間隔，看來這樣的硅化物層可以在沉積的硅結(jié)晶時用作鄰近的沉積的硅的“結(jié)晶化樣板”或者“種子”(例如，硅化物層在退火期間增強(qiáng)硅二極管的結(jié)晶結(jié)構(gòu))。由此提供更低電阻率的硅。對于硅-鍺合金二極管和/或鍺二極管可以獲得類似的結(jié)果。導(dǎo)體206和208包括任何合適的導(dǎo)電材料，例如鎢、任何合適的金屬、重?fù)诫s半導(dǎo)體材料、導(dǎo)電的硅化物、導(dǎo)電的硅化物-鍺化物、導(dǎo)電的鍺化物等。在圖1所示的實施方式中，導(dǎo)體206和208是軌道形狀的，且在不同的方向上延伸(例如，大體上相互垂直)?？梢允褂闷渌麑?dǎo)體形狀和/或配置。在一些實施方式中，可以與導(dǎo)體206和208—起使用勢壘層、粘合層、抗反射涂層和/或類似的層(未示出)，以改善裝置性能和/或有助于裝置制造。盡管在圖1中示出可逆電阻切換元件202位于轉(zhuǎn)向元件204之上，但是能夠理解，在可替選的實施方式中，可逆電阻切換元件202可以位于轉(zhuǎn)向元件204之下。圖2為由多個圖1所示的存儲器單元200形成的第一存儲器級214的一部分的簡化立體圖。為了簡化，未分別示出可逆電阻切換元件202、二極管204和勢壘層213。存儲器陣列214為“交叉點(diǎn)”陣列，包括多個位線(第二導(dǎo)體208)和字線(第一導(dǎo)體206)，多個存儲器單元耦合到所述位線和字線(如圖所示)?？梢允褂闷渌鎯ζ麝嚵信渲?，如存儲器的多個級那樣。圖3為單片式三維陣列216的一部分的簡化立體圖，該單片式三維陣列216包括位于第二存儲器級220之下的第一存儲器級218。在圖3所示的實施方式中，存儲器級218和220分別包括在交叉點(diǎn)陣列中的多個存儲器單元200。能夠理解，在第一存儲器級218與第二存儲器級220之間可以存在額外的層(例如，中間級電介質(zhì))，但為了簡化而未在圖3中示出?？梢允褂闷渌鎯ζ麝嚵信渲?，如存儲器的額外級那樣。在圖3所示的實施方式中，所有二極管可以“指向”同一方向，例如取決于采用P摻雜區(qū)域在二極管的底部還是頂部的p-i-n二極管而向上或者向下，從而簡化二極管制造。在一些實施方式中，存儲器級可以如名稱為“High-DensityThree-DimensionalMemoryCell”的美國專利No.6，952，030中所描述的那樣形成，該文獻(xiàn)通過引用完全并入本文。例如，如圖4所示，第一存儲器級的上導(dǎo)體可以用作第二存儲器級的下導(dǎo)體，其中，第二存儲器級位于第一存儲器級之上。在這樣的實施方式中，在鄰近的存儲器級上的二極管優(yōu)選指向相反的方向，如在2007年3月27日遞交的標(biāo)題為“LargeArrayOfUpwardPointingP-I-NDiodesHavingLargeAndUniformCurrent，，的串請序列號為11/692，151的美國專利申請中所描述的那樣，該文獻(xiàn)通過引用完全并入本文。例如，第一存儲器級218的二極管可以是向上指向的二極管，如箭頭A1所示(例如，ρ區(qū)域在二極管的底部)，而第二存儲器級220的二極管可以是向下指向的二極管，如箭頭A2所示(例如，η區(qū)域在二極管的底部)，或者反之亦然。單片式三維存儲器陣列是在不具有中介基底的單一基底(例如，晶片)上形成多個存儲器級的存儲器陣列。形成一個存儲器級的層直接沉積或者生長在存在的級的層上。相反地，通過在分開的基底上形成存儲器級并將存儲器級相互堆疊地粘結(jié)而構(gòu)造堆棧式存儲器，如在Leedy的名稱為“ThreeDimensionalStructureMemory”的美國專利No.5，915，167中那樣。基底可以在粘結(jié)之前被薄化或者從存儲器級移除，但是由于存儲器級初始形成在分開的基底上，所以這樣的存儲器不是真正的單片式三維存儲器陣列。圖5示出存儲器單元250，該存儲器單元250是圖1所示的存儲器單元200的變型。存儲器單元250不同于圖1所示的存儲器單元200，因為交換了電極232和234的位置。即，鉬電極232位于金屬氧化物可逆電阻率切換材料230與二極管204之間，而氮化鈦電極234位于金屬氧化物可逆電阻率切換材料230與導(dǎo)體208之間。該存儲器單元250還不同于圖1所示的存儲器單元200，因為顛倒了η+區(qū)域242和ρ+區(qū)域246的位置。重?fù)诫sη+多晶硅區(qū)域242在本征區(qū)域244之上，而重?fù)诫sρ+多晶硅區(qū)域246在本征區(qū)域244之下。該布置有利于在二極管204反向偏壓時設(shè)置可逆電阻切換元件，如在下文中更詳細(xì)解釋的。圖1至圖5示出根據(jù)所公開的布置的圓柱形形狀的存儲器單元和軌道形狀的導(dǎo)體。然而，在此描述的技術(shù)不限于用于存儲器單元的任何一個具體結(jié)構(gòu)。其他結(jié)構(gòu)也可以用于形成包括可逆電阻率切換材料的存儲器單元。例如，以下專利提供可以用于使用可逆電阻率切換材料的存儲器單元的結(jié)構(gòu)的示例美國專利6，952，043；美國專利6，951，780；美國專利6，034,882；美國專利6，420，215；美國專利6，525，953；以及美國專利7，081，377。圖6為示出可以實施在此描述的技術(shù)的存儲器系統(tǒng)300的一個示例的框圖。存儲器系統(tǒng)300包括存儲器陣列302，該存儲器陣列302可以是如上所述的二維或三維存儲器單元陣列。在一個實施方式中，存儲器陣列302是單片式三維存儲器陣列。存儲器陣列302的陣列界線包括組織成行的字線的各種層，以及組織成列的位線的各種層。然而，也可以實現(xiàn)其他定向。存儲器系統(tǒng)300包括行控制電路320，其輸出308連接到存儲器陣列302的各字線。行控制電路320接收來自系統(tǒng)控制邏輯電路330的一組M行地址信號和一種或者更多種控制信號，且通常可包括用于讀取操作和編程(例如，設(shè)置和復(fù)位)操作的諸如行譯碼器322、陣列終端驅(qū)動器324以及塊選擇電路3的電路。存儲器系統(tǒng)300還包括列控制電路310，其輸入/輸出306連接到存儲器陣列302的各位線。列控制電路306接收來自系統(tǒng)控制邏輯330的一組N列地址信號和一種或者更多種控制信號，且通?？砂ㄖT如列譯碼器312、陣列終端接收器或驅(qū)動器314、塊選擇電路316、以及讀/寫電路和I/O多路復(fù)用器的電路。系統(tǒng)控制邏輯330接收來自主機(jī)的數(shù)據(jù)和命令，且提供輸出數(shù)據(jù)給主機(jī)。在其他實施方式中，系統(tǒng)控制邏輯330接收來自單獨(dú)的控制器電路的數(shù)據(jù)和命令，且提供輸出數(shù)據(jù)給該控制器電路，其中，該控制器電路與主機(jī)連通。系統(tǒng)控制邏輯330可以包括用于控制存儲器系統(tǒng)300的操作的一個或者更多個狀態(tài)機(jī)、寄存器和其他控制邏輯。在一個實施方式中，圖6所示的所有部件都被布置在單一集成電路上。例如，系統(tǒng)控制邏輯330、列控制電路310和行控制電路320形成在基底的表面上，而存儲器陣列302是形成在該基底上(且因此，在系統(tǒng)控制邏輯330、列控制電路310和行控制電路320上)的單片式三維存儲器陣列。在一些情況下，控制電路的一部分可以形成在與存儲器陣列的某部分相同的層上。并入存儲器陣列的集成電路通常將所述陣列再分成多個子陣列或者塊。塊可以進(jìn)一步聚集成隔間，所述隔間包含例如16個、32個或者不同數(shù)目的塊。如經(jīng)常使用的那樣，子陣列是具有通常不被譯碼器、驅(qū)動器、讀出放大器和輸入/輸出電路中斷的連續(xù)的字線和位線的存儲器單元的連續(xù)組。這樣做是由于種種原因。例如，由字線和位線的電阻和電容引起的向下穿越字線和位線的信號延遲(即，RC延遲)在大的陣列中可以是非常重要的?？梢酝ㄟ^將較大的陣列再分成一組較小的子陣列使得每個字線和/或每個位線的長度減小而減小這些RC延遲。作為另一個示例，與訪問一組存儲器單元關(guān)聯(lián)的功率可以決定在給定的存儲器周期中可以同時訪問的存儲器單元的數(shù)目的上限。因此，較大的存儲器陣列經(jīng)常被再分成較小的子陣列，以減少同時訪問的存儲器單元的數(shù)目。盡管如此，為了簡化描述，陣列也可以與子陣列同義地使用，以指具有通常不被譯碼器、驅(qū)動器、讀出放大器和輸入/輸出電路中斷的連續(xù)字線和位線的存儲器單元的連續(xù)組。集成電路可包括一個或者多于一個的存儲器陣列。以電流限制設(shè)置如上所述，可逆電阻切換元件202可在兩個或者更多個狀態(tài)之間可逆地切換。例如，可逆電阻率切換材料可以在出廠時處于初始的、高電阻率狀態(tài)，在施加第一電壓和/或電流時可切換至低電阻率狀態(tài)。施加第二電壓和/或電流可以使可逆電阻率切換材料恢復(fù)至高電阻率狀態(tài)。圖7為金屬氧化物可逆電阻切換元件的一個示例性實施方式的電壓對電流的曲線圖。線400表示可逆電阻切換元件處于高電阻率狀態(tài)(Rtw)時的I-V特性。線402表示可逆電阻切換元件處于低電阻率狀態(tài)(RJ時的I-V特性。為了確定可逆電阻切換元件處于哪種狀態(tài)，施加電壓并測量產(chǎn)生的電流。測得的電流較高(參見線402)表明可逆電阻切換元件處于低電阻率狀態(tài)。測得的電流較低(參見線400)表明可逆電阻切換元件處于高電阻率狀態(tài)。注意，也可以與這里公開的技術(shù)一起使用具有不同的I-V特性的可逆電阻切換元件的其他變型。圖7A示出圖示用于讀取存儲器單元的狀態(tài)的一個實施方式的電路。圖7A示出包括存儲器單元450、452、妨4和456的存儲器陣列的一部分，所有這些存儲器單元都基于圖1至圖5所示的實施方式。示出了許多位線中的兩個和許多字線中的兩個。示出了用于位線中的一個的讀取電路通過晶體管458連接到位線，該晶體管458由列譯碼器312提供的柵電壓控制，以選擇或者不選擇相應(yīng)的位線。晶體管458將位線連接到數(shù)據(jù)總線。寫入電路460(該電路是系統(tǒng)控制邏輯330的一部分)連接到數(shù)據(jù)總線。晶體管462連接到數(shù)據(jù)總線，且操作作為由箝位控制電路464(該電路是系統(tǒng)控制邏輯330的一部分)控制的箝位裝置。晶體管462還連接到比較器466和參考電流源Iref。比較器466的輸出連接到數(shù)據(jù)輸出端子(到系統(tǒng)控制邏輯330、控制器和/或主機(jī))以及到數(shù)據(jù)鎖存器468。寫入電路460也連接到數(shù)據(jù)鎖存器468。當(dāng)試圖讀取可逆電阻切換元件的狀態(tài)時，所有字線首先被偏壓在Vread(例如，大致為2伏特)，而所有位線接地。然后所選擇的字線接地。為了示例性目的，本討論假設(shè)選擇存儲器單元450用于讀取。一個或者更多個所選擇的位線通過數(shù)據(jù)總線(通過開啟晶體管458)和箝位裝置(晶體管462，該晶體管462接收2伏特+Vt)被拉到Vread。箝位裝置的柵極在Vread之上，但被控制以保持位線接近Vread。所選擇的存儲器單元通過晶體管462從Vsense節(jié)點(diǎn)拉來電流。Vsense節(jié)點(diǎn)還接收在高電阻率狀態(tài)電流與低電阻率狀態(tài)電流之間的參考電流Iref。Vsense節(jié)點(diǎn)對應(yīng)于單元電流與參考電流Iref之間的電流差而移動。比較器466通過比較Vsense電壓與Vref-read電壓而產(chǎn)生數(shù)據(jù)輸出信號。若存儲器單元電流大于Iref，則存儲器單元處于低電阻率狀態(tài)，且在Vsense的電壓低于Vref。若存儲器單元電流小于Iref，則存儲器單元處于高電阻率狀態(tài)，且在Vsense的電壓高于Vref。來自比較器466的數(shù)據(jù)輸出信號被鎖存在數(shù)據(jù)鎖存器468中。看回圖7，盡管處于高電阻率狀態(tài)(參見線400)，若施加電壓VSET和足夠的電流，可逆電阻切換元件可被設(shè)置成低電阻率狀態(tài)。線404示出施加VSET時的行為。電壓保持一定程度的恒定，而電流朝向Iset_limit增大。在某種程度上，可逆電阻切換元件可被設(shè)置，且裝置行為可基于線402。注意，第一次設(shè)置可逆電阻切換元件，需要Vf(形成電壓)來設(shè)置裝置。此后，可以使用VSET。形成電壓Vf可以大于VSET。盡管處于低電阻率狀態(tài)(參見線402)，若施加電壓VRESET和足夠的電流(Ireset)，可逆電阻切換元件可被復(fù)位成高電阻率狀態(tài)。線406示出施加VRESET時的行為。在某種程度上，可逆電阻切換元件可被復(fù)位，且裝置行為可基于線400。在一個實施方式中，Vset為大致5伏特，Vreset為大致3伏特，Iset_limit為大致5μA，Ireset電流可以高達(dá)30μA。若電流在設(shè)置操作期間太高，則可能設(shè)置可逆電阻切換元件，然后由于高電流而立即復(fù)位可逆電阻切換元件。在一些情況下，可逆電阻切換元件可在設(shè)置與復(fù)位之間振蕩。也可能發(fā)生其他不可預(yù)測的行為。為了防止這樣的情況，在此提出用于在設(shè)置操作期間以下述方式限制電流的技術(shù)電流可以高達(dá)Iset_limit，但未高到足以造成立即復(fù)位或者振蕩。用于在設(shè)置操作期間限制電流的一個提議為通過反向偏壓的二極管設(shè)置可逆電阻切換元件。例如，參看圖5，提出二極管204在設(shè)置操作期間反向偏壓。這意味著較高的電壓可被施加到導(dǎo)體208，然后施加到導(dǎo)體206，以在ρ+區(qū)域242與氮化鈦電極234之間產(chǎn)生反向偏壓。因為二極管被反向偏壓，所以限制了通過二極管的電流，并因此限制了通過可逆電阻切換元件的電流。在該實施方式中，當(dāng)可逆電阻切換元件被復(fù)位時，二極管被正向偏壓。該設(shè)置操作也可以通過在導(dǎo)體處施加電壓極性來用于圖1所示的存儲器單元200以及其他單元結(jié)構(gòu)，所述導(dǎo)體在二極管和可逆電阻切換元件上實現(xiàn)相同的極性。圖8示出二極管204的I-V特性(在對數(shù)標(biāo)尺上)。在正電壓范圍內(nèi)(正向偏壓)，由曲線的右側(cè)表示，電流隨著電壓增大而快速增大。在負(fù)電壓范圍內(nèi)(反向偏壓)，電流增大很緩慢，直至擊穿。在反向偏壓處的大電流可以損壞二極管。反向偏壓通過電流限制電路施加，該電流限制電路限制電流以防止損壞二極管。相同的電流限制提供期望用于格式化或者設(shè)置操作的前述Iset_limit。在一個實施方式中，二極管被設(shè)計成具有低的反向軟擊穿電壓。這樣的設(shè)計可以通過限制η+區(qū)域與P+區(qū)域之間的區(qū)域厚度來實現(xiàn)。圖9為金屬氧化物可逆電阻切換元件和二極管的電壓對電流的曲線圖。線400-406是如上所討論的。線420表示二極管在反向偏壓期間的I-V特性。線422示出二極管在擊穿電壓Vbd下的I-V特性。因為二極管和可逆電阻切換元件串聯(lián)連接，因此它們可經(jīng)歷相同的電流。具有最低電流的裝置可限制另一裝置的電流。因此，在正向偏壓期間，包括二極管和可逆電阻切換元件的存儲器單元可基于線400、402和406操作。當(dāng)處于低電阻率狀態(tài)時，復(fù)位可通過施加VRESET實現(xiàn)。當(dāng)期望設(shè)置存儲器單元時，存儲器單元可被反向偏壓，且存儲器單元可基于線420和線422操作。當(dāng)在可逆電阻切換元件兩端施加Vset的電勢(例如，-Vset)時，電流會試圖升高。隨著電流增大，可設(shè)置可逆電阻切換元件。由于二極管被反向偏壓，因此電流增大會被軟擊穿中的二極管反向電流限制，由此防止立即復(fù)位或者設(shè)置與復(fù)位之間的振蕩。圖10為用于設(shè)置存儲器單元的電路的示意圖。圖10示出四個存儲器單元500、502、504和506，每個存儲器單元包括二極管和可逆電阻切換元件。在整個陣列中，可存在遠(yuǎn)遠(yuǎn)多于四個的存儲器單元。在一個實施方式中，存儲器單元基于圖5所示的實施方式。在另一個實施方式中，可以使用圖1所示的存儲器單元。不管怎樣，可是使用圖2、圖3或者圖4所示的結(jié)構(gòu)。選擇圖10所示的存儲器單元500用于設(shè)置，因為其在所選擇的字線和所選擇的位線的交叉點(diǎn)處。每個字線可具有驅(qū)動器電路，由連接在VPP與72VPP之間的晶體管510和512表示。在一個實施方式中，VPP(大致為6-10伏特)是在集成電路上可用的最高電壓。通過施加0伏特到晶體管510和512的柵極，可在所選擇的字線上驅(qū)動VPP。通過施加VPP到晶體管510和512的柵極，可在未選擇的字線上驅(qū)動72VPP。若將接近接地的偏壓施加到所選擇的位線，并將VPP施加到所選擇的字線，則存儲器單元500的二極管會被反向偏壓超過二極管的反向擊穿電壓，且可設(shè)置所選擇的單元。若將接近接地的偏壓施加到所選擇的位線，并將72VPP施加到字線，則不會存在足以設(shè)置存儲器單元的電壓差。位線(BL)選擇電路包括所連接的晶體管520和522。針對每個位線可存在一個BL選擇電路，或者存在可以可切換地連接到位線的不同子組的一組BL選擇電路。若0伏特被施加到晶體管520和522的柵極，則在未選擇的位線上驅(qū)動72VPP。針對所選擇的位線，V2VPP被施加到晶體管520和522的柵極，使得位線通過節(jié)點(diǎn)521被拉到接近接地的偏壓，且電流(表示通過所選擇的存儲器單元的電流)通到節(jié)點(diǎn)521。節(jié)點(diǎn)521連接到電流鏡，該電流鏡包括在其柵極處連接的晶體管5M和526。另一個電路(未在圖10中示出)提供參考電流IUMKEF。在一個實施方式中，Iumkef等于Iset_limit。在另一個實施方式中，Iumeef代表Iset_limit。流過晶體管526的電流Iset會鏡像IUMrEF。若節(jié)點(diǎn)521處的電流接近Iset，則節(jié)點(diǎn)521處的電壓(標(biāo)記為VSENSE)將增大。電壓VSENSE被提供給比較器530，該比較器530比較VSENSE與Vkef。當(dāng)VSENSE等于Vkef時，比較器530的輸出可表明已檢測到設(shè)置操作。設(shè)置參考電壓Vkef，使得該參考電壓Vkef表示對應(yīng)于通過裝置522的等于(或者略大于)Iset_limit的存儲器單元電流的VSENSE的值。該電路假設(shè)當(dāng)存儲器單元設(shè)置時電流會接近Iset_limit；因此，通過比較器530檢測該條件。比較器530的輸出用于禁止產(chǎn)生Iumkef的電路并且通過提供信號給晶體管533的柵極以迫使72vpp到位線上而不選擇該位線。圖11為描述在設(shè)置操作期間圖10所示的電路的行為的流程圖。在步驟550中，所有字線和所有位線被偏壓在72VPP。在步驟552中，所選擇的字線被偏壓在VPP，例如，通過將0伏特施加到晶體管510和512的柵極。電壓VPP足以造成通過二極管的反向電流為ΙμΑ或者更大，且電阻器材料兩端的電壓仍然幾乎為2伏特。在另一個實施方式中，所選擇的字線被偏壓到比未選擇的字線上的電壓高至少二極管電壓降的電壓。在步驟5Μ中，BL選擇電路將所選擇的BL以到接地的路徑連接到電流限制器電路(電流鏡和比較器530)。因此，所選擇的位線充分降低電壓，以提供足以設(shè)置所選擇的存儲器單元的可逆電阻切換元件的電壓差。在步驟556中，由于電流限制電路，當(dāng)設(shè)置發(fā)生時位線電壓升高。在步驟558中，比較器530檢測到VSENSE已升高至Vref，由此檢測到設(shè)置操作。在步驟560中，比較器530的輸出用于禁止產(chǎn)生Iumeef,以及用于將72VPP的“保存”電壓提供給位線，以防止存儲器單元被過設(shè)置(例如，造成立即復(fù)位或者復(fù)位與設(shè)置之間的振蕩)。圖11所示的過程可以針對一個存儲器單元執(zhí)行或者并行針對多個存儲器單元執(zhí)行。另一個實施方式包括執(zhí)行所選擇的字線接地且所選擇的BL具有到至少二極管電壓降大于72VPP的電壓的路徑。圖12為用于設(shè)置存儲器單元的電路的第二實施方式的示意圖。圖12和圖10所示的電路之間的不同之處在于，圖12所示的電路使用三勢阱技術(shù)。即，通過將nmos晶體管置于P勢阱(其中，P勢阱在η勢阱中，η勢阱在ρ基底中)中，可以使用負(fù)電壓。使用負(fù)電壓允許所有電壓降低72VPP。該布置節(jié)省功率，且在電路上造成較小的應(yīng)力。在一個實施方式中，可以在執(zhí)行設(shè)置操作之前讀取存儲器單元。然后，僅那些料想被設(shè)置且處于高電阻率狀態(tài)的存儲器單元會被設(shè)置。料想被設(shè)置但處于低電阻率狀態(tài)的存儲器單元不需要被設(shè)置。圖12示出四個存儲器單元570、572、574和576，每個存儲器單元包括二極管和可逆電阻切換元件。存儲器單元570被選擇用于設(shè)置，因為存儲器單元570在所選擇的字線與所選擇的位線之間的交叉點(diǎn)處。每個字線可具有驅(qū)動器電路，由在72VPP與接地之間連接的晶體管580和582表示。通過將0伏特施加到晶體管510和512的柵極，可在所選擇的字線上驅(qū)動72VPP。通過將72VPP施加到晶體管580和582的柵極，可在未選擇的字線上驅(qū)動0伏特。若接近-72VPP伏特的偏壓被施加到所選擇的位線，且72VPP被施加到所選擇的字線，則存儲器單元570的二極管可被反向偏壓超過其反向擊穿電壓，且單元570可被設(shè)置。若接近_72VPP伏特的偏壓被施加到所選擇的位線，且0伏特被施加到字線，則不存在足以設(shè)置存儲器單元的電壓差。BL選擇電路包括所連接的晶體管584和586。針對每個位線可存在一個BL選擇電路，或者存在可以可切換地連接到位線的不同子組的一組BL選擇電路。若_72VPP被施加到晶體管584和586的柵極，則在未選擇的位線上驅(qū)動0伏特。針對所選擇的位線，0伏特被施加到晶體管584和586的柵極，使得位線通過裝置590被拉到接近_72VPP的偏壓，且電流(表示通過所選擇的存儲器單元的電流)通到電流限制電路。晶體管586連接到電流鏡，該電流鏡包括在其柵極處連接的晶體管588和590。另一個電路(未在圖12中示出)提供參考電流IUMKEF。若流出晶體管586的電流接近Iset，則節(jié)點(diǎn)521處的電壓(標(biāo)記為VSENSE)將增大。電壓VSENSE被提供給比較器594，該比較器594比較VSENSE與VKEF。當(dāng)VSENSE等于Vkef時，比較器594的輸出可表明已檢測到設(shè)置操作，將禁止產(chǎn)生參考電流Iumeef，且位線會被拉到接地。圖12所示的電路操作類似于圖10所示的電路，但使用不同的電壓電平(如上所述)。因此，圖11所示的流程圖適用于圖12所示的電路，在電壓方面有些變化。例如，在步驟550中，字線和位線被偏壓在0伏特。在步驟552中，所選擇的字線被偏壓在72VPP。在步驟5M中，位線以到-72VPP的路徑連接到電流限制器電路。所選擇的存儲器單元兩端的電壓為vpp(-V2VPP至+72vpp)。使用電容放電設(shè)置在一些實施方式中，提供、控制和/或限制通過存儲器單元的電流的電路可以遠(yuǎn)離存儲器單元。該距離對于單片式三維存儲器陣列可以更大程度上是個問題，單片式三維存儲器陣列中，控制電路在基底表面上，且存儲器單元在三維存儲器陣列的上層上(如上所述)。因為該距離，導(dǎo)電路徑可以很長，這導(dǎo)致線的電容相對大。在一些情況下，在存儲器單元被設(shè)置之后，線上的電容電荷可隨后通過存儲器單元消散，這可導(dǎo)致額外電流通過可逆電阻切換元件。該額外電流可造成可逆電阻切換元件設(shè)置成低電阻值，使得復(fù)位該元件很困難或者不可能。所提出的一種方案為，在設(shè)置操作期間使位線和數(shù)據(jù)總線放電，使得在實現(xiàn)設(shè)置之后沒有不期望的電流隨后被驅(qū)動通過存儲器單元。在該實施方式中，在設(shè)置操作期間二極管將被正向偏壓，且Vset被作為脈沖施加。Vset脈沖可短于設(shè)置可逆電阻切換元件所需要的時間，使得需要來自位線和數(shù)據(jù)總線的電荷，以提供Vset脈沖不提供的額外電荷。在一些實施中，核對操作可以跟隨設(shè)置操作，以查看設(shè)置操作是否成功。若沒有成功，則重試設(shè)置操作。圖13為可以用于使用上述的電容放電來設(shè)置存儲器單元的電路的一個實施方式的示意圖。在一些實施方式中，可針對每個位線存在一個這樣的電路，或者存在可以選擇性地連接到位線的不同組的一組這樣的電路。圖13所示的電路包括存儲器單元602，該存儲器單元602包括可逆電阻切換元件和二極管，如以上參考圖1至圖5所描述的。存儲器單元602連接到具有電容器604的位線BL。在一個實施方式中，電容器604為大約Ipf。該位線BL通過BL選擇電路連接到數(shù)據(jù)總線。在一個實施方式中，每個位線具有其自己的BL選擇電路，且每個位線具有其自己的數(shù)據(jù)總線。用于存儲器系統(tǒng)的控制電路將列選擇信號CSG<15:0>和)(CQ<3:0>發(fā)送到各BL選擇電路，以確定哪個位線應(yīng)連接到數(shù)據(jù)總線。信號CSG<15:0>中合適的一個被提供給反相器614的輸入端，且信號)(CQ<3:0>中合適的一個被提供給反相器614的電源接腳，使得當(dāng)選擇所關(guān)聯(lián)的位線BL時，反相器614的輸出XCSEL為0伏特；否則，反相器614的XCSEL為VPP。信號XCSEL被提供給晶體管610和612的柵極。當(dāng)反相器614的)(CSEL為VPP時，0.7伏特(大致為一個二極管電壓降)的未選擇的位線電壓UBL通過晶體管612被提供給位線。當(dāng)反相器614的)(CSEL為0伏特時，數(shù)據(jù)總線通過晶體管610連接到位線。包括寄生電容608的數(shù)據(jù)總線連接到晶體管606。晶體管606的柵極接收脈沖。數(shù)據(jù)總線在脈沖之間浮動。在脈沖期間(負(fù)脈沖)，VPP被提供給數(shù)據(jù)總線(通過晶體管606)，以對數(shù)據(jù)總線寄生電容608充電。當(dāng)選擇BL選擇電路時，來自數(shù)據(jù)總線的電荷對位線BL和其電容604充電。當(dāng)切斷到VPP的路徑時，位線浮動，且位線BL(和電容器604)上的電荷通過存儲器單元602放電。在一個實施方式中，二極管被正向偏壓，且僅使用正電壓。圖14為用于操作圖13所示的電路的過程的一個實施方式的流程圖。圖14所示的過程可以在一個存儲器單元上執(zhí)行或者在多個存儲器單元上同時執(zhí)行。在步驟630中，所選擇的字線被拉到接地。未選擇的字線為VPP-0.7v。在步驟632中，所選擇的位線被拉到VPP。這可以通過將所示的脈沖(XSA_ENABLE)施加到晶體管606的柵極和施加合適的選擇信號CSG<15:0>和)(CQ<3:0>而在幾十納秒內(nèi)實現(xiàn)。未選擇的位線為0.7伏特。在步驟634中，由于脈沖(XSA_ENABLE)結(jié)束，所以到VPP的路徑被切斷。因此，數(shù)據(jù)總線和位線浮動。盡管在步驟634中位線為VPP，但是存儲器單元的可逆電阻切換元件接收足以執(zhí)行設(shè)置操作的電壓。然而，施加VPP的持續(xù)時間長度不足以導(dǎo)致設(shè)置。在一個實施方式中，可逆電阻切換元件需要幾百納秒來設(shè)置；然而，僅提供VPP幾十納秒。因為到VPP的路徑被切斷，因此在步驟636中，位線電容(且在一些實施方式中，取決于選擇信號的操作，為數(shù)據(jù)總線電容)通過包括可逆電阻切換元件的存儲器單元來消散。來自消散電容電荷的額外電荷可足以完成設(shè)置操作。在一些實施方式中，來自消散電容電荷的額外電荷可能不足以完成設(shè)置操作。因此，在一些實施中，圖15所示的過程用于執(zhí)行對存儲器單元的設(shè)置。在圖15所示的步驟650中，執(zhí)行圖14所示的過程。在步驟652中，執(zhí)行核對操作，以查看存儲器單元是否被設(shè)置。在一個實施方式中，施加讀取電壓(小于Vreset)?；谕ㄟ^存儲器單元感測的電流，控制電路確定可逆電阻切換元件處于高電阻率狀態(tài)還是低電阻率狀態(tài)。若核對出存儲器單元處于低電阻率狀態(tài)(參見步驟654)，則在步驟656中，存儲器單元不從設(shè)置過程中被選擇。若核對出存儲器單元不處于低電阻率狀態(tài)(參見步驟654)，則該過程返回至步驟650并重復(fù)。注意，圖15所示的過程可與在此所描述的設(shè)置或者復(fù)位存儲器單元的其他程序一起使用。上述電容放電方法限制了在設(shè)置操作中流過存儲器單元的最大電荷。在設(shè)置中的最大電荷取決于在設(shè)置之前施加在位線上的電壓和在位線(且任選地為連接到位線的數(shù)據(jù)總線)上的電容。最大電荷不受存儲器單元中的二極管的電阻的影響。這導(dǎo)致在設(shè)置操作之后較高的Ron。較高的Ron導(dǎo)致較低的復(fù)位可逆電阻切換元件所需的電流Ireset。二極管可以提供該Ireset，因為位線在復(fù)位操作期間被保持在足夠的電壓。如上所述，所選擇的位線通過開啟和關(guān)閉連接到數(shù)據(jù)總線并由此連接到所選擇的位線的預(yù)充電裝置(晶體管606)而被充電和被隔離。對圖14所示的方法的另一改進(jìn)為，當(dāng)存儲器單元設(shè)置時檢測通過存儲器單元的電流的增大，并使用該檢測取消選擇位線。列譯碼器電路于是大大快于通過存儲器單元的放電地將位線下拉到取消選擇的電平，從而進(jìn)一步減少電流流過存儲器單元的時間。圖16為可以用于使用上述電容放電來設(shè)置存儲器單元的電路的另一個實施方式的示意圖。在一些實施方式中，針對每個位線可存在一個這樣的電路，或者存在可以選擇性地連接到位線的不同組的一組這樣的電路。在一些實施方式中，期望首先選擇字線，因為在一些單片式三維存儲器陣列中，字線選擇比較慢?？梢酝ㄟ^如圖16所示的電荷共享來非?？焖俚貙㈦姾芍糜谖痪€電容上。在預(yù)充電時間期間，額外的電容器被充電至電路中可用的最高電壓。然后，選擇位線，并且啟動電荷共享裝置710，以將該電容器連接到該位線。所連接的電容器迅速達(dá)到由電容比所確定的設(shè)置操作所期望的電壓，然后切斷電荷共享裝置。在位線接收電荷轉(zhuǎn)移之后發(fā)生設(shè)置操作，因為設(shè)置可逆電阻切換元件所用的時間比轉(zhuǎn)移電荷所用的時間長。圖16所示的電路包括存儲器單元702，該存儲器單元702包括可逆電阻切換元件和二極管，如以上參考圖1至圖5所描述的。存儲器單元702連接到具有電容704的位線BL。在一個實施方式中，電容704為lpf。位線BL通過BL選擇電路連接到數(shù)據(jù)總線。在一個實施方式中，每個位線具有其自己的BL選擇電路，且很多位線可以連接到多線數(shù)據(jù)總線。圖16所示的BL選擇電路與圖13所示的位線選擇電路相同。數(shù)據(jù)總線通過晶體管610連接到位線。包括電容712(例如，2pf)的數(shù)據(jù)總線連接到控制電荷共享的晶體管710。晶體管710的柵極接收脈沖(XPG_PULSE)。在脈沖之間，數(shù)據(jù)總線(節(jié)點(diǎn)SELB)浮動，且與節(jié)點(diǎn)GSELB隔離。在脈沖(負(fù)脈沖)期間，數(shù)據(jù)總線(節(jié)點(diǎn)SELB)連接到GSELB。電容器708(例如，0.5pf)從GSELB連接到接地。連接到VPP和GSELB的晶體管706接收脈沖(XSA_ENABLE)。在脈沖之間，GSELB浮動。在負(fù)脈沖期間，VPP用于對GSELB充電，而沒有電流限制。當(dāng)晶體管710在其柵極接收脈沖時，在GSELB處的電荷用于將SELB充電至(VPP)χ(數(shù)據(jù)總線的電容)/(數(shù)據(jù)總線的電容+GSELB的電容)。在SELB處的電荷于是被轉(zhuǎn)移到位線，類似于針對圖13所描述的。圖16所示的電路還包括比較器720，該比較器720比較GSELB處的電壓與參考電壓Vref。當(dāng)比較器感測出數(shù)據(jù)總線和位線的放電時，該比較器推斷出設(shè)置已經(jīng)成功發(fā)生，并輸出表明存儲器單元已被設(shè)置的設(shè)置檢測信號。比較器720的輸出被提供給用于存儲器系統(tǒng)的控制邏輯。圖17為解釋用于操作圖16所示的電路的各種實施方式的時序圖。在tl與t2之間，脈沖通過信號XSA_ENABLE施加到晶體管706。如所示出的，這給GSELB充電，而沒有電流限制。在t3與t4之間，脈沖通過信號XPG_PULSE施加到晶體管710。這導(dǎo)致與SELB共享電荷。BL控制電路允許與位線共享電荷，如圖17所示。在一些情況下，這一次重復(fù)會導(dǎo)致存儲器單元被設(shè)置。在其他實施方式中，兩個脈沖的多次重復(fù)(給GSELB充電和電荷共享)可用于增加位線上的電荷，直至存儲器單元被設(shè)置(參見t5)。圖18為可以用于使用如上所述的電容放電來設(shè)置存儲器單元的電路的另一個實施方式的示意圖。在一些實施方式中，針對每個位線可存在一個這樣的電路，或者存在可以選擇性地連接到位線的不同組的一組這樣的電路。在圖18所示的電路中，位線選擇裝置在存儲器單元被切換到新的狀態(tài)之前被關(guān)閉。圖18所示的電路包括存儲器單元750，該存儲器單元750包括可逆電阻切換元件和二極管，如參考圖1至圖5所描述的。存儲器單元750連接到具有電容752的位線BL。位線BL通過BL選擇電路連接到數(shù)據(jù)總線。在一個實施方式中，每個位線具有其自己的BL選擇電路，且很多位線可以連接到多線數(shù)據(jù)總線。包括電容766的數(shù)據(jù)總線通過晶體管764連接到節(jié)點(diǎn)GSB，該晶體管764的柵極接地。節(jié)點(diǎn)GSB連接到比較器780，該比較器780像圖16所示的比較器720—樣地操作。比較器780的輸出被提供給用于存儲器系統(tǒng)的控制邏輯。連接到VPP和GSB的晶體管760接收脈沖(PG脈沖)。在脈沖期間，GSB浮動。在脈沖之間，VPP用于對GSB充電，GSB對數(shù)據(jù)總線充電?；谶x擇信號)(CQ<3:0>和“譯碼器輸出”，BL選擇電路與所選擇的位線共享數(shù)據(jù)總線上的電荷，以如上所討論的那樣設(shè)置存儲器單元750。圖18所示的BL選擇電路包括晶體管768、晶體管770、反相器772、通過門774和通過門776。圓圈778提供通過門774和通過門776的細(xì)節(jié)(四個內(nèi)部晶體管和反相器)。通過門具有輸入端(i)、輸出端(ο)、頂部節(jié)點(diǎn)(t)和底部節(jié)點(diǎn)(b)。若輸入端(i)為正電壓，則輸出端(ο)接收底部節(jié)點(diǎn)(b)處的信號。若輸入端(i)是負(fù)電壓或者零伏電壓，則輸出端(ο)接收頂部節(jié)點(diǎn)(t)處的信號。通過門776接收PG脈沖(與晶體管760所接收的脈沖相同)。在脈沖期間(正電壓)，XCQ<3:0>中的在通過門776的底部節(jié)點(diǎn)處輸入的合適的一個被提供在通過門776的輸出端處且若“譯碼器輸出”也選擇具有正電壓的位線則被轉(zhuǎn)移到通過門774的輸出端。)(CQ<3:0>中合適的一個針對所選擇的位線可在Vpg(用于設(shè)置的電壓)，而針對未選擇的位線可在VPP。當(dāng)晶體管768的柵極接收VPP時，其從數(shù)據(jù)總線切斷位線。當(dāng)晶體管768的柵極接收Vpg時，其與位線共享數(shù)據(jù)總線上的電荷。注意，晶體管768的柵極電壓(Vpg)可以確信設(shè)置以通過修整選項控制瞬變電流。在輸入到通過門776的脈沖之間，VPP可被轉(zhuǎn)移到通過門776的輸出端和通過門774的輸出端，然后VPP被提供給晶體管768的柵極，以從數(shù)據(jù)總線切斷位線。若)(CQ<3:0>或“譯碼器輸出”也選擇位線，則VPP可被轉(zhuǎn)移到晶體管768的柵極，以從數(shù)據(jù)總線切斷位線。圖18A為描述圖18所示的電路的操作的一個實施方式的流程圖。在步驟788中，所選擇的字線被拉到接地。在步驟790中，如上所述，通過在PG脈沖之間將VPP轉(zhuǎn)移到節(jié)點(diǎn)GSB來給節(jié)點(diǎn)GSB和數(shù)據(jù)總線充電。在步驟792中，如上所述，通過使用BL選擇電路將位線連接到數(shù)據(jù)總線，來與位線共享數(shù)據(jù)總線上的電荷。在步驟794中，從數(shù)據(jù)總線切斷位線，由此位線浮動。結(jié)果，在步驟796中位線通過存儲器單元750放電。在一些實施方式中，圖18A所示的過程的一次重復(fù)足以設(shè)置存儲器單元。在其他實施方式中，需要多次重復(fù)來設(shè)置存儲器單元(例如，參見圖17或者圖15所示的過程)。圖13、圖16和圖18所示的電路限制在設(shè)置操作中的電荷，而不限制設(shè)置電流。脈沖復(fù)位在之前的實施方式中，通過施加Vreset和提供通過可逆電阻切換元件的大電流而復(fù)位可逆電阻切換元件。在使用二極管作為轉(zhuǎn)向元件的存儲器單元中，可能在這樣的復(fù)位操作期間經(jīng)歷設(shè)置與復(fù)位之間的振蕩或者不能夠提供足夠大的電流。在此提出的一個方案是，通過在短的脈沖時間內(nèi)提供等于或者大于設(shè)置電壓的電壓(在幾十納秒的量級上)來執(zhí)行復(fù)位。該脈沖短于設(shè)置操作所需要的脈沖，但長度足以用于復(fù)位操作或者分成多個脈沖的復(fù)位操作。這確保了不發(fā)生設(shè)置操作，且因此沒有設(shè)置與復(fù)位之間的振蕩。在施加短脈沖之后，存儲器單元可以被核對，以查看其是否已經(jīng)被復(fù)位。若沒有，則可以施加另一脈沖。該過程可以重復(fù)，直至存儲器單元被復(fù)位。在一個實施方式中，二極管在復(fù)位期間被正向偏壓，且僅使用正電壓。在一些實施方式中，設(shè)置電壓大于或者等于復(fù)位電壓。在其他實施方式中，復(fù)位電壓大于或者等于設(shè)置電壓。圖19提供了可以使用上述短脈沖執(zhí)行復(fù)位的電路的一個實施方式。圖19所示的電路包括存儲器單元800，該存儲器單元800包括可逆電阻切換元件和二極管，如以上參照圖1至圖5所描述的。存儲器單元800連接到具有電容802的位線BL。在一個實施方式中，電容802為lpf。該位線BL通過BL選擇電路連接到數(shù)據(jù)總線。在一個實施方式中，每個位線具有其自己的BL選擇電路，且很多位線可以連接到多線數(shù)據(jù)總線。圖19所示的BL選擇電路包括晶體管810、晶體管816和反相器814。反相器814在其輸入端接收選擇信號CSG<15:0>中合適的一個。在一個實施方式中，CSG<15:0>是來自譯碼器的16位總線。反相器814的頂部功率輸入端從存儲器系統(tǒng)控制電路接收短脈沖P。該脈沖調(diào)節(jié)并導(dǎo)致上述的短復(fù)位脈沖。在該脈沖P期間，選擇信號CSG<15:0>中合適的一個的反相值在反相器814的輸出端O(CSEL)處被提供并被提供給晶體管810和816的柵極。因此，若選擇位線，則在脈沖P期間0伏特被施加到晶體管810和816的柵極。若沒有選擇位線，則在脈沖P期間VPP被施加到晶體管810和816的柵極。在脈沖之間，VPP被提供給晶體管810和816的柵極。當(dāng)0伏特被施加到晶體管810的柵極時，位線可通過晶體管810與數(shù)據(jù)總線連通。當(dāng)VPP被施加到晶體管810和816的柵極時，未選擇的位線電壓UBL可通過晶體管816被施加到位線。在一個實施方式中，UBL接地。數(shù)據(jù)總線連接到電容806和晶體管804。當(dāng)施加到晶體管804的柵極的Data_bit_ENABLE信號為低的(激活的)時，通過晶體管804將VPP提供給數(shù)據(jù)總線。因此，當(dāng)晶體管810允許數(shù)據(jù)總線與位線連通時，位線會在VPP。當(dāng)晶體管810將位線從數(shù)據(jù)總線切斷時，位線會被裝置816拉到0伏特。因此，位線將看到短脈沖在持續(xù)時間內(nèi)與脈沖P相等、但極性相反。控制電路可提供脈沖P，使得該脈沖P太短以至于不能導(dǎo)致設(shè)置。一個或者更多個脈沖應(yīng)導(dǎo)致復(fù)位。圖20為描述用于操作圖19所示的電路的過程的一個實施方式的流程圖。在步驟830中，所選擇的字線被拉到接地。未選擇的字線被保持在Vpp減去0.7伏特。在步驟832中，數(shù)據(jù)總線被選擇，且通過適當(dāng)?shù)鼐S持Data_bit_Enable而被拉到VPP。位線都保持在低電壓(例如，0伏特)。在步驟834中，如上所述，在通過BL選擇電路施加的短脈沖內(nèi)位線連接到數(shù)據(jù)總線。該短脈沖可以導(dǎo)致復(fù)位，但不會導(dǎo)致設(shè)置。在步驟836中，執(zhí)行檢測操作，感測存儲器單元的電阻，以檢測是否發(fā)生了復(fù)位。例如，施加小于Vreset的電壓，并測量通過存儲器單元的電流，以確定存儲器單元處于高電阻率狀態(tài)還是低電阻率狀態(tài)。若存儲器單元還未處于復(fù)位狀態(tài)(步驟838)，則過程返回到步驟834并施加另一脈沖。若核對出存儲器單元已經(jīng)被復(fù)位，則在步驟840中不選擇位線，使得存儲器單元850不會經(jīng)受另一次復(fù)位操作。圖20所示的過程在脈沖之間使用核對步驟。該核對步驟減緩了復(fù)位過程。圖21為使用短脈沖但不使用單獨(dú)的核對步驟來執(zhí)行復(fù)位過程的電路的示意圖；因此，提高了復(fù)位過程的速度。圖21所示的電路包括存儲器單元850，該存儲器單元850包括可逆電阻切換元件和二極管，如以上參考圖1至圖5所述的。存儲器單元850連接到具有電容852的位線BL。在一個實施方式中，電容852為Ipf。位線BL通過BL選擇電路連接到數(shù)據(jù)總線。在一個實施方式中，每個位線具有其自己的BL選擇電路，很多位線可以連接到多線數(shù)據(jù)總線。圖21所示的BL選擇電路與圖19所示的位線選擇電路相同。數(shù)據(jù)總線包括電容858(例如，2pf)。數(shù)據(jù)總線連接到晶體管856。晶體管856的柵極被偏壓在Vread-Vth(大致為3伏特)，使得電流在數(shù)據(jù)總線與節(jié)點(diǎn)A之間流動。晶體管邪4操作類似于圖19所示的晶體管804。晶體管邪4在其柵極處接收信號SA_ENABLE，且響應(yīng)于信號SA_ENABLE將Vread(大致為4伏特)提供給節(jié)點(diǎn)A。在位線上的脈沖期間，存儲器單元經(jīng)歷Vread。若存儲器單元導(dǎo)電，則該存儲器單元處于低電阻率狀態(tài)，且數(shù)據(jù)總線上的電壓和節(jié)點(diǎn)A處的電壓下降。該電壓下降可被比較器860檢測到，該比較器860將節(jié)點(diǎn)A處的電壓與參考電壓Vref進(jìn)行比較。當(dāng)存儲器單元復(fù)位到高電阻率狀態(tài)時，存儲器單元會停止導(dǎo)電，且電壓會升高。該電壓升高可被比較器860檢測到。由此，比較器860的輸出提供存儲器單元在脈沖期間的狀態(tài)。用于存儲器系統(tǒng)的控制邏輯可以追蹤記錄哪些并行復(fù)位的存儲器單元已經(jīng)實現(xiàn)復(fù)位，然后不選擇它們。因此，不需要單獨(dú)的核對步驟。圖21A為描述用于操作圖21所示的電路的過程的一個實施方式的流程圖。在步驟870中，所選擇的字線被拉到接地。在步驟872中，數(shù)據(jù)總線被選擇并通過適當(dāng)?shù)鼐S持Data_bit_Enable而被拉到Vread。位線都保持在低電壓(例如，0伏特)。在步驟874中，如上所述，在通過BL選擇電路施加的短脈沖內(nèi)所選擇的位線連接到數(shù)據(jù)總線。該短脈沖可以導(dǎo)致復(fù)位，但不會導(dǎo)致設(shè)置。在步驟874的短脈沖期間，感測通過存儲器單元的電流，且該感測的指示被提供給用于存儲器系統(tǒng)的控制邏輯。若在脈沖期間的感測檢測到發(fā)生了復(fù)位，則控制邏輯不選擇位線，使得存儲器單元850不會經(jīng)受另一次復(fù)位操作(步驟878)。在一些實施方式中，在施加預(yù)定數(shù)目的脈沖的圖2IA所示的過程的預(yù)定數(shù)目的重復(fù)之后，若存儲器單元未被復(fù)位，則系統(tǒng)控制邏輯330可推斷存儲器單元被卡住或者有其他缺陷。在這種情況下，該存儲器單元被多余的存儲器單元所替代。數(shù)據(jù)結(jié)構(gòu)可以保持有缺陷的存儲器單元與替代存儲器單元之間的相互關(guān)系。通過引用完全并入本文的美國專利6，868，022描述了用于提供和使用多余的存儲器單元來替代有缺陷的存儲器單元的一組實施方式。在一些實施方式中，在多個存儲器單元上并行執(zhí)行上述復(fù)位操作。例如，8個或者更多個存儲器單元可以同時被復(fù)位。當(dāng)特定的存儲器單元被檢測出已經(jīng)被正確復(fù)位時，系統(tǒng)控制邏輯330(或在復(fù)位過程中所采用的另一電路)會(在鎖存器或者其它存儲裝置中)存儲該特定的存儲器單元已經(jīng)被復(fù)位的指示，使得其不會遭受額外的復(fù)位操作。使用用于執(zhí)行復(fù)位的上述方案的一個實施方式可以與用于執(zhí)行設(shè)置的系統(tǒng)結(jié)合，執(zhí)行設(shè)置包括將具有升高的電壓電平的長設(shè)置脈沖施加到存儲器單元。例如，圖22示出具有升高的電壓電平(SESVsetramp)的脈沖880。通過存儲器單元的電流在電壓脈沖期間被檢測。當(dāng)檢測到設(shè)置電流時，脈沖終止。例如，點(diǎn)882表明何時存儲器單元被設(shè)置。在該時間，電流達(dá)到尖峰(參見曲線886)，表明存儲器單元進(jìn)入低電阻率狀態(tài)。被設(shè)置的存儲器單元的電壓最初下降，然后幾乎變平(同時檢測到設(shè)置)，且隨后當(dāng)脈沖(用于該存儲器單元)終止時降至0伏特，如曲線884所示。通過這種方式，施加用于設(shè)置的最小電壓電平。因為存儲器單元中的二極管限制電流且非常取決于設(shè)置電壓脈沖高度，因此設(shè)置期間的最小電流流過存儲器單元。可以與額外的部件一起使用圖21所示的電路，以實現(xiàn)參考圖22所討論的設(shè)置操作。圖22A示出圖21所示的電路的一部分(部件810、814、816、850、852、858和856)與額外的部件890、892、894和896。其柵極接地的晶體管856連接到比較器890。比較器890的另一輸入為與Vsetramp成比例傾斜的VKEF。表明是否檢測出設(shè)置的比較器890的輸出被報告給產(chǎn)生用于電流鏡的參考電流Iref的電路896。電流鏡包括pmos晶體管892和894，二者的源極連接到Vsetramp。通過晶體管892的電流鏡像Iref。在操作中，所選擇的字線WL被下拉到接地。如上所述，Vsetramp(具有升高的電壓電平的長設(shè)置脈沖)被施加到電流鏡。具有升高的電壓電平的長設(shè)置脈沖(Vsetramp)被從電流鏡提供給數(shù)據(jù)總線。在長脈沖內(nèi)位線BL通過使用BL選擇電路連接到數(shù)據(jù)總線。在脈沖期間，電流由比較器890感測。電流尖峰886可由比較器860檢測到，并向Iref電路896和系統(tǒng)控制邏輯330發(fā)送指示。響應(yīng)于接收存儲器單元已經(jīng)被設(shè)置的指示，Iref電路896可停止將Iref提供給電流鏡，且代替地，可提供0安培(或者非常小的電流)，以停止向存儲器單元提供電壓脈沖。在一些實施方式中，響應(yīng)于存儲器單元已經(jīng)被設(shè)置的指示，系統(tǒng)控制邏輯330可終止脈沖(Vsetramp)。在通過參考完全并入本文的美國專利6，574，145中可以找到關(guān)于在設(shè)計電壓期間感測存儲器單元和在感測到狀態(tài)變化時停止設(shè)計的更多信息。設(shè)置和復(fù)位的智能檢測如上所述，在設(shè)置期間，可逆電阻切換元件可能被過設(shè)置，使得可逆電阻切換元件于是復(fù)位或者在設(shè)置與復(fù)位之間振蕩。類似地，在復(fù)位期間，可逆電阻切換元件可能被過復(fù)位，使得可逆電阻切換元件于是設(shè)置或者在設(shè)置與復(fù)位之間振蕩。所提出的另一方案為實時檢驗可逆電阻切換元件以復(fù)位(或者設(shè)置)，然后在相反的操作或者振蕩開始前非常迅速地停止設(shè)計過程。圖23為提供對復(fù)位和設(shè)置操作的快速檢測的電路。該電路示出存儲器單元950，該存儲器單元950包括可逆電阻切換元件和二極管，如以上參考圖1至圖5所描述的。存儲器單元950連接到位線BL，該位線BL由位線驅(qū)動器952響應(yīng)于來自列控制電路的列選擇信號而驅(qū)動。電壓被從晶體管％4提供給驅(qū)動器952。圖23示出將電壓VWR-Vt驅(qū)動到位線的晶體管954，其中，VWR為寫入電壓，Vt為晶體管954的閾值電壓。當(dāng)執(zhí)行復(fù)位操作時，VWR-Vt為復(fù)位可逆電阻切換元件的電壓，例如Vreset(參見圖7)。當(dāng)執(zhí)行設(shè)置操作時，VffR-Vt為設(shè)置可逆電阻切換元件的電壓，例如Vset(參見圖7)。圖23所示的檢測電路包括兩個電流鏡。第一電流鏡包括晶體管％4和956。節(jié)點(diǎn)X處的電流表示當(dāng)選擇位線時通過位線BL的電流。節(jié)點(diǎn)Y處的電流鏡像節(jié)點(diǎn)X處的電流。第二電流鏡包括晶體管958和晶體管960。晶體管960接收來自系統(tǒng)控制邏輯中的電路的參考電流IKEFDET。通過晶體管958的電流鏡像IKEFDET。晶體管958在標(biāo)記為Fight的節(jié)點(diǎn)處連接到晶體管956；因此，兩個電流鏡在節(jié)點(diǎn)Fight處連接。因為電流鏡的連接在一起的端子是鏡像端子(與被鏡像的端子相反)，因此來自這兩個電流鏡的這些連接的端子可以嘗試以不同的方式工作，且因此，連接節(jié)點(diǎn)被標(biāo)記為Fight。若在節(jié)點(diǎn)X處流出第一電流鏡的電流高于1，則在節(jié)點(diǎn)Fight處的電壓變高。若在節(jié)點(diǎn)X處流出第一電流鏡的電流低于Ikefdet，則在節(jié)點(diǎn)Fight處的電壓變低。在節(jié)點(diǎn)Fight處的電壓被提供給反相器962。反相器962的輸出被提供給與門966和與門964的反相輸入端。與門966的另一輸入為來自標(biāo)記為RST_M0DE的系統(tǒng)控制邏輯的信號，該信號在圖23所示的電路試圖復(fù)位可逆電阻切換元件時被保持成高的，否則被保持成低的。與門964的另一輸入為來自標(biāo)記為SET_M0DE的系統(tǒng)控制邏輯的信號，該信號在圖23所示的電路試圖設(shè)置可逆電阻切換元件時被保持成高的，否則被保持成低的。與門964和966的輸出被提供給或門968?；蜷T968的輸出被提供給晶體管940，該晶體管940在被開啟時通過節(jié)點(diǎn)GYSELB將位線下拉到接地。注意，圖23所示的電路用于一個位線和一個存儲器單元。打算使存儲器系統(tǒng)具有多個像圖23所示的電路一樣的電路，使得可以同時對多個位線或者多個存儲器單元執(zhí)行設(shè)置或復(fù)位。圖24A為描述用于在復(fù)位操作期間操作圖23所示的電路的過程的一個實施方式的流程圖。在步驟974中，信號RST_M0DE被設(shè)置成邏輯1，且SET_M0DE被設(shè)置成邏輯0。在步驟976中，列控制電路將合適的控制信號施加到位線驅(qū)動器952。在步驟978中，VWR被設(shè)置成復(fù)位電壓(例如，圖7所示的Vreset)。步驟974和步驟978在系統(tǒng)控制邏輯的方向上被執(zhí)行(參見圖6)。在步驟980中，位線為待執(zhí)行的復(fù)位操作保持充電。在復(fù)位操作成功之前，可逆電阻切換元件處于低電阻率狀態(tài)；因此，高電流流過存儲器單元。結(jié)果，在節(jié)點(diǎn)Y處的電流高于1，在節(jié)點(diǎn)Fight處的電壓是高的，且反相器962的輸出是低的。與門966的輸出和與門964的輸出是低的；因此，或門968的輸出是低的，且晶體管940保持關(guān)閉。在步驟982中，復(fù)位發(fā)生，且可逆電阻切換元件進(jìn)入高電阻率狀態(tài)。在步驟984中，立即停止復(fù)位操作。因為可逆電阻切換元件處于高電阻率狀態(tài)，通過存儲器單元的電流變低，這造成在節(jié)點(diǎn)Y處的電流是低的。因為在節(jié)點(diǎn)Y處的電流現(xiàn)在低于1，所以在節(jié)點(diǎn)Fight處的電壓是低的，且反相器962的輸出是高的。與門966的輸出是高的；因此，或門968的輸出變高，且晶體管940被開啟。一旦電流可以流過晶體管960，位線就通過晶體管940消散至接地(通過GYSELB)，這會停止復(fù)位操作，因為在可逆電阻切換元件兩端不存在足夠的電壓差。圖24B為描述用于在設(shè)置操作期間操作圖23所示的電路的過程的一個實施方式的流程圖。在步驟988中，信號RST_M0DE被設(shè)置成邏輯0，且信號SET_M0DE被設(shè)置成邏輯1。在步驟990中，列控制電路將合適的控制信號施加到位線驅(qū)動器952。在步驟992中，VWR被設(shè)置成設(shè)置電壓(例如，圖7所示的Vset)。步驟988和步驟992在系統(tǒng)控制邏輯330的方向上被執(zhí)行(參見圖6)。在步驟994中，位線為待執(zhí)行的設(shè)置操作保持充電。在設(shè)置操作成功之前，可逆電阻切換元件處于高電阻率狀態(tài)，因此，低電流流過存儲器單元。結(jié)果，在節(jié)點(diǎn)Y處的電流低于1，在節(jié)點(diǎn)Fight處的電壓是高的，且反相器962的輸出是高的。與門966的輸出和與門964的輸出是低的；因此，或門968的輸出是低的，且晶體管940保持關(guān)閉。在步驟996中，設(shè)置發(fā)生，且可逆電阻切換元件進(jìn)入低電阻率狀態(tài)。在步驟998中，立即停止設(shè)置操作。因為可逆電阻切換元件處于低電阻率狀態(tài)，通過存儲器單元的電流變高，這造成在節(jié)點(diǎn)Y處的電流是高的。因為在節(jié)點(diǎn)Y處的電流現(xiàn)在高于1，所以在節(jié)點(diǎn)Fight處的電壓是高的，且反相器962的輸出是低的。與門966的輸出是高的；因此，或門968的輸出是高的，且晶體管940被開啟。一旦電流可以流過晶體管960，位線就通過晶體管940消散至接地(通過GYSELB)，這會停止設(shè)置操作，因為在可逆電阻切換元件兩端不存在足夠的電壓差。在上述的很多電路圖中，所示的電路可以由這些電路的對偶替代，其中，NMOS裝置類型和PMOS裝置類型互換，并且正電壓與負(fù)電壓互換。已經(jīng)出于說明和描述的目的呈現(xiàn)了本發(fā)明的上述詳細(xì)描述。該詳細(xì)描述并非是窮舉的，或者旨在將本發(fā)明限制于所公開的精確形式。根據(jù)上述教導(dǎo)可以有很多修改和變型。選擇所描述的實施方式，以最好地解釋本發(fā)明的原理和其實際應(yīng)用，以由此使得本領(lǐng)域的其他技術(shù)人員能夠在各種實施方式中最好地利用本發(fā)明，各種修改適用于所設(shè)想的特殊使用。本發(fā)明的范圍意圖由所附的權(quán)利要求限定。權(quán)利要求1.一種非易失性存儲系統(tǒng)，包括非易失性存儲元件；電壓提供電路，該電壓提供電路選擇性地提供設(shè)計電壓，所述非易失性存儲元件響應(yīng)于第一電壓幅度而從第一預(yù)定電阻狀態(tài)改變成第二預(yù)定電阻狀態(tài)，所述非易失性存儲元件響應(yīng)于第二電壓幅度而從所述第二預(yù)定電阻狀態(tài)改變成所述第一預(yù)定電阻狀態(tài)，所述設(shè)計電壓至少與所述第二電壓幅度一樣大；以及選擇電路，該選擇電路在第一時間段內(nèi)選擇性地將所述非易失性存儲元件連接到所述電壓提供電路，所述第一時間段短于響應(yīng)于所述設(shè)計電壓而將所述非易失性存儲元件改變成所述第一預(yù)定電阻狀態(tài)所需要的時間。2.根據(jù)權(quán)利要求1所述的非易失性存儲系統(tǒng)，其中，所述電壓提供電路包括開關(guān)，該開關(guān)在第一端子處接收所述設(shè)計電壓并且在第二端子處接收選擇信號；以及與所述選擇電路和所述開關(guān)的第三端子連通的數(shù)據(jù)線，所述開關(guān)響應(yīng)于所述選擇信號而選擇性地給所述數(shù)據(jù)線提供所述設(shè)計電壓。3.根據(jù)權(quán)利要求1或2所述的非易失性存儲系統(tǒng)，其中所述選擇電路在所述第一時間段之前和之后選擇性地將所述非易失性存儲元件連接到未選擇的存儲元件電壓。4.根據(jù)權(quán)利要求1、2或3所述的非易失性存儲系統(tǒng)，其中，所述選擇電路包括具有數(shù)據(jù)輸入端以及功率輸入端和輸出端的反相器，該反相器在所述數(shù)據(jù)輸入端接收選擇信號并且在所述功率輸入端接收脈沖；具有與所述反相器的輸出端連通的柵極的第一開關(guān)；具有與所述反相器的輸出端連通的柵極的第二開關(guān)，所述第一開關(guān)與所述電壓提供電路和用于所述非易失性存儲元件的控制線連通，所述第二開關(guān)與用于所述非易失性存儲元件的所述控制線和未選擇的存儲元件電壓連通。5.根據(jù)權(quán)利要求4所述的非易失性存儲系統(tǒng)，其中，所述電壓提供電路包括第三開關(guān)，該第三開關(guān)在第一端子處接收所述設(shè)計電壓并且在第二端子處接收選擇信號；以及與所述第一開關(guān)和所述第三開關(guān)的第三端子連通的數(shù)據(jù)線，所述第三開關(guān)響應(yīng)于所述選擇信號而選擇性地為所述數(shù)據(jù)線提供所述設(shè)計電壓。6.根據(jù)權(quán)利要求1至5中任一項所述的非易失性存儲系統(tǒng)，還包括與所述電壓提供電路連通的感測電路，該感測電路感測在所述電壓提供電路處的特定電壓，所述特定電壓表示所述非易失性存儲元件從所述第一預(yù)定電阻狀態(tài)改變成所述第二預(yù)定電阻狀態(tài)，所述感測電路響應(yīng)于感測到所述特定電壓而輸出所述非易失性存儲元件從所述第一預(yù)定電阻狀態(tài)改變成所述第二預(yù)定電阻狀態(tài)的指示。7.根據(jù)權(quán)利要求1所述的非易失性存儲系統(tǒng)，其中所述電壓提供電路包括與所述選擇電路連通的數(shù)據(jù)線；所述非易失性存儲系統(tǒng)還包括與所述數(shù)據(jù)線連通的上升脈沖提供電路；以及與所述數(shù)據(jù)線和所述上升脈沖提供電路連通的轉(zhuǎn)換檢測電路；所述上升脈沖提供電路提供具有上升的幅度的電壓脈沖；所述轉(zhuǎn)換檢測電路檢測所述非易失性存儲元件中的預(yù)定電流改變，并響應(yīng)于檢測所述非易失性存儲元件中的預(yù)定電流改變而輸出所述非易失性存儲元件已改變成所述第一電阻狀態(tài)的指示；以及所述上升脈沖提供電路響應(yīng)于所述非易失性存儲元件已改變成所述第一電阻狀態(tài)的指示而在所述電壓脈沖完成之前終止所述電壓脈沖。8.根據(jù)權(quán)利要求1至7中任一項所述的非易失性存儲系統(tǒng)，其中所述非易失性存儲元件包括可逆電阻切換材料。9.根據(jù)權(quán)利要求1至8中任一項所述的非易失性存儲系統(tǒng)，其中所述非易失性存儲元件為單片式三維存儲器陣列的一部分。10.一種用于操作非易失性存儲器的方法，包括通過在第一時間段內(nèi)施加設(shè)計電壓而將非易失性存儲元件從第一預(yù)定電阻狀態(tài)設(shè)計成第二預(yù)定電阻狀態(tài)，所述非易失性存儲元件響應(yīng)于第一電壓幅度而從所述第一預(yù)定電阻狀態(tài)改變成所述第二預(yù)定電阻狀態(tài)，所述非易失性存儲元件響應(yīng)于第二電壓幅度而從所述第二預(yù)定電阻狀態(tài)改變成所述第一預(yù)定電阻狀態(tài)，所述設(shè)計電壓至少與所述第二電壓幅度一樣大，所述第一時間段短于響應(yīng)于所述設(shè)計電壓而將所述非易失性存儲元件改變成所述第一預(yù)定電阻狀態(tài)所需的時間。11.根據(jù)權(quán)利要求10所述的方法，其中所述非易失性存儲元件包括可逆電阻切換材料；所述第一預(yù)定電阻狀態(tài)為低電阻狀態(tài)；以及所述第二預(yù)定電阻狀態(tài)為高電阻狀態(tài)。12.根據(jù)權(quán)利要求10或11所述的方法，還包括在所述第一時間段之后核對所述非易失性存儲元件是否處于所述第二預(yù)定電阻狀態(tài)；若所述非易失性存儲元件未處于所述第二預(yù)定電阻狀態(tài)，則重復(fù)所述設(shè)計。13.根據(jù)權(quán)利要求10、11或12所述的方法，其中，所述將非易失性存儲元件從第一預(yù)定電阻狀態(tài)設(shè)計成第二預(yù)定電阻狀態(tài)包括施加電壓給數(shù)據(jù)線；以及施加電壓脈沖給選擇電路，使得所述選擇電路在所述脈沖期間將所述數(shù)據(jù)線連接到控制線，所述控制線與所述非易失性存儲元件連通。14.根據(jù)權(quán)利要求10、11或12所述的方法，還包括通過施加具有上升幅度的設(shè)計脈沖給與所述非易失性存儲元件連通的數(shù)據(jù)線而將所述非易失性存儲元件從所述第二預(yù)定電阻狀態(tài)設(shè)計成所述第一預(yù)定電阻狀態(tài)；在所述具有上升幅度的設(shè)計脈沖期間感測所述數(shù)據(jù)線處的特定電壓；以及響應(yīng)于感測到所述數(shù)據(jù)線處的特定電壓而終止所述具有上升幅度的設(shè)計脈沖。全文摘要一種非易失性存儲系統(tǒng)，包括基底；在基底上的控制電路；包括多個具有可逆電阻切換元件的存儲器單元的三維存儲器陣列(在基底之上)；以及用于設(shè)置和復(fù)位電阻切換元件的電路。復(fù)位電阻切換元件的電路向存儲器單元提供脈沖，該脈沖的幅度大小足以設(shè)置和復(fù)位存儲器單元，而長度足以可能復(fù)位存儲器單元但不足以設(shè)置存儲器單元。文檔編號G11C7/12GK102077295SQ200980124529公開日2011年5月25日申請日期2009年6月26日優(yōu)先權(quán)日2008年6月27日發(fā)明者羅伊·E·朔伊爾萊因申請人:桑迪士克3D公司