專利名稱：非易失性存儲器中感測期間的基于數據狀態(tài)的溫度補償的制作方法
技術領域：
本發(fā)明涉及非易失性存儲器。
背景技術：
半導體存儲器已經變得越來越普遍用在各種電子設備中。例如，非易失性半導體存儲器用在蜂窩電話、數碼相機、個人數字助理、移動計算設備、非移動計算設備和其他設備中。電可擦除可編程只讀存儲器(EEPROM)和閃存是最普遍使用的非易失性半導體存儲器中的。相比于傳統(tǒng)的全特征的EEPR0M，利用也是一類EEPROM的閃存，存儲器的整個存儲器陣列或一部分的內容可以在一步(one Step)中擦除。傳統(tǒng)EEPROM和閃存兩者利用位于半導體襯底中的溝道區(qū)上方并與之隔離的浮置柵極。該浮置柵極位于源極和漏極區(qū)之間。在浮置柵極之上并與之隔離地提供控制柵極。 因此形成的晶體管的閾值電壓(Vth)由保留在浮置柵極上的電荷量控制。即，在晶體管導通之前必需施加到控制柵極以允許其源極和漏極之間導電的電壓的最小量由浮置柵極上的電荷水平控制。一些EEPROM和閃存器件具有用于存儲兩個范圍的電荷的浮置柵極，因此存儲器元件可以在兩個狀態(tài)、例如已擦除狀態(tài)和已編程狀態(tài)之間被編程/擦除。這樣的閃存器件有時被稱為二進制閃存器件，因為每個存儲器元件可以存儲一位數據。通過識別多個不同的允許/有效編程的閾值電壓范圍來實現多狀態(tài)(也稱為多級)閃存器件。每個不同的閾值電壓范圍對應于在存儲器器件中被編碼的數據位集合的預定值。例如，當每個存儲器元件可以被置于與四個不同的閾值電壓范圍對應的四個離散電荷帶之一中時，每個存儲器元件可以存儲兩位數據。通常，在編程操作期間施加到控制柵極的編程電壓VreM被施加作為在幅度上隨時間增加的一系列脈沖。在一種可能的方法中，脈沖的幅度隨每個連續(xù)脈沖而增加預定步長大小，例如0. 2-0. 4V。VreM可以施加到閃存元件的控制柵極。在編程脈沖之間的時段中，實行驗證操作。即，在連續(xù)編程脈沖之間讀取正被并行編程的一組元件的每個元件的編程電平， 以確定其是否等于或大于該元件正被編程到的驗證電平。對于多狀態(tài)閃存元件的陣列，可以對元件的每個狀態(tài)進行驗證步驟，以確定該元件是否已達到其數據相關的驗證電平。例如，能夠以四個狀態(tài)存儲數據的多狀態(tài)存儲器元件可能需要對三個比較點進行驗證操作。此外，當對EEPROM或諸如NAND串中的NAND閃存器件的閃存器件編程時，通常VreM 被施加到控制柵極，并且位線接地，致使來自單元或者存儲器元件、例如存儲元件的溝道的電子被注入到浮置柵極中。當電子在浮置柵極中累積時，浮置柵極變?yōu)槌湄撾?，并且存儲器元件的閾值電壓升高，使得該存儲器元件被認為處于已編程狀態(tài)?？梢栽诿绹鴮＠?859397 以及美國專利6917M2中找到關于這樣的編程的更多信息，兩者通過全部參考被并于此。在當前的諸如NAND閃存器件的非易失性存儲器件中，溫度變化帶來讀和寫數據方面的問題。存儲器器件經歷基于其所位于的環(huán)境的變化的溫度。例如，一些電流存儲器器件被評定為在-40°C和+85°C之間使用。在工業(yè)、軍事和消費應用中的器件可能經歷明顯的溫度變化。溫度影響許多晶體管參數，這其中最顯著的是閾值電壓。具體地，溫度變化可能導致讀誤差，并加寬非易失性存儲元件的不同狀態(tài)的閾值電壓分布。需要改進的技術來克服由于溫度改變而引起的不準確性
發(fā)明內容
本發(fā)明通過提供在驗證和讀操作期間引起存儲元件中的依賴于數據狀態(tài)的電流來改善非易失性存儲器中的讀準確度的方法來克服以上和其他問題。在一個實施例中，一種操作非易失性存儲器的方法包括(a)每次一個地將電壓施加到所選非易失性存儲元件的控制柵極；(b)在施加每個電壓時，將至少一個電流源耦合到所選非易失性存儲元件；(c)感測流過所選非易失性存儲元件的電流；以及(d)將所感測的電流與對所述電壓中的至少兩個而不同的參考電流相比較。不同的感測電流可以用于例如不同狀態(tài)的不同電壓。在另一實施例中，一種操作非易失性存儲器的方法包括(a)經由所選字線向 NAND串中的至少一個所選非易失性存儲元件的控制柵極施加電壓，該電壓分離了較低和較高狀態(tài)；(b)如果通過施加電壓使至少一個所選非易失性存儲元件導電，則引起經過所選非易失性存儲元件的電流；以及(c)將該電流與參考電流相比較，該參考電流是基于較高狀態(tài)的參考溫度系數。在相同的參考溫度系數下，參考電流對于不同的狀態(tài)可以不同。在另一實施例中，感測電流可以依賴于狀態(tài)和溫度系數兩者。在另一實施例中，一種操作非易失性存儲器的方法包括(a)每次一個地將電壓施加到所選非易失性存儲元件的控制柵極；(b)在施加每個電壓時，將預充電的電容器耦合到所選非易失性存儲元件，當所選非易失性存儲元件處于導電狀態(tài)中時，該電容器放電到該所選非易失性存儲元件中；以及(c)在對每個電壓而不同的放電時間之后，基于電容器是否已經放電到在行進點(trip point)以下來確定所選非易失性存儲元件是否處于導電狀態(tài)。該放電時間還可以隨溫度改變。在另一實施例中，一種非易失性存儲器包括非易失性存儲元件的集合和至少一個控制電路。所述至少一個控制電路每次一個地將電壓施加到所選非易失性存儲元件的控制柵極，在施加每個電壓時，將至少一個電流源耦合到所選非易失性存儲元件，感測流過所選非易失性存儲元件的電流，并將所感測的電流與對所述電壓中的至少兩個而不同的參考電流相比較。還可以提供相應的方法、系統(tǒng)以及用于進行在此提供的方法的計算機或處理器可讀的存儲器件。


圖Ia是NAND串的頂視圖。圖Ib是圖Ia的NAND串的等效電路圖。圖2是NAND閃存元件的陣列的方框圖。圖3繪出NAND串的截面圖。圖4繪出閾值電壓分布。圖fe繪出對于不同狀態(tài)的溫度系數相對于感測電流的關系。
5
圖恥繪出高和低狀態(tài)之間的溫度系數相對于感測電流的改變。圖5c繪出對于不同狀態(tài)的感測電流相對于溫度的改變。圖6繪出在讀操作期間施加到所選字線的控制柵極讀電壓。圖7繪出在編程期間施加到所選非易失性存儲元件的控制柵極的示例脈沖串。圖8繪出NAND串和用于感測的組件的配置。圖9a繪出對于不同狀態(tài)的存儲元件的電流相對于柵極到源極電壓的關系。圖9b繪出對于不同狀態(tài)的感測電容器上的電壓的放電。圖IOa繪出編程-驗證處理。圖IOb繪出讀處理。圖11是NAND閃存元件的陣列的方框圖。圖12是使用單個行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的方框圖。圖13是繪出感測塊的一個實施例的方框圖。圖14圖示對于全位線存儲器架構或者奇偶存儲器架構的將存儲器陣列組織成塊的示例。圖15繪出閾值電壓分布和一遍編程的示例集合。圖16繪出閾值電壓分布和兩遍編程的示例集合。圖17a_c示出各個閾值電壓分布并描述編程非易失性存儲器的處理。
具體實施例方式本發(fā)明提供了通過在驗證和讀操作期間引起存儲元件中的依賴于數據狀態(tài)的電流而改善非易失性存儲器中的讀準確度的方法。適合于實現本發(fā)明的存儲器系統(tǒng)的一個例子使用NAND閃存結構，其包括在兩個選擇柵極之間串聯排列多個晶體管。串聯連接的晶體管和選擇柵極被稱為NAND串。圖Ia 是示出一個NAND串的頂視圖。圖Ib是其等效電路。所示的NAND串包括串聯并夾在第一選擇柵極120和第二選擇柵極122之間的四個晶體管100、102、104和106。選擇柵極120選通(gate)NAND串與位線126的連接。選擇柵極122選通NAND串與源極線128的連接。通過向控制柵極120CG施加適當的電壓來控制選擇柵極120。通過向控制柵極122CG施加適當的電壓來控制選擇柵極122。晶體管100、102、104和106的每個具有控制柵極和浮置柵極。晶體管100具有控制柵極100CG和浮置柵極loore。晶體管102包括控制柵極102CG 和浮置柵極102TO。晶體管104包括控制柵極104CG和浮置柵極104TO。晶體管106包括控制柵極106CG和浮置柵極106TO?？刂茤艠OIOOCG連接到(或者是)字線WL3，控制柵極 102CG連接到字線WL2，控制柵極104CG連接到字線WL1，并且控制柵極106CG連接到字線 WLO0在一個實施例中，晶體管100、102、104和106每個是存儲元件，也被稱為存儲器單元。 在其他實施例中，存儲元件可以包括多個晶體管或者可以不同于所示的。選擇柵極120連接到選擇線S⑶。選擇柵極122連接到選擇線SGS。圖2是繪出三個NAND串的電路圖。使用NAND結構的閃存系統(tǒng)的典型構造將包括幾個NAND串。例如，三個NAND串320、340和360被示出在具有多得多的NAND串的存儲器陣列中。每個NAND串包括兩個選擇柵極和四個存儲元件。盡管為了簡化示出了四個存儲元件，但是，現在的NAND串可以具有高達例如，三十二或六十四個存儲元件。CN 102160119 A
說明書
4/16 頁 例如，NAND串320包括選擇柵極322和327以及存儲元件323-326，NAND串340包括選擇柵極342和；347以及存儲元件；343-；346，NAND串360包括選擇柵極362和367以及存儲元件363-366。每個NAND串通過其選擇柵極(例如選擇柵極327、347或367)連接到源極線。選擇線SGS用于控制源極側選擇柵極。各個NAND串320、340和360通過選擇柵極322、342、362等中的選擇晶體管而連接到各自位線321、341和361。這些選擇晶體管由漏極選擇線SGD控制。在其他實施例中，選擇線不是一定要在NAND串中共用；就是說，可以為不同的NAND串提供不同的選擇線。字線WL3連接到存儲元件323、343和363的控制柵極。字線WL2連接到存儲元件324、344和364的控制柵極。字線WLl連接到存儲元件325、 345和365的控制柵極。字線Wi)連接到存儲元件326、346和366的控制柵極。如可見，每個位線和各自的NAND串包括存儲元件的陣列或集合的列。字線(WL3JL2JL1和Wi))包括陣列或者集合的行。每個字線連接在該行中的每個存儲元件的控制柵極?；蛘撸梢酝ㄟ^字線本身提供控制柵極。例如，字線WL2提供對于存儲元件324、344和364的控制柵極。 實際上，在字線上可以存在數千個存儲元件。每個存儲元件可以存儲數據。例如，當存儲一位數字數據時，存儲元件的可能閾值電壓(Vth)的范圍被劃分成兩個范圍，它們被分配了邏輯數據“1”和“0”。在NAND型閃存的一個例子中，在存儲元件被擦除后Vth是負的，并被定義為邏輯“ 1 ”。在編程操作后Vth是正的并被定義為邏輯“0”。當Vth是負的，并嘗試讀時，存儲元件將導通以指示邏輯“1”正被存儲。當Vth是正的并且嘗試讀操作時，存儲元件將不導通，這指示邏輯“0”被存儲。存儲元件還可以存儲多級信息，例如多位數字數據。在此情況下，Vth值的范圍被劃分為多級的數據。例如，如果存儲了四級的信息，則將存在被分配了數據值“11”、“10”、“01”和“00”的四個Vth范圍。在NAND型存儲器的一個例子中，在擦除操作后的Vth是負的并被定義為“11”。 正Vth值用于狀態(tài)“10”、“01”和“00”。被編程到存儲元件中的數據和元件的閾值電壓范圍之間的具體關系取決于對存儲元件采用的數據編碼方案。在美國專利No. 5386422,5570315,5774397,6046935,6456528 和 6522580 中提供了 NAND型閃存及其操作的相關例子，其每個通過參考被并于此當編程閃存元件時，編程電壓被施加到存儲元件的控制柵極，并且與存儲元件相關的位線接地。來自溝道的電子被注入浮置柵極中。當電子在浮置柵極中累積時，浮置柵極變?yōu)槌湄撾姡⑶掖鎯υ腣th升高。為了向正被編程的存儲元件的控制柵極施加編程電壓，將該編程電壓施加在適當的字線上。如上所述，每個NAND串中的一個存儲元件共享同一字線。例如，當編程存儲元件324時，編程電壓還將被施加到存儲元件344和364的控制柵極。圖3繪出NAND串的截面圖。該圖被簡化并未按比例。NAND串400包括在襯底 490上形成的源極側選擇柵極406、漏極側選擇柵極似4和八個存儲元件408、410、412、414、 416、418、420和422?？梢栽讦掩鍏^(qū)492上形成各組件，該ρ阱區(qū)492本身被形成在襯底的 η阱區(qū)494中。該η阱區(qū)又可以被形成在ρ襯底496中。供應線402和403可以分別與ρ 阱區(qū)492和η阱區(qū)494通信。除了具有電勢V皿的位線似6之外，還提供了具有電勢Vsquke 的源極供應線404。Vses被施加到選擇柵極406，并且Vseil被施加到選擇柵極424。字線或非易失性存儲元件的源極側指面對NAND串的源極端、例如在源極供應線404處的一側，而字線或非易失性存儲元件的漏極側指面對NAND串的漏極端、例如在位線4 處的一側。
7
圖4繪出閾值電壓(Vth)分布。通常，多級存儲元件的集合可以被編程到2N個不同的狀態(tài)，其中N >2。例如，可以使用四個、八個或十六個狀態(tài)。但是，隨著狀態(tài)數量增加以及狀態(tài)之間的間隔減小，日益重要的是能夠準確地讀回每個存儲元件的已編程的數據狀態(tài)。如開始時所述，影響讀準確度的一個因素是溫度，其可能在存儲元件被編程和被讀的時間之間變化。以比編程更低的溫度來讀導致Vth更高地漂移。類似地，以比編程更高的溫度來讀導致Vth更低地漂移。例如，分布500、502、506和510分別繪出E(已擦除)、A、B、和C 狀態(tài)。分別由E、A、B和C狀態(tài)的閾值分布501、504、508和512繪出Vth的向下漂移。在編程-驗證操作的驗證部分期間使用分別用于狀態(tài)A、B和C的控制柵極驗證電 ffiVv-A、Vv-B和Vv_c，以驗證一個或多個所選存儲元件是否已經被編程到意圖的狀態(tài)。類似地， 在讀操作期間使用分別用于狀態(tài)A、B和C的控制柵極讀電壓VraK_A、VraK_B和VraK_。，以確知一個或多個所選存儲元件的數據狀態(tài)。閾值電壓可能由于溫度和其他影響而漂移到導致讀誤差的程度。克服溫度變化的一種方法涉及基于溫度來調整控制柵極讀電壓。例如，如果Vth 升高，則可以相應地升高控制柵極讀電壓。但是，盡管該方法可以補償溫度變化，但是其不降低或消除在存儲元件級處的這種變化。圖fe繪出對于不同數據狀態(tài)的溫度系數(Tc)相對于感測電流(Isense)的關系。 Tc表示Vth相對于溫度的改變。溫度系數(Tc)依賴于存儲器器件的各個特性，比如摻雜、 布局等等。此外，預期溫度系數在量值上隨存儲器尺寸的降低而增加。通常，可以通過在不同溫度下測試來測量具體存儲器器件的Tc。在諸如多級NAND或NOR的非易失性存儲器中，溫度系數Tc是依賴于狀態(tài)的。例如，曲線520、522和5M分別繪出對于狀態(tài)A、B和C的針對不同感測電流的Tc的量值。繪出了 Tc的絕對值。被定義為Tc = Δ Vth/ Δ Temp的Tc通常具有負值，因為Vth隨溫度增加而降低。Tc可以具有例如大約_lmV/°C到-4mV/°C的范圍。此外，隨著存儲元件變得更小， Tc及其狀態(tài)依賴性變得更強?？朔诖怂龅臏囟扔绊懙囊环N方法涉及根據數據狀態(tài)而改變的感測電流水平。存儲元件的Vth依賴于在感測、包括驗證和讀操作期間使用的感測電流水平。感測電流水平越高，達到某個編程狀態(tài)所需的浮置柵極電荷越低。而且，對于較高的電流水平， 該器件更遠離子閾值導電狀況(regime)。通過增加感測電流水平，存儲元件的Tc對于所有狀態(tài)降低。圖如還指出C狀態(tài)具有比B狀態(tài)更高的Tc，并且B狀態(tài)具有比A狀態(tài)更高的 Tc。為了降低存儲元件的Tc，我們可以以相對較高的感測電流來感測存儲元件。例如，為了降低C狀態(tài)存儲元件的Tc，我們可以以相對較高的感測電流來感測該存儲元件。因為Ε、A 和B存儲元件被鎖定不感測，這將具有對功耗的可忽略的損失。此外，為了實現相對恒定的預定參考Tc即T。_KEF，當感測每個狀態(tài)時，我們可以使用特定的不同的感測電流。具體地，當分別對A、B或C狀態(tài)進行感測時，可以使用如所示的參考電流ISENSE_A、ISENSE_B和ISENSE_C。此外，對于給定的狀態(tài)，對于驗證和讀取兩者可以使用相同的感測電流，或者對于驗證和讀取可以使用不同的感測電流。 在一個選擇中，為每個狀態(tài)、并因此為每個相應的驗證或讀電壓提供不同的參考電流。在另一選擇中，為至少兩個狀態(tài)、并因此為至少兩個相應的驗證或讀電壓提供不同的參考電流。在此情況下，對兩個或多個狀態(tài)以及相應的驗證或讀電壓可以使用公共參考電流。例如，可以確定對于B和C狀態(tài)使用相同的參考電流是足夠的?；蛘?，當存在八個狀態(tài)Ε、A、B、C、D、E、F和G時，對A、B和C狀態(tài)使用第一參考電流、對D和E狀態(tài)使用第二參考電流以及對F和G狀態(tài)使用第三參考電流可能是足夠的。具體存儲器器件的測試將指示利用不同參考電流所達到的性能。這樣的測試可以包括測量讀誤差并基于最小化讀誤差和最小化系統(tǒng)開銷成本之間的折衷來調整不同參考電流的數量。在編程期間，存儲元件將持續(xù)接收編程脈沖，直到其Vth升高到該存儲元件進入非導電狀態(tài)的電平，并且在驗證操作期間，對于A、B和C狀態(tài)，其感測電流分別落到ISENSE_A、 ISENSE-B* ISENSE-C以下。如以下進一步詳細討論的，該感測可以涉及將預充電的電容器放電到存儲元件中。放電量與電流水平相關，該電流水平與被編程到存儲器器件和感測組件的邏輯中的期望的參考水平ISENSE_A、Isense-B和Isense-C相當。此外，還可以通過存儲器器件和感測組件的邏輯來調整放電時間段，使得必須在規(guī)定的放電時間段中達到特定電壓放電水平(行進點(trip point))和相應的電流水平。僅在存儲元件滿足導致感測電流落到對給定狀態(tài)的規(guī)定感測電流水平以下的施加條件后，才認為該存儲元件完全被編程到該給定狀態(tài)。圖恥繪出高和低狀態(tài)之間的溫度系數相對于感測電流的改變。例如，ATc可以表示C狀態(tài)Tc和A狀態(tài)Tc之間的差。ATc的量值隨著感測電路增加而降低。這是以比較低狀態(tài)存儲元件更高的感測電流水平來感測較高狀態(tài)存儲元件的另一優(yōu)點。即，通過改變較高狀態(tài)的感測電流，可以降低Tc的狀態(tài)依賴性，得到更收緊的閾值分布。例如，為了將A 狀態(tài)和C狀態(tài)之間的Tc差降低50%，感測電流水平可以增加50%。對于具體存儲器器件， 可以從測試中確定對于每個狀態(tài)的感測電流的最佳水平。圖5c繪出對于不同狀態(tài)的感測電流相對于溫度的改變。降低溫度影響的另一方法是提供對感測電流的溫度依賴性，比如隨著降低的溫度而減小的ISENSE。曲線540、542和 544分別繪出對于狀態(tài)A、B和C的參考感測電流相對于溫度的變化。該方法可以單獨地或者與基于數據狀態(tài)來改變感測電流組合地應用。即，不同的方法包括隨數據狀態(tài)而改變 Isense、隨溫度而改變ISENSE、以及隨數據狀態(tài)和溫度而改變ISENSE。后一方法提供iTc的量值的更強的降低。例如，假設以高溫度Thi將存儲器器件編程到狀態(tài)C。在此情況下，ISENSE-。(T-HI)是與該參考Tc對應的參考感測電流。即，感測處理可以被配置為使得所選存儲元件將被編程直到感測的電流處于 1SENSE-C(T-HI) 或以下。以下進一步討論的依賴溫度的電路可以用于基于溫度來確定對于每個狀態(tài)應用哪個Isense水平。此外，可以通過調整電容器的放電時間來實行不同的參考感測電流。例如，對于狀態(tài)C，當溫度是Thi時，一個放電時間將對應于實行
1SENSE-C (T-HI)
的參考感測電流，并且當溫度是時，較長的放電時間將對應于實行
1SENSE-C (T-LO)
的較低參考感測電流。中間放電時間可以對應于中間溫度。在編程后，當存儲器器件稍后被讀回時，可以基于當前確定的溫度來實行適當的參考感測電流。例如，如果存儲元件以高溫度被編程并以較低溫度被讀，則Vth將已更高地漂移。該漂移可以通過以較低感測電流感測存儲器來補償。因此，通過隨著降低溫度而減小Isense,可以對所有狀態(tài)減小Tc。此外，在任何給定的溫度下，較高的存儲器狀態(tài)將以較高的Isense來感測。還能夠不同地對待各數據狀態(tài)，使得例如對于較低到中間狀態(tài)、例如狀態(tài)A 和B，我們隨數據狀態(tài)而改變Isense,并且對于較高的狀態(tài)、例如狀態(tài)C，我們隨數據狀態(tài)和溫度而改變ISENSE。通常，在編程-驗證和讀操作兩者期間可以實行相同的參考感測電流。通常，我們可以選擇將對所有狀態(tài)共同的Tc(IVkef)，并使用圖5a的曲線來定位每
9個狀態(tài)的相應ISENSE。然后，存儲器器件可以被配置為當感測時使用所選的Isense水平，如下以下進一步討論的。利用在此所述的方法，在讀期間不需要使用依賴溫度的字線。此外，不需要像一些其他方法那樣使用參考單元。盡管Tc可能不能完全被消除，但是對所有狀態(tài)提供共同的Tc 將避免基于狀態(tài)的"Tc的需要，使得設計更簡單，并得到更收緊的Vth分布。另一選擇是還基于溫度來調整字線電壓以提供附加的補償。例如，較低的(因為Vth較低)字線電壓可以用于較高溫度，并且較高的字線電壓可以用于較低溫度。圖6繪出在讀操作期間施加到所選字線的控制柵極讀電壓。在讀操作期間，分別對于狀態(tài)A、B和C具有連續(xù)的幅度VmfV^^和VraK_e的控制柵極電壓波形在時間段tO-tl、 tl-t2和t2-t3中被施加到正被讀的一個或多個所選存儲元件的字線。還在圖4中繪出 Vra-PVra^和^.。。該示例適用于存在四個可用的數據狀態(tài)的情況。通常，當存在2N個可能的數據狀態(tài)時，控制柵極電壓波形將具有2N-1個幅度。圖7繪出在編程期間施加到所選非易失性存儲元件的控制柵極的示例脈沖串。 脈沖串740用于編程和驗證存儲元件。脈沖串740包括多個編程脈沖702、704、706、708、
710.......以及在用于驗證存儲元件的每對編程脈沖之間的驗證脈沖的集合(其一個例
子是驗證脈沖集合742)。在一個實施例中，編程脈沖具有電壓VreM，其開始于12V并且對于每個相繼的編程脈沖增加增量例如0. 5V，直到達到最大例如20-25V。在一些實施例中，可以存在對于數據正被編程到的每個狀態(tài)、例如狀態(tài)A、B和C的驗證脈沖。在其他實施例中， 可以存在更多或更少的驗證脈沖。每個集合中的驗證脈沖可以具有例如Vv_A、Vv_B和Vv_c的幅度(也在圖4中繪出)。圖8繪出NAND串的配置和用于感測的組件。在簡化的例子中，NAND串818包括分別與字線Wi)、ffLl、ffL2和WL3通信的四個存儲元件。在實踐中，可以使用附加的存儲元件和字線。此外，附加的NAND串通常被安排為在非易失性存儲元件的塊或其他集合中彼此鄰近。存儲元件耦接到襯底的P阱區(qū)。位線816與NAND串的漏極側以及感測模塊800通信。位線感測晶體管810耦接到位線816。這是使得在感測操作期間響應于控制814而導電以允許感測模塊與NAND串通信的高電壓晶體管。位線電壓箝位晶體管808是響應于控制814而打開以允許位線與感測放大器 (amp) 802通信的低電壓晶體管。在諸如讀或驗證操作的感測操作期間，發(fā)生預充電操作，其中感測放大器802中的電容器804被充電。晶體管808可以打開以允許預充電。例如，假設所選字線是WL1。在感測操作期間，WLl上的電壓耦合到WLl上的存儲元件的控制柵極。例如，在驗證操作期間，在每個編程脈沖之后，在WLl上提供驗證電壓Vv_A、 Vv-B和Vv_c的序列。在讀操作期間，在WLl上提供讀電壓VraTVa^和的序列。此外， 通常處于OV的電壓Vsotkce被施加到NAND串818的源極側。而且在感測操作期間，當施加字線電壓時，在NAND串818的漏極側，晶體管810導通，例如使其導電。另外，電壓被施加到晶體管808以使其導電。當所選存儲元件處于導電狀態(tài)時，預充電的電容器804通過位線而放電并經由存儲元件和NAND串放電到源極中，使得源極擔當電流宿。電流“I”如所示流動。下拉電路812將位線拉到地，針對存儲元件完成曾經感測的Vsource或其他電平， 使得存儲元件被鎖定不進一步感測，即使在對其他NAND串上的其他存儲元件繼續(xù)感測時。
控制器814還可以包括依賴溫度的電路815，用于與諸如結合圖5c討論的其中 Isense是依賴于溫度的實施例一起使用。已知通常用于提供溫度補償的信號的各種技術。 例如，這些技術中的一種或多種可以用在依賴溫度的電路815中。這些技術中的大多數不依靠獲得實際溫度測量，盡管該方法也是可能的。例如，通過參考并于此的題為“Voltage Generation Circuitry Having Temperature Compensation，，的美國專利 6801454 描述了一種電壓生成電路，其基于溫度系數向非易失性存儲器輸出讀電壓。該電路使用帶隙(band gap)電流，該電流包括與溫度無關的部分和隨溫度增加而增加的依賴溫度的部分。通過參
JftWIS^ "Non-Volatile Memory with Temperature-Compensated Data Read" ^ 美國專利6560152使用偏壓發(fā)生器電路，其將施加到數據存儲元件的源極或漏極的電壓偏置。這些技術中的任意一個以及任何其他已知的技術可以用于提供如在此所述的溫度補償的感測電流。圖9a繪出對于不同狀態(tài)的存儲元件的電流相對于柵極到源極電壓的關系。χ軸繪出正被感測的存儲元件的柵極到源極電壓。例如，指示了 ves_A、ves_B和ves_。的柵極到源極電壓。在驗證操作期間，Vsource = 0V, VGS_A、VGS_B和VGS_C分別與Vv_A、Vv_B和Vv_c相同。在讀操作期間，Vsource = OV, Ves_A、VGS_B和Ves_e分別與VraK_A、VCGE_B和相同。y軸繪出漏極電流ID，其是經過存儲元件和NAND串的電流。這也稱為感測電流，因為其是在感測期間發(fā)生的電流。還繪出了參考感測電流水平ISENSE_A、ISENSE-B或ISENSE-C。如所述，感測處理可以被配置為使得在編程-驗證期間，直到落在對于給定狀態(tài)的參考感測電流以下的電流流動， 才認為存儲元件被編程到該給定狀態(tài)。相對照，在讀操作期間，當超過參考感測電流的電流流動時，存儲元件被鎖定不進一步感測。曲線900、902和904分別繪出在A、B和C狀態(tài)下的存儲元件的電流與電壓的關系。 通常，當Ves開始超過存儲元件的閾值電壓時，電流開始從存儲元件的漏極流向源極。該電平Ves將對不同的狀態(tài)而變化，因為閾值電壓對不同的狀態(tài)而變化。對于低值的Ves發(fā)生弱電流，并且對于較高值的Ves增加電流，在這點時存儲元件被認為處于導電狀態(tài)。即，存儲元件通常在其處于這樣的操作點處時被認為處于導電狀態(tài)在該操作點處，曲線在曲線中的彎折處已經急劇轉折?；赩es，相應的感測電流將流動。例如，可以識別操作點901、903和 905，在其處，與圖如對應地，越來越高的感測電流分別是ISENSE_A、ISENSE_B或ISENSE-C。檢測的電流必須落在這些水平以下以便存儲元件完全被編程。例如，在編程到例如C狀態(tài)期間，在驗證操作期間流動的電流最初將是大的，因為 Vv-A( = VGS) > Vth是大的(因為Vv_A固定，Vsouece是OV并且Vth最初是小的)。隨著施加附加的編程脈沖，Vth將變得更大，使得Ves-Vra變得更小，并且電流也變得更小。最終，電流落在參考水平以下，在這點時存儲元件完全被編程。圖9b繪出對于不同狀態(tài)在感測電容器上的電壓的放電。在感測操作期間，在t0 和tl之間的預充電階段中，電容器804上的電壓(圖8)被預充電到初始電壓Vc = VINITm。 預充電還使位線電壓達到適合于感測的預定水平。在規(guī)定的時間tl，隨著控制柵極電壓被施加到所選字線，放電階段開始，其中電容器經由NAND串放電到所選存儲元件中，并且如果所選存儲元件處于導電狀態(tài)，則進到源極。此外，放電的速率可以依賴于分別由對于 A、B和C狀態(tài)的線912、914和916所指示的狀態(tài)。如果所選存儲元件不處于導電狀態(tài)，則電容器將不顯著放電，如線910所指示。通過基于數據狀態(tài)來設置感測時間、也稱為集合
11(integration)時間或放電時間，引導相應的感測電流。具體地，可以對于A、B或C狀態(tài)分別使用tA = t4-tl,tB = t3-tl或者tc = t2-tl的感測時間。還可以基于溫度來調整感測時間，使得較長的放電時段(對應于較低的感測電流)可以與較低溫度一起使用，并且較短的放電時段(對應于較高的感測電流)可以與較高溫度一起使用。此外，利用適當的感測時間，可以對每個狀態(tài)使用相同的電壓行進點VTKIP。^皿表示如下電平如果在感測時V。落在Vtkip以下，則認為所選存儲元件處于導電狀態(tài)，并且如果在感測時Vc不落在Vtkip以下，則認為所選存儲元件處于不導電狀態(tài)。此外，感測電流通過 Isense = ( Δ V/t) xC與電容的放電有關，其中C是電容器804的電容。因此，對于A、B或C狀態(tài)，分別是 Isense-a =(八 V/tA) xC, ISENSE_B = ( Δ V/tB) xC 和 I圓_c = ( Δ V/tc) xC。換句話說， 在編程期間，存儲元件將持續(xù)接收編程脈沖，直到其Vth升高到如下電平在該電平處，其柵極到源極電壓足夠低以導致其感測電流在驗證操作期間對于A、B和C狀態(tài)分別落在ISENSE_A、 ISENSE-B或ISENSE-C以下。因此如果所選存儲元件處于導電狀態(tài)，則可以認為感測放大器的電容器是提供某個電流的電流源。在t5，Vc被放電。因此，可以通過在對于任意的存儲器狀態(tài)的感測操作期間減少集合時間來實現感測電流水平的增加。對于相同的行進點，集合時間的減少將意味感測電流水平的相應增加。 該特征可以在允許變化集合時間的現有存儲器設計中容易地實現。該方法允許對較高狀態(tài)改變Tc較多并對較低狀態(tài)改變較少，對于所有狀態(tài)理想地收斂到單個Tc。例如，假設為給定的存儲器器件配置了電容C和基于Vimm和Vtkip之間的差的Δ V0例如，對于A狀態(tài)，利用基于例如圖fe的所選的預定ISENSE_A，可以從以下關系確定適當的感測時間tA :tA = AV/ (Isense-axC)。類似地，對于B和C狀態(tài)的感測時間分別是、=Δ V/ (ISENSE_BxC)和tc = Δ V/ (ISENSE_AxC)。AV、C和感測電流是已知的設計參數，從這些參數可以由此確定感測時間。如所述，根據圖5c，感測時間還可以隨溫度改變，以在不同的溫度下提供不同的Isense?？梢允褂没跀祿顟B(tài)引起所選存儲元件中的感測電流的各種方法。例如，可以使用一個電流源電路，其可調整以提供不同的感測電流輸出，或者可以使用多個不同的電流源電路，一個電流源電路用于每個感測電流輸出。關于感測的進一步的細節(jié)可以在通過參考并于此的美國專利7376030中找到。圖IOa繪出編程和驗證處理。編程操作開始于步驟1000。在步驟1002，編程脈沖被施加到所選字線。在步驟1004，驗證操作開始。步驟1006包括將控制柵極驗證電壓Vv_A 施加到所選字線，并且步驟1008包括感測電流并將其與ISENSE_A相比較以確定所選存儲元件是否處于導電狀態(tài)。接下來，步驟1010包括將控制柵極驗證電壓Vv_B施加到所選字線，并且步驟1012包括感測電流并將其與ISENSE_B相比較以確定所選存儲元件是否處于導電狀態(tài)。 接下來，步驟1014包括將控制柵極驗證電壓Vv_。施加到所選字線，并且步驟1016包括感測電流并將其與ISENSE_。相比較以確定所選存儲元件是否處于導電狀態(tài)。如果在決定步驟1018 存在下一編程脈沖，則處理在1002繼續(xù)。否則，編程操作結束于步驟1019。當存在多于四個數據狀態(tài)時可依據此擴展該處理。圖IOb繪出讀處理。讀操作開始于步驟1020。在步驟1022，控制柵極讀電壓VraK_A 被施加到所選字線，并且步驟IOM包括感測電流并將其與ISENSE_A相比較以確定所選存儲元件是否處于導電狀態(tài)。在步驟1026，控制柵極讀電壓VraK_B被施加到所選字線，并且步驟 10 包括感測電流并將其與ISENSE_B相比較以確定所選存儲元件是否處于導電狀態(tài)。在步
12驟1030，控制柵極讀電壓被施加到所選字線，并且步驟1032包括感測電流并將其與 ISENSE-e相比較以確定所選存儲元件是否處于導電狀態(tài)。讀操作結束于步驟10；34。對于給定的存儲元件，假設從低到高施加控制柵極電壓，基于致使存儲元件變得導電的第一控制柵極電壓來確定數據狀態(tài)。例如，如果是致使存儲元件變得導電的第一電壓，則存儲元件處于E狀態(tài)。如果VraK_B是致使存儲元件變得導電的第一電壓，則存儲元件處于A狀態(tài)。如果VraK_。是致使存儲元件變得導電的第一電壓，則存儲元件處于B狀態(tài)。 如果沒有控制柵極電壓致使存儲元件變得導電，則存儲元件處于C狀態(tài)。被確定處于具體狀態(tài)的給定存儲元件被鎖定不進一步讀。在此例子中，對于給定的狀態(tài)，使用相同的感測電流用于驗證和讀操作。圖11圖示諸如圖1和2所示的NAND存儲元件的陣列1100的例子。沿著每列，位線1106耦接到NAND串1150的漏極選擇柵極的漏極端11沈。沿著NAND串的每行，源極線 1104可以連接NAND串的源極選擇柵極的所有源極端11觀。存儲元件的陣列被劃分成存儲元件的大量塊。如對于快閃EEPROM系統(tǒng)共同的，塊是擦除的單位。即，每塊包含一起被擦除的最小數量的存儲元件。每塊通常被劃分成多個頁。頁是編程的最小單位。一頁或多頁數據通常被存儲在一行存儲元件中。例如，一行通常包含若干交織的頁，或者其可以構成一頁。一頁的所有存儲元件將一起被讀或編程。此外，一頁可以存儲來自一個或多個扇區(qū)的用戶數據。扇區(qū)是由主機使用作為用戶數據的便捷單位的邏輯概念；其通常不包含開銷數據，該開銷數據被限制給控制器。開銷數據可以包括已經從扇區(qū)的用戶數據計算的糾錯碼(EEC)?？刂破鞯囊徊糠?以下描述)在數據被編程到陣列中時計算ECC，并且還在從陣列中讀出數據時對其進行檢查?；蛘?，ECC和/或其他開銷數據被存儲在與它們所屬的用戶數據不同的頁中或者甚至不同的塊中。一個扇區(qū)的用戶數據通常是512字節(jié)，對應于磁盤中的扇區(qū)的大小。開銷數據通常是附加的16-20字節(jié)。大量頁形成塊，從例如8頁達32、64、1觀或更多頁任意。在一些實施例中，一行NAND串構成一塊。在一個實施例中，通過將ρ阱升高到擦除電壓(例如14-22V)達足夠的時間段并將所選塊的字線接地同時源極和位線浮置來擦除存儲器存儲元件。由于電容耦合，未選的字線、位線、選擇線和c源極也被升高到擦除電壓的很大分數(significant fraction)。因此強電場被施加到所選存儲元件的隧道氧化物層并且隨著浮置柵極的電子被發(fā)射到襯底側，通常通過i^owler-Nordheim隧穿(tunneling)機制，所選存儲元件的數據被擦除。隨著電子從浮置柵極轉移到P阱區(qū)，所選存儲元件的閾值電壓降低?？梢詫φ麄€存儲器陣列、分離的塊或者存儲元件的另一單位進行擦除。圖12是使用單個行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的方框圖。該示了根據本發(fā)明的一個實施例的具有用于并行讀和編程一頁存儲元件的讀/寫電路的存儲器器件1296。存儲器器件1296可以包括一個或多個存儲器晶片1298。存儲器晶片 1298包括存儲元件的二維陣列1100、控制電路1210以及讀/寫電路1265。在某些實施例中，存儲元件的陣列可以是三維的。存儲器陣列1100可由字線經由行解碼器1230以及由位線經由列解碼器1260尋址。讀/寫電路1265包括多個感測塊1200，并允許并行讀或編程一頁存儲元件。通常，控制器1250被包括在與一個或多個存儲器晶片1298相同的存儲器器件1296中(例如可移除存儲卡)。命令和數據經由線路1220在主機和控制器1250之間以及經由線路1218在控制器和一個或多個存儲器晶片1298之間傳送。控制電路1210與讀/寫電路1265協(xié)作以對存儲器陣列1100進行存儲器操作?？刂齐娐?210包括狀態(tài)機1212、芯片上地址解碼器1214、溫度補償控制器1215和功率控制模塊1216。狀態(tài)機1212提供對存儲器操作的芯片級控制，并且可以包括ECC解碼引擎。芯片上地址解碼器1214提供由主機或存儲器控制器使用的地址與由解碼器1230和1260使用的硬件地址之間的地址接口。溫度補償控制器1215可以提供依賴溫度的感測電流，如在此討論的(例如參見圖5c)。功率控制模塊1216控制在存儲器操作期間提供給字線和位線的功率和電壓。在某些實施方式中，圖12的組件的一些可以組合。在各種設計中，可以考慮不同于存儲元件陣列1100的一個或多個組件(單獨或組合地)作為管理電路。例如，一個或多個管理電路可以包括控制電路1210、狀態(tài)機1212、解碼器1214/U60、功率控制器1216、感測模塊1200、讀/寫電路1沈5、控制器1250等中的任意一個或其組合。在另一方法中，在陣列的相對兩側以對稱的方式實現各種外圍電路對存儲器陣列 1100的存取，使得每側的存取線和電路的密度降低一半。因此，行解碼器被分成兩個行解碼器，并且列解碼器被分成兩個列解碼器。類似地，讀/寫電路被分成連接到來自陣列1100 底部的位線的讀/寫電路和連接到來自陣列1100的頂部的位線的讀/寫電路。以此方式， 讀/寫模塊的密度基本降低一半。圖13是繪出感測塊的一個實施例的方框圖。單個感測模塊1200被分區(qū)為稱為感測模塊1280的核心部分以及公共部分1290。在一個實施例中，將存在對于每個位線的單獨的感測模塊1280和對于多個感測模塊1280的集合的一個公共部分1290。在一個例子中，感測模塊將包括一個公共部分1290和八個感測模塊1觀0。一組中的每個感測模塊將經由數據總線1272與相關的公共部分通信。進一步的細節(jié)參見2006年6月四日公開的題為"Non-Volatile Memory and Method with Shared Processing for an Aggregate of Sense Amplifiers”的美國專利申請公開No. 2006/0140007，在此通過全部參考將其并入。感測模塊1280包括確定所連接的位線中的導電電流是在預定閾值水平以上還是以下的感測電路1270。感測模塊1280還包括用于設置在關于所連接的位線上的電壓條件的位線鎖存器1觀2。例如，鎖存在位線鎖存器1282中的預定狀態(tài)將導致所連接的位線被拉到指定編程禁止的狀態(tài)(例如1. 5-3V)。公共部分1290包括處理器1292、數據鎖存器的集合1294和耦接在數據鎖存器的集合1294與數據總線1220之間的1/0接口 1296。處理器1292執(zhí)行計算。例如，其功能之一是確定在被感測的存儲元件中存儲的數據，并將確定的數據存儲在數據鎖存器的集合中。數據鎖存器的集合1294用于存儲由處理器1292在讀操作期間確定的數據位。其還用于存儲在編程操作期間從數據總線1220輸入的數據位。輸入的數據位表示要被編程到存儲器中的寫數據。1/0接口 1296提供在數據鎖存器1294和數據總線1220之間的接口。在讀或感測期間，系統(tǒng)的操作在狀態(tài)機1212的控制下，該狀態(tài)機1212控制對被尋址的存儲元件的不同控制柵極電壓的供應。隨著其步經與存儲器所支持的各個存儲器狀態(tài)對應的各個預定控制柵極電壓，感測模塊1280可以行進在這些電壓之一，并且將從感測模塊1280經由總線1272提供輸出給處理器1292。在該點，處理器1292通過考慮感測模塊的 (一個或多個)行進事件以及經由輸入線1293來自狀態(tài)機的關于所施加的控制柵極電壓的信息來確定得到的存儲器狀態(tài)。然后其計算對于該存儲器狀態(tài)的二進制編碼，并將得到的數據位存儲到數據鎖存器1294中。在核心部分的另一實施例中，位線鎖存器1282起著雙重作用，用作鎖存感測模塊1280的輸出的鎖存器以及還用作如上所述的位線鎖存器兩者。預期一些實施方式將包括多個處理器1四2。在一個實施例中，每個處理器1292將包括輸出線(未示出)使得每個輸出線被布線為或(wired-OR)在一起。在一些實施例中， 輸出線在被連接到布線為或的線之前被反相。該配置使能夠在編程驗證處理期間迅速確定何時已完成編程處理，因為接收被布線為或的線的狀態(tài)機可以確定正被編程的所有位何時已達到期望的電平。例如，當每位達到其期望的電平時，對于該位的邏輯0將被發(fā)送到布線為或的線(或者數據1被反相)。當所有位輸出數據0 (或者數據1被反相)時，則狀態(tài)機知道要終止編程處理。因為每個處理器與八個感測模塊通信，因此狀態(tài)機需要讀布線為或的線八次，或者邏輯被添加到處理器1292以累積相關位線的結果，使得狀態(tài)機僅需讀布線為或的線一次。類似地，通過正確地選擇邏輯電平，全局狀態(tài)機可以檢測第一位何時改變其狀態(tài)，并據此改變算法。在編程或驗證期間，要被編程的數據從數據總線1220存儲在數據鎖存器的集合 1294中。在狀態(tài)機的控制下，編程操作包括施加到被尋址的存儲元件的控制柵極的一系列編程電壓脈沖。每個編程脈沖后跟隨著讀回(驗證)以確定存儲元件是否已被編程到期望的存儲器狀態(tài)。處理器1292相對于期望的存儲器狀態(tài)而監(jiān)視讀回的存儲器狀態(tài)。當兩者一致時，處理器1292設置位線鎖存器1282以便致使位線被拉到指定編程禁止的狀態(tài)。這禁止耦接到位線的存儲元件被進一步編程，即使編程脈沖出現在其控制柵極上。在其他實施例中，在驗證處理期間，處理器首先加載位線鎖存器1282，并且感測電路將其設置到禁止值。數據鎖存器堆疊1294包含與感測模塊對應的數據鎖存器的堆疊。在一個實施例中，每個感測模塊1280存在三個數據鎖存器。在一些實施方式中(但不是要求的)，數據鎖存器被實現為移位寄存器，使得存儲在其中的并行數據被轉換成用于數據總線1220的串行數據，并反之亦然。在優(yōu)選實施例中，與m個存儲元件的讀/寫塊對應的所有數據鎖存器可以鏈接在一起以形成塊移位寄存器，使得數據塊可以通過串行轉移而被輸入或輸出。具體地，讀/寫模塊的堆被適配為使得其數據鎖存器的集合的每個將把數據依次移入或移出數據總線，就像它們是對于整個讀/寫塊的移位寄存器的部分一樣?？梢栽诿绹鴮＠?196931，美國專利7023736，美國專利7046568，71969 和 7327619中找到關于非易失性存儲器件的各個實施例的結構和/或操作的附加的信息，其每個通過全部參考而被合并于此。圖14圖示了對于全位線存儲器架構或者對于奇偶存儲器架構的將存儲器陣列組織成塊的例子。描述存儲器陣列1100的示例結構。作為一個例子，描述被分區(qū)成IOM個塊的NAND快閃EEPR0M。存儲在每個塊中的數據可以同時被擦除。在一個實施例中，塊是同
時被擦除的存儲元件的最小單位。在此例子中，在每個塊中，存在與位線BL0、BL1........
BL8511對應的8512個列。在稱為全位線(ABL)架構(架構1410)的一個實施例中，在讀和編程操作期間，一塊的所有位線可以同時被選擇。沿著公共字線并連接到任意位線的存儲元件可以同時被編程。在所提供的例子中，四個存儲元件串聯連接以形成NAND串。盡管示出四個存儲元件被包括在每個NAND串中，但是可以使用多于或少于四個(例如16、32、64或另一數量)。 NAND串的一端經由(連接到選擇柵極漏極線SGD的)漏極選擇柵極連接到相應位線，另一端經由(連接到選擇柵極源極線SGS的)源極選擇柵極連接到c源極。在稱為奇偶架構(架構1400)的另一實施例中，位線被劃分成偶數位線(BLe)和奇數位線(BLo)。在奇/偶位線架構中，沿著公共字線并連接到奇數位線的存儲元件在一個時間被編程，而沿著公共字線并連接到偶數位線的存儲元件在另一時間被編程。在此例子中，在每個塊中，存在被劃分成奇數列和偶數列的8512列。在此例子中，示出四個存儲元件串聯連接以形成NAND串。盡管示出了四個存儲元件被包括在每個NAND串中，但是可以使用多于或少于四個存儲元件。在讀和編程操作的一個配置期間，同時選擇4256個存儲元件。所選的存儲元件具有相同的字線和同種類的位線(例如偶數或奇數)。因此，形成一個邏輯頁的532字節(jié)的數據可以同時被讀或編程，并且存儲器的一塊可以存儲至少八個邏輯頁(四個字線，每個字線具有奇數和偶數頁)。對于多狀態(tài)存儲元件，當每個存儲元件存儲兩位數據時，其中這兩位的每位被存儲在不同的頁中，一個塊存儲十六個邏輯頁。也可以使用其他大小的塊和頁。對于ABL或奇偶架構，可以通過將ρ阱升高到擦除電壓(例如20V)并將所選塊的字線接地來擦除存儲元件。源極和位線是浮置的?？梢詫φ麄€存儲器陣列、分離的塊或者作為存儲器器件的一部分的另一單位的存儲元件進行擦除。電子從存儲元件的浮置柵極轉移到P阱區(qū)使得存儲元件的Vth變?yōu)樨?。在讀和驗證操作中，選擇柵極(S⑶和SGS)連接到在2. 5-4. 5V的范圍內的電壓， 并且未選字線(例如WiKffLl和WL3，這時WL2是所選字線)升高到讀通過電壓Vkead (通常是在4.5到6V范圍內的電壓)，以使晶體管作為選通柵極(pass gate)。所選字線WL2連接到如下電壓，對于每個讀和驗證操作規(guī)定了其電平，以便確定所關注的存儲元件的Vth是在這樣的電平以上還是以下。例如，在對于兩級存儲元件的讀操作中，所選字線WL2可以接地，使得檢測Vth是否高于0V。在對于兩級存儲元件的驗證操作中，所選字線WL2連接到例如0.8V，使得驗證Vth是否已經達到至少0.8V。源極和ρ阱處于0V。被假設為偶數位線 (BLe)的所選位線被預充電到例如0. 7V的電平。如果Vth高于字線上的讀或驗證電平，則與感興趣的存儲元件相關的位線(BLe)的電勢電平由于不導電的存儲元件而維持在高電平。 另一方面，如果Vth低于讀或驗證電平，則所關注的位線(BLe)的電勢電平降低到例如小于 0.5V的低電平，因為導電的存儲元件對位線放電。由此可以通過連接到位線的電壓比較器感測放大器來檢測存儲元件的狀態(tài)。根據本領域中已知的技術執(zhí)行上述擦除、讀取和驗證操作。因此，本領域技術人員可以變化所述的許多細節(jié)。也可以使用本領域中已知的其他擦除、讀取和驗證技術。圖15繪出了閾值電壓分布以及一遍(one pass)編程的示例集合。針對每個存儲元件存儲兩位數據的情況提供了對于存儲元件陣列的示例Vth分布。對于擦除的存儲元件提供了第一閾值電壓分布E。還描繪了對于被編程的存儲器單元的三個閾值電壓分布A、B 和C。在一個實施例中，在E分布中的閾值電壓是負的，且在A、B和C分布中的閾值電壓是正的。每個不同的閾值電壓范圍對應于數據位的集合的預定值。在被編程到存儲器單元中的數據和該存儲元件的閾值電壓電平之間的具體關系取決于對這些存儲元件采用的數據編碼方案。例如，美國專利No. 6222762和美國專利No. 7237074描述了對于多狀態(tài)閃存元件的各種數據編碼方案，兩者通過全部參考被合并于此。在一個實施例中，使用格雷碼分配將數據值分配到各閾值電壓范圍，以便如果浮置柵極的閾值電壓錯誤地漂移到其相鄰的物理狀態(tài)，則將僅影響一位。一個例子將“11”分配給閾值電壓范圍E (狀態(tài)E)，將“ 10”分配給閾值電壓范圍A(狀態(tài)A)，將“00”分配給閾值電壓范圍B(狀態(tài)B)，且將“01”分配給閾值電壓范圍C(狀態(tài)C)。但是，在其他實施例中，不使用格雷編碼。雖然示出了四個狀態(tài)，但是本發(fā)明也可以與其他多狀態(tài)結構一起使用，這包括包含了多于或少于四個狀態(tài)的結構。還提供了三個讀參考電壓VraK_A、VCGE_B和VraK_。用于從存儲元件讀取數據。通過測試給定的存儲元件的閾值電壓是在V^fV^M和以上還是以下，該系統(tǒng)可以確定該存儲元件處于的狀態(tài)，例如編程情況。此外，提供了三個驗證參考電壓Vv_A、Vv_B和Vv_c。當將存儲元件編程到狀態(tài)A時， 系統(tǒng)將測試那些存儲元件是否具有大于或等于Vv_A的閾值電壓。當將存儲元件編程到狀態(tài) B時，系統(tǒng)將測試存儲元件是否具有大于或等于Vv_B的閾值電壓。當將存儲元件編程到狀態(tài) C時，系統(tǒng)將確定存儲元件是否具有大于或等于Vv_。的閾值電壓。在已知為全序列(full sequence)編程的一個實施例中，可以將存儲元件從擦除狀態(tài)E直接編程到已編程狀態(tài)A、B或C中的任意一個。例如，要被編程的存儲元件的全體 (population)可以首先被擦除，以便在該全體中的所有存儲元件都處于已擦除狀態(tài)Ε。然后將使用一系列編程脈沖來將存儲元件直接編程到狀態(tài)Α、Β或C。在一些存儲元件正從狀態(tài)E被編程到狀態(tài)A時，其他存儲元件正從狀態(tài)E被編程到狀態(tài)B和/或從狀態(tài)E被編程到狀態(tài)C。當在WLn上從狀態(tài)E編程到狀態(tài)C時，與在WLn-I下的鄰近浮置柵極的寄生耦合 (parasitic coupling)量達到最大，因為在WLn下的浮置柵極上的電荷量的改變與在從狀態(tài)E編程到狀態(tài)A或從狀態(tài)E編程到狀態(tài)B時電荷的改變相比是最大的。當從狀態(tài)E編程到狀態(tài)B時，與鄰近浮置柵極的耦合量較小。當從狀態(tài)E編程到狀態(tài)A時，耦合量甚至進一步降低。圖16圖示了對存儲兩個不同頁較低頁和較高頁的數據的多狀態(tài)存儲元件編程的兩遍技術的例子。描繪了四個狀態(tài)狀態(tài)E(ll)、狀態(tài)A(10)、狀態(tài)B(OO)和狀態(tài)C(01)。 對于狀態(tài)E，兩頁都存儲“1”。對于狀態(tài)A，較低頁存儲“0”，且較高頁存儲“1”。對于狀態(tài) B，兩頁都存儲“0”。對于狀態(tài)C，較低頁存儲“1”，且較高頁存儲“0”。注意，雖然已經向每個狀態(tài)分配了具體位樣式，但是還可以分配不同的位樣式。在第一編程遍中，根據要被編程到下部邏輯頁中的位來設置存儲元件的閾值電壓電平。如果該位是邏輯“1”，則不改變閾值電壓，這是因為其由于早前被擦除而處于適當的狀態(tài)。但是，如果要被編程的位是邏輯“0”，則該存儲元件的閾值電平增加到狀態(tài)A，如箭頭 1600所示。這結束了第一編程遍。在第二編程遍中，根據被編程到較高邏輯頁中的位來設置存儲元件的閾值電壓電平。如果較高邏輯頁位要存儲邏輯“1”，則不發(fā)生編程，這是由于取決于較低頁位的編程，存儲元件處于狀態(tài)E或A之一，兩狀態(tài)都攜帶較高頁位“ 1 ”。如果該較高頁位將是邏輯“0”， 則閾值電壓漂移。如果第一遍導致了存儲元件維持在已擦除狀態(tài)E中，則在第二階段，存儲元件被編程以便將閾值電壓增加為在狀態(tài)C內，如箭頭1620所示。如果由于第一編程遍， 存儲元件已經被編程到狀態(tài)A中，則在第二遍中對該存儲元件進一步編程，以便閾值電壓增加為在狀態(tài)B內，如箭頭1610所示。第二遍的結果是將該存儲元件編程到被指定為對于較高頁存儲邏輯“0”而不改變較低頁的數據的狀態(tài)中。在圖15和圖16兩者中，與鄰近字線上的浮置柵極的耦合量取決于最終狀態(tài)。在一個實施例中，如果足夠的數據被寫入以填滿(full up)整個頁，則系統(tǒng)可以被設置為執(zhí)行全序列寫。如果沒有足夠數據來寫入整個頁，則編程處理可以用接收到的數據來編程較低頁編程。當接收到隨后的數據時，則系統(tǒng)將編程較高頁。在另一實施例中，系統(tǒng)可以在編程較低頁的模式中開始寫入，并且如果隨后接收到填滿整個(或大多數)字線的存儲元件的足夠數據，則轉換為全序列編程模式。在美國專利No. 7120051中公開了這樣的實施例的更多細節(jié)，其通過參考合并于此。圖17a-C公開了通過對于任何特定存儲元件、在對于先前各頁向鄰近存儲元件寫入后、關于特定頁向該特定存儲元件寫入來降低浮置柵極與浮置柵極耦合的影響的對非易失性存儲器編程的另一處理。在一個示例實現方式中，非易失性存儲元件使用四個數據狀態(tài)、每存儲元件存儲兩位數據。例如，假設狀態(tài)E是已擦除狀態(tài)，狀態(tài)A、B和C是已編程狀態(tài)。狀態(tài)E存儲數據11。狀態(tài)A存儲數據01。狀態(tài)B存儲數據10。狀態(tài)C存儲數據00。 這是非格雷編碼的例子，因為兩位在鄰近存儲狀態(tài)A和B之間改變。也可以使用將數據編碼到物理數據狀態(tài)的其他編碼。每個存儲元件存儲兩頁數據。為了參考的目的，數據的這些頁將被稱為較高頁和較低頁；但是，也可對其給出其他標簽。參考狀態(tài)A，較高頁存儲位 0，較低頁存儲位1。參考狀態(tài)B，較高頁存儲位1，較低頁存儲位0。參考狀態(tài)C，兩頁都存儲位數據0。該編程處理是兩步處理。在第一步驟，編程較低頁。如果較低頁要保持數據1，則該存儲器單元狀態(tài)保持在狀態(tài)E。如果數據要被編程到0，則存儲元件的電壓的閾值升高， 使得存儲元件被編程到狀態(tài)B’。圖17a因此示出了存儲元件從狀態(tài)E到狀態(tài)B’的編程。 狀態(tài)B’是中間狀態(tài)B ；因此，該驗證點被描繪為V’ V_B，其低于Vv_B。在一個實施例中，在將存儲元件從狀態(tài)E編程到狀態(tài)B’之后，則將關于該存儲元件在NAND串中的鄰近存儲元件(WLn+Ι)的較低頁來編程該鄰近存儲元件(WLn+Ι)。例如， 返回看圖2，在編程了存儲元件106的較低頁之后，將編程存儲元件104的較低頁。在編程了存儲元件104之后，如果存儲元件104具有從狀態(tài)E升高到狀態(tài)B’的閾值電壓，則浮置柵極與浮置柵極耦合效應將升高存儲元件106的表觀閾值電壓。這將具有將狀態(tài)B’的閾值電壓分布加寬為如圖17b的閾值電壓分布1750所示的效果。當編程較高頁時，將補救 (remedy)該閾值電壓分布的這種明顯加寬。圖17c描繪了編程較高頁的處理。如果存儲元件處于已擦除狀態(tài)E，且較高頁要保持在1，則存儲元件將保持在狀態(tài)E。如果該存儲元件處于狀態(tài)E且其較高頁數據要被編程為0，則將升高該存儲元件的閾值電壓，使得該存儲元件處于狀態(tài)A。如果該存儲元件處于中間閾值電壓分布1750，且較高頁要保持在1，則該存儲元件將被編程到最終狀態(tài)B。如果該存儲元件處于中間閾值電壓分布1750，且該較高頁數據要變?yōu)閿祿?，則將升高該存儲元件的閾值電壓，使得該存儲元件處于狀態(tài)C。由圖17a-c描繪的處理降低了浮置柵極與浮置柵極耦合的影響，因為僅相鄰存儲元件的較高頁編程將對給定存儲元件的表觀閾值電壓具有影響。替換的狀態(tài)編碼的例子是當較高頁數據是1時從分布1750移動到狀態(tài)C，并在較高頁數據是0時移動到狀態(tài)B。盡管圖17a-c提供了關于四個數據狀態(tài)和兩頁數據的例子，但是所教導的思想可以應用于具有多于或少于四個狀態(tài)以及多于或少于兩頁的其他實現方式。 已經為了圖示和描述的目的給出了本發(fā)明的以上詳細描述。不意圖窮盡或將本發(fā)明限制到公開的精確形式。根據以上教導，許多修改和變化是可能的。選擇所述的實施例以便最佳地說明本發(fā)明的原理及其實際應用，由此使本領域技術人員能夠在各種實施例中以及通過適合于意圖的具體使用的各種修改最佳地利用本發(fā)明。旨在本發(fā)明的范圍由附于此的權利要求定義。
權利要求
1.一種操作非易失性存儲器的方法，包括每次一個地將多個電壓(VCGR-A、VCGR-B、VCGR-C)施加到所選非易失性存儲元件 (408-422)的控制柵極(100CG)；以及在施加每個電壓時，將至少一個電流源(804)耦合到所選非易失性存儲元件； 感測流過所選非易失性存儲元件的電流(ISENSE)；以及將所感測的電流與對所述電壓中的至少兩個而不同的參考電流(ISENSE-A、ISENSE-B、 ISENSE-C)相比較。
2.如權利要求1的方法，其中根據不同數據狀態(tài)的不同溫度系數相對于電流的關系(520、522、524)設置所述參考電流。
3.如權利要求2的方法，其中設置所述參考電流以提供不同數據狀態(tài)的共同溫度系數(TC-REF)。
4.如權利要求1-3的任意一項的方法，其中 對于較高的電壓，所述參考電流較高。
5.如權利要求1-4的任意一項的方法，其中 對于每個電壓，所述參考電流不同。
6.如權利要求1-4的任意一項的方法，其中對于所述電壓中的至少兩個，所述參考電流相同。
7.如權利要求1-6的任意一項的方法，其中所述至少一個電流源包括電荷存儲組件(804)，并且所述感測包括確定所述電荷存儲組件放電到的程度。
8.如權利要求1-7的任意一項的方法，其中 在讀或驗證操作中施加所述多個電壓。
9.如權利要求1-8的任意一項的方法，其中對于所述電壓中的至少一個的參考電流是依賴于溫度的。
10.如權利要求1-9的任意一項的方法，其中 所述電壓中的至少一個被溫度補償。
11.如權利要求1-10的任意一項的方法，其中所選非易失性存儲元件串聯到串(818)中的其他非易失性存儲元件，并且所述至少一個電流源耦接到所述串的漏極端。
12.—種非易失性存儲系統(tǒng)，包括用于每次一個地將多個電壓(VCGR-A、VCGR-B、VCGR-C)施加到所選非易失性存儲元件 (408-422)的控制柵極(100CG)的部件；以及用于在施加每個電壓時，將至少一個電流源(804)耦合到所選非易失性存儲元件的部件；用于感測流過所選非易失性存儲元件的電流(ISENSE)的部件；以及用于將所感測的電流與對所述電壓中的至少兩個而不同的參考電流(ISENSE-A、 ISENSE-B, ISENSE-C)相比較的部件。
13.如權利要求12的非易失性存儲系統(tǒng)，其中根據不同數據狀態(tài)的不同溫度系數相對于電流的關系(520、522、524)設置所述參考電流。
14.如權利要求13的非易失性存儲系統(tǒng)，其中設置所述參考電流以提供不同數據狀態(tài)的共同溫度系數(TC-REF)。
15.如權利要求12到14的任意一項的非易失性存儲系統(tǒng)，其中 對于所述電壓中至少兩個，所述參考電流相同。
全文摘要
通過在驗證和讀操作期間提供依賴數據狀態(tài)的、并且可選地依賴溫度的感測電流來克服非易失性存儲器件中的溫度影響。對每個數據狀態(tài)(2)提供不同的感測電流(1)，使得對于具有不同數據狀態(tài)的存儲元件實現共同的溫度系數(3)。較高狀態(tài)的溫度系數可以被降低到較低狀態(tài)的溫度系數。在感測期間，可以調整感測時間以在所選存儲元件處于導電狀態(tài)時實現期望的感測電流?？梢跃S持固定的電壓行進點。在感測時間期間，當所選存儲元件處于導電狀態(tài)時，預充電的電容器諸如經由位線和NAND串放電到所選存儲元件中。放電水平被翻譯為與依賴于狀態(tài)的、并且可選地依賴于溫度的參考電流相比較的電流。
文檔編號G11C16/26GK102160119SQ200980136731
公開日2011年8月17日 申請日期2009年9月9日 優(yōu)先權日2008年9月19日
發(fā)明者東谷政昭, 莫漢·V·鄧加 申請人:桑迪士克公司