專利名稱：切換式接口堆疊裸片存儲(chǔ)器架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本文中所揭示的各種實(shí)施例涉及與半導(dǎo)體存儲(chǔ)器相關(guān)聯(lián)的設(shè)備、系統(tǒng)及方法，其包含切換式接口堆疊裸片存儲(chǔ)器架構(gòu)。
背景技術(shù)：
微處理器技術(shù)以比半導(dǎo)體存儲(chǔ)器技術(shù)快的速率演進(jìn)。因此，通常在現(xiàn)代主機(jī)處理器與所述處理器與其配對(duì)以接收指令及數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器子系統(tǒng)之間存在性能不匹配。 舉例來(lái)說(shuō)，據(jù)估計(jì)，一些高端服務(wù)器閑置四個(gè)時(shí)鐘中的三個(gè)時(shí)鐘來(lái)等待響應(yīng)于存儲(chǔ)器請(qǐng)求。另外，軟件應(yīng)用及操作系統(tǒng)技術(shù)的演進(jìn)隨著處理器核心及線程數(shù)目不斷增加而增加了對(duì)較高密度存儲(chǔ)器子系統(tǒng)的要求。然而，當(dāng)前技術(shù)的存儲(chǔ)器子系統(tǒng)通常在性能與密度之間表現(xiàn)折衷。較高帶寬可限制可連接于系統(tǒng)中的存儲(chǔ)器卡或存儲(chǔ)器模塊的數(shù)目不超過(guò) JEDEC電氣技術(shù)規(guī)范。雖然曾提出擴(kuò)展JEDEC接口但通?？砂l(fā)現(xiàn)關(guān)于未來(lái)所預(yù)測(cè)的存儲(chǔ)器帶寬及密度的不足。缺點(diǎn)包含存儲(chǔ)器功率優(yōu)化的不足及主機(jī)處理器與存儲(chǔ)器子系統(tǒng)之間的接口的唯一性。后一缺點(diǎn)可導(dǎo)致當(dāng)處理器及/或存儲(chǔ)器技術(shù)改變時(shí)需要重新設(shè)計(jì)接口。

發(fā)明內(nèi)容


圖1是根據(jù)本發(fā)明的各種實(shí)例性實(shí)施例的存儲(chǔ)器系統(tǒng)的框圖。圖2是根據(jù)各種實(shí)例性實(shí)施例的與邏輯裸片堆疊在一起的堆疊式裸片3D存儲(chǔ)器陣列的剖切概念性視圖。圖3及圖4是展示根據(jù)各種實(shí)例性實(shí)施例的與實(shí)例性包相關(guān)聯(lián)的字段的包圖。圖5是根據(jù)各種實(shí)例性實(shí)施例的存儲(chǔ)器庫(kù)控制器及相關(guān)聯(lián)模塊的框圖。圖5A是根據(jù)各種實(shí)例性實(shí)施例的存儲(chǔ)器庫(kù)控制器的存儲(chǔ)器庫(kù)修復(fù)邏輯組件的框圖。圖6A及圖6B是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法的流程圖。圖7A及圖7B是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法的流程圖。圖8是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法的流程圖。圖9是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法的流程圖。
具體實(shí)施方式
圖1是根據(jù)本發(fā)明的各種實(shí)例性實(shí)施例的存儲(chǔ)器系統(tǒng)100的框圖。一個(gè)或一個(gè)以上實(shí)施例操作以在一個(gè)或一個(gè)以上發(fā)端裝置(例如，一個(gè)或一個(gè)以上處理器)與堆疊式陣列存儲(chǔ)器“庫(kù)”集合之間大致同時(shí)傳送多個(gè)命令、地址及/或數(shù)據(jù)出站流?？僧a(chǎn)生增加的存儲(chǔ)器系統(tǒng)密度、帶寬、并行性及可縮放性。本文中的多裸片存儲(chǔ)器陣列實(shí)施例聚集在先前設(shè)計(jì)中通常位于每一個(gè)別存儲(chǔ)器陣列裸片上的控制邏輯。本文中稱為“存儲(chǔ)器庫(kù)”的堆疊式裸片群組的子區(qū)段分用共用控制邏輯。所述存儲(chǔ)器庫(kù)架構(gòu)策略性地分割存儲(chǔ)器控制邏輯以在提供較精細(xì)粒度的通電存儲(chǔ)器組時(shí)增加能量效率。本文中的實(shí)施例還實(shí)現(xiàn)標(biāo)準(zhǔn)化的主機(jī)處理器/存儲(chǔ)器系統(tǒng)接口。所述標(biāo)準(zhǔn)化接口可減少因存儲(chǔ)器技術(shù)演進(jìn)所致重新設(shè)計(jì)周期時(shí)間。圖2是根據(jù)各種實(shí)例性實(shí)施例的與邏輯裸片202堆疊在一起的堆疊式裸片3D存儲(chǔ)器陣列200的剖切概念性視圖。存儲(chǔ)器系統(tǒng)100并入有一個(gè)或一個(gè)以上平鋪存儲(chǔ)器陣列堆疊，例如，堆疊式裸片3D存儲(chǔ)器陣列200。多個(gè)存儲(chǔ)器陣列(例如，存儲(chǔ)器陣列203)制造于多個(gè)堆疊裸片(例如，堆疊裸片204)中的每一者上。所述堆疊裸片中的每一者邏輯上劃分成多個(gè)“瓦片”(例如，與堆疊裸片204相關(guān)聯(lián)的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一個(gè)或一個(gè)以上存儲(chǔ)器陣列203。在一些實(shí)施例中，每一存儲(chǔ)器陣列203可在存儲(chǔ)器系統(tǒng)100中配置為一個(gè)或一個(gè)以上獨(dú)立存儲(chǔ)器組。存儲(chǔ)器陣列203并不限于任一特定存儲(chǔ)器技術(shù)且可包含動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、快閃存儲(chǔ)器等。堆疊式存儲(chǔ)器陣列瓦片集合208可包含來(lái)自堆疊裸片中的每一者的單個(gè)瓦片(例如，瓦片212B、212C及212D，其中圖1中看不出基底瓦片)。功率、地址及/或數(shù)據(jù)以及類似共用信號(hào)可沿“Z”維度220在本文中稱為“貫穿晶片互連件”(TWI)的導(dǎo)電路徑(例如， 導(dǎo)電路徑224)上穿越堆疊式瓦片集合208。因此，將堆疊式裸片3D存儲(chǔ)器陣列200分割成存儲(chǔ)器“庫(kù)”集合(例如，存儲(chǔ)器庫(kù)230)。每一存儲(chǔ)器庫(kù)包含堆疊式瓦片集合，一個(gè)瓦片來(lái)自多個(gè)堆疊裸片中的每一者。所述庫(kù)的每一瓦片包含一個(gè)或一個(gè)以上存儲(chǔ)器陣列(例如， 存儲(chǔ)器陣列M0)。圖1中展示所得存儲(chǔ)器庫(kù)集合102。此處所描述的控制、切換及通信邏輯制造于邏輯裸片202上。存儲(chǔ)器系統(tǒng)100包含多個(gè)存儲(chǔ)器庫(kù)控制器(MVC) 104(例如，MVC 106)。每一 MVC以一對(duì)一關(guān)系以通信方式耦合到對(duì)應(yīng)存儲(chǔ)器庫(kù)(例如，存儲(chǔ)器庫(kù)110)。因此，每一 MVC能夠獨(dú)立于其它MVC與其相應(yīng)存儲(chǔ)器庫(kù)之間的通信與對(duì)應(yīng)存儲(chǔ)器庫(kù)通信。在一些實(shí)施例中，存儲(chǔ)器庫(kù)110可經(jīng)配置以使得用于形成存儲(chǔ)器庫(kù)110的個(gè)別裸片上的相連有缺陷存儲(chǔ)器單元區(qū)域在裸片之間并不逐地址重疊。存儲(chǔ)器庫(kù)110還可與備用存儲(chǔ)器陣列裸片配置在一起。備用裸片上的相連操作存儲(chǔ)器單元區(qū)域可位于與一個(gè)或一個(gè)以上其它存儲(chǔ)器陣列裸片上的用于形成庫(kù)110的相連操作存儲(chǔ)器單元區(qū)域共用的開(kāi)始存儲(chǔ)器地址處，所述開(kāi)始存儲(chǔ)器地址包含組地址、行地址或列地址中的至少一者。此配置可因僅需要將存儲(chǔ)器請(qǐng)求地址部分地解碼而促進(jìn)快速存儲(chǔ)器請(qǐng)求重定向。與存儲(chǔ)器陣列裸片中的每一者相關(guān)聯(lián)的有缺陷存儲(chǔ)器單元的壞塊映射圖可形成于與堆疊式存儲(chǔ)器陣列裸片204 堆疊在一起的共用邏輯裸片202上。存儲(chǔ)器系統(tǒng)100還包含多個(gè)可配置經(jīng)串行化通信鏈路接口(SCLI) 112。SCLI 112 劃分成出站SCLI群組113(例如，出站SCLI 114)及入站SCLI群組115。多個(gè)SCLI 112中的每一者能夠與其它SCLI 112同時(shí)操作。同時(shí)，SCLI 112將多個(gè)MVC 104以通信方式耦合到一個(gè)或一個(gè)以上主機(jī)處理器114。存儲(chǔ)器系統(tǒng)100將高度抽象的多鏈路高通量接口呈現(xiàn)給主機(jī)處理器114。存儲(chǔ)器系統(tǒng)100還可包含矩陣開(kāi)關(guān)116。矩陣開(kāi)關(guān)116以通信方式耦合到多個(gè) SCLI112且耦合到多個(gè)MVC 104。矩陣開(kāi)關(guān)116能夠?qū)⒚恳?SCLI交叉連接到選定MVC。因此，主機(jī)處理器114可跨越多個(gè)SCLI 112以大致同時(shí)方式存取多個(gè)存儲(chǔ)器庫(kù)102。此架構(gòu)可提供現(xiàn)代處理器技術(shù)(包含多核技術(shù))所需的處理器到存儲(chǔ)器帶寬。存儲(chǔ)器系統(tǒng)100還可包含耦合到矩陣開(kāi)關(guān)116的存儲(chǔ)器構(gòu)造控制寄存器117。存儲(chǔ)器構(gòu)造控制寄存器117接收來(lái)自配置源的存儲(chǔ)器構(gòu)造配置參數(shù)且將存儲(chǔ)器系統(tǒng)100的一個(gè)或一個(gè)以上組件配置成根據(jù)可選擇模式操作。舉例來(lái)說(shuō)，矩陣開(kāi)關(guān)116以及多個(gè)存儲(chǔ)器庫(kù)102及多個(gè)MVC 104中的每一者通常可經(jīng)配置以響應(yīng)于單獨(dú)的存儲(chǔ)器請(qǐng)求而彼此獨(dú)立地操作。此配置可由于SCLI 112與存儲(chǔ)器庫(kù)102之間的并行性而增強(qiáng)存儲(chǔ)器系統(tǒng)帶寬。另一選擇為，存儲(chǔ)器系統(tǒng)100可經(jīng)重新配置經(jīng)由存儲(chǔ)器構(gòu)造控制寄存器117以致使多個(gè)存儲(chǔ)器庫(kù)102中的兩者或兩者以上的子集及對(duì)應(yīng)MVC子集響應(yīng)于單個(gè)請(qǐng)求而同步操作。后一配置可用于存取比普通寬的數(shù)據(jù)字以降低等待時(shí)間，如下文進(jìn)一步描述?？赏ㄟ^(guò)將選定位模式加載到存儲(chǔ)器構(gòu)造控制寄存器117中來(lái)實(shí)現(xiàn)其它配置。圖3及圖4是展示根據(jù)各種實(shí)例性實(shí)施例分別與實(shí)例性包300及400相關(guān)聯(lián)的字段的包圖。結(jié)合圖3及圖4轉(zhuǎn)到圖1，存儲(chǔ)器系統(tǒng)100還可包含耦合到矩陣開(kāi)關(guān)116的多個(gè)包解碼器118(例如，包解碼器120)。主機(jī)處理器114組裝在一些實(shí)施例中可在結(jié)構(gòu)上類似于實(shí)例性包300或?qū)嵗园?00的出站包122。S卩，出站包122可含有命令字段310、 地址字段320及/或數(shù)據(jù)字段410。然后，主機(jī)處理器114跨越出站SCLI (例如，出站SCLI 114)以下文進(jìn)一步闡釋的方式將出站包122發(fā)送到包解碼器120。出站SCLI 114可包含多個(gè)出站差分對(duì)串行路徑(DPSP) 128。DPSP 1 以通信方式耦合到主機(jī)處理器114且可集體地輸送出站包122。S卩，多個(gè)出站DPSP 128中的每一 DPSP 可以第一數(shù)據(jù)速率輸送出站包122的第一數(shù)據(jù)速率出站子包部分。出站SCLI 114還可包含耦合到多個(gè)出站DPSP 1 的解串行化器130。解串行化器130將出站包122中的每一第一數(shù)據(jù)速率出站子包部分轉(zhuǎn)換為多個(gè)第二數(shù)據(jù)速率出站子包?？缭降谝欢鄠€(gè)出站單端數(shù)據(jù)路徑(SEDP) 134以第二數(shù)據(jù)速率發(fā)送多個(gè)第二數(shù)據(jù)速率出站子包。第二數(shù)據(jù)速率比第一數(shù)據(jù)速率慢。出站SCLI 114還可包含以通信方式耦合到解串行化器130的多路分用器138。多路分用器138將多個(gè)第二數(shù)據(jù)速率出站子包中的每一者轉(zhuǎn)換為多個(gè)第三數(shù)據(jù)速率出站子包?？缭降诙鄠€(gè)出站SEDP 142以第三數(shù)據(jù)速率將多個(gè)第三數(shù)據(jù)速率出站子包發(fā)送到包解碼器120。第三數(shù)據(jù)速率比第二數(shù)據(jù)速率慢。包解碼器接收出站包122且提取命令字段310 (例如，實(shí)例性包300的命令字段)、 地址字段320 (例如，實(shí)例性包300的地址字段)及/或數(shù)據(jù)字段(例如，實(shí)例性包400的數(shù)據(jù)字段)。在一些實(shí)施例中，包解碼器120將地址字段320解碼以確定對(duì)應(yīng)存儲(chǔ)器庫(kù)選擇信號(hào)集合。包解碼器120在接口 146上將存儲(chǔ)器庫(kù)選擇信號(hào)集合呈現(xiàn)給矩陣開(kāi)關(guān)116。庫(kù)選擇信號(hào)致使將輸入數(shù)據(jù)路徑148切換到對(duì)應(yīng)于出站包122的MVC 106?，F(xiàn)在轉(zhuǎn)到對(duì)入站數(shù)據(jù)路徑的論述，存儲(chǔ)器系統(tǒng)100可包含耦合到矩陣開(kāi)關(guān)116的多個(gè)包編碼器154(例如，包編碼器158)。包編碼器158可經(jīng)由矩陣開(kāi)關(guān)116從多個(gè)MVC104 中的一者接收入站存儲(chǔ)器命令、入站存儲(chǔ)器地址及/或入站存儲(chǔ)器數(shù)據(jù)。包編碼器158將入站存儲(chǔ)器命令、地址及/或數(shù)據(jù)編碼成入站包160以用于跨越入站SCLI 164傳輸?shù)街鳈C(jī)處理器114。在一些實(shí)施例中，包編碼器158可將入站包160切分成多個(gè)第三數(shù)據(jù)速率入站子包。包編碼器158可跨越第一多個(gè)入站單端型數(shù)據(jù)路徑(SEDP) 166以第三數(shù)據(jù)速率發(fā)送多個(gè)第三數(shù)據(jù)速率入站子包。存儲(chǔ)器系統(tǒng)100還可包含以通信方式耦合到包編碼器158的多路復(fù)用器168。多路復(fù)用器168可將第三數(shù)據(jù)速率入站子包的多個(gè)子集中的每一者多路復(fù)用成第二數(shù)據(jù)速率入站子包。多路復(fù)用器168跨越第二多個(gè)入站SEDP 170以比第三數(shù)據(jù)速率快的第二數(shù)據(jù)速率發(fā)送第二數(shù)據(jù)速率的入站子包。存儲(chǔ)器系統(tǒng)100可進(jìn)一步包含以通信方式耦合到多路復(fù)用器168的串行化器172。 串行化器172將第二數(shù)據(jù)速率入站子包的多個(gè)子集中的每一者聚集成第一數(shù)據(jù)速率入站子包?？缭蕉鄠€(gè)入站差分對(duì)串行路徑(DPSP) 174以比第二數(shù)據(jù)速率快的第一數(shù)據(jù)速率將第一數(shù)據(jù)速率入站子包發(fā)送到主機(jī)處理器114。因此，經(jīng)由矩陣開(kāi)關(guān)116跨越SCLI 112在主機(jī)處理器114與MVC 104之間往復(fù)地傳送命令、地址及數(shù)據(jù)信息。圖5是根據(jù)各種實(shí)例性實(shí)施例的MVC (例如，MVC 106)及相關(guān)聯(lián)模塊的框圖。MVC 106可包含可編程庫(kù)控制邏輯(PVCL)組件(例如，PVCL 510)。PVCL 510將MVC 106介接到對(duì)應(yīng)存儲(chǔ)器庫(kù)(例如，存儲(chǔ)器庫(kù)110)。PVCL 510產(chǎn)生與對(duì)應(yīng)存儲(chǔ)器庫(kù)110相關(guān)聯(lián)的一個(gè)或一個(gè)以上組控制信號(hào)及/或計(jì)時(shí)信號(hào)。PVCL 510可經(jīng)配置以使MVC 106適于選定配置或選定技術(shù)的存儲(chǔ)器庫(kù)110。因此， 舉例來(lái)說(shuō)，存儲(chǔ)器系統(tǒng)100最初可經(jīng)配置使用當(dāng)前可用的DDR2 DRAM0隨后，存儲(chǔ)器系統(tǒng)100 可經(jīng)調(diào)適以通過(guò)重新配置PVCL 510以包含DDR3組控制及計(jì)時(shí)邏輯而適應(yīng)基于DDR3的存儲(chǔ)器庫(kù)技術(shù)。MVC 106還可包含以通信方式耦合到PVCL 510的存儲(chǔ)器定序器514。存儲(chǔ)器定序器514基于用于實(shí)施相關(guān)聯(lián)存儲(chǔ)器庫(kù)110的技術(shù)而執(zhí)行存儲(chǔ)器技術(shù)相依操作集合。舉例來(lái)說(shuō)，存儲(chǔ)器定序器514可執(zhí)行與對(duì)應(yīng)存儲(chǔ)器庫(kù)110相關(guān)聯(lián)的命令解碼操作、存儲(chǔ)器地址多路復(fù)用操作、存儲(chǔ)器地址多路分用操作、存儲(chǔ)器刷新操作、存儲(chǔ)器庫(kù)訓(xùn)練操作及/或存儲(chǔ)器庫(kù)預(yù)取操作。在一些實(shí)施例中，存儲(chǔ)器定序器514可包括DRAM定序器。在一些實(shí)施例中，存儲(chǔ)器刷新操作可源于刷新控制器515中。存儲(chǔ)器定序器514可經(jīng)配置以使存儲(chǔ)器系統(tǒng)100適于選定配置或技術(shù)的存儲(chǔ)器庫(kù) 110。舉例來(lái)說(shuō)，存儲(chǔ)器定序器514可經(jīng)配置以與同存儲(chǔ)器系統(tǒng)100相關(guān)聯(lián)的其它存儲(chǔ)器定序器同步操作。此配置可用于響應(yīng)于單個(gè)高速緩沖存儲(chǔ)器線請(qǐng)求而將寬數(shù)據(jù)字從多個(gè)存儲(chǔ)器庫(kù)遞送到與主機(jī)處理器114相關(guān)聯(lián)的高速緩沖存儲(chǔ)器線(未展示)。MVC 106可包含寫入緩沖器516。寫入緩沖器516可耦合到PVCL 510以緩沖從主機(jī)處理器114到達(dá)MVC 106的數(shù)據(jù)。MVC 106可進(jìn)一步包含讀取緩沖器517。讀取緩沖器 517可耦合到PVCL 510以緩沖從對(duì)應(yīng)存儲(chǔ)器庫(kù)110到達(dá)MVC 106的數(shù)據(jù)。MVC 106還可包含無(wú)序請(qǐng)求隊(duì)列518。無(wú)序請(qǐng)求隊(duì)列518確立有序序列的對(duì)包含于存儲(chǔ)器庫(kù)110中的多個(gè)存儲(chǔ)器組的讀取及/或?qū)懭氩僮鳌＿x取有序序列以避免對(duì)任一單個(gè)存儲(chǔ)器組的序列操作(例如)以減少組沖突且降低讀取到寫入周轉(zhuǎn)時(shí)間。
MVC 106可進(jìn)一步包含存儲(chǔ)器庫(kù)修復(fù)邏輯(MVRL)組件524。MVRL 5 可耦合到存儲(chǔ)器庫(kù)110以使用陣列修復(fù)邏輯5 來(lái)執(zhí)行有缺陷存儲(chǔ)器陣列地址重映射操作。MVRL 524 還可使用TWI修復(fù)邏輯5 來(lái)執(zhí)行與存儲(chǔ)器庫(kù)110相關(guān)聯(lián)的TWI修復(fù)操作。圖5A是根據(jù)各種實(shí)例性實(shí)施例的MVRL 524的框圖。MVRL 524重映射參考有缺陷存儲(chǔ)器單元的存儲(chǔ)器請(qǐng)求。重映射對(duì)有缺陷單元的存儲(chǔ)器請(qǐng)求以參考位于與存儲(chǔ)器庫(kù)110 相關(guān)聯(lián)的裸片上(例如，在圖2的堆疊裸片204上)及/或位于圖2的邏輯裸片202上的冗余單元或單元陣列(例如，圖5的備用陣列527)。在一些實(shí)施例中，MVRL 5 可根據(jù)可變等待時(shí)間解碼方案而操作。MVRL 5 可在路徑542上接收包含所請(qǐng)求存儲(chǔ)器地址540的存儲(chǔ)器請(qǐng)求。MVRL 524可將所述存儲(chǔ)器請(qǐng)求發(fā)送到修復(fù)地址邏輯M4以確定所請(qǐng)求存儲(chǔ)器地址540是否參考有缺陷存儲(chǔ)器位置。如果確定所請(qǐng)求存儲(chǔ)器地址540確實(shí)參考有缺陷存儲(chǔ)器位置，那么可使用參考備用存儲(chǔ)器陣列的經(jīng)修改存儲(chǔ)器請(qǐng)求代替所述所請(qǐng)求存儲(chǔ)器地址。在一些實(shí)施例中，MVRL 524還可在不等待確定所請(qǐng)求存儲(chǔ)器地址540是否參考有缺陷存儲(chǔ)器位置的情況下將所請(qǐng)求存儲(chǔ)器地址540發(fā)送到存儲(chǔ)器地址解碼器M6。在正進(jìn)行修復(fù)地址評(píng)估時(shí)，地址解碼器546可開(kāi)始將所請(qǐng)求地址540解碼。在所述修復(fù)地址評(píng)估確定所請(qǐng)求地址540是否參考健康存儲(chǔ)器單元時(shí)，地址解碼器可在將所請(qǐng)求地址540解碼方面已取得進(jìn)展。因此，在其中所請(qǐng)求存儲(chǔ)器地址540參考健康存儲(chǔ)器位置的情況下，可減少等待時(shí)間。由于參考有缺陷存儲(chǔ)器位置的存儲(chǔ)器請(qǐng)求的數(shù)目可能小于參考健康存儲(chǔ)器位置的存儲(chǔ)器請(qǐng)求的數(shù)目，因此可減少平均等待時(shí)間。MVRL 5 可包含耦合到路徑542的地址總線門控邏輯550。地址總線門控邏輯550 將所請(qǐng)求存儲(chǔ)器地址540傳遞到耦合到地址總線門控邏輯550的存儲(chǔ)器地址解碼器546及 /或部分地址解碼器554。部分地址解碼器M4將所請(qǐng)求的存儲(chǔ)器地址540部分地解碼。修復(fù)解碼評(píng)估模塊556可耦合到部分地址解碼器554。修復(fù)解碼評(píng)估模塊556估計(jì)與確定所請(qǐng)求存儲(chǔ)器地址540是否參考有缺陷存儲(chǔ)器位置相關(guān)聯(lián)且如果參考有缺陷存儲(chǔ)器位置那么與執(zhí)行對(duì)所述修復(fù)地址的查找相關(guān)聯(lián)的等待時(shí)間。MVRL 5 還可包含耦合到修復(fù)解碼評(píng)估模塊556的可變等待時(shí)間決策模塊 (VLDM) 560。如果所估計(jì)等待時(shí)間大于選定量，那么VLDM 560致使地址總線門控邏輯550 將包含所請(qǐng)求存儲(chǔ)器地址540的存儲(chǔ)器請(qǐng)求傳遞到存儲(chǔ)器地址解碼器M6。因此，部分地址解碼器陽(yáng)4、修復(fù)解碼評(píng)估模塊556及VLDM 560形成反饋環(huán)路。反饋環(huán)路操作以在知曉所請(qǐng)求存儲(chǔ)器地址540是否參考健康存儲(chǔ)器位置之前確定是否將所請(qǐng)求存儲(chǔ)器地址540發(fā)射到存儲(chǔ)器地址解碼器546 ( “早期發(fā)射”)。如果針對(duì)特定所請(qǐng)求存儲(chǔ)器地址540可快速確定大的等待時(shí)間可能與修復(fù)地址查找過(guò)程相關(guān)聯(lián)，那么早期發(fā)射可為特別有效的策略。如果發(fā)現(xiàn)所請(qǐng)求存儲(chǔ)器地址540參考健康存儲(chǔ)器位置，那么存儲(chǔ)器地址解碼過(guò)程將在正執(zhí)行修復(fù)地址評(píng)估及查找操作的同時(shí)前進(jìn)。MVRL 5M還可包含耦合到部分地址解碼器554的壞塊邏輯564。在一些實(shí)施例中，壞塊邏輯564從數(shù)個(gè)可用方案中選擇一適當(dāng)修復(fù)地址查找方案?？苫谔囟闫蚪M中的壞塊的數(shù)目選擇修復(fù)地址查找方案。還可基于由結(jié)合壞塊邏輯564操作的部分地址解碼器5M確定的所請(qǐng)求存儲(chǔ)器地址540定址的壞塊中的存儲(chǔ)器字的數(shù)目選擇修復(fù)地址查找方案。因此，MVRL 524可包含以通信方式耦合到壞塊邏輯564的一個(gè)或一個(gè)以上修復(fù)地址查找表(例如，實(shí)例性修復(fù)地址查找表568A、568B及568C)。選定修復(fù)地址查找表568A、 568B或568C將所請(qǐng)求存儲(chǔ)器地址540翻譯為修復(fù)地址。修復(fù)地址查找表568A、568B、568C 可包含直接映射表、完全相關(guān)聯(lián)標(biāo)簽隨機(jī)存取存儲(chǔ)器(RAM)及/或集合相關(guān)聯(lián)標(biāo)簽RAM。在一些實(shí)施例中，修復(fù)地址查找表568A、568B或568C可將地址偏移存儲(chǔ)為修復(fù)地址。可將與有缺陷存儲(chǔ)器位置的整個(gè)塊相關(guān)聯(lián)的地址映射到修復(fù)地址的塊，所述修復(fù)地址的塊以指向修復(fù)存儲(chǔ)器陣列的開(kāi)始的基底地址開(kāi)始。在一些實(shí)施例中，算術(shù)/邏輯單元 (ALU) 572可使用地址偏移來(lái)計(jì)算修復(fù)地址。修復(fù)地址查找表568A、568B、568C將修復(fù)地址發(fā)送到存儲(chǔ)器地址解碼器M6。然而，可已在確定所請(qǐng)求存儲(chǔ)器地址540是否參考有缺陷存儲(chǔ)器位置之前的較早時(shí)間處將所請(qǐng)求存儲(chǔ)器地址540傳遞到存儲(chǔ)器地址解碼器M6。在后一情況下，不應(yīng)允許繼續(xù)將所請(qǐng)求存儲(chǔ)器地址540解碼。壞塊邏輯564可耦合到存儲(chǔ)器地址解碼器M6的地址選擇器組件576。如果確定所請(qǐng)求存儲(chǔ)器地址參考有缺陷存儲(chǔ)器單元，那么地址選擇器組件576拒絕經(jīng)部分解碼的所請(qǐng)求存儲(chǔ)器地址且起始對(duì)修復(fù)地址的解碼。否則，地址選擇器576允許完成對(duì)所請(qǐng)求存儲(chǔ)器地址540的解碼。存儲(chǔ)器地址解碼器546適當(dāng)?shù)貙⑺?qǐng)求存儲(chǔ)器地址540或修復(fù)地址解碼成存儲(chǔ)器裸片識(shí)別符、存儲(chǔ)器組識(shí)別符、行地址及/或列地址且將這些地址組件發(fā)送到存儲(chǔ)器庫(kù)110以存取對(duì)應(yīng)存儲(chǔ)器位置。修復(fù)地址可參考位于備用存儲(chǔ)器裸片580上的備用存儲(chǔ)器陣列中的存儲(chǔ)器單元。備用存儲(chǔ)器裸片580可與其它存儲(chǔ)器陣列裸片堆疊在一起作為存儲(chǔ)器庫(kù)110的修復(fù)組件。另一選擇為，修復(fù)地址可參考制造于與MVRL 5M共用的邏輯裸片上的備用存儲(chǔ)器陣列(例如，圖5的備用存儲(chǔ)器陣列527)。可以SRAM、DRAM或任一其它半導(dǎo)體存儲(chǔ)器技術(shù)制造備用存儲(chǔ)器陣列?？梢园布?、軟件、固件或其組合的實(shí)施例的若干方式實(shí)施先前所描述的組件中的任一者。注意，在此上下文中“軟件”是指法定軟件結(jié)構(gòu)且不僅僅是指軟件列表。因此，在本文中存儲(chǔ)器系統(tǒng)100 ；存儲(chǔ)器陣列200、203、M0、527 ；裸片202、204 ’瓦片 205A、205B、205C、208、212B、212C、212D ；"Ζ”維度 220 ；路徑 224、148542 ；存儲(chǔ)器庫(kù) 230、 102,110 ；MVC 104,106 ；SCLI 112、113、114、115、164 ；處理器 114 ；矩陣開(kāi)關(guān) 116 ；寄存器 117 ；包 300、400、122、160 ；包解碼器 118、120 ；字段 310、320、410 ；DPSP 128、174 ；解串行化器130 ；SEDP 134、142、166、170 ；多路分用器138 ；接口 146 ；包編碼器154、158 ；多路復(fù)用器 168 ；串行化器172 ；PVCL510 ；存儲(chǔ)器定序器514 ；刷新控制器515 ；緩沖器516、517 ；無(wú)序請(qǐng)求隊(duì)列518、MVRL524 ；陣列修復(fù)邏輯526 ；TffI修復(fù)邏輯528 ；存儲(chǔ)器地址540 ；修復(fù)地址邏輯544 ；存儲(chǔ)器地址解碼器Μ6 ；地址總線門控邏輯550 ；部分地址解碼器554 ；修復(fù)解碼評(píng)估模塊556 ；VLDM 560 ；壞塊邏輯564 ；修復(fù)地址查找表568A、568B、568C ；ALU 572 ；地址選擇器576 ；及備用存儲(chǔ)器裸片580可全部表征為“模塊”。所述模塊可包含存儲(chǔ)器系統(tǒng)100的架構(gòu)所期望且適合于各種實(shí)施例的特定實(shí)施方案的硬件電路、光學(xué)組件、單處理器電路或多處理器電路、存儲(chǔ)器電路、軟件程序模塊及對(duì)象(但并非軟件列表)、固件及其組合。各種實(shí)施例的設(shè)備及系統(tǒng)可在除高密度多鏈路高通量的具有MVRL 524包含在內(nèi)的半導(dǎo)體存儲(chǔ)器子系統(tǒng)以外的應(yīng)用中有用。因此，本發(fā)明的各種實(shí)施例并不受此限制。對(duì)存儲(chǔ)器系統(tǒng)100及MVRL 5M的圖解說(shuō)明意欲提供對(duì)各種實(shí)施例的結(jié)構(gòu)的一般理解。所述圖解說(shuō)明并非意欲用作對(duì)可利用本文中所描述結(jié)構(gòu)的設(shè)備及系統(tǒng)的所有元件及特征的完全描述。各種實(shí)施例的新穎設(shè)備及系統(tǒng)可包括用于計(jì)算機(jī)、通信及信號(hào)處理電路、單處理器模塊或多處理器模塊、單個(gè)嵌入式處理器或多個(gè)嵌入式處理器、多核處理器、數(shù)據(jù)開(kāi)關(guān)及包含多層多芯片模塊的專用模塊中的電子電路或并入到其中。此類設(shè)備及系統(tǒng)可作為子組件進(jìn)一步包含于各種電子系統(tǒng)內(nèi)，例如電視、蜂窩式電話、個(gè)人計(jì)算機(jī)(例如，膝上型計(jì)算機(jī)、桌上型計(jì)算機(jī)、手持式計(jì)算機(jī)、平板計(jì)算機(jī)等)、工作臺(tái)、無(wú)線電、視頻播放器、音頻播放器(例如，MP3(動(dòng)畫專家組，音頻層幻播放器)、車輛、醫(yī)療裝置(例如，心臟監(jiān)測(cè)器、血壓監(jiān)測(cè)器等)、機(jī)頂盒及其它裝置。一些實(shí)施例可包含若干種方法。圖6A及圖6B是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法600的流程圖。方法600 包含在一個(gè)或一個(gè)以上發(fā)端裝置(例如，圖1的處理器114)與多個(gè)存儲(chǔ)器庫(kù)(例如，圖1的存儲(chǔ)器庫(kù)10 之間大致同時(shí)傳送多個(gè)命令、地址及/或數(shù)據(jù)出站流?？砂隽髑铱缭蕉鄠€(gè)出站SCLI (例如，圖1的出站SCLI 113)將其從發(fā)端裝置輸送到包解碼器(例如，圖1 的包解碼器118)集合。然后，可將命令、地址及數(shù)據(jù)流切換到對(duì)應(yīng)MVC(例如，MVC 104)以用于執(zhí)行及/或?qū)懭氲剿龃鎯?chǔ)器庫(kù)或從所述存儲(chǔ)器庫(kù)讀取。方法600可在框606處開(kāi)始以在發(fā)端裝置處將出站包切分成第一數(shù)據(jù)速率子包部分集合。在一些實(shí)施例中，所述發(fā)端裝置可包含一個(gè)或一個(gè)以上處理器。在一些實(shí)施例中， 所述發(fā)端裝置可包含具有直接存儲(chǔ)器存取(DMA)能力的類別的裝置，例如，圖形控制器。所述包可攜載待寫入到一個(gè)或一個(gè)以上存儲(chǔ)器子系統(tǒng)位置的一個(gè)或一個(gè)以上出站存儲(chǔ)器子系統(tǒng)命令、地址或數(shù)據(jù)字段。方法600可在框610處繼續(xù)以將所述第一數(shù)據(jù)速率子包中的每一者從發(fā)端裝置 (例如，從選定處理器)發(fā)送到解串行化器(例如，圖1的解串行化器130)?？煽缭綄?duì)應(yīng)于選定出站SCLI (例如，圖1的出站SCLI 114)的多個(gè)DPSP (例如，圖1的DPSP 128)以第一數(shù)據(jù)速率發(fā)送所述第一數(shù)據(jù)速率子包。方法600在框612處還可包含在所述解串行化器處將所述第一數(shù)據(jù)速率子包中的每一者切分成多個(gè)第二數(shù)據(jù)速率子包。方法600可在框614處進(jìn)一步包含以比第一數(shù)據(jù)速率慢的第二數(shù)據(jù)速率將所述第二數(shù)據(jù)速率子包中的每一者從解串行化器發(fā)送到多路分用器(例如，圖1的多路分用器 138)。在所述多路分用器處，可如框616處所繪示將第二數(shù)據(jù)速率子包中的每一者切分成第三數(shù)據(jù)速率子包集合。方法600還可在框618處包含以比第二數(shù)據(jù)速率慢的第三數(shù)據(jù)速率將第三數(shù)據(jù)速率子包發(fā)送到包解碼器。方法600可在框622處繼續(xù)以在包解碼器處從選定SCLI接收第三數(shù)據(jù)速率子包。 方法600可在框6 處包含將所述第三數(shù)據(jù)速率子包集合組裝成出站包。方法600還可在框擬8處包含從所述包提取出站命令、出站地址或出站數(shù)據(jù)中的至少一者。方法600還可在框632處包含將出站命令、地址或數(shù)據(jù)呈現(xiàn)給矩陣開(kāi)關(guān)。方法600 可在框636處進(jìn)一步包含在矩陣開(kāi)關(guān)處同時(shí)切換與每一流相關(guān)聯(lián)的出站命令、地址及/或數(shù)據(jù)。將與每一流相關(guān)聯(lián)的出站命令、地址及/或數(shù)據(jù)切換到與對(duì)應(yīng)存儲(chǔ)器庫(kù)(例如，圖1 的存儲(chǔ)器庫(kù)110)相關(guān)聯(lián)的目的地MVC (例如，圖1的MVC 106)。
方法600可在框640處繼續(xù)以在MVC的寫入緩沖器組件(例如，圖1的寫入緩沖器516)處緩沖出站命令、地址及/或數(shù)據(jù)。方法600可在框644處包含將出站命令、數(shù)據(jù)及/或數(shù)據(jù)呈現(xiàn)給存儲(chǔ)器定序器(例如，圖1的存儲(chǔ)器定序器514)以供處理。在一些實(shí)施例中，方法600可在框645處視情況包含確定存儲(chǔ)器子系統(tǒng)是否已配置成以同步并行模式操作。如果是，那么方法600可在框646處包含響應(yīng)于單個(gè)存儲(chǔ)器請(qǐng)求而操作同步存儲(chǔ)器庫(kù)子集。此操作可用于通過(guò)同步傳送寬度為單個(gè)存儲(chǔ)器庫(kù)字長(zhǎng)度倍數(shù)
的寬數(shù)據(jù)字來(lái)降低存取等待時(shí)間。所得寬數(shù)據(jù)字寬度對(duì)應(yīng)于同步庫(kù)子集中的存儲(chǔ)器庫(kù)的數(shù)目。方法600可在框648處視情況包含在存儲(chǔ)器定序器的無(wú)序請(qǐng)求隊(duì)列組件(例如， 圖5的無(wú)序請(qǐng)求隊(duì)列51 處排序與對(duì)應(yīng)存儲(chǔ)器庫(kù)相關(guān)聯(lián)的多個(gè)存儲(chǔ)器組的讀取及/或?qū)懭氩僮?。所述排序可操作以避免多次順序讀取任一單個(gè)存儲(chǔ)器組及/或?qū)懭氲饺我粏蝹€(gè)存儲(chǔ)器組且可借此減少組沖突并降低讀取到寫入周轉(zhuǎn)時(shí)間。方法600可在框650處結(jié)束以執(zhí)行用于將出站數(shù)據(jù)寫入到對(duì)應(yīng)存儲(chǔ)器庫(kù)的數(shù)據(jù)寫入操作、用于從對(duì)應(yīng)存儲(chǔ)器庫(kù)讀取數(shù)據(jù)的數(shù)據(jù)讀取操作、及/或存儲(chǔ)器庫(kù)內(nèi)務(wù)處理操作?？瑟?dú)立于與耦合到其它存儲(chǔ)器庫(kù)的其它MVC相關(guān)聯(lián)的同時(shí)操作執(zhí)行數(shù)據(jù)寫入操作、數(shù)據(jù)讀取操作及/或內(nèi)務(wù)處理操作。圖7A及圖7B是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法700的流程圖。方法700 包含在多個(gè)存儲(chǔ)器庫(kù)(例如，圖1的存儲(chǔ)器庫(kù)10 與一個(gè)或一個(gè)以上目的地裝置(例如， 圖1的處理器114)之間大致同時(shí)傳送多個(gè)包化命令、地址及/或數(shù)據(jù)入站流?？赏ㄟ^(guò)與存儲(chǔ)器庫(kù)(例如，圖1的MVC 104)相關(guān)聯(lián)的MVC集合從存儲(chǔ)器庫(kù)讀取命令、地址及/或數(shù)據(jù)流，及/或所述命令、地址及/或數(shù)據(jù)流可源于MVC處。可通過(guò)矩陣開(kāi)關(guān)(例如，圖1的矩陣開(kāi)關(guān)116)將所述流切換到包編碼器(例如，圖1的包編碼器154)集合。然后，可包化所述流且跨越多個(gè)入站SCLI (例如，圖1的入站SCLI 115)將其輸送到目的地裝置。方法700可在框706處開(kāi)始以在對(duì)應(yīng)于選定存儲(chǔ)器庫(kù)(例如，圖1的存儲(chǔ)器庫(kù)110) 的MVC(例如，圖1的MVC 106)處從處理器接收讀取命令。注意，在一些實(shí)施例中，處理器及目的地裝置可是同一裝置；然而，此實(shí)施例不必如此。方法700可在框710處繼續(xù)以使用與MVC相關(guān)聯(lián)的存儲(chǔ)器定序器(例如，圖1的存儲(chǔ)器定序器514)從與存儲(chǔ)器庫(kù)相關(guān)聯(lián)的選定存儲(chǔ)器組存取入站數(shù)據(jù)字。方法700可在框714處包含將入站數(shù)據(jù)字呈現(xiàn)給矩陣開(kāi)關(guān)。方法700還可在框718處包含使用矩陣開(kāi)關(guān)將入站數(shù)據(jù)字切換到與選定SCLI (例如，入站SCLI 164)相關(guān)聯(lián)的包編碼器(例如，圖1的包編碼器158)。方法700可在框722 處進(jìn)一步包含使用包編碼器將入站數(shù)據(jù)字包化成入站包。方法700可在框7 處繼續(xù)以將入站包切分成多個(gè)第三數(shù)據(jù)速率入站子包。方法 700可在框734處包含以第三數(shù)據(jù)速率將所述多個(gè)第三數(shù)據(jù)速率入站子包發(fā)送到多路復(fù)用器(例如，圖1的多路復(fù)用器168)。方法700還可在框738處包含使用多路復(fù)用器將第三數(shù)據(jù)速率入站子包的多個(gè)子集中的每一者多路復(fù)用成第二數(shù)據(jù)速率入站子包。方法700可在框742處進(jìn)一步包含以第二數(shù)據(jù)速率將所述第二數(shù)據(jù)速率入站子包發(fā)送到串行化器(例如，圖1的串行化器172)。方法700可在框746處繼續(xù)以使用串行化器將第二數(shù)據(jù)速率入站子包的多個(gè)子集中的每一者聚集成第一數(shù)據(jù)速率入站子包。方法700可在框7M處包含將所述第一數(shù)據(jù)速
12率入站子包呈現(xiàn)給目的地裝置。方法700還可在框758處包含將所述第一數(shù)據(jù)速率入站子包組裝成入站包。方法700可結(jié)束以在框762處從入站包提取入站數(shù)據(jù)字且在框768處將所述入站數(shù)據(jù)字呈現(xiàn)給與目的地裝置相關(guān)聯(lián)的操作系統(tǒng)。圖8是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法800的流程圖。方法800包含重映射參考有缺陷存儲(chǔ)器單元的存儲(chǔ)器請(qǐng)求。重映射對(duì)有缺陷單元的存儲(chǔ)器請(qǐng)求以參考位于與選定存儲(chǔ)器庫(kù)相關(guān)聯(lián)的裸片上(例如，圖2的堆疊裸片204上)及/或位于與所述存儲(chǔ)器庫(kù)裸片堆疊在一起的邏輯裸片上的冗余單元或單元陣列(例如，圖5的位于圖2的邏輯裸片202上的備用陣列527)。方法800可在框806處開(kāi)始以在MVRL模塊處接收包含所請(qǐng)求存儲(chǔ)器地址的存儲(chǔ)器請(qǐng)求。方法800可在框808處繼續(xù)以將所請(qǐng)求存儲(chǔ)器地址部分地解碼。方法800還可在框810處包含估計(jì)與將所請(qǐng)求存儲(chǔ)器地址翻譯為修復(fù)地址相關(guān)聯(lián)的等待時(shí)間以得出所估計(jì)的等待時(shí)間。方法800可在框812處進(jìn)一步包含將所估計(jì)的等待時(shí)間與閾值等待時(shí)間值相比較。如果所估計(jì)的等待時(shí)間大于選定量，那么方法800可在框814處包含將包含所請(qǐng)求存儲(chǔ)器地址的存儲(chǔ)器請(qǐng)求發(fā)送到選定庫(kù)。方法800可在框818處繼續(xù)以確定所請(qǐng)求存儲(chǔ)器地址是否參考一個(gè)或一個(gè)以上有缺陷存儲(chǔ)器單元。如果是，那么方法800還可在框822處包含估計(jì)修復(fù)地址產(chǎn)生的復(fù)雜性。 方法800可在框擬4處進(jìn)一步包含選擇數(shù)個(gè)修復(fù)地址查找表中的一者?？捎妙愋偷男迯?fù)地址查找表可尤其包含直接映射表、完全相關(guān)聯(lián)標(biāo)簽RAM或集合相關(guān)聯(lián)標(biāo)簽RAM。端視修復(fù)地址產(chǎn)生的復(fù)雜性，一些類型的修復(fù)地址查找表可比的其它查找表更有效。修復(fù)地址產(chǎn)生的復(fù)雜性除了其它因素外，還可取決于給定存儲(chǔ)器組中的有缺陷地址位置的數(shù)目及可用替換存儲(chǔ)器位置的布局及密度。舉例來(lái)說(shuō)，如果完全備用存儲(chǔ)器陣列裸片在存儲(chǔ)器庫(kù)裸片堆疊中可用，那么一些實(shí)施例可通過(guò)簡(jiǎn)單地將備用存儲(chǔ)器陣列裸片的裸片地址代入到所請(qǐng)求存儲(chǔ)器地址中來(lái)產(chǎn)生修復(fù)地址。因此，方法800可在框擬8處包含使用選定修復(fù)地址查找表來(lái)將所請(qǐng)求存儲(chǔ)器地址翻譯為修復(fù)地址。方法800可在框832處繼續(xù)以在存儲(chǔ)器地址解碼器處接收所請(qǐng)求存儲(chǔ)器地址、修復(fù)地址或此兩者。如果確定所請(qǐng)求存儲(chǔ)器地址參考一個(gè)或一個(gè)以上有缺陷存儲(chǔ)器單元，那么方法800還可在框836處包含在存儲(chǔ)器地址解碼器處拒絕過(guò)程中所請(qǐng)求存儲(chǔ)器地址解碼操作。在后一情況下，方法800可在框840處包含起始對(duì)修復(fù)地址的解碼。方法800可在框844處繼續(xù)以將所請(qǐng)求存儲(chǔ)器地址或修復(fù)地址解碼成存儲(chǔ)器裸片識(shí)別符、存儲(chǔ)器組識(shí)別符、行地址或列地址。方法800可在框850處結(jié)束以在框850處使用修復(fù)地址來(lái)參考存儲(chǔ)器庫(kù)的備用存儲(chǔ)器裸片組件。另一選擇為，方法800可在框邪4處結(jié)束以使用修復(fù)地址來(lái)參考制造于與MVRL共用的邏輯裸片(例如，圖2的邏輯裸片202)上的一個(gè)或一個(gè)以上備用存儲(chǔ)器陣列。圖9是圖解說(shuō)明根據(jù)各種實(shí)例性實(shí)施例的方法900的流程圖。方法900操作以在制作堆疊式陣列存儲(chǔ)器庫(kù)期間選擇及分類存儲(chǔ)器陣列裸片從而促進(jìn)壞塊映射及修復(fù)操作。方法900可在框906處開(kāi)始以在制作期間識(shí)別存儲(chǔ)器陣列裸片集合中的每一者上與一個(gè)或一個(gè)以上存儲(chǔ)器陣列相關(guān)聯(lián)的有缺陷行及有缺陷列。方法900可在框910處繼續(xù)以根據(jù)有缺陷存儲(chǔ)器陣列在每一裸片內(nèi)的位置分類存儲(chǔ)器陣列裸片集合以獲取經(jīng)分類的存儲(chǔ)器陣列裸片集合。
方法900還可在框914處包含從經(jīng)分類集合中選擇存儲(chǔ)器陣列裸片的“存儲(chǔ)器庫(kù)” 子集。選擇裸片的存儲(chǔ)器庫(kù)子集以將其堆疊起來(lái)從而形成多個(gè)存儲(chǔ)器庫(kù)(例如，圖2的堆疊式裸片存儲(chǔ)器陣列200)。可選擇存儲(chǔ)器庫(kù)子集以避免與來(lái)自存儲(chǔ)器庫(kù)集合的裸片上的相連有缺陷存儲(chǔ)器單元區(qū)域相關(guān)聯(lián)的地址與來(lái)自任一其它裸片上的所述存儲(chǔ)器庫(kù)集合的相連有缺陷存儲(chǔ)器單元區(qū)域相關(guān)聯(lián)的地址的重疊。方法900可在框918處進(jìn)一步包含選擇備用存儲(chǔ)器陣列裸片?？蛇x擇備用裸片以使得所述備用存儲(chǔ)器陣列裸片上的一個(gè)或一個(gè)以上相連操作存儲(chǔ)器單元區(qū)域位于與一個(gè)或一個(gè)以上存儲(chǔ)器庫(kù)子集上的存儲(chǔ)器陣列裸片的第二相連操作存儲(chǔ)器單元區(qū)域共用的開(kāi)始存儲(chǔ)器地址處。所述開(kāi)始存儲(chǔ)器地址可包含組地址、行地址及/或列地址。方法900還可在框922處包含將與存儲(chǔ)器裸片的存儲(chǔ)器庫(kù)集合中的每一者相關(guān)聯(lián)的有缺陷存儲(chǔ)器單元的壞塊映射圖存儲(chǔ)于與存儲(chǔ)器陣列裸片的存儲(chǔ)器庫(kù)集合堆疊在一起的共用邏輯裸片上。注意，可以除所描述次序以外的次序執(zhí)行本文中所描述的活動(dòng)。還可以重復(fù)、串行及/或并行方式執(zhí)行相對(duì)于本文中所識(shí)別的方法描述的各種活動(dòng)。在基于計(jì)算機(jī)的系統(tǒng)中可從計(jì)算機(jī)可讀媒體發(fā)射軟件程序以執(zhí)行所述軟件程序中所定義的功能?？刹捎酶鞣N編程語(yǔ)言來(lái)創(chuàng)建經(jīng)設(shè)計(jì)以實(shí)施及執(zhí)行本文中所揭示的方法的軟件程序?？墒褂脤?duì)象導(dǎo)向語(yǔ)言(例如，Java語(yǔ)言或C++語(yǔ)言)將所述程序結(jié)構(gòu)化為對(duì)象導(dǎo)向格式。另一選擇為，可使用程序語(yǔ)言(例如，組裝語(yǔ)言或C語(yǔ)言)將所述程序結(jié)構(gòu)化為程序?qū)蚋袷健＼浖M件可尤其使用包含應(yīng)用程序接口、過(guò)程間通信技術(shù)及遠(yuǎn)程程序呼叫等眾所周知的機(jī)制來(lái)進(jìn)行通信。各種實(shí)施例的教示并不限于任一特定編程語(yǔ)言或環(huán)境。本文中所描述的設(shè)備、系統(tǒng)及方法可操作以使用可變等待時(shí)間地址解碼及選擇性修復(fù)地址查找技術(shù)來(lái)執(zhí)行對(duì)堆疊式裸片存儲(chǔ)器庫(kù)的有缺陷存儲(chǔ)器陣列修復(fù)。因此，可降低平均存儲(chǔ)器存取等待時(shí)間。借助圖解說(shuō)明而非限制方式，附圖展示可實(shí)踐標(biāo)的物的特定實(shí)施例。足夠詳細(xì)地描述了所圖解說(shuō)明的實(shí)施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本文中所揭示的教示?？墒褂闷渌鼘?shí)施例且可從本發(fā)明得出其它實(shí)施例，以使得可在不背離本發(fā)明范圍的情況下做出結(jié)構(gòu)及邏輯替代及改變。因此，不應(yīng)將此具體實(shí)施方式
視為具有限制意義。各種實(shí)施例的廣度是由所附權(quán)利要求書及此權(quán)利要求書授權(quán)的等效內(nèi)容的全部范圍界定。發(fā)明性標(biāo)的物的此類實(shí)施例在本文中可個(gè)別地或集體地由術(shù)語(yǔ)“發(fā)明 (invention)”指示，此僅出于便利性且并非意欲在事實(shí)上已揭示多于一個(gè)發(fā)明或發(fā)明性概念的情況下將本申請(qǐng)案自發(fā)地限于任一單個(gè)發(fā)明或發(fā)明性概念。因此，雖然本文中已圖解說(shuō)明且描述了特定實(shí)施例，但旨在實(shí)現(xiàn)相同目的的任一布置可替代所展示的特定實(shí)施例。 本發(fā)明意欲涵蓋各種實(shí)施例的任一及所有改動(dòng)或變化形式。在審閱以上描述之后，所屬領(lǐng)域的技術(shù)人員將即刻明了以上實(shí)施例的組合及本文中未特定描述的其它實(shí)施例。提供發(fā)明摘要以遵循37C. F. R. § 1. 72 (b)，其要求提供將能讓讀者快速弄清技術(shù)性發(fā)明的性質(zhì)的摘要。提交所述摘要是基于以下理解其將不用于解釋或限制所述權(quán)利要求書的范圍或含義。在前述具體實(shí)施方式
中，出于簡(jiǎn)化本發(fā)明的目的，將各種特征一起組合于單個(gè)實(shí)施例中。不應(yīng)將本發(fā)明方法解釋為需要比每一權(quán)利要求中所明確陳述更多的特征。而是，發(fā)明性標(biāo)的物可處于少于單個(gè)所揭示實(shí)施例的所有特征中。因此，以上權(quán)利要求
14書借此并入到具體實(shí)施方式
中，其中每一權(quán)利要求本身作為單獨(dú)實(shí)施例。
權(quán)利要求
1.一種設(shè)備，其包括存儲(chǔ)器庫(kù)，其包括多個(gè)堆疊式存儲(chǔ)器陣列，每一存儲(chǔ)器陣列位于多個(gè)堆疊式存儲(chǔ)器裸片中的一者上；存儲(chǔ)器庫(kù)控制器(MVC)，其位于與所述堆疊式存儲(chǔ)器裸片堆疊在一起的邏輯裸片上且以通信方式耦合到所述存儲(chǔ)器庫(kù)；所述MVC的存儲(chǔ)器庫(kù)修復(fù)邏輯(MVRL)組件，所述MVRL接收包含所請(qǐng)求存儲(chǔ)器地址的存儲(chǔ)器請(qǐng)求且將所述存儲(chǔ)器請(qǐng)求或經(jīng)修改存儲(chǔ)器請(qǐng)求中的至少一者發(fā)送到選定庫(kù)，所述經(jīng)修改存儲(chǔ)器請(qǐng)求包含修復(fù)地址。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述MVC經(jīng)配置以提供存儲(chǔ)器定序操作、數(shù)據(jù)緩沖操作、受損存儲(chǔ)器陣列修復(fù)操作或受損貫穿晶片互連件(TWI)修復(fù)操作中的至少一者。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括所述MVRL的部分地址解碼器部分，所述部分地址解碼器將所述所請(qǐng)求存儲(chǔ)器地址部分地解碼；至少一個(gè)修復(fù)地址查找表，其以通信方式耦合到所述部分地址解碼器，所述至少一個(gè)修復(fù)地址查找表用以將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址；及壞塊邏輯，其耦合到所述部分地址解碼器，所述壞塊邏輯用以從多個(gè)修復(fù)地址查找表中選擇所述至少一個(gè)修復(fù)地址查找表。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述多個(gè)修復(fù)地址查找表包括直接映射表、完全相關(guān)聯(lián)標(biāo)簽隨機(jī)存取存儲(chǔ)器(RAM)或集合相關(guān)聯(lián)標(biāo)簽RAM中的至少一者。
5.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述壞塊邏輯經(jīng)配置以基于由所述部分地址解碼器確定的壞塊數(shù)目或壞塊中的字?jǐn)?shù)目中的至少一者選擇所述至少一個(gè)修復(fù)地址查找表。
6.根據(jù)權(quán)利要求3所述的設(shè)備，其進(jìn)一步包括修復(fù)解碼評(píng)估模塊，其耦合到所述部分地址解碼器，所述修復(fù)解碼評(píng)估模塊用以估計(jì)與將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址相關(guān)聯(lián)的等待時(shí)間；及可變等待時(shí)間決策模塊(VLDM)，其耦合到所述修復(fù)解碼評(píng)估模塊，如果所述所估計(jì)等待時(shí)間大于選定量，那么所述VLDM致使將包含所述所請(qǐng)求存儲(chǔ)器地址的所述存儲(chǔ)器請(qǐng)求傳遞到與所述選定庫(kù)相關(guān)聯(lián)的存儲(chǔ)器地址解碼器。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括反饋環(huán)路，其可操作以確定所述所請(qǐng)求存儲(chǔ)器地址是否參考無(wú)缺陷存儲(chǔ)器位置。
8.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括所述MVRL的部分地址解碼器部分，所述部分地址解碼器將所述所請(qǐng)求存儲(chǔ)器地址部分地解碼；至少一個(gè)修復(fù)地址查找表，其以通信方式耦合到所述部分地址解碼器，所述至少一個(gè)修復(fù)地址查找表用以將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址；壞塊邏輯，其耦合到所述部分地址解碼器，所述壞塊邏輯用以從多個(gè)修復(fù)地址查找表中選擇所述至少一個(gè)修復(fù)地址查找表；及反饋環(huán)路，其可操作以確定所述所請(qǐng)求存儲(chǔ)器地址是否參考無(wú)缺陷存儲(chǔ)器位置。
9.根據(jù)權(quán)利要求3所述的設(shè)備，其進(jìn)一步包括算術(shù)/邏輯單元(ALU)，其耦合到所述修復(fù)地址查找表以使用作為與所述所請(qǐng)求存儲(chǔ)器地址相關(guān)聯(lián)的條目存儲(chǔ)于所述修復(fù)地址查找表中的地址偏移來(lái)計(jì)算所述修復(fù)地址。
10.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括存儲(chǔ)器地址解碼器，其耦合到所述存儲(chǔ)器庫(kù)以將存儲(chǔ)器地址解碼成存儲(chǔ)器裸片識(shí)別符、存儲(chǔ)器組識(shí)別符、行地址或列地址中的至少一者；及地址總線門控邏輯，其耦合到所述存儲(chǔ)器地址解碼器以將所述所請(qǐng)求存儲(chǔ)器地址傳遞到所述存儲(chǔ)器地址解碼器或所述部分地址解碼器中的至少一者。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其進(jìn)一步包括所述存儲(chǔ)器地址解碼器的地址選擇器組件，如果確定所述所請(qǐng)求存儲(chǔ)器地址參考至少一個(gè)有缺陷存儲(chǔ)器單元，那么所述地址選擇器組件用以拒絕經(jīng)部分解碼的所請(qǐng)求存儲(chǔ)器地址且起始對(duì)修復(fù)地址的解碼。
12.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括所述存儲(chǔ)器庫(kù)的備用存儲(chǔ)器裸片組件，其用作修復(fù)陣列。
13.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括至少一個(gè)備用存儲(chǔ)器陣列，其制造于與所述MVRL共用的邏輯裸片上以用作修復(fù)陣列。
14.根據(jù)權(quán)利要求13所述的設(shè)備，其中所述備用存儲(chǔ)器陣列包括靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM)或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)中的至少一者。
15.一種方法，其包括接收包含所請(qǐng)求存儲(chǔ)器地址的存儲(chǔ)器請(qǐng)求；及將所述存儲(chǔ)器請(qǐng)求或經(jīng)修改存儲(chǔ)器請(qǐng)求中的至少一者發(fā)送到選定庫(kù)，所述經(jīng)修改存儲(chǔ)器請(qǐng)求包含修復(fù)地址。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括將所述所請(qǐng)求存儲(chǔ)器地址部分地解碼；估計(jì)與將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址相關(guān)聯(lián)的等待時(shí)間以得出所估計(jì)等待時(shí)間；將所述所估計(jì)等待時(shí)間與閾值等待時(shí)間值進(jìn)行比較；及如果所述所估計(jì)等待時(shí)間大于所述閾值等待時(shí)間值，那么將包含所述所請(qǐng)求存儲(chǔ)器地址的所述存儲(chǔ)器請(qǐng)求發(fā)送到所述選定庫(kù)。
17.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括估計(jì)修復(fù)地址產(chǎn)生的復(fù)雜性；及基于修復(fù)地址產(chǎn)生的所述復(fù)雜性而從多個(gè)修復(fù)地址查找表中選擇一修復(fù)地址查找表。
18.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括基于壞塊數(shù)目或壞塊中的字?jǐn)?shù)目中的至少一者而選擇修復(fù)地址查找表。
19.根據(jù)權(quán)利要求17所述的方法，其中所述多個(gè)修復(fù)地址查找表包括直接映射表、完全相關(guān)聯(lián)標(biāo)簽隨機(jī)存取存儲(chǔ)器(RAM)或集合相關(guān)聯(lián)標(biāo)簽RAM中的至少一者。
20.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址。
21.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括估計(jì)修復(fù)地址產(chǎn)生的復(fù)雜性；基于修復(fù)地址產(chǎn)生的所述復(fù)雜性而從多個(gè)修復(fù)地址查找表中選擇一修復(fù)地址查找表；及將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址。
22.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括接收所述所請(qǐng)求存儲(chǔ)器地址或所述修復(fù)地址中的至少一者；及將所述所請(qǐng)求存儲(chǔ)器地址或所述修復(fù)地址解碼成存儲(chǔ)器裸片識(shí)別符、存儲(chǔ)器組識(shí)別符、行地址或列地址中的至少一者。
23.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括 估計(jì)修復(fù)地址產(chǎn)生的復(fù)雜性；基于修復(fù)地址產(chǎn)生的所述復(fù)雜性而從多個(gè)修復(fù)地址查找表中選擇一修復(fù)地址查找表；將所述所請(qǐng)求存儲(chǔ)器地址翻譯為所述修復(fù)地址； 接收所述所請(qǐng)求存儲(chǔ)器地址或所述修復(fù)地址中的至少一者；及將所述所請(qǐng)求存儲(chǔ)器地址或所述修復(fù)地址解碼成存儲(chǔ)器裸片識(shí)別符、存儲(chǔ)器組識(shí)別符、行地址或列地址中的至少一者。
24.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括如果確定所述所請(qǐng)求存儲(chǔ)器地址參考至少一個(gè)有缺陷存儲(chǔ)器單元，那么拒絕經(jīng)部分解碼的所請(qǐng)求存儲(chǔ)器地址；及起始對(duì)修復(fù)地址的解碼。
25.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括使用所述修復(fù)地址來(lái)參考所述存儲(chǔ)器庫(kù)的備用存儲(chǔ)器裸片組件。
26.根據(jù)權(quán)利要求25所述的方法，其進(jìn)一步包括通過(guò)將與備用存儲(chǔ)器陣列裸片相關(guān)聯(lián)的裸片地址代入到所述所請(qǐng)求存儲(chǔ)器地址中來(lái)產(chǎn)生修復(fù)地址。
27.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括使用所述修復(fù)地址來(lái)參考制造于與存儲(chǔ)器庫(kù)修復(fù)邏輯模塊共用的邏輯裸片上的至少一個(gè)備用存儲(chǔ)器陣列。
28.一種設(shè)備，其包括堆疊式陣列存儲(chǔ)器庫(kù)，其經(jīng)配置以使得與任一裸片上的用于形成所述存儲(chǔ)器庫(kù)的相連有缺陷存儲(chǔ)器單元區(qū)域相關(guān)聯(lián)的地址不重疊任一其它裸片上的用于形成所述存儲(chǔ)器庫(kù)的相連有缺陷存儲(chǔ)器單元區(qū)域相關(guān)聯(lián)的任一地址。
29.根據(jù)權(quán)利要求觀所述的設(shè)備，其中所述堆疊式陣列存儲(chǔ)器庫(kù)經(jīng)配置以使得備用存儲(chǔ)器陣列裸片上的用于形成所述庫(kù)的至少一個(gè)第一相連操作存儲(chǔ)器單元區(qū)域位于與其它存儲(chǔ)器陣列裸片中的至少一者上的用于形成所述庫(kù)的第二相連操作存儲(chǔ)器單元區(qū)域共用的開(kāi)始存儲(chǔ)器地址處，所述開(kāi)始存儲(chǔ)器地址包含組地址、行地址或列地址中的至少一者。
30.根據(jù)權(quán)利要求觀所述的設(shè)備，其進(jìn)一步包括與所述存儲(chǔ)器陣列裸片中的每一者相關(guān)聯(lián)的有缺陷存儲(chǔ)器單元的壞塊映射圖，其位于與所述存儲(chǔ)器陣列裸片堆疊在一起的共用邏輯裸片上。
全文摘要
本文中所揭示的系統(tǒng)及方法包含可接收包含所請(qǐng)求存儲(chǔ)器地址的存儲(chǔ)器請(qǐng)求且可在不知曉是否需要修復(fù)地址的情況下將所述存儲(chǔ)器請(qǐng)求直接發(fā)送到與堆疊式裸片存儲(chǔ)器庫(kù)相關(guān)聯(lián)的地址解碼器的那些系統(tǒng)及方法。如果對(duì)所述存儲(chǔ)器請(qǐng)求的后續(xù)分析展示需要修復(fù)地址，那么可暫停對(duì)所述所請(qǐng)求存儲(chǔ)器地址的過(guò)程中解碼且起始對(duì)所述修復(fù)地址的解碼。
文檔編號(hào)G11C5/02GK102239523SQ200980148540
公開(kāi)日2011年11月9日 申請(qǐng)日期2009年10月29日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者喬·M·杰德羅, 保羅·A·拉伯奇 申請(qǐng)人:美光科技公司