專利名稱：熱保護相變隨機存取存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于基于相變存儲器材料的存儲器裝置以及其制造方法，相變存儲器材 料包括硫?qū)倩衔镱惒牧?，或者是其它可程序化電阻材料?br> 背景技術(shù)：
相變(phase change)類存儲器材料，如硫?qū)倩衔镱惒牧霞捌漕愃撇牧希捎梢?適合集成電路實施的準位，施加電流，導(dǎo)致非結(jié)晶態(tài)與結(jié)晶態(tài)之間的相態(tài)改變。一般非結(jié)晶 狀態(tài)的特征是具有比一般結(jié)晶狀態(tài)更高的電阻率，其可以容易地被感測到而指示資料。在 使用可程序化電阻材料來形成非揮發(fā)性存儲器電路(可隨機地讀取與寫入)上，這些特性 令人產(chǎn)生興趣。從非結(jié)晶到結(jié)晶狀態(tài)的改變，在此一般為一較低電流操作，其中電流會加熱相變 材料，使之達到轉(zhuǎn)態(tài)溫度以上，以造成主動區(qū)從非結(jié)晶到結(jié)晶相的轉(zhuǎn)態(tài)。在此所稱的從結(jié)晶 到非結(jié)晶的改變，一般為一較高電流操作，其包括一短且高電流密度脈沖，以融化或破壞結(jié) 晶結(jié)構(gòu)，之后相變材料很快地冷卻，抑制相變過程且讓至少一部分相變材料的主動區(qū)穩(wěn)定 于非結(jié)晶相。技術(shù)是要讓主動區(qū)變小，使得誘發(fā)相變所需的電流量得以降低。由減少相變材料元件的大小及/或與相變材料元件接觸的電極的大小，可以降低 所需的電流大小，使得能以小的絕對電流值，達到主動區(qū)中的較高的電流密度?？刂浦鲃訁^(qū)大小的一個方式是，設(shè)計非常小的電極，用以將電流傳送到相變 材料的本體。此小電極結(jié)構(gòu)是在接觸的位置將電流集中在像磨菇頭的小區(qū)域中。參 考美國專利號No. 6，429，064，公告于2002年8月6日，授予Wicker的“側(cè)壁導(dǎo)體 的縮減接觸面積(Reduced Contact Areas ofSidewall Conductor) ” ；美國專利號 No. 6，462，353，公告于2002年10月8日，授予Gi 1 gen的“制造電極間接觸的小面積的 方法(Method forfabricating a Small Area of Contact Between Electrodes)，，；美 國專利號No. 6，501，111，公告于2002年12月31日，授予Lowery的“三維可程序化裝置 (Three-Dimensional (3D) Programmable Device) ”；美國專利號 No. 6，563，156，公告于 2003 年1月1日，授予Harshfield的“存儲器元件及其制造方法(Memory Elements and Methods for MakingSame)”?？刂浦鲃訁^(qū)大小的另一種方式包括將電極隔開，使得流過其間的電流得以被集中 在相變材料的薄層的厚度。參考美國專利申請公開號No. 2007/0048945，Czubatyj等人提 出的“存儲器裝置及其制造方法(MemoryDevice and Method of Making Same)”。另，參考 下面本申請案的共同申請人的的申請和專利，美國專利申請?zhí)朜o. 11/864，273，2007年9月 28日提出申請，Lung所提出的“具有側(cè)電極接觸的存儲器胞(Memory CellHaving A Side Electrode Contact) ” ；美國專利號 No. 7，463，512，2008 年 12 月 9 日公告，Lung 所提出的 “具有縮減電流相變元件的存儲器元件(Memory Element with Reduced-Current Phase Change Element) ” ；美國專利申請?zhí)朜o. 12/023，978，2008年8月7日申請，Lung所提出 的“具有共平面電極表面的存儲單元裝置及其方法(Memory Cell Device withCoplanar
4Electrode Surface and Method)”。由已知相變存儲單元結(jié)構(gòu)引起的特定議題是與相變材料接觸的電極的散熱(heat sink)效應(yīng)。因為相態(tài)改變是因為加熱而發(fā)生的結(jié)果，電極的熱導(dǎo)率會將熱帶離主動區(qū)，造 成需要較高的電流來誘發(fā)相變。較高的電流準位會造成對存儲單元的電性和機械可靠度的問題。這些問題包括在 相變材料/電極界面的孔洞的形成，此乃因為在操作期間熱膨脹與材料密度改變所造成機 械應(yīng)力。此外，較高的電流準位會導(dǎo)致像局部受熱的問題，此足以引起電極和相變材料的 擴散/反應(yīng)，且/或造成主動區(qū)內(nèi)相變材料的組成改變，這導(dǎo)致電阻性切換效能衰減以及存 儲單元的故障可能。因此，不同技術(shù)被運用來嘗試將主動區(qū)進行熱隔離，使得誘發(fā)相變所需的電阻性 加熱被局限在主主動區(qū)。改進熱隔離的一個方式包括使用鄰近于相變材料的空隙或孔洞。參考美國專利號 No. 6,815, 704，公告于2004年11月9日，Chen所提出的“運用熱絕緣孔洞的相變存儲器裝 置(Phase Change Memory Device EmployingThermally Insulating Voids)”。也有人提出使用熱絕緣材料，以改進對主動區(qū)的加熱束縛。例如，參考美國專利 申請?zhí)朜o. 11/940，164，2007年11月14日申請，Chen提出的“包括熱保護底電極的相變 存儲單元及其制造方法(Phase ChangeMemory Cell Including Thermal Protect Bottom Electrode andManufacturing Method)”。改進熱隔離的另一方式是包括以將主動區(qū)與電極隔開的方式來形成相變材料 和電極。參考下面本申請案的受讓人所共有的申請案，美國專利申請案No. 11/348,848, 2006年9月7日申請，Chen等人提出的“I型相變存儲單元(I-Shaped Memory Cell) ” ； 美國專利申請案No. 11/952，646，2007年12月7日申請，Lung提出的“具基本上相同 熱阻抗的界面結(jié)構(gòu)的相變存儲單元及其制造方法(Phase Change Memory CellHaving Interface Structures with Essentially Equal thermalImpedances and Manufacturing Methods)”;美國專利申請案No. 12/026,342，2005年2月5日申請，Chen提出的“加熱中心 PC存儲器結(jié)構(gòu)和制造方法(Heating Center PCRAM Structure and Method forMaking)，，。因此，有機會來設(shè)計相變存儲單元結(jié)構(gòu)，其需要一小量電流來誘發(fā)主動區(qū)中的相 變。此外，也需要提供制造此裝置的方法。

發(fā)明內(nèi)容
在此描述具有操作電流的相變存儲單元。此處描述的存儲單元降低從存儲器元件 的主動區(qū)抽離的熱量，有效地增加主動區(qū)內(nèi)每單位電流值所產(chǎn)生的熱量，并且降低誘發(fā)相 變所需的電流量。在此描述一種存儲單元，其包括導(dǎo)電性接觸部和包含覆蓋在導(dǎo)電性接觸部上的可 程序化電阻存儲器材料的存儲器元件。絕緣元件從導(dǎo)電性接觸部延伸至到存儲器元件內(nèi)， 絕緣元件有近端、遠程和用以定義內(nèi)部的內(nèi)表面。近端鄰近導(dǎo)電性接觸部。底電極與導(dǎo)電性 接觸部接觸并且從近端于內(nèi)部中向上延伸。存儲器元件是位于內(nèi)部，自遠程向下延伸，以在 第一接觸表面與底電極的上表面接觸。頂端電極由存儲器元件而與絕緣元件的遠程分開，
5并且與存儲器元件接觸于第二接觸表面，第二接觸表面的表面積大于第一接觸表面的表面 積。主動區(qū)是在內(nèi)部的存儲器元件的區(qū)域，其中存儲器材料在至少兩個固相之間被誘 發(fā)改變。如可知悉，主動區(qū)可以被制成極小，因而降低誘發(fā)相變所需的電流大小。內(nèi)部的寬 度低于存儲器元件和底電極的寬度，內(nèi)部的寬度較佳是小于工藝的最小特征尺寸，典型而 言該工藝為光刻工藝，其用來形成存儲單元。寬度的不同將電流集中在位于內(nèi)部的上部中 的存儲器元件部分，由此降低在主動區(qū)誘發(fā)相變所需的電流大小。此外，在一些特定實施例中，因為高電阻率，底電極可以做為加熱器，相較于其它 原因產(chǎn)生的，對于一給定的電流，在主動區(qū)引起較大的溫度改變，因此改進主動區(qū)中相變的 效率。再者，底電極的小寬度提供經(jīng)過底電極的高熱阻路徑，因此限制熱量經(jīng)底電極而 從存儲器元件的主動區(qū)流失。因為絕緣元件延伸至存儲器元件內(nèi)并且在一些實施例中具有位在底電極的上表 面下的下表面，主動區(qū)是位在存儲器元件的存儲器材料的空間內(nèi)。存儲器元件的剩下部分 可以因而對主動區(qū)提供熱隔離，降低誘發(fā)相變所需的電流量。此外，使主動區(qū)位于內(nèi)部的上 部分并且因而與存儲器元件的外表面分離，防止對于主動區(qū)的蝕刻損害問題。絕緣元件也可以對主動區(qū)提供一些熱隔離。此外，可以使用薄膜沉積技術(shù)，將絕緣 元件形成在側(cè)壁上，故而該元件的厚度可以非常小。小的厚度增加側(cè)壁絕緣元件的熱阻，其 由側(cè)壁絕緣元件限制熱流流出主動區(qū)，并且由此有助于將熱流集中于存儲器元件材料內(nèi)。


本發(fā)明的其它觀點和優(yōu)點可以參考所附附圖、詳細說明以及申請專利范圍，其 中圖1繪示已知技術(shù)的“磨菇狀”存儲單元的剖面圖。圖2繪示已知技術(shù)的“柱狀”存儲單元的剖面圖。圖3A、圖3B分別繪示此處描述的存儲單元的實施例的剖面圖和上視圖。圖4到9繪示適于制造圖3A-圖3B的存儲單元的工藝步驟。圖10是集成電路的簡圖，其可實施此處描述的存儲單元。圖11是圖10的集成電路的存儲器陣列的部分實施例的示意圖。
具體實施例方式參考圖1至11詳細說明本發(fā)明的實施例。圖1繪示一種已知技術(shù)的“磨菇狀(mushroom-type) ”存儲單元100的橫剖面圖， 其具有底電極120，經(jīng)由介電層110而延伸；相變存儲器元件130，包含底電極120上的一相 變材料層；以及頂電極140，于相變存儲器元件130。介電層160環(huán)繞相變存儲器元件130。 如可從圖1看出，底電極120的寬度125小于頂電極140和相變存儲器元件130的寬度145。操作時，頂和底電極140、120上的電壓會誘發(fā)一電流，從頂電極140，經(jīng)相變存儲 器元件130，流至底電極120，或循反方向。主動區(qū)150是指相變存儲器元件130的區(qū)域，其至少在兩個固態(tài)相之間被誘發(fā)而改變。由于不同寬度125和145，從底電極120到頂電極140的電流路徑180會被集中在與 底電極120相鄰的相變存儲器元件130的區(qū)域，這造成主動區(qū)150具有如圖1所示的“磨菇 狀”。故有必要將底電極120的寬度125縮小，以達成具有經(jīng)存儲器元件130的小的絕 對電流值的較高電流密度。然而，企圖減少底電極120的寬度125會造成底電極120和存 儲器元件130間的接口 128的電性和機械可靠度的問題，這是因為彼此之間接觸面積小。操作時，由于寬度125、145的不同，電流集中于底電極120和相變存儲器元件130 之間的接觸表面128。此外，如路徑180的箭頭所指示，電流從接觸表面128側(cè)向擴散并且 在相變存儲器元件130中垂直擴散。結(jié)果，在側(cè)向與垂直方向上，相變存儲器元件130中的 電流密度隨著遠離接觸表面128的距離而減少。電流在相變存儲器元件130中擴散所導(dǎo)致 的電流密度減少，造成需要更高的電流，以在主動區(qū)中誘發(fā)出所要的相變。電流密度以及在主動區(qū)150的中心152產(chǎn)生的熱遠大于位在主動區(qū)150的邊緣 154的密度與熱。結(jié)果，當主動區(qū)150的邊緣154被加熱至足夠的溫度以誘發(fā)出所需的相變， 中心152可以感受局部受熱，其足以造成對于存儲單元100的電性和機械可靠度的問題。這些問題可包含在相變存儲器元件130和底電極120間的接口 128的孔洞形成， 其肇始于操作期間熱膨脹與材料密度改變所造成的機械應(yīng)力。此外，中心152會受到局部 受熱，其足以誘發(fā)底電極120材料和相變材料130的擴散/反應(yīng)，以及/或可以導(dǎo)致在中心 154處相變材料130中的組成改變。這些問題會造成電阻性切換效能惡化以及存儲單元100 的故障可能性。此外，因為主動區(qū)150中相變的發(fā)生為受熱的結(jié)果，底電極120和介電110的熱傳 導(dǎo)率會將熱從主動區(qū)150抽離，并且導(dǎo)致大量的熱損失。高的熱損失造成需要更高的電流， 以在主動區(qū)150中誘發(fā)所需的改變。圖2繪示一種已知“柱狀”存儲單元200的剖面圖。存儲單元200包括介電層210 中的底電極220、底電極220上的相變材料柱230以及相變材料柱230上的頂電極240。介 電層260環(huán)繞相變材料柱230。如可從圖式看出，頂和底電極240、220具有和相變材料柱 230相同的寬度275。因此，主動區(qū)250可以和頂與底電極240、220隔開，而減少頂和底電 極240、220所造成的散熱(heat sink)效應(yīng)。然而，由于主動區(qū)250鄰近介電層260，會有 相變材料230的側(cè)壁到介電層260的熱損失。相變材料柱230的寬度275期望縮小，以達成具有經(jīng)相變材料的小的絕對電流值 的較高的電流密度。存儲器材料柱230和頂電極240的形成可以由沉積相變材料層和頂電 極材料層，然后再蝕刻。然而，因為底切蝕刻及/或過度蝕刻，制造具有小寬度275與過大 (aggressive)高寬比的元件已經(jīng)有產(chǎn)生問題。這會造成對存儲器材料柱230的側(cè)壁232的 蝕刻損害，也會引起存儲器材料柱230和底電極220之間的對準容忍度問題。圖3A繪示存儲單元300的實施例的剖面圖，在此所述具有小操作電流并且和處理 上述各種問題。存儲單元300包括導(dǎo)電性接觸部305，以及覆蓋在導(dǎo)電性接觸部305上的可程序化 電阻性存儲器元件330。導(dǎo)電性接觸305耦接存儲單元300至底下的如晶體管或二極管的 存取電路(未繪示)。導(dǎo)電性接觸部305包含耐熱金屬，例如實施例所示的鎢。其它可使用 的金屬包含Ti、Mo、Al、Ta、Cu、Pt、Ir、La、Ni和Ru。其它接觸結(jié)構(gòu)和材料可以被使用做為
7阱。舉例來說，導(dǎo)電性接觸部305可以是硅，或可包含摻雜半導(dǎo)體材料，其為一存取晶體管 或二極管的漏極或源極區(qū)。存儲器元件330包括可程序化電阻性存儲器材料，并且可包含如選自于Zn、To、 Tl、Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、S、Si、0、P、As、N 禾口 Au 所構(gòu)成群組之 一或多個材料。存儲單元300也包含一個管狀絕緣元件350，其自導(dǎo)電性接觸部305延伸到存儲器 元件330。絕緣元件350有一近端256和遠程351，近端256鄰近導(dǎo)電性接觸部305。絕緣 元件350也有一用以界定出內(nèi)部360的內(nèi)表面354。絕緣元件350包含介電材料，而在例示 實施例中包含Al2O315另外，絕緣元件350也可包含其它像SiO2或SiN的介電材料。底電極320接觸導(dǎo)電性接觸部305，并且從近端356在內(nèi)部360的下部分362向上 延伸。絕緣元件350的內(nèi)表面354延伸超過底電極320的上表面324，以定義內(nèi)部360的上 部分364。在例示實施例中，上與上部分364、362有大致相同的寬度366。在此處使用，“大 致上”是傾向提供在形成絕緣元件350期間的工藝容忍度。底電極320有一外表面322，其絕緣元件350的內(nèi)表面354所圍繞。底電極320可 包含如TiN或TaN。在存儲器元件包含GST (底下會討論)的實施例中，TiN較佳，因為它可 與GST有較好的接觸，GST是半導(dǎo)體制造中所使用的一般材料，且在較高溫度下提供一個好 的擴散阻障，在此典型的GST轉(zhuǎn)換是在600-700°C的范圍。另外，底電極320可能是W、WN、 TiAlN或TaAIN，或者包含一或多個元素選自于如由摻雜Si、Si、Ge、C、Ge、Cr、Ti、W、Mo、Al、 Ta、Cu、Pt、Ir、La、Ni、N、0、Ru及其組合所構(gòu)成群組的元素。如圖3B上視圖所示，在例示實施例中底電極320和絕緣元件320和絕緣元件350 每個均有圓形剖面。然而，在實施例底電極320和絕緣元件350可以分別有截面圓形、橢圓、 方形、矩形或稍微不規(guī)則形的剖面，端視形成形成底電極320和絕緣元件350所用的工藝技 術(shù)而定?；氐綀D3A的剖面圖，存儲器元件330包含在內(nèi)部360的上部分364內(nèi)的一部分， 其自遠程351向下延伸，以在第一接觸表面333與底電極320的上表面324接觸。存儲器元件330也延伸到絕緣元件350上表面下方，以連接絕緣元件的外表面 352，并且具有一下表面331，其位在底電極320的上表面324下方。因此，存儲器元件330 環(huán)繞絕緣元件和底電極320的一部分。存儲器元件330是在介電層310上。例如，介電層310可包括Si02。另外，介電層 310可包括其它材料。存儲單元300也包含頂電極340，其由存儲器元件330的存儲器材，與絕緣元件 350的遠程351分開。頂電極340與存儲器元件330在第二接觸表面342彼此接觸。第二 接觸表面342的表面積大于第一接觸表面333的表面積。例如，頂電極340可包括上面討論到關(guān)于底電極320的各種材料。在一些實施例 中，頂電極340可包括一層以上。舉例來說，頂電極340可包括第一材料，其與存儲器元件 330接觸，并且選擇與存儲器元件330材料相同的材料；以及第二材料，在第一材料上，并選 擇如低阻性等其它優(yōu)點的材料。在一些實施例中，頂電極340可包括位線的一部分。頂電極 340和存儲器元件330被介電層370所圍繞，該介電層370包括如Si02。另外，介電層370 可包括其它材料。
在操作時，頂電極340和底電極320上的電壓會誘發(fā)一電流，該電流沿著自頂電極 340、流經(jīng)存儲器元件330并經(jīng)過接觸表面333、342而到底電極320的路徑或反方向流動。主動區(qū)是在內(nèi)部360的上部分364中存儲器元件330的一部分，在此存儲器材料 會在至少兩個固態(tài)相之間被誘發(fā)改變。如所知悉，在繪示的結(jié)構(gòu)中，主動區(qū)可以被形成相當 小，以減低引發(fā)相變所需的電流大小。內(nèi)部360的寬度366小于存儲器元件330和頂電極 340的寬度332，而對于用來形成存儲單元300的一般光刻蝕刻工藝，寬度366較佳是小于 該工藝的最小特征尺寸。寬度332和366之間的差異，將限制在內(nèi)部360的上部分364存 儲器儲器元件330的一部分中的電流，由此減少在主動區(qū)引發(fā)相變所需的電流大小。此外，在某些實施例中，因為底電極320的高電阻性，底電極320可當做一個加熱 器，相較于其它原因產(chǎn)生的，對于一給定的電流，可在主動區(qū)引起較大的溫度改變，由此改 善主動區(qū)中的相變效率。再者，底電極320的小寬度366提供經(jīng)過底電極320的高熱阻抗路徑，因此限制了 經(jīng)由底電極320從存儲器元件330的主動區(qū)流出的熱流量。因為存儲器元件330圍繞絕緣元件350的外表面352且向下延伸到底電極320的 上表面324，主動區(qū)是在存儲器元件330的存儲器材料的區(qū)域內(nèi)。存儲器元件330的剩下部 分可因此提供對主動區(qū)的熱隔離，其減少引發(fā)相變所需的電流量。在實施例中，存儲器元件 330的存儲器材料可以具有最高熱導(dǎo)率狀態(tài)的熱導(dǎo)率(k)，此熱導(dǎo)率小于介電材料310、350 和370的熱導(dǎo)率。因此，由讓主動區(qū)在存儲器材料內(nèi)，在實施例中，比起介電材料所提供的， 存儲器元件330可以提供給主動區(qū)更大熱隔離，因此降低誘發(fā)相變所需要的電流量。此外，使主動區(qū)在內(nèi)部360的上部分364內(nèi)并且因此與存儲器元件330的外表面 分離，防止對主動區(qū)的蝕刻損傷的問題。絕緣元件350也可以對主動區(qū)提供一些熱隔離。此外，在實施例中，可以使用薄膜 沉積技術(shù)，將絕緣元件350形成于側(cè)壁上，也因此絕緣元件350的厚度352可以非常小。小 的厚度352增加絕緣元件350的熱阻，其限制熱由絕緣元件350流出主動區(qū)，并且由此有助 于將熱集中流到存儲器元件330的材料內(nèi)。圖4到圖9繪示適于制造圖3A-圖3B的存儲單元300的制造程序的步驟。圖4說明形成介電層310于導(dǎo)電性接觸部305的第一步，其形成犧牲材料層400 于介電層300上，并且在材料層400和介電層310中形成介層窗410，介層窗410具有側(cè)壁 表面414。材料層400包括的材料是可相對于介電層310的材料和后續(xù)形成的側(cè)壁絕緣元 件350而被選擇性處理(例如選擇性蝕刻)的。材料層400可包括如SiO2,而介電層和后 續(xù)形成的側(cè)壁絕緣元件350每一個均可以包括SiN?？尚纬删哂写喂饪涛g刻寬度(sublithographic width) 412的介層窗410，例如， 由在該層400上形成隔離層，并且在該隔離層上形成犧牲層。接著，具有接近于或等于工 藝(用于產(chǎn)生掩膜)的最小特征尺寸的開口的掩膜形成在犧牲層上，開口重疊于介層窗 410上。隔離層和犧牲層接著使用掩膜進行選擇性蝕刻，由此在隔離層和犧牲層形成介層 窗，并且暴露層400的上表面。移除掩膜后，對介層窗進行選擇性底切蝕刻，使得隔離層被 蝕刻，而犧牲層和層400保留完整。填入材料接著形成在介層窗內(nèi)，其因為選擇性底切蝕 刻工藝導(dǎo)致在形成于介層窗內(nèi)的填入材料中的自我對準孔洞。接下來，對填入材料進行 非等向性蝕刻工藝以打開介層窗孔，且持續(xù)蝕刻直到層400被暴露于介層窗下的區(qū)域，由
9此形成側(cè)壁間隙壁，此側(cè)壁間隙壁包含介層窗內(nèi)的填入材料。側(cè)壁間隙壁具有一開口維 度(dimension)，此維度大致上由孔洞的維度決定，并因而可以小于光刻工藝的最小特征尺 寸。接下來，使用側(cè)壁間隙壁做為蝕刻掩膜，對層400和介電層310進行蝕刻，由此形成介 層窗410，其寬度412小于最小光刻工藝尺寸。隔離層和犧牲層可以由如化學(xué)機械研磨法 (CMP)的平坦化工藝來移除。接著，絕緣材料的層500形成于圖4所示的結(jié)構(gòu)上，也包含于在介層窗410內(nèi)，這 產(chǎn)生圖5的剖面圖所示的結(jié)構(gòu)。如可從圖4看出，層400和介層窗410是共形，而且是在側(cè) 壁414上。層500可以由例如化學(xué)氣相沉積(CVD)或原子層沉積(ALD)來形成。接著，圖5的結(jié)構(gòu)的絕緣材料的層500被非等向蝕刻，以在介層窗410的側(cè)壁414 上形成絕緣元件350，這產(chǎn)生圖6的剖面圖所繪示的結(jié)構(gòu)。絕緣元件350有一內(nèi)表面354， 用以定義一內(nèi)部360。接下來，底電極320形成在圖6所示的結(jié)構(gòu)的絕緣元件350的內(nèi)部360內(nèi)，這產(chǎn)生 圖7的剖面圖所示的結(jié)構(gòu)。底電極320的形成，例如可以在圖6所示的結(jié)構(gòu)上沉積一層底電 極材料，借著利用如化學(xué)機械拋光(CMP)等的平坦化工藝，以暴露出材料曾400的上表面。接下來，底電極320的一部分由圖7所示的結(jié)構(gòu)開始蝕刻，如圖8剖面圖所示，形 成具有上表面324的底電極320，此上表面324低于絕緣元件350的上表面351。底電極 320 一部分的蝕刻造成內(nèi)部360的上面部分364自行對準于下面部分362中底電極320的 剩余部分。因此，后續(xù)形成于內(nèi)部中的存儲器材料便自行對準于底電極320。接下來，材料層400從圖8所示的結(jié)構(gòu)起被選擇性地蝕刻，以暴露絕緣元件350的 外表面352，并且底電極320的上表面被清理，形成圖9剖面圖所示的結(jié)構(gòu)。在例示的實施 例中，材料層400是SiO2,絕緣元件350和層310為SiN，選擇性蝕刻是使用如HF等來進行。接下來，相變材料沉積在圖9所示的結(jié)構(gòu)上，頂電極材料沉積在相變材料上，并將 相變材料和頂電極材料圖案化以分別形成存儲器元件330和頂電極340，產(chǎn)生圖3A-圖3B 的存儲單元300。圖10是集成電路1000的簡化方塊圖，其包括具有多數(shù)個存儲單元的存儲器陣列 1005，此處描述的存儲單元具有小操作電流，存儲單元包括相變存儲器元件，可以程序化到 多種電阻狀態(tài)，此電阻狀態(tài)包括低電阻狀態(tài)和高電阻狀態(tài)。具有讀取、重置、重置驗證、設(shè)定 驗證和設(shè)定模式的字符線解碼器1010耦接到多條字符線1015，并且與所述字符線1015電 性通訊，其中所述字符線1015是沿著存儲器組11005的列而排列。位線(行)解碼器1020 與多條位線進行電性通訊，而所述位線1025沿著陣列1005的行而排列，用以對陣列1005 中的存儲單元禁行讀取和程序化。地址提供到總線，再到字符線解碼器和驅(qū)動器1010以及位解碼器1020。方塊1030 中的感測電路(感測放大器)和資料輸入結(jié)構(gòu)于區(qū)塊1030，包括用于讀取和程序化模式的 電壓及/或電流源，并經(jīng)由數(shù)據(jù)總線1035耦接到位線解碼器。資料是從集成電路1000的 輸入/輸出端口并且經(jīng)由資料輸入線1040而提供，或者是從集成電路1000的內(nèi)部或外部 的其它資料源提供到方塊1030的資料輸入結(jié)構(gòu)。其它電路1065也可以包括在集成電路 1000中，例如一般用途處理器或特殊目的應(yīng)用電路，或者是提供陣列1005所支持的系統(tǒng)芯 片功能的模塊的組合。資料經(jīng)由資料輸出線1045，從方塊1030中的感測放大器，提供到集 成電路1000的輸入/輸出埠，或者是集成電路1000的內(nèi)部或外部的其它資料目的地。
集成電路1000包括控制器1050，用于陣列1005的存儲單元的讀取、重置、重置驗 證、設(shè)定驗證和設(shè)定模式?？刂破?050在此例中使用偏壓配置狀態(tài)機器來實現(xiàn)，并且控制 偏壓電路電壓與電流源1055的施加，這些是用來對字符線1015、位線1025和某些實施例中 的源極線施加包括讀取、設(shè)定與重置的偏壓配置。控制器1050可以使用本領(lǐng)域所的的特殊 目的邏輯電路來實現(xiàn)。在其它實施例中，控制器1050包括一般用途處理器，其可在相同的 集成電路中實施，以執(zhí)行計算機程序，來控制元件的操作。在另外其它實施例中，可以利用 特殊目的邏輯電路與一般用途處理器的組合，來實施制器1050。如圖11所示，陣列1005的每個存儲單元包括存取晶體管(或其它存取元件，如二 極管)以及相變存儲器件。圖11繪示四個存儲單元1130、1132、1134、1136，各自具有存儲 器件11140、1142、1144、1146，其代表可包括數(shù)百萬存儲單元的陣列的一小部分。存儲器件 可被程序化到多數(shù)個電阻狀態(tài)，此電阻狀態(tài)包括低和高電阻狀態(tài)。存儲單元1130、1132、1134、1136的各個存取晶體管的源極共同地連接到源極線 1154，此源極線終止于源極線終端電路1155，例如接地端。在其它實施例中，存取元件的源 極線并沒有電性連接，但可獨立控制。源極線終端電路1155包括偏壓電路，例如在一些實 施例中像用以施加接地以外的偏壓配置給源極線1154的電壓源與電流源、以及譯碼電路。包含字符線1156、1158的多條字符線在第一方向上平行延伸。字符線1156、1158 與字符線解碼器1010電性通訊。存儲單元1130、1134的存取晶體管的柵極連接到字符線 1156，而存儲單元1132、1136的存取晶體管的柵極共同地連接到字符線1158。包括位線1160、1162的多條位線在第二方向上平行延伸，并且與位線解碼器1020 于電性通訊。在例示實施例中，每個存儲器件被排列在對應(yīng)存取元件的漏極與對應(yīng)位線之 間。另外，存儲器件也可位于對應(yīng)存取元件的源極側(cè)?？衫斫獾氖谴鎯ζ鹘M11005不局限在圖11所繪示的陣列結(jié)構(gòu)，也可以使用其它的 陣列結(jié)構(gòu)。此外，除了 MOS晶體管，在某些實施例中雙載子晶體管或二極管可以當作存取元 件。在操作中，陣列1005中的每個存儲單元儲存與對應(yīng)季存儲元件的電阻有關(guān)的資 料。例如，資料值的決定可以由感測電路1030的感測放大器，對被選擇的存儲單元的位線 上的電流以及一合適的參考電流進行比較。參考電流可以建立成電流的一預(yù)定范圍是對應(yīng) 到邏輯“0”，而電流的一相異范圍是對應(yīng)到邏輯“1”。在具有三或更多狀態(tài)的存儲單元中， 參考電流可以建立成位線電流的不同范圍對應(yīng)到該三或更多狀態(tài)的每一個狀態(tài)。讀取或?qū)懭胍魂嚵?005的存儲單元可由施加一合適的電壓給字符線1156、1158 其中之一并且將位線1160、1162其中之一耦接到一電壓來達成，使得電流流過選擇的存儲 單元。例如，經(jīng)一選擇的存儲單元(在此例中存儲單元1132與對應(yīng)的存儲元件1148)的電 流路徑1180，可由施加電壓給位線1160、字符線1158與源極線1154來建立，這些電壓足以 將存儲單元1132的存取晶體管導(dǎo)通，并且在路徑1180誘發(fā)電流，使之從位線1160流到源 極線1154，或者反方向。所施加的電壓的準位與期間由所執(zhí)行的操作來決定。在存儲單元1132的重置(擦除)操作，字符線解碼器1010提供字符線1158—合 適的電壓，以導(dǎo)通存儲單元1132的存取晶體管。位線解碼器1020提供具有合適振幅(大 小)與期間之一或多個電壓脈沖到位線1160，以誘發(fā)電流流經(jīng)存儲器件11148，由此將主 動區(qū)的至少一部分的溫度提高到相變材料的轉(zhuǎn)態(tài)溫度以上并且也高于融化溫度，以使主動區(qū)的至少一部分處于液態(tài)。電流之后終止，例如由終止位線1160上的電壓脈沖以及字符線 1158上的電壓，造成相當快的猝冷時間，讓主動區(qū)快速冷卻以穩(wěn)定到非晶相。在存儲單元1132的讀取(或感測)操作時，字符線解碼器1010提供字符線1158 一合適的電壓來導(dǎo)通存儲單元1132的存取晶體管。位線解碼器1120提供具有合適振幅 (大小)與期間的一電壓到位線1160，以誘發(fā)電流流動，該電流不會造成存儲器件11148經(jīng) 歷電阻狀態(tài)的改變。位線1160上和經(jīng)過存儲器件11148的電流是與存儲單元1132的存儲 元件1148的電阻有關(guān)，也因此與存儲單元1132的存儲元件1148相關(guān)的資料狀態(tài)有關(guān)。因 此，存儲單元1132資料狀態(tài)的決定，可例如由感測放大器對位線1160上的電流與合適的參 考電流進行比較。在存儲單元1132的設(shè)定(或程序化)操作，字符線解碼器1010提供字符線1158 一合適的電壓，以導(dǎo)通存儲單元1132的存取晶體管。位線解碼器1020供應(yīng)具有合適振幅 (大小)與期間的一電壓到位線1160，以誘發(fā)流經(jīng)存儲元件1148的電流，由此將主動區(qū)的 至少一部分的溫度提高到相變材料的轉(zhuǎn)態(tài)溫度以上，造成主動區(qū)至少一部分從非結(jié)晶相到 結(jié)晶相的轉(zhuǎn)態(tài)，此轉(zhuǎn)態(tài)降低存儲器件11148電阻且將存儲單元1132設(shè)定到所要狀態(tài)。此處描述的存儲器件的存儲器材材料的實施例包括相變存儲器材料，其包括硫?qū)?化合物材料和其它材料。硫?qū)僭匕?0)、硫(S)、硒(Se)和碲(Te)四種元素的任一 個，形成周期表VI A族的一部分。硫?qū)倩衔锇蜃逶睾洼^電正性元素或自由基的化 合物。硫?qū)倩衔锖辖鸢驅(qū)僭睾推渌襁^度金屬的材料的組合。硫?qū)倩衔锖辖鹜?常包含一個或多個來自元素周期表的IV A族的元素，如鍺(Ge)和錫(Sn)。通常，硫?qū)倩?物合金包括含一或多個銻(Sb)、鎵(Ga)、銦(In)和銀(Ag)的組合。很多相變存儲器材已經(jīng) 描述在技術(shù)文獻中，包括 Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/ Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te 和 Te/Ge/Sb/S。在 Ge/ Sb/Te合金族中，一大范圍的合金的組成是可行的。此組成可被特征化為TeaGebSb1(lMa+b)。 研究人員已經(jīng)描述最有用的合金是在沉積材料中Te的平均濃度為正好70%以下，典型是 低于60%，且范圍一般從最低大約23%至58%的Te，較佳是約48%到58%的Te。Ge的濃 度在大約5%以上，并且在材料中的范圍平均是自最低8%到大約30%，剩下的一般在50% 以下。較佳來說，Ge濃度范圍自大約8%到大約40%。在此組成中主要構(gòu)成元素的剩余部 分是Sb。這些百分比是原子百分比，總構(gòu)成元素的原子是100%。(0vshinsky，112專利， col. 10-11)。其它研究員所評估的特定合金包括Ge2Sb2Te2、GeSb2Te4和GeSb4Te7 (Noboru Yamada, "Potential of Ge-Sb-Te-Phase-Change Optical Disksfor High-Data-Rate Recording，，，SPIE v. 3109，pp. 28-37 (1997))。更一般地，如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮 (Nb)、鈀(Pd)、鉬(Pt)和混合物或其合金的過渡金屬，可以和Ge/Sb/Te結(jié)合以形成具有可 程序化電阻特性的相變合金。在欄11-13，Ovshinsky ‘ 112給出了可能有用的存儲器材料 的特定例子。在一些實施例中，硫?qū)倩衔锖推渌嘧儾牧弦噪s質(zhì)進行摻雜，以修正導(dǎo)電率、 轉(zhuǎn)移溫度、融化溫度以及使用摻雜硫?qū)倩衔锏拇鎯ζ骷钠渌匦?。用來摻雜硫?qū)?化合物的代表性雜質(zhì)包含氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化 鉭、氮化鉭、鈦和氧化鈦。例如，參考美國專利號No. 6，800, 504和美國專利申請公開號 No. 2005/0029502，在此一并列入?yún)⒖肌?br> 相變合金能夠在存儲單元的主動信道區(qū)中以其局部秩序，在第一結(jié)構(gòu)狀態(tài)與第二 結(jié)構(gòu)狀態(tài)之間切換，其中在第一狀態(tài)下材料是一般非結(jié)晶固態(tài)相，而在第二狀態(tài)下材料是 一般結(jié)晶固態(tài)相。這些合金至少是雙穩(wěn)態(tài)。非結(jié)晶一詞在此是代表相對較少秩序的結(jié)構(gòu)， 比單晶更失序(disorder)，其所具有可偵測特性是例如比結(jié)晶相更高的電阻率。結(jié)晶一詞 在此是代表相對更有秩序的結(jié)構(gòu)，比非結(jié)晶結(jié)構(gòu)更有秩序，其所具有可偵測特性是例如比 非結(jié)晶相更低的電阻率。典型地，在橫跨完全非結(jié)晶態(tài)與完全結(jié)晶態(tài)間的頻譜，相變材料可 于局部秩序的相異可偵測狀態(tài)之間被電性切換。受非結(jié)晶和結(jié)晶相間改變影響的其它材料 特性包括原子秩序、自由電子密度和活化能。材料可在不同的固相之間切換，或者是切換成 二或更多固相的混合物，以提供完全非結(jié)晶和完全結(jié)晶狀態(tài)之間的灰階。材料的電性特性 可因此改變。相變合金可由施加電脈沖，而從一相態(tài)改變到另一相態(tài)。觀察到的是較短、較高振 幅的脈沖會將相變材料改變到一般非結(jié)晶狀態(tài)，而較長、較低振幅的脈沖會將相變材料改 變至一般結(jié)晶狀態(tài)。較短、較高振福的能量是足夠高以讓結(jié)晶結(jié)構(gòu)的鍵結(jié)被破壞，并且足夠 短以防止原子重新排列成結(jié)晶狀態(tài)。適當?shù)拿}沖輪廓(profile)不需要過度實驗便可以被 決定，特別適用于特殊相變合金。在接下來揭露中，相變材料被稱為GST，且可理解的是其它 類型的相變材料也可以使用。在此描述的對于PCRAM實施有用的材料是Ge2Sb2Te5。其它可程序化電阻性存儲器料可以使用在本發(fā)明的其它實施例，其包括使用不同 結(jié)晶相變以決定電阻的材料，或其它用電脈沖來改變電阻狀態(tài)的其它存儲器材料。例子包 括使用于電阻隨機存取存儲器的材料，如包含氧化鎢(WOx)、NiO, Nb2O5, CuO2, Ta2O5, A1203、 CoO、Fe203、HfO2, TiO2, SrTiO3> (BaSr)TiO3等的金屬氧化物。其它例子包括用于磁阻隨機 存取存儲器(MRAM)的材料，如自旋力矩轉(zhuǎn)移(spin-torque-transfer)MRAM，材料例如是 CoFeB、Fe、Co、Ni、Gd、Dy、CoFe> NiFe、MnAs> MnBi> MnSb> CrO2> MnFe2O3^ FeOFe2O5^ Ni0Fe203> MgOFe2、EuO和Y3Fe5O12的至少其中之一。又例如，美國專利公開號No. 2008/0176251, 其發(fā)明名稱“磁性存儲器元件及其制造方法(Magnetuc Memory Device and Method ofFabricating the Same) ”，在此一并提出作為參考。其它例子包括使用在可程序化金 屬化存儲單元(programmable-metallization-cell，PMC)存儲器，或奈米離子存儲器 (nanoionic memory)的固態(tài)電解質(zhì)材料，如摻雜銀的硫化鍺電解質(zhì)和摻雜銅的硫化鍺電解 質(zhì)。又，例如，N. E. Gilbert 等人在 Solid-State Electonic 49 (2005) 1813-1819 中所發(fā)表 的"A macromodel of programmable metallization cell devices，，,在此也一并列入?yún)?考。一個形成硫?qū)倩衔锊牧系姆独椒ㄊ?，在ImTorr-IOOmTorr壓力下，以Ar、N2及 /或He的氣體源，使用PVD漸鍍或磁控濺鍍方法。沉積通常在室溫下完成?？梢允褂镁哂?高寬比1-5的準直器來改善填充效能(fill-inperformance)。為了改善填充效能，通常也 使用數(shù)10伏特到數(shù)百伏特的直流偏壓。另一方面，直流偏壓和準直器可以同時使用?！獋€形成硫?qū)倩衔锊牧系姆独椒ㄊ鞘褂没瘜W(xué)氣相沉積法(CVD)，如美國專利
發(fā)明者陳士弘 申請人:旺宏電子股份有限公司