專利名稱：快閃存儲(chǔ)器及其讀出放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲(chǔ)器技術(shù)領(lǐng)域，特別涉及快閃存儲(chǔ)器及其讀出放大電路。
背景技術(shù)：
快閃存儲(chǔ)器是目前廣泛應(yīng)用的非揮發(fā)性存儲(chǔ)器，其包括陣列排列的存儲(chǔ)單元。通常所述存儲(chǔ)單元由晶體管和電容器構(gòu)成，其中對(duì)存儲(chǔ)單元進(jìn)行信息寫入和讀出的過程是通過對(duì)電容器進(jìn)行充放電來實(shí)現(xiàn)的。實(shí)現(xiàn)從快閃存儲(chǔ)器中讀取數(shù)據(jù)，通常首先通過字線和位線從多個(gè)存儲(chǔ)器單元中選擇存儲(chǔ)器單元，接著通過位線將預(yù)定的電壓輸入至選中的存儲(chǔ)器單元，對(duì)存儲(chǔ)器單元充電， 然后利用讀出放大電路之類的器件，讀出流過存儲(chǔ)器單元的電流的變化，由此來讀取存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)，作為存儲(chǔ)的信息?，F(xiàn)有的讀出放大電路通常包括三種電流鏡型、 鎖存型和負(fù)載型。其中，由于電流鏡型和鎖存型結(jié)構(gòu)對(duì)噪聲的免疫能力比較差，因此不適合低電平電壓下快閃存儲(chǔ)器中讀取操作的應(yīng)用。圖1所示是一種現(xiàn)有的包括負(fù)載型的讀出放大電路的快閃存儲(chǔ)器，如圖1所示，包括預(yù)充單元10，用于對(duì)選中的位線BL電壓進(jìn)行預(yù)充，例如為采用柵漏連接的低壓PMOS管； 譯碼電路11，用于選擇讀取的位線BL ；字線WL，用于連接存儲(chǔ)單元和讀出放大電路；存儲(chǔ)單元12，用于存儲(chǔ)數(shù)據(jù)；鉗位電路13，與位線BL相連，用于鉗位位線BL的充電電壓；節(jié)點(diǎn)15 為PMOS管10的漏極和鉗位電路13相電連接的公共端；輸出單元14，用于比較節(jié)點(diǎn)15的電流/電位和參考電流/電位，并輸出比較結(jié)果。在讀取存儲(chǔ)單元之前，預(yù)充單元10打開，通過位線BL對(duì)存儲(chǔ)單元進(jìn)行充電，位線 BL電壓(即節(jié)點(diǎn)16的電位)升高，鉗制單元13的增益為0，當(dāng)節(jié)點(diǎn)16的電壓升高到預(yù)定值，則鉗制單元13的增益突變，使得鉗制單元13關(guān)閉，鉗制單元13的增益保持不變，在該過程中節(jié)點(diǎn)15的電壓隨節(jié)點(diǎn)16升高，從而達(dá)到高電平。在讀取存儲(chǔ)單元時(shí)，預(yù)充單元10打開，由譯碼電路11選中存儲(chǔ)單元，存儲(chǔ)單元的電壓被讀到節(jié)點(diǎn)16上，鉗制單元13的PMOS管處于不完全關(guān)斷狀態(tài)，經(jīng)過PMOS管的電流被鉗制到與位線相同的值。例如輸出單元包括電流鏡和比較器，則位線電流經(jīng)過電流鏡的輸入晶體管17和鏡像晶體管18獲得鏡像電流Lu，然后經(jīng)過比較鏡像電流Lii和參考電流的結(jié)果對(duì)升高或降低節(jié)點(diǎn)19的電壓，并根據(jù)節(jié)點(diǎn)19的電壓輸出數(shù)據(jù)。例如在申請(qǐng)?zhí)?3127464. 1的中國(guó)專利文獻(xiàn)中也提供了一種讀取電路及包括該電路的半導(dǎo)體存儲(chǔ)裝置，其中通過為上述讀取電路增加預(yù)充電電路來提高充電速度。但是上述傳統(tǒng)的負(fù)載型結(jié)構(gòu)的讀出放大電路由于受預(yù)充路徑存在的電流瓶頸的影響，都會(huì)導(dǎo)致預(yù)充速度很慢，這樣使得預(yù)充時(shí)間過長(zhǎng)，造成快閃存儲(chǔ)器工作效率低。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種快閃存儲(chǔ)器及其讀出放大電路，使得快閃存儲(chǔ)器工作效率提高。
為了解決上述問題，本發(fā)明提供了一種快閃存儲(chǔ)器的讀出放大電路，包括第一預(yù)充單元，第一預(yù)充單元輸入端輸入高電平，第一預(yù)充單元輸出端連接至第一節(jié)點(diǎn)，第一預(yù)充單元控制端控制第一預(yù)充單元使其導(dǎo)通為第一節(jié)點(diǎn)充電；第一鉗制單元，第一鉗制單元輸入端連接至第一節(jié)點(diǎn)，第一鉗制單元輸出端連接至位線；輸出單元，輸出單元輸入端連接至所述第一節(jié)點(diǎn)，輸出單元輸出端為所述讀出放大電路的輸出端；還包括第二預(yù)充單元，第二預(yù)充單元輸入端輸入高電平，第二預(yù)充單元輸出端連接至第二節(jié)點(diǎn)，第二預(yù)充單元控制端控制第二預(yù)充單元使其導(dǎo)通為第二節(jié)點(diǎn)充電；第二鉗制單元，第二鉗制單元輸入端連接至第二節(jié)點(diǎn)，第二鉗制單元輸出端通過電流源連接至地電位，并且第二鉗制單元輸出端連接至位線。優(yōu)選的，所述第二預(yù)充單元包括第一 PMOS管和第二 PMOS管，其中第一 PMOS管源極連接至高電平、第一 PMOS管的柵極與漏極連接至第二節(jié)點(diǎn)，第二 PMOS管的源極連接至高電平，漏極連接至第二節(jié)點(diǎn)，柵極連接至所述第二預(yù)充單元控制端。優(yōu)選的，第二鉗制單元包括第二反相器和第二 NMOS管，所述第二反相器的輸入端連接位線，第二反相器輸出端連接第二 NMOS管的柵極，第二 NMOS管的源極連接位線，第二 NMOS管的漏極通過電流源連接至第二節(jié)點(diǎn)。優(yōu)選的，所述讀出放大電路還包括開關(guān)單元，所述第二鉗制單元的輸出端通過所述開關(guān)單元連接至位線，且開關(guān)單元控制端控制第二鉗制單元與第二節(jié)點(diǎn)之間的通或斷。優(yōu)選的，所述讀出放大電路還包括緩沖單元，所述第二鉗制單元的輸出端通過緩沖單元連接至開關(guān)單元的輸入端。優(yōu)選的，所述第一預(yù)充單元包括第三PMOS管、第四PMOS管，其中第三PMOS管源極連接至高電平、第三PMOS管的柵極與漏極連接至第一節(jié)點(diǎn)，第四PMOS管的源極連接至高電平，漏極連接至第一節(jié)點(diǎn)，柵極連接至所述第一預(yù)充單元控制端。優(yōu)選的，第一鉗制單元包括第一反相器和第一 NMOS管，所述第一反相器的輸入端連接位線，第一反相器輸出端連接第一 NMOS管的柵極，第一 NMOS管的源極連接位線，第一 NMOS管的漏極連接至第一節(jié)點(diǎn)。優(yōu)選的，所述輸出單元包括第五PMOS管、電流源和緩沖器，其中第五PMOS管的源極連接至第三節(jié)點(diǎn)，柵極連接至第一節(jié)點(diǎn)，第三節(jié)點(diǎn)和地之間連接有所述電流源，所述緩沖器的輸入端連接至所述第一節(jié)點(diǎn)，輸出端連接至輸出單元輸出端。相應(yīng)的，本發(fā)明還提供了一種包括上述讀出放大電路的快閃存儲(chǔ)器，還包括通過位線與讀出放大電路相連的譯碼電路，與譯碼電路相連的存儲(chǔ)單元陣列。與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點(diǎn)本發(fā)明通過增加充電通道，例如設(shè)置第一預(yù)充單元和第一鉗制單元構(gòu)成的第一條充電路徑以及第二預(yù)充單元和第二鉗制單元構(gòu)成的第二條充電路徑給存儲(chǔ)單元充電，這樣使得充電速度更快，從而使得快閃存儲(chǔ)器工作效率提高。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1是一種現(xiàn)有的一種快閃存儲(chǔ)器的電路圖；圖2是本發(fā)明的讀出放大電路一實(shí)施例的示意圖；圖3為本發(fā)明的讀出放大電路另一實(shí)施例的電路圖；圖4為本發(fā)明的快閃存儲(chǔ)器一實(shí)施例的電路圖。
具體實(shí)施例方式由背景技術(shù)可知，現(xiàn)有的讀出放大電路由于充電路徑受到鉗制單元的限制，使得充電的速度受到影響。例如如圖1所述的讀出放大電路，通常鉗制單元中的NMOS管很小， 這樣會(huì)使得充電速度很慢，從而使得快閃存儲(chǔ)器工作效率很低，NMOS管增大，可以提高節(jié)點(diǎn) 16的電流，但是又容易造成反饋電路的負(fù)載很大，導(dǎo)致鉗制單元中反饋速度較慢，即鉗制速度較慢，而節(jié)點(diǎn)16的電流較大，因此使得節(jié)點(diǎn)16(即位線)電壓升高到鉗位電路應(yīng)該鉗制到的電壓以上(即over shooting現(xiàn)象)，從而造成讀出數(shù)據(jù)的誤差。本發(fā)明的發(fā)明人經(jīng)過大量的實(shí)驗(yàn)，得到了一種快閃存儲(chǔ)器的讀出放大電路，通過增加充電通道，例如設(shè)置第一預(yù)充單元和第一鉗制單元構(gòu)成的第一條充電路徑以及第二預(yù)充單元和第二鉗制單元構(gòu)成的第二條充電路徑給存儲(chǔ)單元充電，這樣使得存儲(chǔ)單元的充電速度更快，從而使得快閃存儲(chǔ)器工作效率提高，并且不會(huì)產(chǎn)生over shooting現(xiàn)象。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)現(xiàn)方式做詳細(xì)的說明。本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)， 為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。圖2為本發(fā)明的讀出放大電路的示意圖。如圖2所示，快閃存儲(chǔ)器的讀出放大電路包括第一預(yù)充單元110、第一鉗制單元112、第二預(yù)充單元120、第二鉗制單元121和輸出單元130。其中，第一預(yù)充單元110輸入端輸入高電平VDD，例如連接電源；輸出端連接至第一節(jié)點(diǎn)114，所述第一節(jié)點(diǎn)114為第一預(yù)充單元110和第一鉗制單元112之間電連接的公共端，第一預(yù)充單元110還可以具有控制端，所述控制端可以與另外的充電控制電路(未圖示)相連，從而從所述控制端輸入控制信號(hào)，控制第一預(yù)充單元110使其為第一節(jié)點(diǎn)114充 H1^ ο第一鉗制單元112，其輸入端連接至第一節(jié)點(diǎn)114，第一鉗制單元112輸出端連接至位線BL，第一鉗制單元112可以通過位線BL電壓的反饋而將位線BL電壓鉗制在某一值上。第二預(yù)充單元120，輸入端輸入高電平VDD，輸出端連接至第二節(jié)點(diǎn)150，所述第二節(jié)點(diǎn)150為第二預(yù)充單元120和第二鉗制單元121電連接的公共端，第二預(yù)充單元120還可以具有控制端，第二預(yù)充單元120控制端可以與另外的充電控制電路相連，從而從控制端輸入控制信號(hào)，控制第二預(yù)充單元120使其工作為第二節(jié)點(diǎn)150充電，第二預(yù)充單元120 的控制端可以與第一預(yù)充單元110的控制端輸入相同的控制信號(hào)，從而使得第一預(yù)充單元110和第二預(yù)充單元120可以同時(shí)開啟和關(guān)閉。第二鉗制單元121，其輸入端連接至第二節(jié)點(diǎn)150，第二鉗制單元121輸出端連接至位線BL，并且第二鉗制單元121的輸出端和地之間還連接有電流源，第二鉗制單元121可以通過位線BL電壓的反饋而將位線BL電壓鉗制在某一值上，而不能再進(jìn)一步升高。輸出單元130，輸入端連接至所述第一節(jié)點(diǎn)114，輸出單元130輸出端作為所述讀出放大電路的輸出端，由于輸出單元130的輸入端連接至所述第一節(jié)點(diǎn)114，而第一節(jié)點(diǎn) 114和位線BL之間具有第一鉗制單元112，因此第一節(jié)點(diǎn)114的電位變化就可以反應(yīng)位線 BL的電位變化，因此通過第一節(jié)點(diǎn)114的輸出電壓可以得到存儲(chǔ)單元位線BL的電位變化， 即讀出存儲(chǔ)單元的數(shù)據(jù)。所述輸出單元可以利用傳統(tǒng)的輸出單元，例如輸出單元包括電流鏡和比較器，則位線電流經(jīng)過電流鏡的輸入晶體管和鏡像晶體管獲得鏡像電流，然后經(jīng)過比較鏡像電流和參考電流的結(jié)果對(duì)升高或降低鏡像晶體管漏極的電壓，并根據(jù)鏡像晶體管漏極的電壓輸出數(shù)據(jù)。下面結(jié)合圖3對(duì)本發(fā)明的一優(yōu)選的實(shí)現(xiàn)方式進(jìn)行說明。在本實(shí)施例中，所述讀出放大電路包括第一預(yù)充單元110、第一鉗制單元112、第二預(yù)充單元120、第二鉗制單元121 和輸出單元130。具體地，參考圖3，所述第一預(yù)充單元110包括第四PMOS管P4，其中第四PMOS管 P4的源極連接至高電平VDD，漏極連接至第一節(jié)點(diǎn)114，柵極(即控制端)輸入控制信號(hào)。第一鉗制單元112包括第一反相器Cl和第一 NMOS管Ni，所述第一反相器Cl的輸入端連接至位線BL，第一反相器Cl輸出端與第一 NMOS管附的柵極連接，第一 NMOS管 Nl的源極連接至位線BL，第一 NMOS管附的漏極連接至第一節(jié)點(diǎn)114。所述第二預(yù)充單元120包括第一 PMOS管P1、第二 PMOS管P2，其中第一 PMOS管 Pl源極連接至高電平VDD、第一 PMOS管Pl的柵極與漏極連接至第二節(jié)點(diǎn)150 ；第二 PMOS管 P2的源極連接至高電平VDD，漏極連接至第二節(jié)點(diǎn)150，柵極為所述第二預(yù)充單元120控制端。其中，所述第一預(yù)充單元110和第三PMOS管P3構(gòu)成的電路與第二預(yù)充單元120的電路相同，這樣就保證了在充電時(shí)第一預(yù)充單元110和第三PMOS管P3構(gòu)成的電路的阻值和第二預(yù)充單元120的電路的阻值相同，從而在流過第一節(jié)點(diǎn)114和第二節(jié)點(diǎn)150的電流相同時(shí)，則第一節(jié)點(diǎn)114和第二節(jié)點(diǎn)150的電壓相同。第二鉗制單元121包括第二反相器C2和第二 NMOS管N2，所述第二反相器C2的輸入端連接至位線BL，第二反相器C2輸出端連接第二 NMOS管N2的柵極，第二 NMOS管N2 的源極連接至位線BL，第二 NMOS管N2的漏極通過第一電流源Il連接至第二節(jié)點(diǎn)150。這樣在本發(fā)明中由于增加的充電路徑(即第二預(yù)充單元和第二鉗制單元)在充電過程中，增加的充電路徑會(huì)向位線流入電流，由于預(yù)充單元同時(shí)也會(huì)向位線方向流入電流， 從而存儲(chǔ)單元的結(jié)構(gòu)沒有變，而位線電流增大，因此位線電位上升增快，增快了位線BL的充電的速度。所述第二鉗制單元121的電路和第一鉗制單元112的電路大體相同，且所述第一電流源Il的電流和充電時(shí)流過位線BL的電流相同，又因?yàn)榈谝还?jié)點(diǎn)114和第二節(jié)點(diǎn) 150充電到的電位相同，從而連接到位線BL的第二 NMOS管N2的源極充電到的電位，就和連接到位線BL的第一 NMOS管m的源極充電到的電位相同，這樣使得新增加的充電路徑對(duì)位線BL充電到的電壓沒有影響。優(yōu)選的，在其它實(shí)施例中所述第二預(yù)充單元120也可以為電阻和第一預(yù)充單元110的電阻相同的其它結(jié)構(gòu)。另外在其它實(shí)施例中所述第二預(yù)充單元120和第二鉗制單元 121也可以為其他結(jié)構(gòu)。所述讀出放大電路還包括開關(guān)單元160，所述第二鉗制單元121的輸出端通過所述開關(guān)單元160連接至位線BL，且開關(guān)單元160還可以包括控制端，所述控制端控制第二鉗制單元121與第二節(jié)點(diǎn)150之間的通或斷，例如開關(guān)單元160的控制端和第一預(yù)充單元 110的控制端可以同時(shí)輸入開始充電的控制信號(hào)，同時(shí)輸入結(jié)束充電的控制信號(hào)，或者開關(guān)單元160的控制端比第一預(yù)充單元110的控制端更早輸入結(jié)束充電的控制信號(hào)，這樣使得在結(jié)束充電之前就先關(guān)閉了第二預(yù)充單元和第二鉗制單元的充電通道，從而使得第一鉗制單元的關(guān)斷速度不受任何影響。另外，所述讀出放大電路還可以包括緩沖單元180，可以為多級(jí)串聯(lián)的反相器鏈。所述第二鉗制單元121的輸出端通過緩沖單元180連接至開關(guān)單元160的輸入端，由于第二預(yù)充單元120和第二鉗制單元121構(gòu)成的充電通道的驅(qū)動(dòng)能力較小，因此如果輸出端的負(fù)載較大，就會(huì)造成驅(qū)動(dòng)能力不夠，從而通過緩沖單元180可以增強(qiáng)驅(qū)動(dòng)能力。所述輸出單元130包括第三PMOS管P3、第五PMOS管P5、第二電流源12和緩沖器 170，還可以包括控制輸出的輸出開關(guān)171，其中第三PMOS管P3源極連接至高電平VDD、第三PMOS管P3的柵極與漏極連接至第一節(jié)點(diǎn)114，第五PMOS管P5的源極連接至第三節(jié)點(diǎn) 172，柵極連接至第一節(jié)點(diǎn)114，第三節(jié)點(diǎn)172通過第二電流源12接地，所述緩沖器170的輸入端連接至所述第一節(jié)點(diǎn)114，輸出端即輸出單元160的輸出端。其中第二電流源12的電流值和第一電流源Il的電流值相同。另外本發(fā)明還提供了一種包括上述讀出放大電路的快閃存儲(chǔ)器，參考圖4，其包括上述實(shí)施例中的讀出放大電路，另外還包括存儲(chǔ)單元210陣列和譯碼電路220，存儲(chǔ)器字線 WL和譯碼電路220選中存儲(chǔ)單元。下面結(jié)合上述快閃存儲(chǔ)器對(duì)其讀出放大電路的工作原理進(jìn)行說明首先，在從存儲(chǔ)單元210陣列中選擇讀取存儲(chǔ)單元210之前，第一預(yù)充單元和第二預(yù)充單元輸入端輸入高電平VDD，位線BL接地，這樣第一 NMOS管m和第二 NMOS管N2的柵極電位為高電平VDD，因此其導(dǎo)通。然后利用譯碼電路220選擇與讀出放大單元相連的位線BL。接著，通過所述第一預(yù)充單元110的控制端(即第三PMOS管柵極)和第二預(yù)充單元120的控制端(即第一 PMOS管柵極)同時(shí)輸入充電開始的控制信號(hào)，例如在本實(shí)施例中所述控制信號(hào)為小于第二 PMOS管P2和第四PMOS管P4閾值的電壓，因此輸入控制信號(hào)則第二 PMOS管P2和第四PMOS管P4開啟，第一節(jié)點(diǎn)114的電位和第二節(jié)點(diǎn)150的電位隨著升高，從而第一預(yù)充單元110和第二預(yù)充單元120開始為位線BL充電。鉗制單元的增益為0， 當(dāng)位線的電壓升高到預(yù)定值，則鉗制單元的增益突變，使得鉗制單元關(guān)閉，鉗制單元的增益保持不變，在該過程中第一節(jié)點(diǎn)114和第二節(jié)點(diǎn)150的電壓隨位線升高，從而達(dá)到高電平?，F(xiàn)有鉗制單元中通常NMOS管設(shè)計(jì)的尺寸比較小，因此整個(gè)充電過程非常慢，但是，如果將鉗制單元中的NMOS管設(shè)計(jì)的太大又容易造成流過第一節(jié)點(diǎn)114的電流和Cl的負(fù)載很大，從而使得鉗制單元獲得反饋回來的位線電壓的速度變慢，從而使得鉗制的過程被延遲，所鉗位第一節(jié)點(diǎn)的電壓從而可能升高到其應(yīng)該鉗制到的電位以上(也叫做over shooting)，從而造成讀出數(shù)據(jù)存在誤差，精確性變差。因此本發(fā)明利用設(shè)置了另外一條充電電路(第二預(yù)充單元和第二鉗制單元)，使得在充電時(shí)增加了一條充電路徑，從而充電的速度更快，由于該充電路徑由于等效電容很小，因此不會(huì)影響正常的充電，并且不會(huì)影響到第一鉗制單元中的NMOS管的關(guān)斷速度，有效的避免了 overshooting。并且，本發(fā)明中可以通過設(shè)置開關(guān)單元，使得在充電通道中充電信號(hào)關(guān)閉之前就斷開了第二預(yù)充單元和第二鉗制單元的充電通道，這樣即保證了快速充電，又使得第一鉗制單元的關(guān)斷速度不受任何影響。在上述描述中，所述連接均指電性連接。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種快閃存儲(chǔ)器的讀出放大電路，包括第一預(yù)充單元，第一預(yù)充單元輸入端輸入高電平，第一預(yù)充單元輸出端連接至第一節(jié)點(diǎn)，第一預(yù)充單元控制端控制第一預(yù)充單元使其導(dǎo)通為第一節(jié)點(diǎn)充電；第一鉗制單元，第一鉗制單元輸入端連接至第一節(jié)點(diǎn)，第一鉗制單元輸出端連接至位線.一入 ，輸出單元，輸出單元輸入端連接至所述第一節(jié)點(diǎn)，輸出單元輸出端為所述讀出放大電路的輸出端；其特征在于，還包括第二預(yù)充單元，第二預(yù)充單元輸入端輸入高電平，第二預(yù)充單元輸出端連接至第二節(jié)點(diǎn)，第二預(yù)充單元控制端控制第二預(yù)充單元使其導(dǎo)通為第二節(jié)點(diǎn)充電；第二鉗制單元，第二鉗制單元輸入端連接至第二節(jié)點(diǎn)，第二鉗制單元輸出端通過電流源連接至地電位，并且第二鉗制單元輸出端連接至位線。
2.根據(jù)權(quán)利要求1所述的讀出放大電路，其特征在于，所述第二預(yù)充單元包括第一 PMOS管和第二 PMOS管，其中第一 PMOS管源極連接至高電平、第一 PMOS管的柵極與漏極連接至第二節(jié)點(diǎn)，第二 PMOS管的源極連接至高電平，漏極連接至第二節(jié)點(diǎn)，柵極連接至所述第二預(yù)充單元控制端。
3.根據(jù)權(quán)利要求1所述的讀出放大電路，其特征在于，第二鉗制單元包括第二反相器和第二 NMOS管，所述第二反相器的輸入端連接位線，第二反相器輸出端連接第二 NMOS管的柵極，第二 NMOS管的源極連接位線，第二 NMOS管的漏極通過電流源連接至第二節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求1所述的讀出放大電路，其特征在于，所述讀出放大電路還包括開關(guān)單元，所述第二鉗制單元的輸出端通過所述開關(guān)單元連接至位線，且開關(guān)單元控制端控制第二鉗制單元與第二節(jié)點(diǎn)之間的通或斷。
5.根據(jù)權(quán)利要求4所述的讀出放大電路，其特征在于，所述讀出放大電路還包括緩沖單元，所述第二鉗制單元的輸出端通過緩沖單元連接至開關(guān)單元的輸入端。
6.根據(jù)權(quán)利要求1所述的讀出放大電路，其特征在于，所述第一預(yù)充單元包括第三 PMOS管、第四PMOS管，其中第三PMOS管源極連接至高電平、第三PMOS管的柵極與漏極連接至第一節(jié)點(diǎn)，第四PMOS管的源極連接至高電平，漏極連接至第一節(jié)點(diǎn)，柵極連接至所述第一預(yù)充單元控制端。
7.根據(jù)權(quán)利要求1所述的讀出放大電路，其特征在于，第一鉗制單元包括第一反相器和第一 NMOS管，所述第一反相器的輸入端連接位線，第一反相器輸出端連接第一 NMOS管的柵極，第一 NMOS管的源極連接位線，第一 NMOS管的漏極連接至第一節(jié)點(diǎn)。
8.根據(jù)權(quán)利要求1所述的讀出放大電路，其特征在于，所述輸出單元包括第五PMOS管、 電流源和緩沖器，其中第五PMOS管的源極連接至第三節(jié)點(diǎn)，柵極連接至第一節(jié)點(diǎn)，第三節(jié)點(diǎn)和地之間連接有所述電流源，所述緩沖器的輸入端連接至所述第一節(jié)點(diǎn)，輸出端連接至輸出單元輸出端。
9.一種包括權(quán)利要求1至8所述的讀出放大電路的快閃存儲(chǔ)器，還包括通過位線與讀出放大電路相連的譯碼電路，與譯碼電路相連的存儲(chǔ)單元陣列。
全文摘要
本發(fā)明提供了一種快閃存儲(chǔ)器及快閃存儲(chǔ)器的讀出放大電路，該讀出放大電路包括第二預(yù)充單元，第二預(yù)充單元輸入端輸入高電平，第二預(yù)充單元輸出端連接至第二節(jié)點(diǎn)，第二預(yù)充單元控制端控制第二預(yù)充單元使其導(dǎo)通為第二節(jié)點(diǎn)充電；第二鉗制單元，第二鉗制單元輸入端連接至第二節(jié)點(diǎn)，第二鉗制單元輸出端通過電流源連接至地電位，并且第二鉗制單元輸出端連接至位線，從而使得快閃存儲(chǔ)器工作效率提高。
文檔編號(hào)G11C7/06GK102280130SQ20101020386
公開日2011年12月14日 申請(qǐng)日期2010年6月9日 優(yōu)先權(quán)日2010年6月9日
發(fā)明者楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司