專利名稱：雙向移位寄存器及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器，且特別是有關(guān)于一種具有四個(gè)控制信號(hào)的雙向移位 寄存器。
背景技術(shù)：
液晶顯示器(Liquid Crystal Display ；LCD)包括一 LCD面板，在該LCD面板上形 成有多個(gè)液晶單元和多個(gè)像素，每一像素與一對(duì)應(yīng)的液晶單元相關(guān)聯(lián)。這些像素基本上以 矩陣形式加以排列，該矩陣具有多行的柵極線和多列的數(shù)據(jù)線。LCD面板通過(guò)一驅(qū)動(dòng)電路來(lái) 驅(qū)動(dòng)，該驅(qū)動(dòng)電路包括一柵極驅(qū)動(dòng)器和一數(shù)據(jù)驅(qū)動(dòng)器。柵極驅(qū)動(dòng)器產(chǎn)生多個(gè)柵極信號(hào)(掃 描信號(hào))，這些柵極信號(hào)依次施加至柵極線以順序地逐列打開(kāi)像素。數(shù)據(jù)驅(qū)動(dòng)器產(chǎn)生多個(gè)源 極信號(hào)(數(shù)據(jù)信號(hào))，即，依次采樣的影像信號(hào)，在柵極信號(hào)施加至柵極線的同時(shí)將源極信 號(hào)施加至數(shù)據(jù)線，以對(duì)LCD面板上的液晶單元的狀態(tài)進(jìn)行配向，并通過(guò)液晶單元來(lái)控制光 線傳輸，從而在IXD上顯示影像。在前述的驅(qū)動(dòng)電路中，通常于柵極驅(qū)動(dòng)器中使用一雙向移位寄存器，來(lái)產(chǎn)生多個(gè) 柵極信號(hào)以順序地驅(qū)動(dòng)?xùn)艠O線，從而顯示一順向的或逆向的影像。典型地，多個(gè)2對(duì)2雙向 控制電路應(yīng)用于雙向移位寄存器中，以便控制多個(gè)柵極信號(hào)的掃描方向?yàn)轫樝驋呙杌蚰嫦?掃描。圖1繪示一傳統(tǒng)的雙向移位寄存器，其中2對(duì)2雙向控制電路具有兩個(gè)輸入端P、 N以及兩個(gè)輸出端D1、D2，且可操作地通過(guò)兩個(gè)控制節(jié)點(diǎn)Bi和XBi進(jìn)行控制?？刂乒?jié)點(diǎn)Bi 和XBi是兩個(gè)DC信號(hào)，它們被設(shè)置成具有相反的極性，例如，高電位電壓和低電位電壓。圖2繪示一傳統(tǒng)的雙向移位寄存器，它具有一組移位寄存器電路Sl至SN?？刂?信號(hào)總線Bil和Bi2接收兩個(gè)互補(bǔ)的控制電壓信號(hào)，這些控制電壓信號(hào)接至每一控制節(jié)點(diǎn) Bi和XBi。當(dāng)控制節(jié)點(diǎn)Bi接收來(lái)自控制信號(hào)總線Bil的一高電位電壓的控制電壓信號(hào)時(shí)， 控制節(jié)點(diǎn)XBi將會(huì)互補(bǔ)地接收來(lái)自控制信號(hào)總線Bi2的一低電位電壓的控制電壓信號(hào)。同 樣，當(dāng)控制節(jié)點(diǎn)XBi接收來(lái)自控制信號(hào)總線Bi2的一高電位電壓的控制電壓信號(hào)時(shí)，控制節(jié) 點(diǎn)Bi將會(huì)互補(bǔ)地接收來(lái)自控制信號(hào)總線Bil的一低電位電壓的控制電壓信號(hào)。然而，經(jīng)過(guò)一段時(shí)間后，由于高電位電壓所引起的電性衰退，連接到Bi或XBi的移 位寄存器電路Sl至SN中的晶體管將會(huì)劣化。這種電特性的劣化或衰退，特別是對(duì)于非晶 硅(amorphous silicon ；a-Si)元件，很有可能導(dǎo)致電路故障或運(yùn)作失效。因此，一迄今為止仍未解決的需求存在于公知技術(shù)中，以克服上述提及的缺陷和 不足。

發(fā)明內(nèi)容
本發(fā)明在一個(gè)方面是有關(guān)于一種雙向移位寄存器。在一實(shí)施例中，移位寄存器，包 括第一、第二、第三和第四控制信號(hào)總線以及多個(gè)移位寄存器級(jí)。其中，第一、第二、第三和 第四控制信號(hào)總線用以分別提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4。多個(gè)移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有一第一輸入節(jié)點(diǎn)、一第二輸 入節(jié)點(diǎn)和一輸出節(jié)點(diǎn)，其中，多個(gè)移位寄存器級(jí)分組為一第一區(qū)和一第二區(qū)，第一區(qū)中的每 一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第一和第二控制信號(hào)總線，以分別接收 第一和第二控制信號(hào)Bil和Bi2，且第二區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn) 電性耦接至第三和第四控制信號(hào)總線，以分別接收第三和第四控制信號(hào)Bi3和Bi4。在一實(shí)施例中，每一移位寄存器級(jí)還具有第三和第四輸入節(jié)點(diǎn)，第三和第四輸入 節(jié)點(diǎn)被配置用來(lái)分別接收一第一時(shí)序信號(hào)CK和一第二時(shí)序信號(hào)XCK，其中，每一時(shí)序信號(hào) 包括以周期Tck和相位表征的一 AC信號(hào)，該第一和第二時(shí)序信號(hào)的周期基本相同，該第一和 第二時(shí)序信號(hào)的相位基本相反，其中，該AC信號(hào)的周期Tcx比一柵極線周期Ta更短，該柵極 線周期Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。第一和第二控制信號(hào)Bil和Bi2以及第三和第四控制信號(hào)Bi3和Bi4適用于分別 控制一順向掃描操作或一逆向掃描操作中的移位寄存器的第一區(qū)和第二區(qū)。在順向掃描操作期間，第一和第三控制信號(hào)Bil和Bi3中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí) 間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/2+2S)且2S彡Tck，2S是Bil和Bi3之間的重疊時(shí)間。 第三控制信號(hào)Bi3是從第一控制信號(hào)Bil位移Τα/2而得，以便第一控制信號(hào)Bil的上升時(shí) 刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S的一半，第三控制信號(hào)Bi3的下降時(shí) 刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的一半。第二和第四控制信號(hào)Bi2 和Bi4中的每一控制信號(hào)包括具有低電位電壓的一 DC信號(hào)。在逆向掃描操作期間，第一和第三控制信號(hào)Bil和Bi3中的每一控制信號(hào)包括具 有低電位電壓的一 DC信號(hào)。第二和第四控制信號(hào)Bi2和Bi4中的每一控制信號(hào)包括一 AC 信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間 為T，其中持續(xù)時(shí)間T滿足T = Ta/2+2S，其中2S是第二控制信號(hào)Bi2和第四控制信號(hào)Bi4 之間的重疊時(shí)間，第二控制信號(hào)Bi2是從第四控制信號(hào)Bi4位移Τα/2而得，以便第四控制 信號(hào)Bi4的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S的一半，第二控制 信號(hào)Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的一半。在一實(shí)施例中，每一移位寄存器級(jí)包括一第一晶體管Tl、一第二晶體管T2、一第 三晶體管T3和一控制電路。第一晶體管Tl具有一柵極、一漏極和一源極，其柵極電性耦接 至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一輸入節(jié)點(diǎn)。第二晶體管T2 具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其 漏極電性耦接至第一晶體管Tl的源極，其源極電性耦接至第二輸入節(jié)點(diǎn)。第三晶體管T3 具有一柵極、一漏極和一源極，其柵極電性耦接至第一晶體管Tl的源極，其漏極電性耦接 至第三輸入節(jié)點(diǎn)，其源極電性耦接至輸出節(jié)點(diǎn)。控制電路電性耦接至該第一、第二和第三晶 體管T1、T2和Τ3。在一實(shí)施例中，該控制電路包括一第四晶體管Τ4、一第五晶體管Τ5、一第六晶體 管Τ6、第七晶體管Τ7、一第一電容Cl和一第二電容C2。第四晶體管Τ4具有一柵極、一漏極 和一源極，其漏極電性耦接至第三晶體管Τ3的源極，其源極電性耦接至一電壓源，以從其 接收一參考電壓VSS。第五晶體管Τ5具有一柵極、一漏極和一源極，其柵極電性耦接至第一 晶體管Tl的源極，其漏極電性耦接至第四晶體管Τ4的柵極，其源極電性耦接至該電壓源。第六晶體管T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節(jié)點(diǎn)，其漏極電 性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管T4的源極。第七晶體管T7具有一柵極、 一漏極和一源極，其柵極電性耦接至第四晶體管T4的柵極，其漏極電性耦接至第三晶體管 T3的柵極，其源極電性耦接至第三晶體管T3的源極。第一電容Cl電性耦接于該第三晶體 管T3的柵極與該輸出節(jié)點(diǎn)之間。第二電容C2電性耦接于該第三輸入節(jié)點(diǎn)與該第七晶體管 T7的柵極間。在另一實(shí)施例中，該控制電路包括一第四晶體管T4、一第五晶體管T5、一第六晶 體管T6、第七晶體管T7、一第八晶體管T8、一第九晶體管T9和一第一電容Cl。第四晶體管 T4具有一柵極、一漏極和一源極，其漏極電性耦接至第三晶體管T3的源極，其源極電性耦 接至一電壓源，以從其接收一參考電壓VSS。第五晶體管T5具有一柵極、一漏極和一源極， 其柵極電性耦接至第一晶體管Tl的源極，其漏極電性耦接至第四晶體管T4的柵極，其源極 電性耦接至該電壓源。第六晶體管T6具有一柵極、一漏極和一源極，其柵極電性耦接至第 四輸入節(jié)點(diǎn)，其漏極電性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管T4的源極。第七 晶體管T7具有一柵極、一漏極和一源極，其柵極電性耦接至第四晶體管T4的柵極，其漏極 電性耦接至第三晶體管T3的柵極，其源極電性耦接至該電壓源。第八晶體管T8具有一柵 極、一漏極和一源極，其柵極電性耦接至第三輸入節(jié)點(diǎn)，其漏極電性耦接至柵極，其源極電 性耦接至第五晶體管T5的漏極。第九晶體管T9具有一柵極、一漏極和一源極，其柵極電性 耦接至第五晶體管T5的漏極，其漏極電性耦接至第八晶體管T8的漏極，其源極電性耦接至 第八晶體管T8的源極。第一電容Cl電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn)之 間。本發(fā)明在另一方面是有關(guān)于一種雙向移位寄存器。在一實(shí)施例中，雙向移位寄存 器包括第一、第二、第三和第四控制信號(hào)總線以及多個(gè)移位寄存器。其中，第一、第二、第三 和第四控制信號(hào)總線用以分別提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Β 3和Bi4。 多個(gè)移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有一第一輸入節(jié)點(diǎn)、一第二 輸入節(jié)點(diǎn)和一輸出節(jié)點(diǎn)，其中多個(gè)移位寄存器級(jí)分組為2N區(qū)，N為正整數(shù)，每區(qū)具有至少一 移位寄存器級(jí)，每一奇數(shù)區(qū)的每一移位寄存器級(jí)電性耦接至第一和第二控制信號(hào)總線，用 以接收第一和第二控制信號(hào)Bil和Bi2，且其中每一偶數(shù)區(qū)的每一移位寄存器級(jí)電性耦接 至第三和第四控制信號(hào)總線，用以接收第三和第四控制信號(hào)Bi3和Bi4。在一實(shí)施例中，每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電 性耦接至第一和第二控制信號(hào)總線，以分別接收第一和第二控制信號(hào)Bil和Bi2，且每第 (4j+3)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第一控制信號(hào)
總線，以分別接收第二和第一控制信號(hào)Bi2和Bil，j等于0、1、2.......每第(4j+2)區(qū)中
的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第四控制信號(hào)總線，以分別 接收第三和第四控制信號(hào)Bi3和Bi4，且每第(4j+4)區(qū)中的每一移位寄存器級(jí)的第一和第 二輸入節(jié)點(diǎn)電性耦接至第四和第三控制信號(hào)總線，以分別接收第四和第三控制信號(hào)Bi4和 Bi3。在一實(shí)施例中，每一移位寄存器級(jí)還具有第三和第四輸入節(jié)點(diǎn)，第三和第四輸入 節(jié)點(diǎn)被配置用來(lái)分別接收一第一時(shí)序信號(hào)CK和一第二時(shí)序信號(hào)XCK，其中，每一時(shí)序信號(hào) 包括以周期Tck和相位表征的一 AC信號(hào)，該第一和第二時(shí)序信號(hào)的周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信號(hào)的周期Τ。κ比一柵極線周期Ia更短，該柵極 線周期Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。第一、第二、第三和第四控制信號(hào)Bil、Bi2、Β 3和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)表征為一波形，此波形具有一高電位電壓和一低電位電壓，定義該高電 位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Ta/4+2S)，其中2S是第一控制信號(hào)Bil 和第三控制信號(hào)Bi3之間的重疊時(shí)間。在一實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S;第二控制信 號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；第三控制信號(hào)Bi3的 上升時(shí)刻比第二控制信號(hào)Bi2的下降時(shí)刻提前(Ta/2+2S)；第四控制信號(hào)Bi4的上升時(shí)刻 比第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)；以及第四控制信號(hào)Bi4的下降時(shí)刻比一 幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。在另一實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻延遲(Ta/4-S)；第二 控制信號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；第二控制信號(hào) Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S;第三控制信號(hào)Bi3的上升時(shí)刻比 一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；以及第四控制信號(hào)Bi4的上升時(shí)刻比第三控制信 號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)。在一實(shí)施例中，每一移位寄存器級(jí)包括一第一晶體管Tl、一第二晶體管T2、一第 三晶體管T3、一第四晶體管T4、一第五晶體管T5、一第六晶體管T6、一第七晶體管T7、一第 一電容Cl和一第二電容C2。第一晶體管Tl具有一柵極、一漏極和一源極，其柵極電性耦接 至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一輸入節(jié)點(diǎn)。第二晶體管T2 具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其 漏極電性耦接至第一晶體管Tl的源極，其源極電性耦接至第二輸入節(jié)點(diǎn)。第三晶體管T3具 有一柵極、一漏極和一源極，其柵極電性耦接至第一晶體管Tl的源極，其漏極電性耦接至 第三輸入節(jié)點(diǎn)，其源極電性耦接至輸出節(jié)點(diǎn)。第四晶體管T4具有一柵極、一漏極和一源極， 其漏極電性耦接至第三晶體管T3的源極，其源極電性耦接至一電壓源，以從其接收一參考 電壓VSS。第五晶體管T5具有一柵極、一漏極和一源極，其柵極電性耦接至第一晶體管Tl的 源極，其漏極電性耦接至第四晶體管T4的柵極，其源極電性耦接至該電壓源。第六晶體管 T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節(jié)點(diǎn)，其漏極電性耦接至輸出 節(jié)點(diǎn)，其源極電性耦接至第四晶體管T4的源極。第七晶體管T7具有一柵極、一漏極和一源 極，其柵極電性耦接至第四晶體管T4的柵極，其漏極電性耦接至第三晶體管T3的柵極，其 源極電性耦接至第三晶體管T3的源極。第一電容Cl電性耦接于該第三晶體管T3的柵極與 該輸出節(jié)點(diǎn)之間。第二電容C2電性耦接于該第三輸入節(jié)點(diǎn)與該第七晶體管T7的柵極間。在另一實(shí)施例中，每一移位寄存器級(jí)包括一第一晶體管Tl、一第二晶體管T2、一 第三晶體管T3、一第四晶體管T4、一第五晶體管T5、一第六晶體管T6、一第七晶體管T7、一 第八晶體管T8、一第九晶體管T9和一第一電容Cl。第一晶體管Tl具有一柵極、一漏極和 一源極，其柵極電性耦接至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一 輸入節(jié)點(diǎn)。第二晶體管T2具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移
15位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一晶體管Tl的源極，其源極電性耦接至第二 輸入節(jié)點(diǎn)。第三晶體管T3具有一柵極、一漏極和一源極，其柵極電性耦接至第一晶體管Tl 的源極，其漏極電性耦接至第三輸入節(jié)點(diǎn)，其源極電性耦接至輸出節(jié)點(diǎn)。第四晶體管T4具 有一柵極、一漏極和一源極，其漏極電性耦接至第三晶體管T3的源極，其源極電性耦接至 一電壓源，以從其接收一參考電壓VSS。第五晶體管T5具有一柵極、一漏極和一源極，其柵 極電性耦接至第一晶體管Tl的源極，其漏極電性耦接至第四晶體管T4的柵極，其源極電性 耦接至該電壓源。第六晶體管T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸 入節(jié)點(diǎn)，其漏極電性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管T4的源極。第七晶體 管T7具有一柵極、一漏極和一源極，其柵極電性耦接至第四晶體管T4的柵極，其漏極電性 耦接至第三晶體管T3的柵極，其源極電性耦接至該電壓源。第八晶體管T8具有一柵極、一 漏極和一源極，其柵極電性耦接至第三輸入節(jié)點(diǎn)，其漏極電性耦接至其柵極，其源極電性耦 接至第五晶體管T5的漏極。第九晶體管T9具有一柵極、一漏極和一源極，其柵極電性耦接 至第五晶體管T5的漏極，其漏極電性耦接至第八晶體管T8的漏極，其源極電性耦接至第八 晶體管T8的源極。第一電容Cl電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn)之間。本發(fā)明在又一個(gè)方面是有關(guān)于一種用來(lái)驅(qū)動(dòng)雙向移位寄存器的方法，該移位寄存 器具有多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具 有第一和第二輸入節(jié)點(diǎn)。在一實(shí)施例中，該方法包括步驟分別從第一、第二、第三和第四控制信號(hào)總線提 供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Β 3和Bi4 ；將多個(gè)移位寄存器級(jí)劃分成2N 區(qū)，N為正整數(shù)，其中每區(qū)具有至少一移位寄存器級(jí)；以及每一奇數(shù)區(qū)的每一移位寄存器級(jí) 電性耦接至第一和第二控制信號(hào)總線，以接收第一和第二控制信號(hào)Bil和Bi2，且每一偶數(shù) 區(qū)的每一移位寄存器級(jí)電性耦接至第三和第四控制信號(hào)總線，以接收第三和第四控制信號(hào) Bi3和Bi4。其中，執(zhí)行耦接步驟，以便每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第 二輸入節(jié)點(diǎn)電性耦接至第一和第二控制信號(hào)總線，以分別接收第一和第二控制信號(hào)Bil和 Bi2，以及每第(4j+3)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和
第一控制信號(hào)總線，以分別接收第二和第一控制信號(hào)Bi2和Bil，j等于0、1、2......；并
且，每第(4j+2)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第四 控制信號(hào)總線，以分別接收第三和第四控制信號(hào)Bi3和Bi4，以及每第(4j+4)區(qū)中的每一移 位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第四和第三控制信號(hào)總線，以分別接收第四 和第三控制信號(hào)Bi4和Bi3。在一實(shí)施例中，該方法更包括提供一第一時(shí)序信號(hào)CK和一第二時(shí)序信號(hào)XCK的步 驟，其中，每一時(shí)序信號(hào)包括以周期Tcx和相位表征的一 AC信號(hào)，該第一和第二時(shí)序信號(hào)的 周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信號(hào)的周期Tcx比一柵極 線周期Ta更短，該柵極線周期Ta由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描 操作或一逆向掃描操作中的移位寄存器的對(duì)應(yīng)區(qū)。在一實(shí)施例中，第一、第二、第三和第四 控制信號(hào)Bil、Bi2、Bi3和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一 高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/4+2S),2S是第一控制信號(hào)Bil和第三控制信號(hào)Bi3之間的重疊時(shí)間。
在一實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S;第二控制信 號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；第三控制信號(hào)Bi3的 上升時(shí)刻比第二控制信號(hào)Bi2的下降時(shí)刻提前(Ta/2+2S)；第四控制信號(hào)Bi4的上升時(shí)刻 比第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)；第四控制信號(hào)Bi4的下降時(shí)刻比一幀中 主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。該移位寄存器工作于順向掃描操作中。在另一實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻延遲(Ta/4-S)；第二 控制信號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；第二控制信號(hào) Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S;第三控制信號(hào)Bi3的上升時(shí)刻比 一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；以及第四控制信號(hào)Bi4的上升時(shí)刻比第三控制信 號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)。該移位寄存器工作于逆向掃描操作中。本發(fā)明在又一個(gè)方面是有關(guān)于一種移位寄存器。在一實(shí)施例中，移位寄存器包括 第一、第二、第三和第四控制信號(hào)總線以及多個(gè)移位寄存器級(jí)。其中，第一、第二、第三和第 四控制信號(hào)總線用以分別提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4。多個(gè) 移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有一第一輸入節(jié)點(diǎn)、一第二輸入 節(jié)點(diǎn)和一輸出節(jié)點(diǎn)，其中多個(gè)移位寄存器級(jí)分組為(2N+1)區(qū)，N為正整數(shù)，每區(qū)具有至少一 移位寄存器級(jí)，每一奇數(shù)區(qū)的每一移位寄存器級(jí)電性耦接至第一和第三控制信號(hào)總線，用 以接收第一和第三控制信號(hào)Bil和Bi3 ；且其中每一偶數(shù)區(qū)的每一移位寄存器級(jí)電性耦接 至第二和第四控制信號(hào)總線，用以接收第二和第四控制信號(hào)Bi2和Bi4。具體地，每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接 至第一和第三控制信號(hào)總線，以分別接收第一和第三控制信號(hào)Bil和Bi3。每第(4j+3)區(qū) 中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第一控制信號(hào)總線，以分
別接收第三和第一控制信號(hào)Bi3和Bil，j等于0、1、2.......每第(4j+2)區(qū)中的每一移
位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第四控制信號(hào)總線，以分別接收第二 和第四控制信號(hào)Bi2和Bi4。每第(4j+4)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn) 電性耦接至第四和第二控制信號(hào)總線，以分別接收第四和第二控制信號(hào)Bi4和Bi2。在一實(shí)施例中，每一移位寄存器級(jí)還具有第三和第四輸入節(jié)點(diǎn)，第三和第四輸入 節(jié)點(diǎn)被配置用來(lái)分別接收一第一時(shí)序信號(hào)CK和一第二時(shí)序信號(hào)XCK，其中，每一時(shí)序信號(hào) 包括以周期1 和相位表征的一 AC信號(hào)，第一和第二時(shí)序信號(hào)的周期基本相同，第一和第二 時(shí)序信號(hào)的相位基本相反，其中該AC信號(hào)的周期Tcx比一柵極線周期Ta更短，該柵極線周 期Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描 操作或一逆向掃描操作中的移位寄存器的對(duì)應(yīng)區(qū)。在順向掃描操作期間，第一、第二和第三控制信號(hào)Bil、Bi2和Bi3中的每一控制信 號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/3+2S)，其中2S是第一控制信號(hào)Bil和第二 控制信號(hào)Bi2之間的重疊時(shí)間，其中，第一、第二和第三控制信號(hào)Bil、Bi2和Bi3彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S;第二控制信號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的上升時(shí)刻 比第二控制信號(hào)Bi2的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描 時(shí)間的結(jié)束時(shí)刻延遲S。第四控制信號(hào)Bi4包括具有低電位電壓的一 DC信號(hào)。在逆向掃描操作期間，第一、第三和第四控制信號(hào)Bil、Bi3和Bi4中的每一控制信 號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/3+2S),2S是第一控制信號(hào)Bil和第四控制 信號(hào)Bi4之間的重疊時(shí)間，以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi) 始時(shí)刻提前S ；第四控制信號(hào)Bi4的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻提前2S ；第三 控制信號(hào)Bi3的上升時(shí)刻比第四控制信號(hào)Bi4的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的下 降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。第二控制信號(hào)Bi2包括具有低電位電壓 的一 DC信號(hào)。每一移位寄存器級(jí)包括一第一晶體管Tl、一第二晶體管T2、一第三晶體管T3和一 控制電路。第一晶體管Tl具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的前一移 位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一輸入節(jié)點(diǎn)。第二晶體管T2具有一柵極、一 漏極和一源極，其柵極電性耦接至緊接的下一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接 至第一晶體管Tl的源極，其源極電性耦接至第二輸入節(jié)點(diǎn)。第三晶體管T3具有一柵極、 一漏極和一源極，其柵極電性耦接至第一晶體管Tl的源極，其漏極電性耦接至第三輸入節(jié) 點(diǎn)，其源極電性耦接至輸出節(jié)點(diǎn)。控制電路電性耦接至該第一、第二和第三晶體管T1、T2和 Τ3。在一實(shí)施例中，該控制電路包括一第四晶體管Τ4、一第五晶體管Τ5、一第六晶體 管Τ6、第七晶體管Τ7、一第一電容Cl和一第二電容C2。第四晶體管Τ4具有一柵極、一漏極 和一源極，其漏極電性耦接至第三晶體管Τ3的源極，其源極電性耦接至一電壓源，以從其 接收一參考電壓VSS。第五晶體管Τ5具有一柵極、一漏極和一源極，其柵極電性耦接至第一 晶體管Tl的源極，其漏極電性耦接至第四晶體管Τ4的柵極，其源極電性耦接至該電壓源。 第六晶體管Τ6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節(jié)點(diǎn)，其漏極電 性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管Τ4的源極。第七晶體管Τ7具有一柵極、 一漏極和一源極，其柵極電性耦接至第四晶體管Τ4的柵極，其漏極電性耦接至第三晶體管 Τ3的柵極，其源極電性耦接至第三晶體管Τ3的源極。第一電容Cl電性耦接于該第三晶體 管Τ3的柵極與該輸出節(jié)點(diǎn)之間。第二電容C2電性耦接于該第三輸入節(jié)點(diǎn)與該第七晶體管 Τ7的柵極間。在另一實(shí)施例中，該控制電路包括一第四晶體管Τ4、一第五晶體管Τ5、一第六晶 體管Τ6、第七晶體管Τ7、一第八晶體管Τ8、一第九晶體管Τ9和一第一電容Cl。第四晶體管 Τ4具有一柵極、一漏極和一源極，其漏極電性耦接至第三晶體管Τ3的源極，其源極電性耦 接至一電壓源，以從其接收一參考電壓VSS。第五晶體管Τ5具有一柵極、一漏極和一源極， 其柵極電性耦接至第一晶體管Tl的源極，其漏極電性耦接至第四晶體管Τ4的柵極，其源極 電性耦接至該電壓源。第六晶體管Τ6具有一柵極、一漏極和一源極，其柵極電性耦接至第 四輸入節(jié)點(diǎn)，其漏極電性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管Τ4的源極。第七 晶體管Τ7具有一柵極、一漏極和一源極，其柵極電性耦接至第四晶體管Τ4的柵極，其漏極 電性耦接至第三晶體管Τ3的柵極，其源極電性耦接至該電壓源。第八晶體管Τ8具有一柵極、一漏極和一源極，其柵極電性耦接至第三輸入節(jié)點(diǎn)，其漏極電性耦接至其柵極，其源極 電性耦接至第五晶體管T5的漏極。第九晶體管T9具有一柵極、一漏極和一源極，其柵極電 性耦接至第五晶體管T5的漏極，其漏極電性耦接至第八晶體管T8的漏極，其源極電性耦接 至第八晶體管T8的源極。第一電容Cl電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn) 之間。本發(fā)明在又一個(gè)方面是有關(guān)于一種用來(lái)驅(qū)動(dòng)移位寄存器的方法，該移位寄存器具 有多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有第 一和第二輸入節(jié)點(diǎn)。在一實(shí)施例中，該方法包括步驟分別從第一、第二、第三和第四控制信 號(hào)總線提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Β 3和Bi4 ；將多個(gè)移位寄存器級(jí)劃 分成(2N+1)區(qū)，N為正整數(shù)，其中每區(qū)具有至少一移位寄存器級(jí)；以及每一奇數(shù)區(qū)的每一移 位寄存器級(jí)電性耦接至第一和第三控制信號(hào)總線，以接收第一和第三控制信號(hào)Bil和Bi3， 且每一偶數(shù)區(qū)的每一移位寄存器級(jí)電性耦接至第二和第四控制信號(hào)總線，以接收第二和第 四控制信號(hào)Bi2和Bi4。在一實(shí)施例中，執(zhí)行耦接步驟，以便每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一 和第二輸入節(jié)點(diǎn)電性耦接至第一和第三控制信號(hào)總線，以分別接收第一和第三控制信號(hào) Bil和Bi3，且每第(4j+3)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第
三和第一控制信號(hào)總線，以分別接收第三和第一控制信號(hào)Bi3和Bil，j等于0、1、2......；
以及每第(4j+2)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第四 控制信號(hào)總線，以分別接收第二和第四控制信號(hào)Bi2和Bi4，且每第(4j+4)區(qū)中的每一移位 寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第四和第二控制信號(hào)總線，以分別接收第四和 第二控制信號(hào)Bi4和Bi2。該方法更包括提供一第一時(shí)序信號(hào)CK和一第二時(shí)序信號(hào)XCK的步驟，其中，每一 時(shí)序信號(hào)包括以周期1 和相位表征的一 AC信號(hào)，該第一和第二時(shí)序信號(hào)的周期基本相同， 該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信號(hào)的周期Τ。κ比一柵極線周期Ia更 短，該柵極線周期Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描 操作或一逆向掃描操作中的移位寄存器的對(duì)應(yīng)區(qū)。在順向掃描操作期間，第一、第二和第三控制信號(hào)Bil、Bi2和Bi3中的每一控制信 號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/3+2S),2S是第一控制信號(hào)Bil和第二控制 信號(hào)Bi2之間的重疊時(shí)間，其中，第一、第二和第三控制信號(hào)Bil、Bi2和Bi3彼此位移，以便 第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；第二控制信號(hào)Bi2 的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的上升時(shí)刻比第二 控制信號(hào)Bi2的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的 結(jié)束時(shí)刻延遲S。第四控制信號(hào)Bi4包括具有低電位電壓的一 DC信號(hào)。在逆向掃描操作期間，第一、第三和第四控制信號(hào)Bil、Bi3和Bi4中的每一控制信 號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/3+2S),2S是第一控制信號(hào)Bil和第四控制 信號(hào)Bi4之間的重疊時(shí)間，其中，第一、第三和第四控制信號(hào)Bil、Bi3和Bi4彼此位移，以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；第四控制信號(hào)Bi4 的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的上升時(shí)刻比第四 控制信號(hào)Bi4的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的 結(jié)束時(shí)刻延遲S。第二控制信號(hào)Bi2包括具有低電位電壓的一 DC信號(hào)。
在結(jié)合下列附圖來(lái)描述較佳實(shí)施例時(shí)，本發(fā)明的這些和其他方面將會(huì)變得顯而易 見(jiàn)，但是在不偏離本技術(shù)揭露的新穎性理念的精神和范圍的前提下，可以在此處作出各種 變更和修改。


下列

本發(fā)明的一個(gè)或多個(gè)實(shí)施例，且與文字說(shuō)明一起用以解釋本發(fā)明的 原理。在任何情形下，附圖中所使用的相同參考標(biāo)記是指代實(shí)施例中相同或相似的元件，其 中圖1繪示一傳統(tǒng)的雙向移位寄存器級(jí)；圖2繪示一傳統(tǒng)的雙向移位寄存器的原理圖；圖3繪示依照本發(fā)明一實(shí)施例的一雙向移位寄存器的示意圖；圖4繪示一時(shí)序圖，用以說(shuō)明依照本發(fā)明一實(shí)施例的雙向移位寄存器，在順向掃 描操作期間各控制電壓信號(hào)的時(shí)序；圖5繪示一時(shí)序圖，用以說(shuō)明依照本發(fā)明一實(shí)施例的雙向移位寄存器，在逆向/反 向掃描操作期間各控制電壓信號(hào)的時(shí)序；圖6繪示依照本發(fā)明另一實(shí)施例的一雙向移位寄存器的示意圖；圖7繪示一時(shí)序圖，用以說(shuō)明依照本發(fā)明一實(shí)施例的雙向移位寄存器，在順向掃 描操作期間各控制電壓信號(hào)的時(shí)序；圖8繪示一時(shí)序圖，用以說(shuō)明依照本發(fā)明一實(shí)施例在逆向/反向掃描操作期間，各 控制電壓信號(hào)的時(shí)序；圖9繪示依照本發(fā)明又一實(shí)施例的一雙向移位寄存器的示意圖；圖10繪示一時(shí)序圖，用以說(shuō)明依照本發(fā)明一實(shí)施例的雙向移位寄存器，在順向掃 描操作期間各控制電壓信號(hào)的時(shí)序；圖11繪示一時(shí)序圖，用以說(shuō)明依照本發(fā)明一實(shí)施例的雙向移位寄存器，在逆向/ 反向掃描操作期間各控制電壓信號(hào)的時(shí)序；圖12繪示依照本發(fā)明一實(shí)施例的一雙向移位寄存器的一
圖13繪示依照本發(fā)明另一-實(shí)施例的一雙向移位寄存器的
其中，附圖標(biāo)記
302雙向移位寄存器電路311 第--控制信號(hào)總線
312 第二二控制信號(hào)總線313第三三控制信號(hào)總線
314第四控制信號(hào)總線321 第--區(qū)
322 第二二區(qū)602移位寄存器級(jí)
611 第--控制信號(hào)總線612 第二二控制信號(hào)總線
613第三三控制信號(hào)總線614第四控制信號(hào)總線
621 第-一區(qū)622 第二二區(qū)
623第三三區(qū)624第四區(qū)
900雙向移位寄存器902移位寄存器級(jí)
911 第--控制信號(hào)總線912第二控制信號(hào)總線
913第三三控制信號(hào)總線914第四控制信號(hào)總線
921 第--區(qū)922第二區(qū)
923第三三區(qū)
具體實(shí)施例方式本技術(shù)公開(kāi)特別使用下列示例來(lái)加以描述，這些示例僅僅是說(shuō)明性的，其中的很 多修改和變更對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的?，F(xiàn)在將詳細(xì)地描述本技術(shù)公開(kāi)的 各種實(shí)施例。本說(shuō)明書所使用的術(shù)語(yǔ)一般具有在本領(lǐng)域、本技術(shù)公開(kāi)的內(nèi)容中以及每一術(shù) 語(yǔ)所使用的特定語(yǔ)境中它們的通用含義。用來(lái)描述本技術(shù)公開(kāi)的某些術(shù)語(yǔ)將在下面或本說(shuō) 明書的其他地方予以討論，以便為從業(yè)人員提供對(duì)于本技術(shù)公開(kāi)說(shuō)明的額外引導(dǎo)。在說(shuō)明 書中任何地方所使用的示例，包括此處所討論的任何術(shù)語(yǔ)的示例，僅僅只是說(shuō)明性的，且并 不限定本技術(shù)公開(kāi)或任何示例性術(shù)語(yǔ)的范圍和含義。而且，本技術(shù)公開(kāi)并不局限于本說(shuō)明 書所給出的各種實(shí)施例。本發(fā)明的多個(gè)實(shí)施例將結(jié)合圖3-圖13進(jìn)行描述。依照本發(fā)明的目的，如此處所 具體表現(xiàn)和廣泛描述的，本發(fā)明在一個(gè)方面是有關(guān)于一種具有控制信號(hào)總線的雙向移位寄 存器，該雙向移位寄存器連接至各自的移位寄存器電路，每一移位寄存器電路具有內(nèi)嵌的 雙向掃描功能。參照?qǐng)D3-圖5，特別是參照?qǐng)D3，根據(jù)本發(fā)明的一實(shí)施例，將多個(gè)雙向移位寄存器 電路302分組為兩區(qū)321和322，即，第一區(qū)321和第二區(qū)322。每一移位寄存器電路302在 每一幀(frame)周期執(zhí)行一次移位操作。每一移位寄存器電路302包括第一極性(輸入) 節(jié)點(diǎn)Bi和第二極性(輸入)節(jié)點(diǎn)XBi。第一區(qū)321的雙向移位寄存器電路302的每一第一 極性節(jié)點(diǎn)Bi連接至第一控制信號(hào)總線311，且由對(duì)應(yīng)的控制電壓信號(hào)Bil進(jìn)行控制。第一 區(qū)321的雙向移位寄存器電路302的每一第二極性節(jié)點(diǎn)XBi連接至第二控制信號(hào)總線312， 且由對(duì)應(yīng)的控制電壓信號(hào)Bi2進(jìn)行控制。第二區(qū)322的雙向移位寄存器電路302的每一第 一極性節(jié)點(diǎn)Bi連接至第三控制信號(hào)總線313，且由對(duì)應(yīng)的控制電壓信號(hào)Bi3進(jìn)行控制。第 二區(qū)322的雙向移位寄存器電路302的每一第二極性節(jié)點(diǎn)XBi連接至第四控制信號(hào)總線 314，且由對(duì)應(yīng)的控制電壓信號(hào)Bi4進(jìn)行控制。第一和第二控制信號(hào)Bil和Bi2以及第三和 第四控制信號(hào)Bi3和Bi4，適用于分別控制順向掃描操作或逆向掃描操作中的移位寄存器 302的第一區(qū)321和第二區(qū)322。圖4繪示一時(shí)序圖，用以說(shuō)明圖3所示的實(shí)施例在順向掃描操作期間，各控制電壓 信號(hào)的時(shí)序。在該時(shí)序圖中，柵極線期間Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義，柵極線期間 是指一幀中從第一柵極線信號(hào)輸出至最后的柵極線信號(hào)輸出的時(shí)間。電壓信號(hào)CK是以周 期Τ。κ和相位表征的一時(shí)序控制信號(hào)。時(shí)間周期Tcx是時(shí)序控制信號(hào)CK的高電位狀態(tài)與低 電位狀態(tài)的電壓變化的持續(xù)時(shí)間來(lái)定義的。第一和第三控制信號(hào)Bil和Bi3中的每一控制 信號(hào)是一 AC信號(hào)，且第二和第四控制信號(hào)Bi2和Bi4中的每一控制信號(hào)是具有低電位電壓 的一DC信號(hào)，其中AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T。持續(xù)時(shí)間T滿足T= (Tgl/2+2S) 0此外，第三控制信號(hào)Bi3是從第一控制信 號(hào)Bil位移Τα/2，以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提 前2S的一半，其中2S是Bil和Bi3之間的重疊時(shí)間，以及第三控制信號(hào)Bi3的下降時(shí)刻比 一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的一半。圖5繪示一時(shí)序圖，用以說(shuō)明圖3所示的實(shí)施例在逆向(反向)掃描操作期間，各 控制電壓信號(hào)的時(shí)序。第一和第三控制信號(hào)Bi 1和Bi3中的每一控制信號(hào)是具有低電位電 壓的一 DC信號(hào)，而第二和第四控制信號(hào)Bi2和Bi4中的每一控制信號(hào)是一 AC信號(hào)，此AC 信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓持續(xù)時(shí)間為T，這里的持 續(xù)時(shí)間T滿足T = (Tgl/2+2S)。第二控制信號(hào)Bi2是從第四控制信號(hào)Bi4位移Τα/2，以便 第四控制信號(hào)Bi4的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S的一半， 第二控制信號(hào)Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的一半。圖6繪示依照本發(fā)明另一實(shí)施例的一雙向移位寄存器600的示意圖。在該示意性 實(shí)施例中，具有多個(gè)移位寄存器級(jí)602的雙向移位寄存器600被劃分為四區(qū)621、622、623 和624。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依照本發(fā)明，多個(gè)移位寄存器級(jí)602也可以被劃分為 其他數(shù)目的多區(qū)。每區(qū)具有一個(gè)或多個(gè)移位寄存器電路/級(jí)602。每一移位寄存器級(jí)602 具有一第一極性輸入節(jié)點(diǎn)Bi和一第二極性輸入節(jié)點(diǎn)XBi，并在每一幀周期執(zhí)行一次移位操 作。此外，雙向移位寄存器600具有第一、第二、第三和第四控制信號(hào)總線611、612、613和 614，以分別提供第一、第二、第三和第四控制信號(hào)Bil'、Bi2'、Bi3'和Bi4'。第一、第 二、第三和第四控制信號(hào)Bil'、Bi2'、Bi3'和Bi4'適用于分別控制順向掃描操作或逆 向掃描操作中的移位寄存器600的對(duì)應(yīng)區(qū)。依照本發(fā)明，第一和第三區(qū)621和623中的每一移位寄存器級(jí)602電性耦接至第 一和第二控制信號(hào)總線611和612，以接收第一和第二控制信號(hào)Bil'和Bi2'，而第二和 第四區(qū)622和624中的每一移位寄存器級(jí)602電性耦接至第三和第四控制信號(hào)總線613和 614，以接收第三和第四控制信號(hào)Bi3'和Bi4'。更具體地，第一區(qū)621中的每一移位寄 存器級(jí)602的第一和第二輸入節(jié)點(diǎn)Bi和XBi電性耦接至第一和第二控制信號(hào)總線611和 612，以分別接收第一和第二控制信號(hào)Bil'和Bi2'。第三區(qū)623中的每一移位寄存器級(jí) 602的第一和第二輸入節(jié)點(diǎn)Bi和XBi電性耦接至第二和第一控制信號(hào)總線612和611，以 分別接收第二和第一控制信號(hào)Bi2'和Bil'。第二區(qū)622中的每一移位寄存器級(jí)602的 第一和第二輸入節(jié)點(diǎn)Bi和XBi電性耦接至第三和第四控制信號(hào)總線613和614，以分別接 收第三和第四控制信號(hào)Bi3'和Bi4'。第四區(qū)624中的每一移位寄存器級(jí)602的第一和 第二輸入節(jié)點(diǎn)Bi和XBi電性耦接至第四和第三控制信號(hào)總線614和613，以分別接收第四 和第三控制信號(hào)Bi4'和Bi3'。圖7繪示一時(shí)序圖，用以說(shuō)明圖6所示的實(shí)施例在順向掃描操作期間，各控制電壓 信號(hào)的時(shí)序。在該時(shí)序圖中，柵極線期間Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義，柵極線期間 是指一幀中從第一柵極線信號(hào)輸出至最后的柵極線信號(hào)輸出的時(shí)間。電壓信號(hào)CK是以周 期Τ。κ和相位表征的一時(shí)序控制信號(hào)。時(shí)間周期Tcx是時(shí)序控制信號(hào)CK的高電位狀態(tài)與低 電位狀態(tài)的電壓變化的持續(xù)時(shí)間來(lái)定義的。在本實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil'、Bi2'、Bi3'和Bi4'中 的每一控制信號(hào)是以一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T= (Ta/4+2S)。此外，第一、第二、第 三和第四控制信號(hào)Bil'、Bi2'、Bi3'和Bi4'彼此位移，以便第一控制信號(hào)Bil ‘的上升 時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S;第二控制信號(hào)Bi2'的上升時(shí)刻比第一控 制信號(hào)Bil'的下降時(shí)刻延遲(Ta/4-2S)；第三控制信號(hào)Bi3'的上升時(shí)刻比第二控制信號(hào) Β 2'的下降時(shí)刻提前(Ta/2+2S)；第四控制信號(hào)Bi4'的上升時(shí)刻比第三控制信號(hào)Bi3' 的下降時(shí)刻延遲(Ta/4-2S)；以及第四控制信號(hào)Bi4'的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間 的結(jié)束時(shí)刻延遲S。為了實(shí)現(xiàn)如此配置，在柵極線期間Ia的第一個(gè)1/4期間，第一控制信號(hào) Bil'處于高電位電壓；在柵極線期間第二個(gè)1/4期間，第三控制信號(hào)Bi3'處于高電 位電壓；在柵極線期間Ia的第三個(gè)1/4期間，第二控制信號(hào)Bi2'處于高電位電壓；以及在 柵極線期間Ta的第四個(gè)1/4期間，第四控制信號(hào)Bi4'處于高電位電壓。圖8繪示一時(shí)序圖，用以說(shuō)明圖6所示的實(shí)施例在逆向(反向)掃描操作期 間的各控制電壓信號(hào)的時(shí)序。第一、第二、第三和第四控制信號(hào)Bil'、Bi2'、Bi3'和 Bi4'彼此位移，以便第一控制信號(hào)Bil'的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻 延遲(Ta/4-S)；第二控制信號(hào)Bi2'的上升時(shí)刻比第一控制信號(hào)Bil'的下降時(shí)刻延遲 (Tgl/4-2S)；第二控制信號(hào)Bi2'的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S;第 三控制信號(hào)Bi3'的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；以及第四控制信 號(hào)Bi4'的上升時(shí)刻比第三控制信號(hào)Bi3'的下降時(shí)刻延遲(Ta/4-2S)。為了實(shí)現(xiàn)如此配 置，在柵極線期間Ia的第一個(gè)1/4期間，第三控制信號(hào)Bi3'處于高電位電壓；在柵極線期 間1的第二個(gè)1/4期間，第一控制信號(hào)Bil'處于高電位電壓；在柵極線期間1^的第三個(gè) 1/4期間，第四控制信號(hào)Bi4'處于高電位電壓；在柵極線期間Ta的第四個(gè)1/4期間，第二 控制信號(hào)Bi2'處于高電位電壓。圖9繪示依照本發(fā)明又一實(shí)施例的一雙向移位寄存器900的示意圖。在該示意 性實(shí)施例中，具有多個(gè)移位寄存器級(jí)902的雙向移位寄存器900被劃分為三區(qū)921、922和 923。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依照本發(fā)明，多個(gè)移位寄存器級(jí)902也可以被劃分為其 他數(shù)目的多區(qū)。每區(qū)具有一個(gè)或多個(gè)移位寄存器電路/級(jí)902。每一移位寄存器級(jí)902具有 一第一極性輸入節(jié)點(diǎn)Bi和一第二極性輸入節(jié)點(diǎn)XBi，并在每一幀周期執(zhí)行一次移位操作。 此外，雙向移位寄存器900具有第一、第二、第三和第四控制信號(hào)總線911、912、913和914， 以分別提供第一、第二、第三和第四控制信號(hào)Bil〃、Bi2"、Bi3"和Bi4"。第一、第二、第 三和第四控制信號(hào)Bil"、Bi2"、Bi3"和Bi4"適用于分別控制順向掃描操作或逆向掃描 操作中的移位寄存器900的對(duì)應(yīng)區(qū)。依照本發(fā)明，第一和第三區(qū)921和923中的每一移位寄存器級(jí)902電性耦接至第 一和第三控制信號(hào)總線911和913，以接收第一和第三控制信號(hào)Bil"和Bi3〃，而第二區(qū) 922中的每一移位寄存器級(jí)902電性耦接至第二和第四控制信號(hào)總線912和914，以接收第 二和第四控制信號(hào)Bi2"和Bi4"。更具體地，第一區(qū)921中的每一移位寄存器級(jí)902的第 一和第二輸入節(jié)點(diǎn)Bi和XBi電性耦接至第一和第三控制信號(hào)總線911和913，以分別接收 第一和第三控制信號(hào)Bil"和Bi3〃。第三區(qū)923中的每一移位寄存器級(jí)902的第一和第 二輸入節(jié)點(diǎn)Bi和XBi電性耦接至第三和第一控制信號(hào)總線913和911，以分別接收第三和 第一控制信號(hào)Bi3〃和Bil"。第二區(qū)922中的每一移位寄存器級(jí)902的第一和第二輸入 節(jié)點(diǎn)Bi和XBi電性耦接至第二和第四控制信號(hào)總線912和914，以分別接收第二和第四控
23制信號(hào)Bi2"和Bi4"。圖10繪示一時(shí)序圖，用以說(shuō)明圖9所示的實(shí)施例在順向掃描操作期間，各控制電 壓信號(hào)的時(shí)序。在該時(shí)序圖中，柵極線期間Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義，柵極線期 間是指一幀中從第一柵極線信號(hào)輸出至最后的柵極線信號(hào)輸出的時(shí)間。在該實(shí)施例中，第 一、第二和第三控制信號(hào)Bil〃、Bi2〃和Bi3〃中的每一控制信號(hào)是一 AC信號(hào)，此AC信號(hào) 的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí) 間T滿足T= (Tgl/3+2S)。而且，第一、第二和第三控制信號(hào)Bil〃、Bi2"和Bi3"彼此位 移，以便第一控制信號(hào)Bil"的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S;第二控 制信號(hào)Bi2〃的上升時(shí)刻比第一控制信號(hào)Bil"的下降時(shí)刻提前2S;第三控制信號(hào)Bi3〃的 上升時(shí)刻比第二控制信號(hào)Bi2〃的下降時(shí)刻提前2S;第三控制信號(hào)Bi3〃的下降時(shí)刻比一 幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。第四控制信號(hào)Bi4"包括具有低電位電壓的一 DC信 號(hào)。為了實(shí)現(xiàn)如此配置，在柵極線期間Ia的第一個(gè)1/3期間，第一控制信號(hào)Bil"處于高 電位電壓；在柵極線期間Ia的第二個(gè)1/3期間，第二控制信號(hào)Bi2"處于高電位電壓；以及 在柵極線期間Ia的第三個(gè)1/3期間，第三控制信號(hào)Bi3〃處于高電位電壓。圖11繪示一時(shí)序圖，用以說(shuō)明圖9所示的實(shí)施例在逆向(反向)掃描操作期間， 各控制電壓信號(hào)的時(shí)序。第一、第三和第四控制信號(hào)Bil〃、Bi3"和Bi4〃中的每一控制信 號(hào)包括一 AC信號(hào)，此AC信號(hào)表征為一波形，此波形具有一高電位電壓和一低電位電壓，定 義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T= (Ta/3+2S)。而且，第一、第三和 第四控制信號(hào)Bil"、Bi3"和Bi4"彼此位移，以便第一控制信號(hào)Bil"的上升時(shí)刻比一幀 中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；第四控制信號(hào)Bi4"的上升時(shí)刻比第一控制信號(hào)Bil" 的下降時(shí)刻提前2S;第三控制信號(hào)Bi3〃的上升時(shí)刻比第四控制信號(hào)Bi4〃的下降時(shí)刻提 前2S;第三控制信號(hào)Bi3〃的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。第二控 制信號(hào)Bi2"包括具有低電位電壓的一 DC信號(hào)。為了實(shí)現(xiàn)如此配置，在柵極線期間Ia的 第一個(gè)1/3期間，第一控制信號(hào)Bil “處于高電位電壓；在柵極線期間Ta的第二個(gè)1/3期 間，第四控制信號(hào)Bi4〃處于高電位電壓；以及在柵極線期間1的第三個(gè)1/3期間，第三控 制信號(hào)Bi3"處于高電位電壓。圖12繪示依照本發(fā)明實(shí)施例的一雙向移位寄存器的一級(jí)的電路圖。該移位寄存 器級(jí)包括七個(gè)晶體管T1-T7以及兩個(gè)電容Cl和C2。第一晶體管Tl具有一柵極、一漏極和 一源極，其柵極電性耦接至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一 輸入節(jié)點(diǎn)。第二晶體管T2具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移 位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一晶體管Tl的源極，其源極電性耦接至第二 輸入節(jié)點(diǎn)。第三晶體管T3具有一柵極、一漏極和一源極，其柵極電性耦接至第一晶體管Tl 的源極，其漏極電性耦接至第三輸入節(jié)點(diǎn)，其源極電性耦接至輸出節(jié)點(diǎn)。第四晶體管T4具 有一柵極、一漏極和一源極，其漏極電性耦接至第三晶體管T3的源極，其源極電性耦接至 一電壓源，以從其接收一參考電壓VSS。第五晶體管T5具有一柵極、一漏極和一源極，其柵 極電性耦接至第一晶體管Tl的源極，其漏極電性耦接至第四晶體管T4的柵極，其源極電性 耦接至該電壓源。第六晶體管T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸 入節(jié)點(diǎn)，其漏極電性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管T4的源極。第七晶體 管T7具有一柵極、一漏極和一源極，其柵極電性耦接至第四晶體管T4的柵極，其漏極電性耦接至第三晶體管T3的柵極，其源極電性耦接至第三晶體管T3的源極。第一電容C1電性 耦接于第三晶體管T3的柵極與輸出節(jié)點(diǎn)之間。第二電容C2電性耦接于第三輸入節(jié)點(diǎn)與第 七晶體管T7的柵極之間。在另一實(shí)施例中，如圖13所示，該移位寄存器級(jí)包括第一晶體管T1、第二晶體管 T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶 體管T8、第九晶體管T9以及第一電容C1，其中，第一晶體管T1具有一柵極、一漏極和一源 極，其柵極電性耦接至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一輸入 節(jié)點(diǎn)；第二晶體管T2具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移位寄 存器級(jí)的輸出節(jié)點(diǎn)，其漏極電性耦接至第一晶體管T1的源極，其源極電性耦接至第二輸入 節(jié)點(diǎn)；第三晶體管T3具有一柵極、一漏極和一源極，其柵極電性耦接至第一晶體管T1的源 極，其漏極電性耦接至第三輸入節(jié)點(diǎn)，其源極電性耦接至輸出節(jié)點(diǎn)；第四晶體管T4具有一 柵極、一漏極和一源極，其漏極電性耦接至第三晶體管T3的源極，其源極電性耦接至一電 壓源，以從其接收一參考電壓VSS ；第五晶體管T5具有一柵極、一漏極和一源極，其柵極電 性耦接至第一晶體管T1的源極，其漏極電性耦接至第四晶體管T4的柵極，其源極電性耦接 至該電壓源；第六晶體管T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節(jié) 點(diǎn)，其漏極電性耦接至輸出節(jié)點(diǎn)，其源極電性耦接至第四晶體管T4的源極；第七晶體管T7 具有一柵極、一漏極和一源極，其柵極電性耦接至第四晶體管T4的柵極，其漏極電性耦接 至第三晶體管T3的柵極，其源極電性耦接至該電壓源；第八晶體管T8具有一柵極、一漏極 和一源極，其柵極電性耦接至第三輸入節(jié)點(diǎn)，其漏極電性耦接至其柵極，其源極電性耦接至 第五晶體管T5的漏極；第九晶體管T9具有一柵極、一漏極和一源極，其柵極電性耦接至第 五晶體管T5的漏極，其漏極電性耦接至第八晶體管T8的漏極，其源極電性耦接至第八晶體 管T8的源極；以及第一電容C1電性耦接于第三晶體管T3的柵極與輸出節(jié)點(diǎn)之間。本發(fā)明的一個(gè)方面是有關(guān)于一種用來(lái)驅(qū)動(dòng)雙向移位寄存器的方法，該雙向移位寄 存器具有多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí) 具有第一和第二輸入節(jié)點(diǎn)。在一實(shí)施例中，該方法包括下列步驟分別從第一、第二、第三和第四控制信號(hào)總 線提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4。多個(gè)移位寄存器級(jí)分組為2N 區(qū)，N為正整數(shù)，其中每區(qū)具有至少一移位寄存器級(jí)。接著，每一奇數(shù)區(qū)的每一移位寄存器 級(jí)電性耦接至第一和第二控制信號(hào)總線，以接收第一和第二控制信號(hào)Bil和Bi2，每一偶數(shù) 區(qū)的每一移位寄存器級(jí)電性耦接至第三和第四控制信號(hào)總線，以接收第三和第四控制信號(hào) Bi3和Bi4。具體地，每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦 接至第一和第二控制信號(hào)總線，以分別接收第一和第二控制信號(hào)Bil和Bi2，每第(4j+3)區(qū) 中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第一控制信號(hào)總線，以分
別接收第二和第一控制信號(hào)Bi2和Bil，j等于0、1、2......；每第(4j+2)區(qū)中的每一移位
寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第四控制信號(hào)總線，以分別接收第三和 第四控制信號(hào)Bi3和Bi4，每第(4j+4)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電 性耦接至第四和第三控制信號(hào)總線，以分別接收第四和第三控制信號(hào)Bi4和Bi3。該方法更包括提供一第一時(shí)序信號(hào)CK和一第二時(shí)序信號(hào)XCK的步驟，這里每一時(shí) 序信號(hào)包括以周期TeK和相位表征的一 AC信號(hào)，其中第一和第二時(shí)序信號(hào)的周期基本相同，
25第一和第二時(shí)序信號(hào)的相位基本相反。該AC信號(hào)的周期TeK比一柵極線周期！^更短，其中 Ta是由一幀中的主動(dòng)掃描時(shí)間定義的。此外，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4中的每一控制信號(hào)包 括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持 續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/4+2S)。在一實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S;第二控制信 號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；第三控制信號(hào)Bi3的 上升時(shí)刻比第二控制信號(hào)Bi2的下降時(shí)刻提前(Ta/2+2S)；第四控制信號(hào)Bi4的上升時(shí)刻 比第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)；以及第四控制信號(hào)Bi4的下降時(shí)刻比一 幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。因此，移位寄存器工作于順向掃描操作中。在另一實(shí)施例中，第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻延遲(Ta/4-S)；第二 控制信號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；第二控制信號(hào) Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S;第三控制信號(hào)Bi3的上升時(shí)刻比 一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；以及第四控制信號(hào)Bi4的上升時(shí)刻比第三控制信 號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)。因此，移位寄存器工作在逆向掃描操作中。本發(fā)明的另一方面是有關(guān)于一種用來(lái)驅(qū)動(dòng)移位寄存器的方法，該移位寄存器具有 多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有第一 和第二輸入節(jié)點(diǎn)。在一實(shí)施例中，該方法包括下列步驟分別從第一、第二、第三和第四控制 信號(hào)總線提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4 ；將多個(gè)移位寄存器級(jí) 劃分為(2N+1)區(qū)，N為正整數(shù)，其中每區(qū)具有至少一移位寄存器級(jí)；電性耦接每一奇數(shù)區(qū)的 每一移位寄存器級(jí)至第一和第三控制信號(hào)總線，以接收第一和第三控制信號(hào)Bil和Bi3，且 電性耦接每一偶數(shù)區(qū)的每一移位寄存器級(jí)至第二和第四控制信號(hào)總線，以接收第二和第四 控制信號(hào)Bi2和Bi4。此外，執(zhí)行耦接步驟，以便每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸 入節(jié)點(diǎn)電性耦接至第一和第三控制信號(hào)總線，以分別接收第一和第三控制信號(hào)Bil和Bi3， 每第(4j+3)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第一控制
信號(hào)總線，以分別接收第三和第一控制信號(hào)Bi3和Bil，j等于0、1、2......；每第(4j+2)區(qū)
中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第四控制信號(hào)總線，以分 別接收第二和第四控制信號(hào)Bi2和Bi4，每第(4j+4)區(qū)中的每一移位寄存器級(jí)的第一和第 二輸入節(jié)點(diǎn)電性耦接至第四和第二控制信號(hào)總線，以分別接收第四和第二控制信號(hào)Bi4和 Bi2。第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制順向掃描操 作或逆向掃描操作中的移位寄存器的對(duì)應(yīng)區(qū)。在順向掃描操作期間，第一、第二和第三控制信號(hào)Bil、Bi2和Bi3中的每一控制 信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電 壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Ta/3+2S)，其中，第一、第二和第三控制信號(hào) Bil、Bi2和Bi3彼此位移，以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；第二控制信號(hào)Bi2的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻提前2S ；第三 控制信號(hào)Bi3的上升時(shí)刻比第二控制信號(hào)Bi2的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的下 降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。第四控制信號(hào)Bi4包括具有低電位電壓 的一 DC信號(hào)。在逆向掃描操作期間，第一、第三和第四控制信號(hào)Bil、Bi3和Bi4中的每一控制 信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和一低電位電壓，定義該高電位電 壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T= (Ta/3+2S)，其中，第一、第三和第四控制信號(hào) Bil、Bi3和Bi4彼此位移，以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi) 始時(shí)刻提前S ；第四控制信號(hào)Bi4的上升時(shí)刻比第一控制信號(hào)Bil的下降時(shí)刻提前2S ；第三 控制信號(hào)Bi3的上升時(shí)刻比第四控制信號(hào)Bi4的下降時(shí)刻提前2S ；第三控制信號(hào)Bi3的下 降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S。第二控制信號(hào)Bi2包括具有低電位電壓 的一 DC信號(hào)。利用所揭露的雙向移位寄存器中的各控制信號(hào)，可以啟動(dòng)低頻信號(hào)交換并保持雙 向掃描，從而減小電壓應(yīng)力和提升可靠度。選擇和描述實(shí)施例及其相應(yīng)的配置，以解釋本發(fā)明的原理和它們的實(shí)踐應(yīng)用，從 而使本領(lǐng)域的其他技術(shù)人員利用本發(fā)明和各種實(shí)施例及其修改方式適用于特定的使用。在 不偏離本發(fā)明所屬的精神和范圍的情形下，可替代的實(shí)施例對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)將 會(huì)顯而易見(jiàn)。因此，本發(fā)明的范圍由后附的申請(qǐng)專利范圍來(lái)限定，而不是由這里所描述的上 述說(shuō)明與示意性實(shí)施例來(lái)限定。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
一種移位寄存器，其特征在于，包括第一、第二、第三、第四控制信號(hào)總線，以分別提供第一、第二、第三和第四控制信號(hào)Bi1、Bi2、Bi3和Bi4；以及多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有一第一輸入節(jié)點(diǎn)、一第二輸入節(jié)點(diǎn)和一輸出節(jié)點(diǎn)，其中這些移位寄存器級(jí)分組為一第一區(qū)和一第二區(qū)，該第一區(qū)中的每一移位寄存器級(jí)的該第一和第二輸入節(jié)點(diǎn)電性耦接至該第一和第二控制信號(hào)總線，以分別接收該第一和第二控制信號(hào)Bi1和Bi2，并且其中該第二區(qū)中的每一移位寄存器級(jí)的該第一和第二輸入節(jié)點(diǎn)電性耦接至該第三和第四控制信號(hào)總線，以分別接收該第三和第四控制信號(hào)Bi3和Bi4。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，每一移位寄存器級(jí)還具有第三和 第四輸入節(jié)點(diǎn)，該第三和第四輸入節(jié)點(diǎn)被配置用來(lái)分別接收一第一時(shí)序信號(hào)CK和一第二 時(shí)序信號(hào)XCK，其中，每一時(shí)序信號(hào)包括以周期1 和相位表征的一 AC信號(hào)，并且其中該第一 和第二時(shí)序信號(hào)的周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信號(hào) 的該周期Tck比一柵極線周期Ia更短，該柵極線周期Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，該第一和第二控制信號(hào)Bi1和Bi2 以及該第三和第四控制信號(hào)Bi3和Bi4適用于分別控制一順向掃描操作或一逆向掃描操作 中的該移位寄存器的該第一區(qū)和該第二區(qū)。
4.根據(jù)權(quán)利要求3所述的移位寄存器，其特征在于，在該順向掃描操作期間，該第一和第三控制信號(hào)Bil和Bi3中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波 形具有一高電位電壓和一低電位電壓，且定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間 T滿足T = (Tgl/2+2S)，并且其中第三控制信號(hào)Bi3是從第一控制信號(hào)Bil位移Τα/2而得， 以便第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S的 一半，其中重疊時(shí)間2S是第一控制信號(hào)Bil和第三控制信號(hào)Bi3之間的重疊時(shí)間，第三控 制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的一半；以及該第二和第四控制信號(hào)Bi2和Bi4中的每一控制信號(hào)包括具有低電位電壓的一 DC信號(hào)。
5.根據(jù)權(quán)利要求3所述的移位寄存器，其其特征在于，在該逆向掃描操作期間，該第一和第三控制信號(hào)Bil和Bi3中的每一控制信號(hào)包括具有低電位電壓的一 DC信 號(hào)；以及該第二和第四控制信號(hào)Bi2和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波 形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T 滿足T = (Tgl/2+2S)，并且其中第二控制信號(hào)Bi2是從第四控制信號(hào)Bi4位移Τα/2而得， 以便第四控制信號(hào)Bi4的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S的 一半，第二控制信號(hào)Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的 一半。
6.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，每一移位寄存器級(jí)包括一第一晶體管Tl，具有一柵極、一漏極和一源極，該第一晶體管的柵極電性耦接至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，該第一晶體管的漏極電性耦接至第一輸入節(jié)點(diǎn)；一第二晶體管T2，具有一柵極、一漏極和一源極，該第二晶體管的柵極電性耦接至緊接的下一移位寄存器級(jí)的輸出節(jié)點(diǎn)，該第二晶體管的漏極電性耦接至第一晶體管Tl的源極， 該第二晶體管的源極電性耦接至第二輸入節(jié)點(diǎn)；一第三晶體管T3，具有一柵極、一漏極和一源極，該第三晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第三晶體管的漏極電性耦接至第三輸入節(jié)點(diǎn)，該第三晶體管的源極電 性耦接至輸出節(jié)點(diǎn)；以及一控制電路，電性耦接至該第一、第二和第三晶體管Tl、T2和T3。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，該控制電路包括一第四晶體管T4，具有一柵極、一漏極和一源極，該第四晶體管的漏極電性耦接至第三 晶體管T3的源極，該第四晶體管的源極電性耦接至一電壓源，以從其接收一參考電壓VSS;一第五晶體管T5，具有一柵極、一漏極和一源極，該第五晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第五晶體管的漏極電性耦接至第四晶體管T4的柵極，該第五晶體管的 源極電性耦接至該電壓源；一第六晶體管T6，具有一柵極、一漏極和一源極，該第六晶體管的柵極電性耦接至第四 輸入節(jié)點(diǎn)，該第六晶體管的漏極電性耦接至輸出節(jié)點(diǎn)，該第六晶體管的源極電性耦接至第 四晶體管T4的源極；一第七晶體管T7，具有一柵極、一漏極和一源極，該第七晶體管的柵極電性耦接至第四 晶體管T4的柵極，該第七晶體管的漏極電性耦接至第三晶體管T3的柵極，該第七晶體管的 源極電性耦接至第三晶體管T3的源極；一第一電容Cl，電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn)之間；以及 一第二電容C2，電性耦接于該第三輸入節(jié)點(diǎn)與該第七晶體管T7的柵極之間。
8.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，該控制電路包括一第四晶體管T4，具有一柵極、一漏極和一源極，該第四晶體管的漏極電性耦接至第三 晶體管T3的源極，該第四晶體管的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五晶體管T5，具有一柵極、一漏極和一源極，該第五晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第五晶體管的漏極電性耦接至第四晶體管T4的柵極，該第五晶體管的 源極電性耦接至該電壓源；一第六晶體管T6，具有一柵極、一漏極和一源極，該第六晶體管的柵極電性耦接至第四 輸入節(jié)點(diǎn)，該第六晶體管的漏極電性耦接至輸出節(jié)點(diǎn)，該第六晶體管的源極電性耦接至第 四晶體管T4的源極；一第七晶體管T7，具有一柵極、一漏極和一源極，該第七晶體管的柵極電性耦接至第四 晶體管T4的柵極，該第七晶體管的漏極電性耦接至第三晶體管T3的柵極，該第七晶體管的 源極電性耦接至該電壓源；一第八晶體管T8，具有一柵極、一漏極和一源極，該第八晶體管的柵極電性耦接至第三 輸入節(jié)點(diǎn)，該第八晶體管的漏極和柵極電性耦接，該第八晶體管的源極電性耦接至第五晶 體管T5的漏極；一第九晶體管T9，具有一柵極、一漏極和一源極，該第九晶體管的柵極電性耦接至第五 晶體管T5的漏極，該第九晶體管的漏極電性耦接至第八晶體管T8的漏極，該第九晶體管的 源極電性耦接至第八晶體管T8的源極；以及一第一電容Cl，電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn)之間。
9.一種移位寄存器，其特征在于，包括第一、第二、第三和第四控制信號(hào)總線，用以分別提供第一、第二、第三和第四控制信號(hào) Bil、Bi2、Bi3 和 Bi4 ；以及多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有 一第一輸入節(jié)點(diǎn)、一第二輸入節(jié)點(diǎn)和一輸出節(jié)點(diǎn)，其中這些移位寄存器級(jí)分組為2N區(qū)，N為 正整數(shù)，每區(qū)具有至少一移位寄存器級(jí)，每一奇數(shù)區(qū)的每一移位寄存器級(jí)電性耦接至第一 和第二控制信號(hào)總線，用以接收第一和第二控制信號(hào)Bil和Bi2 ；并且其中每一偶數(shù)區(qū)的每 一移位寄存器級(jí)電性耦接至第三和第四控制信號(hào)總線，用以接收第三和第四控制信號(hào)Bi3 和 Bi4。
10.根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第一和第二 控制信號(hào)總線，以分別接收第一和第二控制信號(hào)Bil和Bi2，其中每第(4j+3)區(qū)中的每一移 位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第一控制信號(hào)總線，以分別接收第二 和第一控制信號(hào)Bi2和Bil，j等于0、1、2......；以及其中每第(4j+2)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和 第四控制信號(hào)總線，以分別接收第三和第四控制信號(hào)Bi3和Bi4，其中每第(4j+4)區(qū)中的每 一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第四和第三控制信號(hào)總線，以分別接收 第四和第三控制信號(hào)Bi4和Bi3。
11.根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，每一移位寄存器級(jí)還具有第三和 第四輸入節(jié)點(diǎn)，該第三和第四輸入節(jié)點(diǎn)被配置用來(lái)分別接收一第一時(shí)序信號(hào)CK和一第二 時(shí)序信號(hào)XCK，其中，每一時(shí)序信號(hào)包括以周期1 和相位表征的一 AC信號(hào)，并且其中該第一 和第二時(shí)序信號(hào)的周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信號(hào) 的該周期Tck比一柵極線周期Ia更短，該柵極線周期Ia由一幀中的主動(dòng)掃描時(shí)間來(lái)定義。
12.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，該第一、第二、第三和第四控制 信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描操作或一逆向掃描操作的該移位寄存 器中的對(duì)應(yīng)區(qū)。
13.根據(jù)權(quán)利要求12所述的移位寄存器，其特征在于，第一、第二、第三和第四控制 信號(hào)Bil、Bi2、Β 3和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高 電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/4+2S),2S為第一控制信號(hào)Bil和第三控制信號(hào)Bi3之間的重疊時(shí)間。
14.根據(jù)權(quán)利要求13所述的移位寄存器，其特征在于，在該順向掃描操作期間，該第 一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S 的一半；該第二控制信號(hào)Bi2的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)；該第三控制信號(hào)Bi3的上升時(shí)刻比該第二控制信號(hào)Bi2的下降時(shí)刻提前(Ta/2+2S)；該第四控制信號(hào)Bi4的上升時(shí)刻比該第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)以及該第四控制信號(hào)Bi4的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S的一半。
15.根據(jù)權(quán)利要求13所述的移位寄存器，其特征在于，在該逆向掃描操作期間，該第 一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻延遲(Ta/4-S)； 該第二控制信號(hào)Bi2的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)； 該第二控制信號(hào)Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲重疊時(shí)間2S 的一半；該第三控制信號(hào)Bi3的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S 的一半；以及該第四控制信號(hào)Bi4的上升時(shí)刻比該第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)。
16.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，每一移位寄存器級(jí)包括 一第一晶體管Tl，具有一柵極、一漏極和一源極，該第一晶體管的柵極電性耦接至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，該第一晶體管的漏極電性耦接至第一輸入節(jié)點(diǎn)；一第二晶體管T2，具有一柵極、一漏極和一源極，該第二晶體管的柵極電性耦接至緊接 的下一移位寄存器級(jí)的輸出節(jié)點(diǎn)，該第二晶體管的漏極電性耦接至第一晶體管Tl的源極， 以及該第二晶體管的源極電性耦接至第二輸入節(jié)點(diǎn)；一第三晶體管T3，具有一柵極、一漏極和一源極，該第三晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第三晶體管的漏極電性耦接至第三輸入節(jié)點(diǎn)，以及該第三晶體管的源 極電性耦接至輸出節(jié)點(diǎn)；以及一控制電路，電性耦接至該第一、第二和第三晶體管Tl、T2和T3。
17.根據(jù)權(quán)利要求16所述的移位寄存器，其特征在于，該控制電路包括一第四晶體管T4，具有一柵極、一漏極和一源極，該第四晶體管的漏極電性耦接至第三 晶體管T3的源極，該第四晶體管的源極電性耦接至一電壓源，以從其接收一參考電壓VSS;一第五晶體管T5，具有一柵極、一漏極和一源極，該第五晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第五晶體管的漏極電性耦接至第四晶體管T4的柵極，以及該第五晶體 管的源極電性耦接至該電壓源；一第六晶體管T6，具有一柵極、一漏極和一源極，該第六晶體管的柵極電性耦接至第四 輸入節(jié)點(diǎn)，該第六晶體管的漏極電性耦接至輸出節(jié)點(diǎn)，以及該第六晶體管的源極電性耦接 至第四晶體管T4的源極；一第七晶體管T7，具有一柵極、一漏極和一源極，該第七晶體管的柵極電性耦接至第四 晶體管T4的柵極，該第七晶體管的漏極電性耦接至第三晶體管T3的柵極，以及該第七晶體 管的源極電性耦接至第三晶體管T3的源極；一第一電容Cl，電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn)之間；以及 一第二電容C2，電性耦接于該第三輸入節(jié)點(diǎn)與該第七晶體管T7的柵極間。
18.根據(jù)權(quán)利要求16所述的移位寄存器，其特征在于，該控制電路包括一第四晶體管T4，具有一柵極、一漏極和一源極，該第四晶體管的漏極電性耦接至第三 晶體管T3的源極，該第四晶體管的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五晶體管T5，具有一柵極、一漏極和一源極，該第五晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第五晶體管的漏極電性耦接至第四晶體管T4的柵極，以及該第五晶體管的源極電性耦接至該電壓源；一第六晶體管T6，具有一柵極、一漏極和一源極，該第六晶體管的柵極電性耦接至第四 輸入節(jié)點(diǎn)，該第六晶體管的漏極電性耦接至輸出節(jié)點(diǎn)，以及該第六晶體管的源極電性耦接 至第四晶體管T4的源極；一第七晶體管T7，具有一柵極、一漏極和一源極，該第七晶體管的柵極電性耦接至第四 晶體管T4的柵極，該第七晶體管的漏極電性耦接至第三晶體管T3的柵極，以及該第七晶體 管的源極電性耦接至該電壓源；一第八晶體管T8，具有一柵極、一漏極和一源極，該第八晶體管的柵極電性耦接至第三 輸入節(jié)點(diǎn)，該第八晶體管的漏極和柵極電性耦接，以及該第八晶體管的源極電性耦接至第 五晶體管T5的漏極；一第九晶體管T9，具有一柵極、一漏極和一源極，該第九晶體管的柵極電性耦接至第五 晶體管T5的漏極，該第九晶體管的漏極電性耦接至第八晶體管T8的漏極，以及該第九晶體 管的源極電性耦接至第八晶體管T8的源極；以及一第一電容Cl，電性耦接于該第三晶體管T3的柵極與該輸出節(jié)點(diǎn)之間。
19.一種用來(lái)驅(qū)動(dòng)移位寄存器的方法，其特征在于，該移位寄存器具有多個(gè)移位寄存器 級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有第一和第二輸入節(jié)點(diǎn)， 包括步驟分別從第一、第二、第三和第四控制信號(hào)總線提供第一、第二、第三和第四控制信號(hào) Bil、Bi2、Bi3 和 Bi4 ；將這些移位寄存器級(jí)劃分成2N區(qū)，N為正整數(shù)，其中每區(qū)具有至少一移位寄存器級(jí)；以及電性耦接每一奇數(shù)區(qū)的每一移位寄存器級(jí)至第一和第二控制信號(hào)總線，以接收第一和 第二控制信號(hào)Bil和Bi2，且電性耦接每一偶數(shù)區(qū)的每一移位寄存器級(jí)至第三和第四控制 信號(hào)總線，以接收第三和第四控制信號(hào)Bi3和Bi4。
20.根據(jù)權(quán)利要求19所述的方法，其特征在于，執(zhí)行該耦接步驟，以便每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第一和第二 控制信號(hào)總線，以分別接收第一和第二控制信號(hào)Bil和Bi2，且每第(4j+3)區(qū)中的每一移位 寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第一控制信號(hào)總線，以分別接收第二和 第一控制信號(hào)Bi2和Bil，j等于0、1、2......；以及每第(4j+2)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第四 控制信號(hào)總線，以分別接收第三和第四控制信號(hào)Bi3和Bi4，且每第(4j+4)區(qū)中的每一移位 寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第四和第三控制信號(hào)總線，以分別接收第四和 第三控制信號(hào)Bi4和Bi3。
21.根據(jù)權(quán)利要求19所述的方法，其特征在于，更包括提供一第一時(shí)序信號(hào)CK和一第 二時(shí)序信號(hào)XCK的步驟，其中，每一時(shí)序信號(hào)包括以周期Tcx和相位表征的一 AC信號(hào)，該第 一和第二時(shí)序信號(hào)的周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信 號(hào)的該周期Tcx比一柵極線周期Ia更短，該柵極線周期Ta由一幀中的主動(dòng)掃描時(shí)間來(lái)定 義。
22.根據(jù)權(quán)利要求21所述的方法，其特征在于，該第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描操作或一逆向掃描操作的該移位寄存器中 的對(duì)應(yīng)區(qū)。
23.根據(jù)權(quán)利要求22所述的方法，其特征在于，第一、第二、第三和第四控制信號(hào)Bil、 Bi2、Β 3和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一高電位電壓和 一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T= (Tgl/4+2S),2S 是第一控制信號(hào)Bil和第三控制信號(hào)Bi3之間的重疊時(shí)間。
24.根據(jù)權(quán)利要求23所述的方法，其特征在于，該第一、第二、第三和第四控制信號(hào) Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前重疊時(shí)間2S 的一半；該第二控制信號(hào)Bi2的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)； 該第三控制信號(hào)Bi3的上升時(shí)刻比該第二控制信號(hào)Bi2的下降時(shí)刻提前(Ta/2+2S)； 該第四控制信號(hào)Bi4的上升時(shí)刻比該第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)；以及該第四控制信號(hào)Bi4的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S， 其中，該移位寄存器工作于該順向掃描操作中。
25.根據(jù)權(quán)利要求23所述的方法，其特征在于，該第一、第二、第三和第四控制信號(hào) Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻延遲(Ta/4-S)； 該第二控制信號(hào)Bi2的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻延遲(Ta/4-2S)； 該第二控制信號(hào)Bi2的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S ； 該第三控制信號(hào)Bi3的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；以及 該第四控制信號(hào)Bi4的上升時(shí)刻比該第三控制信號(hào)Bi3的下降時(shí)刻延遲(Ta/4-2S)， 其中，該移位寄存器工作于該逆向掃描操作中。
26.一種移位寄存器，其特征在于，包括第一、第二、第三和第四控制信號(hào)總線，用以分別提供第一、第二、第三和第四控制信號(hào) Bil、Bi2、Bi3 和 Bi4 ；以及多個(gè)移位寄存器級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有 一第一輸入節(jié)點(diǎn)、一第二輸入節(jié)點(diǎn)和一輸出節(jié)點(diǎn)，其中這些移位寄存器級(jí)分組為(2N+1) 區(qū)，N為正整數(shù)，每區(qū)具有至少一移位寄存器級(jí)，每一奇數(shù)區(qū)的每一移位寄存器級(jí)電性耦接 至第一和第三控制信號(hào)總線，用以接收第一和第三控制信號(hào)Bil和Bi3 ；并且其中每一偶數(shù) 區(qū)的每一移位寄存器級(jí)電性耦接至第二和第四控制信號(hào)總線，用以接收第二和第四控制信 號(hào) Β 2 和 Bi4。
27.根據(jù)權(quán)利要求26所述的移位寄存器，其特征在于，其中每第(4j+l)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第一和 第三控制信號(hào)總線，以分別接收第一和第三控制信號(hào)Bil和Bi3，其中每第(4j+3)區(qū)中的每 一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第一控制信號(hào)總線，以分別接收第三和第一控制信號(hào)Bi3和Bil，j等于0、1、2......；以及其中每第(4j+2)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第四控制信號(hào)總線，以分別接收第二和第四控制信號(hào)Bi2和Bi4，其中每第(4j+4)區(qū)中的每 一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第四和第二控制信號(hào)總線，以分別接收 第四和第二控制信號(hào)Bi4和Bi2。
28.根據(jù)權(quán)利要求26所述的移位寄存器，其特征在于，每一移位寄存器級(jí)還具有第三 和第四輸入節(jié)點(diǎn)，該第三和第四輸入節(jié)點(diǎn)被配置用來(lái)分別接收一第一時(shí)序信號(hào)CK和一第 二時(shí)序信號(hào)XCK，其中，每一時(shí)序信號(hào)包括以周期1 和相位表征的一AC信號(hào)，并且其中該第 一和第二時(shí)序信號(hào)的周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其中該AC信 號(hào)的該周期Tcx比一柵極線周期Ia更短，該柵極線周期Ta由一幀中的主動(dòng)掃描時(shí)間來(lái)定 義。
29.根據(jù)權(quán)利要求28所述的移位寄存器，其特征在于，該第一、第二、第三和第四控制 信號(hào)Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描操作或一逆向掃描操作中的該移位寄 存器的對(duì)應(yīng)區(qū)。
30.根據(jù)權(quán)利要求29所述的移位寄存器，其特征在于，在該順向掃描操作期間，第一、 第二和第三控制信號(hào)Bil、Bi2和Bi3中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形 具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿 足T = (Tgl/3+2S),2S為第一控制信號(hào)Bil和第二控制信號(hào)Bi2之間的重疊時(shí)間，該第一、 第二和第三控制信號(hào)Bil、Bi2和Bi3彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ； 該第二控制信號(hào)Bi2的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻提前2S ； 該第三控制信號(hào)Bi3的上升時(shí)刻比該第二控制信號(hào)Bi2的下降時(shí)刻提前2S ；以及 該第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S, 其中，該第四控制信號(hào)Bi4包括具有低電位電壓的一 DC信號(hào)。
31.根據(jù)權(quán)利要求29所述的移位寄存器，其特征在于，在該逆向掃描操作期間，第一、 第三和第四控制信號(hào)Bil、Bi3和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形 具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿 足T = (Ta/3+2S)，2S為第一控制信號(hào)Bil和第四控制信號(hào)Bi4之間的重疊時(shí)間，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ； 該第四控制信號(hào)Bi4的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻提前2S ； 該第三控制信號(hào)Bi3的上升時(shí)刻比該第四控制信號(hào)Bi4的下降時(shí)刻提前2S ； 該第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S ；以及 其中，該第二控制信號(hào)Bi2包括具有低電位電壓的一 DC信號(hào)。
32.根據(jù)權(quán)利要求28所述的移位寄存器，其特征在于，每一移位寄存器級(jí)包括 一第一晶體管Tl，具有一柵極、一漏極和一源極，該第一晶體管的柵極電性耦接至緊接的前一移位寄存器級(jí)的輸出節(jié)點(diǎn)，該第一晶體管的漏極電性耦接至第一輸入節(jié)點(diǎn)；一第二晶體管T2，具有一柵極、一漏極和一源極，該第二晶體管的柵極電性耦接至緊接 的下一移位寄存器級(jí)的輸出節(jié)點(diǎn)，該第二晶體管的漏極電性耦接至第一晶體管Tl的源極， 該第二晶體管的源極電性耦接至第二輸入節(jié)點(diǎn)；一第三晶體管T3，具有一柵極、一漏極和一源極，該第三晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第三晶體管的漏極電性耦接至第三輸入節(jié)點(diǎn)，該第三晶體管的源極電性耦接至輸出節(jié)點(diǎn)；以及一控制電路，電性耦接至該第一、第二和第三晶體管T1、T2和Τ3。
33.根據(jù)權(quán)利要求32所述的移位寄存器，其特征在于，該控制電路包括一第四晶體管Τ4，具有一柵極、一漏極和一源極，該第四晶體管的漏極電性耦接至第三 晶體管Τ3的源極，該第四晶體管的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五晶體管Τ5，具有一柵極、一漏極和一源極，該第五晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第五晶體管的漏極電性耦接至第四晶體管Τ4的柵極，該第五晶體管的 源極電性耦接至該電壓源；一第六晶體管Τ6，具有一柵極、一漏極和一源極，該第六晶體管的柵極電性耦接至第四 輸入節(jié)點(diǎn)，該第六晶體管的漏極電性耦接至輸出節(jié)點(diǎn)，該第六晶體管的源極電性耦接至第 四晶體管Τ4的源極；一第七晶體管Τ7，具有一柵極、一漏極和一源極，該第七晶體管的柵極電性耦接至第四 晶體管Τ4的柵極，該第七晶體管的漏極電性耦接至第三晶體管Τ3的柵極，該第七晶體管的 源極電性耦接至第三晶體管Τ3的源極；一第一電容Cl，電性耦接于該第三晶體管Τ3的柵極與該輸出節(jié)點(diǎn)之間；以及 一第二電容C2，電性耦接于該第三輸入節(jié)點(diǎn)與該第七晶體管Τ7的柵極間。
34.根據(jù)權(quán)利要求32所述的移位寄存器，其特征在于，該控制電路包括一第四晶體管Τ4，具有一柵極、一漏極和一源極，該第四晶體管的漏極電性耦接至第三 晶體管Τ3的源極，該第四晶體管的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五晶體管Τ5，具有一柵極、一漏極和一源極，該第五晶體管的柵極電性耦接至第一 晶體管Tl的源極，該第五晶體管的漏極電性耦接至第四晶體管Τ4的柵極，該第五晶體管的 源極電性耦接至該電壓源；一第六晶體管Τ6，具有一柵極、一漏極和一源極，該第六晶體管的柵極電性耦接至第四 輸入節(jié)點(diǎn)，該第六晶體管的漏極電性耦接至輸出節(jié)點(diǎn)，該第六晶體管的源極電性耦接至第 四晶體管Τ4的源極；一第七晶體管Τ7，具有一柵極、一漏極和一源極，該第七晶體管的柵極電性耦接至第四 晶體管Τ4的柵極，該第七晶體管的漏極電性耦接至第三晶體管Τ3的柵極，該第七晶體管的 源極電性耦接至該電壓源；一第八晶體管Τ8，具有一柵極、一漏極和一源極，該第八晶體管的柵極電性耦接至第三 輸入節(jié)點(diǎn)，該第八晶體管的漏極和柵極電性耦接，該第八晶體管的源極電性耦接至第五晶 體管Τ5的漏極；一第九晶體管Τ9，具有一柵極、一漏極和一源極，該第九晶體管的柵極電性耦接至第五 晶體管Τ5的漏極，該第九晶體管的漏極電性耦接至第八晶體管Τ8的漏極，該第九晶體管的 源極電性耦接至第八晶體管Τ8的源極；以及一第一電容Cl，電性耦接于該第三晶體管Τ3的柵極與該輸出節(jié)點(diǎn)之間。
35.一種用來(lái)驅(qū)動(dòng)移位寄存器的方法，其特征在于，該移位寄存器具有多個(gè)移位寄存器 級(jí)，這些移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有第一和第二輸入節(jié)點(diǎn)， 該方法包括分別從第一、第二、第三和第四控制信號(hào)總線提供第一、第二、第三和第四控制信號(hào)Bil、Bi2、Bi3 和 Bi4 ；將這些移位寄存器級(jí)劃分成(2N+1)區(qū)，N為正整數(shù)，其中每區(qū)具有至少一移位寄存器 級(jí)；以及電性耦接每一奇數(shù)區(qū)的每一移位寄存器級(jí)至第一和第三控制信號(hào)總線，以接收第一和 第三控制信號(hào)Bil和Bi3，且電性耦接每一偶數(shù)區(qū)的每一移位寄存器級(jí)至第二和第四控制 信號(hào)總線，以接收第二和第四控制信號(hào)Bi2和Bi4。
36.根據(jù)權(quán)利要求35所述的方法，其特征在于，執(zhí)行該耦接步驟，以便每第(4j+l)區(qū)中 的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第一和第三控制信號(hào)總線，以分別 接收第一和第三控制信號(hào)Bil和Bi3，并且每第(4j+3)區(qū)中的每一移位寄存器級(jí)的第一和 第二輸入節(jié)點(diǎn)電性耦接至第三和第一控制信號(hào)總線，以分別接收第三和第一控制信號(hào)Bi3 和Bil，j等于0、1、2......；以及每第(4j+2)區(qū)中的每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第二和第四 控制信號(hào)總線，以分別接收第二和第四控制信號(hào)Bi2和Bi4，并且每第(4j+4)區(qū)中的每一移 位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第四和第二控制信號(hào)總線，以分別接收第四 和第二控制信號(hào)Bi4和Bi2。
37.根據(jù)權(quán)利要求35所述的方法，其特征在于，更包括提供一第一時(shí)序信號(hào)CK和一第 二時(shí)序信號(hào)XCK的步驟，其中，每一時(shí)序信號(hào)包括以周期Tcx和相位表征的一 AC信號(hào)，并且 其中該第一和第二時(shí)序信號(hào)的周期基本相同，該第一和第二時(shí)序信號(hào)的相位基本相反，其 中該AC信號(hào)的該周期Τ。κ比一柵極線周期！^更短，該柵極線周期Ta由一幀中的主動(dòng)掃描 時(shí)間來(lái)定義。
38.根據(jù)權(quán)利要求37所述的方法，其特征在于，該第一、第二、第三和第四控制信號(hào) Bil、Bi2、Bi3和Bi4適用于分別控制一順向掃描操作或一逆向掃描操作中的該移位寄存器 的對(duì)應(yīng)區(qū)。
39.根據(jù)權(quán)利要求38所述的方法，其特征在于，在該順向掃描操作期間，第一、第二和 第三控制信號(hào)Bi 1、Bi2和Bi3中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一 高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/3+2S),2S是第一控制信號(hào)Bil和第二控制信號(hào)Bi2之間的重疊時(shí)間，其中，該第一、第 二和第三控制信號(hào)Bil、Bi2和Bi3彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；該第二控制信號(hào)Bi2的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻提前2S ；該第三控制信號(hào)Bi3的上升時(shí)刻比該第二控制信號(hào)Bi2的下降時(shí)刻提前2S ；以及該第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S,其中，該第四控制信號(hào)Bi4包括具有低電位電壓的一 DC信號(hào)。
40.根據(jù)權(quán)利要求38所述的方法，其特征在于，在該逆向掃描操作期間，第一、第三和 第四控制信號(hào)Bi 1、Bi3和Bi4中的每一控制信號(hào)包括一 AC信號(hào)，此AC信號(hào)的波形具有一 高電位電壓和一低電位電壓，定義該高電位電壓的持續(xù)時(shí)間為T，其中持續(xù)時(shí)間T滿足T = (Tgl/3+2S),2S是第一控制信號(hào)Bil和第四控制信號(hào)Bi4之間的重疊時(shí)間，其中，該第一、第 三和第四控制信號(hào)Bil、Bi3和Bi4彼此位移，以便該第一控制信號(hào)Bil的上升時(shí)刻比一幀中主動(dòng)掃描時(shí)間的開(kāi)始時(shí)刻提前S ；該第四控制信號(hào)Bi4的上升時(shí)刻比該第一控制信號(hào)Bil的下降時(shí)刻提前2S ； 該第三控制信號(hào)Bi3的上升時(shí)刻比該第四控制信號(hào)Bi4的下降時(shí)刻提前2S ；以及 該第三控制信號(hào)Bi3的下降時(shí)刻比一幀中主動(dòng)掃描時(shí)間的結(jié)束時(shí)刻延遲S, 其中，該第二控制信號(hào)Bi2包括具有低電位電壓的一 DC信號(hào)。
全文摘要
本發(fā)明涉及一雙向移位寄存器，包括第一、第二、第三和第四控制信號(hào)總線以及數(shù)個(gè)移位寄存器級(jí)，其中第一、第二、第三和第四控制信號(hào)總線提供第一、第二、第三和第四控制信號(hào)，數(shù)個(gè)移位寄存器級(jí)以串聯(lián)方式電性耦接，每一移位寄存器級(jí)具有第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)，上述移位寄存器級(jí)分組為第一區(qū)和第二區(qū)，第一區(qū)中每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第一和第二控制信號(hào)總線，以分別接收第一和第二控制信號(hào)，且第二區(qū)中每一移位寄存器級(jí)的第一和第二輸入節(jié)點(diǎn)電性耦接至第三和第四控制信號(hào)總線，以分別接收第三和第四控制信號(hào)。本發(fā)明同時(shí)涉及一種雙向移位寄存器的驅(qū)動(dòng)方法。
文檔編號(hào)G11C19/28GK101894588SQ201010243649
公開(kāi)日2010年11月24日 申請(qǐng)日期2010年7月29日 優(yōu)先權(quán)日2010年1月11日
發(fā)明者劉匡祥, 劉圣超, 曾建彰, 王倉(cāng)鴻 申請(qǐng)人:友達(dá)光電股份有限公司