專利名稱：將相變存儲器并入cmos工藝的非易失性sram單元的制作方法
將相變存儲器并入CMOS工藝的非易失性SRAM單元
背景技術(shù)：
對增加功能和減少整體系統(tǒng)成本的需求給消費類電子設(shè)備設(shè)置了系統(tǒng)限制。易失 性和非易失性存儲器已經(jīng)在諸如汽車導(dǎo)航系統(tǒng)、智能電話、數(shù)碼相機、PDA和MP3播放器以 及無數(shù)的其他便攜應(yīng)用之類的消費類設(shè)備中使用。新的非易失性技術(shù)正計劃用于在數(shù)碼消 費類設(shè)備中的越來越多的功能。這些新的非易失性存儲具有在這些消費類設(shè)備中提供改進 性能的特性。

發(fā)明內(nèi)容
本發(fā)明提供了一種存儲單元，該存儲單元包括靜態(tài)隨機存取存儲器單元，該靜態(tài) 隨機存取存儲器單元具有兩個通道晶體管和四個連接在兩個交叉耦合的反相器中的邏輯 晶體管，該靜態(tài)隨機存取存儲器單元由互補金屬氧化物半導(dǎo)體技術(shù)形成；以及相變存儲器 部分，該相變存儲器部分層疊在所述靜態(tài)隨機存取存儲器單元上，以給該靜態(tài)隨機存取存 儲器單元提供非易失性。本發(fā)明提供了一種存儲單元，該存儲單元包括處于靜態(tài)隨機存取存儲器單元中 的第一和第二通道門晶體管，該第一和第二通道門晶體管耦合到位線，用于對兩個交叉耦 合的反相器進行編程；以及耦合到所述位線的第三和第四通道門晶體管，用于將第一相變 存儲器元件編程為設(shè)置狀態(tài)，并將第二相變存儲器元件編程為復(fù)位狀態(tài)，其中所述兩個交 叉耦合的反相器加載所述第一和第二相變存儲器元件的數(shù)據(jù)。本發(fā)明提供了一種存儲單元，該存儲單元包括處于靜態(tài)隨機存取存儲器單元中 的第一和第二通道門晶體管，該第一和第二通道門晶體管耦合到位線，用于對兩個交叉耦 合的反相器進行編程；以及第一和第二導(dǎo)體，所述第一和第二導(dǎo)體分別將第一相變存儲器 元件編程為設(shè)置狀態(tài)，并將第二相變存儲器元件編程為復(fù)位狀態(tài)，其中所述兩個交叉耦合 的反相器加載所述第一和第二相變存儲器元件的數(shù)據(jù)。本發(fā)明提供了一種存儲單元，該存儲單元包括互補金屬氧化物半導(dǎo)體邏輯，該互 補金屬氧化物半導(dǎo)體邏輯形成易失性存儲器元件；以及相變存儲器，該相變存儲器被添加 到所述互補金屬氧化物半導(dǎo)體邏輯，以將非易失性特征給予所述存儲單元。本發(fā)明利用了 PCM容易與傳統(tǒng)CMOS工藝結(jié)合的特有能力，PCM材料可以被加到依 靠鎖存器的CMOS應(yīng)用中的電路，以提供非易失性存儲功能。


在說明書的總結(jié)部分特別指出并且單獨要求保護了本發(fā)明的主題。然而，對于本 發(fā)明的組織、操作方法、目的、特征以及益處，當閱讀以下附圖時，參考下面的詳細描述可以 更好地加以理解。圖1和圖2示出了一合并有相變存儲器材料以提供非易失性質(zhì)的靜態(tài)隨機存取存 儲器(SRAM)單元的實施例；圖3示出了與PCM部分結(jié)合的SRAM單元的實施例，其中通道門(passgate)專用于對PCM進行編程；以及圖4示出了使用存儲在SRAM單元和PCM的組合中的數(shù)據(jù)來控制交叉點應(yīng)用中的 開關(guān)。需要理解的是，圖中示出的元件是為了簡單清楚的說明而不必要作為限制。例如， 為清楚起見，一些元件的尺寸可以相對于其他的元件被夸大。進一步地，在被認為是恰當?shù)?地方，參考標號在圖中被重復(fù)來指示相應(yīng)或類似的元件。
具體實施例方式在下面的詳細描述中，大量的特定細節(jié)被提出以便提供對本發(fā)明的全面理解。然 而，本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明可以在沒有這些特定細節(jié)的情況下實施。在其他 實例下，已知方法、程序、組件和電路并未被詳細描述，以便不會使本發(fā)明難以理解。可以使用術(shù)語“耦合”、“連接”以及其他派生詞。需要理解的是，這些術(shù)語彼此并 不同義。相反，在一些特定實施例中，“連接”可以被用于指示兩個或更多個元件彼此直接物 理或者電接觸。“耦合”可以被用作指示兩個或更多個元件彼此直接或間接(利用它們之間 的介入元件)物理或者電接觸，和/或兩個或更多個元件彼此合作或者交互(例如，以因果 關(guān)系)。圖1示出了增強型SRAM(e-SRAM)單元陣列100，每個e_SRAM單元陣列100具有與 相變存儲器(PCM)部分130結(jié)合以提供非易失性存儲性質(zhì)的靜態(tài)隨機訪問存儲器(SRAM) 單元102。PCM可以與SRAM單元結(jié)合，基本上是使用標準CMOS工藝集成到一起，所述標準 CMOS工藝將處理后的層添加在“前端”設(shè)備層之后。PCM基本上位于SRAM邏輯的頂部，并 且在提供非易失性時，在標準SRAM施加很小的附加區(qū)域損耗。PCM材料可以被集成在SRAM 單元中NMOS源極或者漏極觸點的頂部。這一 SRAM和PCM存儲器組合消除了對單獨的集成 PCM、集成閃存或者片下非易失性存儲器的需要。PCM單元材料包括周期表第VI族的諸如Te或％等元素的合金，這些合金被稱作硫 族化合物(chalcogenide)和硫族化物材料(chalcogenicmaterial)。硫族化合物可以在電 源從易失性SRAM存儲器上移除之后被有利地用來提供數(shù)據(jù)保留并保持穩(wěn)定。將相變材料 如Ge2Sb2Te5作為例子，兩種或更多種的相位被表現(xiàn)為具有對存儲器存儲有用的不同電氣 特性。在本實施例中，硫族材料可以在兩種狀態(tài)間電切換，即非結(jié)晶狀態(tài)和結(jié)晶狀態(tài)，從而 引起用于增強型SRAM(e-SRAM)單元100的非易失性存儲能力。這一圖顯示出了六個晶體管的CMOS SRAM單元，該單元具有存儲一位信息的兩個 交叉耦合的CMOS反相器。NMOS晶體管104和PMOS晶體管106形成鎖存器的一個反相器， 并且NMOS晶體管114和PMOS晶體管116形成鎖存器的另一個反相器。兩個NMOS通道晶 體管120、122由讀/寫線(R/W)來控制，以便將位線⑶和位線’(B’)信息傳遞到單元中。 相變存儲器材料層疊在CMOS設(shè)備的頂端，以便e-SRAM單元100具有由PCM阻抗元件132 和134提供的非易失性質(zhì)。該圖顯示出了與阻抗元件132耦合的通道門晶體管(pass gate transistor) 136以及與阻抗元件134耦合的通道門晶體管138。晶體管136和138由編程 線(PGM)啟用來將通過位線電壓提供的電流供應(yīng)到選定的阻抗元件，使局部的溫度高于硫 族化合物的熔化溫度。注意PMOS設(shè)備140和142可以被分攤到許多單元中，并且在一些實 施例下可能從陣列中被除去。
5
只要PCM部分130未被編程，e-SRAM單元100便可以作為易失性存儲器用傳統(tǒng)方 式進行讀寫。例如，在讀模式下，讀/寫線可以被激活來在位線B和B’上讀取CMOS鎖存器 的存儲值。SRAM單元102中的兩個交叉耦合的反相器驅(qū)動該位線，該位線的值可以被讀出。 SRAM單元102的一個優(yōu)點是數(shù)據(jù)讀取幾乎可以與傳統(tǒng)的SRAM單元一樣快。為了在e-SRAM單元100中寫入新的數(shù)據(jù)，讀/寫線被激活來啟用晶體管120、122， 以便用在位線B和B’上提供的數(shù)據(jù)來覆蓋交叉耦合的反相器的先前狀態(tài)。后續(xù)的命令可 以被發(fā)布給e-SRAM單元102以激活編程線PGM，并且將SRAM單元102的鎖存值載入PCM部 分130。在裝載PCM部分130后，e-SRAM單元100可以隨后被斷電，并且電源隨后被重新接 通，其中PCM的非易失性質(zhì)保留了所存儲的數(shù)據(jù)。在替代的使用方式下，數(shù)據(jù)可以被直接地寫入PCM部分130中。所裝載的數(shù)據(jù)設(shè) 置PCM阻抗，該PCM阻抗可使SRAM “不平衡”偏置，以便當e-SRAM單元100加電時，SRAM單 元102中的鎖存器加載(take on)包含于成對的PCM電阻上的數(shù)據(jù)。通過使用這種方法，與 PCM單元結(jié)合的SRAM單元對于在維持傳統(tǒng)SRAM的高速讀寫同時需要非易失性質(zhì)的應(yīng)用而 言是有好處的。在同一存儲器單元中混合易失性和非易失性存儲器提供了相當?shù)偷拿芏龋?這在嵌入式邏輯電路中是有價值的。圖2示出了另一種實施例，在該實施例中，PCM材料層疊在SRAM單元中，其表現(xiàn)為 增強型SRAM (e-SRAM)單元陣列200，每個e-SRAM單元陣列200具有與相變存儲器(PCM)部 分230結(jié)合來提供非易失存儲性質(zhì)的靜態(tài)隨機存取存儲器(SRAM)單元202。在該實施例 中，PCM阻抗元件132連接在NMOS晶體管104的源極和標記為SRCl的單獨的源極線路之 間；并且阻抗元件134連接在NMOS晶體管114的源極和標記為SRC2的單獨的源極線路之 間。假定阻抗元件132和134被編程為設(shè)置(SET)狀態(tài)，也就是，兩阻抗均被編程到低 阻抗狀態(tài)。當SRCl和SRC2源極線路處于接地電位(GND)時，讀/寫線和B/B’線以常規(guī)方 式操作來讀寫SRAM單元202。e-SRAM單元200是易失性的，并且讀寫速度與最新型的SRAM 相似。為了使e-SRAM單元200存儲數(shù)據(jù)不易丟失，PCM部分230可以被寫入。舉例來說， 通過例如將SRCl源極線路上的電位提升到4伏的“抑制”電壓，PCM阻抗元件132可以保持 在SET狀態(tài)，并且保持原狀。另一方面，通過將SRC2源極線路保持在接地電位，PCM阻抗元 件134可以被給予復(fù)位(RESET)脈沖。通道晶體管120和122可以隨后利用例如R/W線上的5伏電壓而被激活，所述R/ W線可驅(qū)動直通晶體管120內(nèi)的抑制電壓。電源供應(yīng)和N井(Niell)也可以被提升到4伏 的抑制電壓來阻止PMOS晶體管106、116內(nèi)的正向偏置。由于NMOS晶體管104和PMOS晶體 管106均被偏置到4伏的抑制電壓，NMOS晶體管104和PMOS晶體管106會阻斷電流。NMOS 晶體管114和PMOS晶體管116的柵極也接收到4伏電壓。通道晶體管122傳遞例如B’上 所接收的3伏的編程電壓，該電壓將被發(fā)送通過NMOS晶體管114和PCM阻抗元件134。這 一高電流編程電流足以將PCM阻抗元件134轉(zhuǎn)換至RESET狀況。在這一編程脈沖的結(jié)束處， 偏置電壓被快速移除，以允許單元結(jié)束(quench)進入RESET狀態(tài)。利用在RESET高阻抗狀 態(tài)中的PCM阻抗元件1；34和在SET低阻抗狀態(tài)的PCM阻抗元件132，e-SRAM單元200可以 被斷電。
一旦加電，SRCl和SRC2源極線上的電位被保持接地，而對e_SRAM單元200的供 應(yīng)電壓斜線上升。當NMOS和PMOS設(shè)備導(dǎo)通并且位于NMOS晶體管114的源極處的PCM阻 抗元件134的高阻抗兩端出現(xiàn)上升電位時，小電流導(dǎo)通。隨著晶體管114的柵源電壓(Vg) 相對于NMOS晶體管104的Vg下降，NMOS晶體管114的漏極電壓上升。當加電時，數(shù)據(jù)被 獲取，晶體管114、116之間的公共節(jié)點獲取邏輯1，而晶體管104、106之間的公共節(jié)點獲取 邏輯0。由此，SRAM的對稱性是“不平衡”的，并且在加電時會因PCM單元的兩個不同阻抗 引發(fā)而轉(zhuǎn)換至正確狀態(tài)。圖3是與PCM部分330結(jié)合來提供非易失性存儲性質(zhì)的SRAM單元302的再一個 實施例。在這個實施例中，PCM阻抗元件132和134都被連到地(GND)。通道門332和334 專用于對PCM進行編程，并且可以是NMOS或PMOS晶體管。這個實施例由于編程只通過一 個通道門設(shè)備，所以具有簡化線路選擇的優(yōu)點，并減少了功率及電壓損耗。圖4是如圖1所示的與PCM部分結(jié)合的SRAM單元的實施例，其中附加了由SRAM 中存儲的數(shù)據(jù)進行控制的開關(guān)440。在這個配置下，使用者可以寫入SRAM或該單元的非易 失性部分。通過對SRAM單元402或PCM部分430進行編程，開關(guān)440可以被打開來對兩個 線路一起進行分流(shunt)。開關(guān)440在現(xiàn)場可編程門陣列(FPGA)和諸如可編程邏輯設(shè)備 (PLD)和可編程邏輯陣列(PLA)之類的其它類型的可編程邏輯設(shè)備中存在應(yīng)用。在FPGA實 施例中，可能僅需要對單元的非易失性部分進行寫入。在PCM部分430內(nèi)存儲有數(shù)據(jù)的情 況下，通過單元加電或切換PMOS晶體管140，SRAM鎖存器中的數(shù)據(jù)可反映PCM狀態(tài)。至此，顯而易見的是，本發(fā)明的實施例利用了 PCM容易與傳統(tǒng)CMOS工藝結(jié)合的特 有能力。因此，PCM材料可以被加到依靠鎖存器的CMOS應(yīng)用中的電路，除個別的以外諸如可 編程邏輯陣列(PLA)、SRAM陣列、現(xiàn)場可編程邏輯門陣列(FPGA)、交叉點交換機，以提供非 易失性存儲功能。只要一個PCM電阻被編程為SET狀態(tài)，且另一個PCM電阻被編程為RESET 狀態(tài)，則SRAM單元變成非易失性的。加電后，SRAM單元可加載包含在PCM單元中的數(shù)據(jù)， 并且在一些實施例中，該SRAM可以以傳統(tǒng)方式進行讀/寫。雖然發(fā)明的特定的特征在這里被舉例說明和描述，本領(lǐng)域技術(shù)人員可以理解的 是，許多修改、代替、變化和等價方式均是可行的。因此，需要理解的是，附加的權(quán)利要求是 意在覆蓋所有這樣的修改和變換，這些修改和變換落入本發(fā)明的實質(zhì)精神中。
權(quán)利要求
1.一種存儲單元，該存儲單元包括靜態(tài)隨機存取存儲器單元，該靜態(tài)隨機存取存儲器單元具有兩個通道晶體管和四個連 接在兩個交叉耦合的反相器中的邏輯晶體管，該靜態(tài)隨機存取存儲器單元由互補金屬氧化 物半導(dǎo)體技術(shù)形成；以及相變存儲器部分，該相變存儲器部分層疊在所述靜態(tài)隨機存取存儲器單元上，以給該 靜態(tài)隨機存取存儲器單元提供非易失性。
2.根據(jù)權(quán)利要求1所述的存儲單元，其中所述四個邏輯晶體管中的兩個邏輯晶體管為 NMOS晶體管，每個NMOS晶體管的源極耦合到所述相變存儲器部分中的硫族化物材料的第 一節(jié)點。
3.根據(jù)權(quán)利要求2所述的存儲單元，其中所述硫族化物材料的第二節(jié)點耦合到接地電位。
4.根據(jù)權(quán)利要求2所述的存儲單元，該存儲單元還包括將位線耦合到第一NMOS晶體管 源極的第一通道門晶體管以及將互補位線耦合到第二 NMOS晶體管的第二通道門晶體管。
5.根據(jù)權(quán)利要求4所述的存儲單元，其中所述第一通道門晶體管和第二通道門晶體管 的柵極被共同激活，以將所述硫族化物材料中的一個硫族化物材料編程為設(shè)置狀態(tài)，將另 一硫族化物材料編程為復(fù)位狀態(tài)。
6.根據(jù)權(quán)利要求5所述的存儲單元，其中所述靜態(tài)隨機存取存儲器單元加載包含在所 述相變存儲器部分中的數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的存儲單元，該存儲單元被排列到非易失性存儲器設(shè)備中。
8.根據(jù)權(quán)利要求1所述的存儲單元，該存儲單元形成用于交叉點交換機的存儲設(shè)備。
9.一種存儲單元，該存儲單元包括處于靜態(tài)隨機存取存儲器單元中的第一通道門晶體管和第二通道門晶體管，該第一通 道門晶體管和第二通道門晶體管耦合到位線，用于對兩個交叉耦合的反相器進行編程；以 及耦合到所述位線的第三通道門晶體管和第四通道門晶體管，用于將第一相變存儲器元 件編程為設(shè)置狀態(tài)，并將第二相變存儲器元件編程為復(fù)位狀態(tài)，其中所述兩個交叉耦合的 反相器加載所述第一相變存儲器元件和第二相變存儲器元件的數(shù)據(jù)。
10.根據(jù)權(quán)利要求9所述的存儲單元，其中所述第一相變存儲器元件和第二相變存儲 器元件從所述兩個交叉耦合的反相器中的NMOS晶體管的兩個源極節(jié)點耦合到處于接地電 位的導(dǎo)體。
11.根據(jù)權(quán)利要求9所述的存儲單元，該存儲單元還包括耦合在電源導(dǎo)體和所述兩個 交叉耦合的反相器中的PMOS晶體管之間的晶體管。
12.根據(jù)權(quán)利要求9所述的存儲單元，該存儲單元被排列到非易失性存儲器設(shè)備中。
13.根據(jù)權(quán)利要求9所述的存儲單元，該存儲單元形成用于交叉點交換機的存儲設(shè)備。
14.一種存儲單元，該存儲單元包括處于靜態(tài)隨機存取存儲器單元中的第一通道門晶體管和第二通道門晶體管，該第一通 道門晶體管和第二通道門晶體管耦合到位線，用于對兩個交叉耦合的反相器進行編程；以 及第一導(dǎo)體和第二導(dǎo)體，所述第一導(dǎo)體和第二導(dǎo)體分別將第一相變存儲器元件編程為設(shè)置狀態(tài)，并將第二相變存儲器元件編程為復(fù)位狀態(tài)，其中所述兩個交叉耦合的反相器加載 所述第一相變存儲器元件和第二相變存儲器元件的數(shù)據(jù)。
15.根據(jù)權(quán)利要求14所述的存儲單元，其中所述第一相變存儲器元件從所述兩個交叉 耦合的反相器中的NMOS晶體管的源極耦合到所述第一導(dǎo)體，并且所述第二相變存儲器元 件從所述兩個交叉耦合的反相器中的另一個NMOS晶體管的源極耦合到所述第二導(dǎo)體。
16.根據(jù)權(quán)利要求14所述的存儲單元，其中所述第一相變存儲器元件和第二相變存儲 器元件集成在所述靜態(tài)隨機存取存儲器單元中的NMOS源極觸點上。
17.一種存儲單元，該存儲單元包括互補金屬氧化物半導(dǎo)體邏輯，該互補金屬氧化物半導(dǎo)體邏輯形成易失性存儲器元件；以及相變存儲器，該相變存儲器被添加到所述互補金屬氧化物半導(dǎo)體邏輯，以將非易失性 特征給予所述存儲單元。
18.根據(jù)權(quán)利要求17所述的存儲單元，其中所述互補金屬氧化物半導(dǎo)體邏輯為靜態(tài)隨 機存取存儲器單元，該靜態(tài)隨機存取存儲器單元具有兩個交叉耦合的反相器，且所述相變 存儲器為與所述兩個交叉耦合的反相器相集成的硫族化物元件。
19.根據(jù)權(quán)利要求18所述的存儲單元，該存儲單元還包括讀/寫線，用于使通道門晶體 管能夠覆蓋所述交叉耦合的反相器的先前狀態(tài)。
20.根據(jù)權(quán)利要求18所述的存儲單元，其中所述硫族化物元件的阻抗對所述靜態(tài)隨機 存取存儲器單元進行偏置，以加載包含在所述硫族化物元件中的數(shù)據(jù)。
全文摘要
一種SRAM單元，該SRAM單元具有由CMOS技術(shù)形成的兩個交叉耦合反相器以及第一和第二硫族化物元件，該第一和第二硫族化物元件與SRAM單元相集成，以將非易失性性質(zhì)添加到存儲單元。PCM阻抗被編程為SET狀態(tài)和RESET狀態(tài)，并且當加電時，SRAM單元加載包含在PCM單元中的數(shù)據(jù)。
文檔編號G11C11/413GK102122528SQ20101050877
公開日2011年7月13日 申請日期2010年10月12日 優(yōu)先權(quán)日2009年10月12日
發(fā)明者R·法肯索爾 申請人:恒憶公司