專利名稱：一種電流熔斷型多晶熔絲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種電流熔斷型多晶熔絲電路。
背景技術(shù)：
隨著現(xiàn)代通訊技術(shù)和信號處理技術(shù)的發(fā)展，對高速高精度半導(dǎo)體集成電路的需求 越來越大。半導(dǎo)體芯片生產(chǎn)過程中存在種種不理想的因素，生產(chǎn)出的半導(dǎo)體芯片性能往往 很難在保證高速處理信號的同時滿足高精度處理信號的要求。而出于對成本的考慮，使用 更先進的生產(chǎn)技術(shù)減少生產(chǎn)過程中的不理想因素并非是首選。而基于現(xiàn)有技術(shù)對集成電路 芯片進行修調(diào)往往能同時滿足性能和成本的要求?，F(xiàn)有技術(shù)中，通過熔絲對集成電路進行修調(diào)是常用的修調(diào)技術(shù)。這種技術(shù)主要用 于需要永久修調(diào)的半導(dǎo)體集成電路，可運用于電路一處或多處?，F(xiàn)有的熔絲電路按熔斷方 式主要分為激光熔斷和電流熔斷兩種。其中，電流熔斷電路在芯片測試過程中通過探針 提供電流熔斷多晶熔絲，該技術(shù)需要在熔絲兩端放置供探針接觸和提供電流通路的壓焊 點(PAD)，因而需要較大的面積，造成芯片成本較高，特別是在使用較多熔絲時，問題尤其嚴 重。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種電流熔斷型多晶熔絲電路，以有效減小電 路面積，降低芯片制造成本。為解決上述技術(shù)問題，本發(fā)明提供方案如下本發(fā)明實施例提供了一種電流熔斷型多晶熔絲電路，所述多晶熔絲電路由外部選 擇電路、多晶熔絲、熔斷控制電路和輸出鎖存器組成；所述外部選擇電路，與所述熔斷控制電路連接，用于接收外部輸入的選擇信號；所述多晶熔絲一端與電源連接，另一端分別與所述熔斷控制電路和輸出鎖存器輸 連接；所述熔斷控制電路分別與所述多晶熔絲和所述外部選擇電路連接，用于在所述選 擇信號有效時，根據(jù)外部輸入的信號，產(chǎn)生用于熔斷所述多晶熔絲所需的電流，以及輸出一 滿足預(yù)定要求的電平信號；所述輸出鎖存器與所述熔斷控制電路的連接，用于對所述熔斷控制電路輸出的電 平信號進行處理，產(chǎn)生滿足預(yù)定標(biāo)準(zhǔn)的數(shù)字邏輯電平。優(yōu)選的，所述外部選擇電路包括一與非門，所述選擇信號為所述與非門的兩個輸 入端所輸入的行選擇信號和列選擇信號，所述與非門的輸出端與所述熔斷控制電路連接。優(yōu)選的，在所述行選擇信號和列選擇信號都為高電平時，所述選擇信號有效。優(yōu)選的，所述熔斷控制電路中設(shè)置有第一或非門、第二或非門、N溝道金屬氧化物 半導(dǎo)體場效應(yīng)NMOS晶體管緩沖器以及NMOS晶體管穩(wěn)定器；所述第一或非門的輸入端一腳與所述與非門的輸出端連接，輸入端另一腳用于輸入所述控制信號，所述第一或非門輸出端與所述NMOS晶體管緩沖器的柵極連接，所述第一或非門用于根據(jù)所述控制信號，控制所述NMOS晶體管緩沖器的開啟；所述第二或非門的輸入端一腳與所述與非門的輸出端連接，輸入端另一腳用于輸 入時鐘信號，所述第二或非門的輸出端與所述NMOS晶體管穩(wěn)定器的柵極以及所述輸出鎖 存器連接，所述第二或非門用于根據(jù)所述時鐘信號，控制所述NMOS晶體管穩(wěn)定器的開啟以 及所述輸出鎖存器的工作狀態(tài)；所述NMOS晶體管緩沖器的漏極與所述多晶熔絲、所述NMOS晶體管穩(wěn)定器的漏極 以及所述輸出鎖存器的輸入端連接，所述NMOS晶體管緩沖器的源極和襯底與地電平連接， 所述NMOS晶體管緩沖器用于產(chǎn)生熔斷所述多晶熔絲所需的電流，并提供所述電流到地電 平之間的通路，使所述多晶熔絲熔斷；所述NMOS晶體管穩(wěn)定器的漏極與所述多晶熔絲、所述NMOS晶體管緩沖器的漏極 以及所述輸出鎖存器的輸入端連接，所述NMOS晶體管穩(wěn)定器的源極和襯底與地電平連接， 所述NMOS晶體管穩(wěn)定器用于輸出一滿足預(yù)定要求的電平信號。優(yōu)選的，當(dāng)所述第一或非門輸出高電平時，所述NMOS晶體管緩沖器開啟。優(yōu)選的，當(dāng)所述第二或非門輸出高電平時，所述NMOS晶體管穩(wěn)定器開啟。優(yōu)選的，所述NMOS晶體管穩(wěn)定器為NMOS晶體管中的倒比管。優(yōu)選的，所述輸出鎖存器包括一 D觸發(fā)器，所述D觸發(fā)器的D輸入端與所述NMOS 晶體管緩沖器的漏極、所述NMOS晶體管穩(wěn)定器的漏極以及所述多晶熔絲連接，所述D觸發(fā) 器的時鐘輸入端與所述第二或非門輸出端連接，所述輸出鎖存器的輸出端作為多晶熔絲電 路的輸出。從以上所述可以看出，本發(fā)明提供的電流熔斷型多晶熔絲電路，由于設(shè)置了多晶 熔絲熔斷的外部選擇電路和熔斷控制電路，避免了現(xiàn)有技術(shù)中熔斷熔絲需使用壓焊點的缺 陷，減小多晶熔絲電路面積，節(jié)省芯片面積，降低芯片成本。同時由于本發(fā)明設(shè)置了輸出鎖 存器，從而可以實現(xiàn)熔絲熔斷的同時保證電路輸出是標(biāo)準(zhǔn)的數(shù)字邏輯電平。


圖1為本發(fā)明實施例提供的多晶熔絲電路原理圖；圖2為本發(fā)明實施例提供的多晶熔絲電路中輸出鎖存器的電路原理圖。
具體實施例方式為了使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面結(jié)合實施例和 附圖，對本發(fā)明實施例做進一步詳細地說明。在此，本發(fā)明的示意性實施例及說明用于解釋 本發(fā)明，但并不作為對本發(fā)明的限定。參見附圖1，本發(fā)明實施例提供的電流熔斷型多晶熔絲電路，具體可以由外部選擇 電路10、多晶熔絲20、熔斷控制電路30和輸出鎖存器40組成。本發(fā)明實施例所涉及的外部選擇電路10，具體可以與熔斷控制電路30連接，用于 接收外部輸入的選擇信號。具體的，外部選擇電路10可由與非門Al構(gòu)成。Al的輸入端inl、in2腳分別用于 輸入行選擇信號和列選擇信號，Al的輸出端可與熔斷控制電路30中所設(shè)置的或非門01以及或非門02相連。本發(fā)明實施例中，Al的輸入端inl、in2腳所輸入的行選擇信號和列選擇信號都為 高電平時，選擇信號有效，即多晶熔絲電路正常工作時，外部選擇電路10輸入為高電平，輸 出為低電平。本發(fā)明實施例所涉及的多晶熔絲20，具體可串聯(lián)在外部半導(dǎo)體集成電路電源與熔 斷控制結(jié)構(gòu)即熔斷控制電路30和輸出鎖存器40之間。具體的，多晶熔絲20的一端可與外部半導(dǎo)體集成電路電源，另一端可與熔斷控制 電路30中的緩沖器Ml的漏極、穩(wěn)定器M2的漏極以及輸出鎖存器40的輸入端相連。多晶 熔絲20是多晶熔絲電路的主要結(jié)構(gòu)。本發(fā)明實施例所涉及熔斷控制電路30，具體可以串聯(lián)在多晶熔絲20與地之間，用 于在外部選擇電路10所涉及的選擇信號有效時，根據(jù)外部輸入的信號，產(chǎn)生用于熔斷多晶 熔絲20所需的電流，以及輸出一滿足預(yù)定要求的電平信號。本發(fā)明實施例中，熔斷控制電路30輸出電平信號所滿足的預(yù)定要求具體可以理 解為輸出電平信號穩(wěn)定等要求。

熔斷控制電路30具體可由或非門01、或非門02以及并列連接的N溝道金屬氧化 物半導(dǎo)體場效應(yīng)(NMOS)晶體管緩沖器Ml、NMOS晶體管穩(wěn)定器M2組成。本發(fā)明實施例所涉及的或非門01，具體可以用于當(dāng)外部選擇電路10的輸出信號 為有效信號時，根據(jù)外部輸入的控制信號，控制NMOS晶體管緩沖器Ml的開啟。具體的，可 當(dāng)或非門01輸出高電平時，NMOS晶體管緩沖器Ml開啟?；蚍情T01的輸入端一腳可與外 部選擇電路10的輸出端連接，或非門01輸入端另一腳(in3)可用于輸入控制信號?；蚍?門01的輸出端可與NMOS晶體管緩沖器Ml的柵極連接。本發(fā)明實施例所涉及的的或非門02，具體可以用于當(dāng)外部選擇電路10的輸出信 號為有效信號時，根據(jù)外部輸入的時鐘信號，控制NMOS晶體管穩(wěn)定器M2的開啟以及輸出鎖 存器40的工作狀態(tài)。具體的，可當(dāng)或非門02輸出高電平時，NMOS晶體管穩(wěn)定器M2開啟。 或非門02的輸入端一腳可與外部選擇電路10的輸出端連接，輸入端另一腳(in7)可用于 輸入時鐘信號(elk)，或非門02輸出端可與NMOS晶體管穩(wěn)定器M2以及輸出鎖存器40連 接。本發(fā)明實施例所涉及的NMOS晶體管緩沖器M1，具體可以用于產(chǎn)生熔斷多晶熔絲 20所需的電流，并提供該電流到地電平之間的通路，使多晶熔絲20熔斷。本發(fā)明實施例中，NMOS晶體管緩沖器Ml的漏極可與多晶熔絲20、NMOS晶體管穩(wěn) 定器M2的漏極以及輸出鎖存器40連接，NMOS晶體管緩沖器Ml的柵極可與或非門01的輸 出端連接，NMOS晶體管緩沖器Ml的源極和襯底可與地電平連接。本發(fā)明實施例所涉及的NMOS晶體管穩(wěn)定器M2，具體可以用于控制多晶熔絲電路 輸出電平滿足預(yù)定的要求。本發(fā)明實施例中，穩(wěn)定器M2的漏極可與多晶熔絲20、NMOS晶體管緩沖器Ml的漏 極以及輸出鎖存器40連接，NMOS晶體管穩(wěn)定器M2的柵極可與或非門02的輸出端連接， NMOS晶體管穩(wěn)定器M2的源極和襯底可與地電平連接。本發(fā)明實施例所涉及的NMOS晶體管穩(wěn)定器M2，為了達到控制熔斷控制電路30輸 入電平穩(wěn)定的目的，具體可以選擇NMOS晶體管中的倒比管。
本發(fā)明實施例所涉及的輸出鎖存器40，具體可以用于對熔斷控制電路30輸出的 電平信號進行處理，產(chǎn)生滿足預(yù)定標(biāo)準(zhǔn)的數(shù)字邏輯電平。本 發(fā)明實施例中，輸出鎖存器40具體可由D觸發(fā)器構(gòu)成，原理圖具體可如附圖2 所示，可以包括反相器等功能器件。輸出鎖存器40的D輸入端可與NMOS晶體管緩沖器Ml 的漏極、NMOS晶體管穩(wěn)定器M2的漏極以及多晶熔絲20連接，輸出鎖存器40的時鐘輸入端 可與或非門02的輸出端連接，輸出寄存器40的輸出端可作為多晶熔絲電路的輸出。本發(fā)明實施例中，輸出鎖存器40的工作狀態(tài)具體可如下描述當(dāng)輸出鎖存器40接收到或非門02發(fā)送的初始時鐘信號elk為高電平時，輸出鎖 存器40輸入信號；當(dāng)輸出鎖存器40接收到或非門02發(fā)送的時鐘信號elk為低電平時，輸出鎖存器 40將已經(jīng)輸入的信號鎖存并輸出；當(dāng)輸出鎖存器40再次接收到或非門02發(fā)送的高電平時鐘信號時，輸出鎖存器40 將輸出信號鎖存，并輸入新的信號。由上述結(jié)構(gòu)可知，要熔斷多晶熔絲20，僅需將in3腳輸入的控制信號變?yōu)榈碗娖剑?此時NMOS晶體管緩沖器Ml導(dǎo)通，由于NMOS晶體管緩沖器Ml寬長比較大，所以可以產(chǎn)生熔 斷熔絲所需的大電流，在NMOS晶體管緩沖器Ml產(chǎn)生的電流作用下，熔絲被熔斷，這一過程 僅在半導(dǎo)體集成電路中持續(xù)3 5微秒。本發(fā)明實施例的工作原理具體介紹可如下所述在具體的電路實現(xiàn)中，可允許存在若干個如本發(fā)明實施例所提供的多晶熔絲單 元，它們組成一個陣列，陣列中的所有單元由同一個控制信號控制是否進行熔斷操作，并分 別由不同的行選擇信號和列選擇信號來控制它們是否工作。這個陣列用于電路測試中的微調(diào)。在測試過程初期，所存在的若干個晶熔絲單元都是完好的。它們的inl、in2腳輸 入都為高電平，控制信號為高電平。這樣，所有單元的與非門Al輸出為低電平，或非門01 輸出為低電平，或非門02輸出為時鐘信號elk。NMOS晶體管緩沖器Ml截止，NMOS晶體管 穩(wěn)定器M2由時鐘信號elk偏置，elk為高電平時M2工作在飽和區(qū)，此時NMOS晶體管穩(wěn)定 器M2的漏極電位由多晶熔絲20的電阻與M2的導(dǎo)通電阻分壓決定。由于NMOS晶體管穩(wěn)定 器M2為倒比管，其導(dǎo)通電阻很大，所以NMOS晶體管穩(wěn)定器M2的漏極電位保持在一個較高 的電位。但是由于該漏極電位不是標(biāo)準(zhǔn)數(shù)字邏輯電平，必須要經(jīng)過輸出鎖存器40變換。輸 出鎖存器40中反相器的閾值電壓可為外部半導(dǎo)體集成電路電源電壓的一半，NMOS晶體管 穩(wěn)定器M2的漏極電位高于輸出鎖存器40中反相器的閾值電壓，所以輸出鎖存器40可以輸 出標(biāo)準(zhǔn)數(shù)字邏輯高電平。這里解釋一下NMOS晶體管穩(wěn)定器M2是如何起到穩(wěn)定作用的基于上述描述，多晶 熔絲20未熔斷，NMOS晶體管緩沖器Ml不開啟，電源與地之間的電流通路從多晶熔絲20到 NMOS晶體管穩(wěn)定器M2。在半導(dǎo)體集成電路芯片上電或是受到干擾時，若NMOS晶體管穩(wěn)定 器M2的漏極電位上升，則NMOS晶體管穩(wěn)定器M2電流增大，熔絲電流增大，多晶熔絲20上 壓降增大，NMOS晶體管穩(wěn)定器M2的漏極電位被迅速拉低；反之，若NMOS晶體管穩(wěn)定器M2 的漏極電位下降，則NMOS晶體管穩(wěn)定器M2電流減小，熔絲電流減小，多晶熔絲20上壓降減 小，NMOS晶體管穩(wěn)定器M2的漏極電位被迅速抬高。這樣就保證了 NMOS晶體管穩(wěn)定器M2的漏極電壓穩(wěn)定在某個較高的電位，使輸出鎖存器40可以輸出穩(wěn)定的數(shù)字邏輯高電平。 當(dāng)測試過程中需要進行微調(diào)，需要選擇陣列中的一個多晶熔絲單元，將其多晶熔 絲進行熔斷。這時，只有該一個單元的行選擇信號和列選擇信號inl、in2均為高電平。也 就是說，只有該一個單元的選擇電路Al的輸出為低電平，其余單元的選擇電路的輸出都為 高電平，其余單元都不工作。令控制信號為低電平，則該單元的或非門01輸出為高電平， NMOS晶體管緩沖器Ml開啟，產(chǎn)生熔斷多晶熔絲所需的大電流，并提供所述大電流到地電平 之間的通路，使多晶熔絲20熔斷。這時，由于熔絲支路懸空，NMOS晶體管穩(wěn)定器M2將NMOS 晶體管緩沖器Ml與NMOS晶體管穩(wěn)定器M2的漏極電位迅速拉低至接近地電平，該單元的輸 出鎖存器40輸出穩(wěn)定的數(shù)字邏輯低電平。在該單元的熔絲被熔斷之后，整個陣列再次正常工作?？刂菩盘枮楦唠娖?，所有單 元的inl、in2腳輸入均為高電平，即所有單元的選擇電路Al的輸出均為低電平。NMOS晶 體管緩沖器Ml截止，NMOS晶體管穩(wěn)定器M2由時鐘信號elk偏置，elk為高電平時M2工作 在飽和區(qū)。這樣，基于上述描述，已熔斷熔絲的那個單元，NMOS晶體管緩沖器Ml和NMOS晶 體管穩(wěn)定器M2的漏極電位沒有上拉通路，低于輸出鎖存器40閾值電壓，輸出鎖存器40輸 出數(shù)字邏輯低電平，其余單元的鎖存器輸出均為數(shù)字邏輯高電平。這樣，通過鎖存器輸出的 高低電平控制后級電路的開關(guān)，實現(xiàn)對電路的微調(diào)。依此類推，如在測試中需要進一步的微調(diào)，可重復(fù)上述過程，再選擇另一個多晶熔 絲單元將其熔絲熔斷，然后再令所有單元同時工作來實現(xiàn)微調(diào)。以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng) 視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種電流熔斷型多晶熔絲電路，其特征在于，所述多晶熔絲電路由外部選擇電路、多 晶熔絲、熔斷控制電路和輸出鎖存器組成；所述外部選擇電路，與所述熔斷控制電路連接，用于接收外部輸入的選擇信號；所述多晶熔絲一端與電源連接，另一端分別與所述熔斷控制電路和輸出鎖存器輸連接；所述熔斷控制電路分別與所述多晶熔絲和所述外部選擇電路連接，用于在所述選擇信 號有效時，根據(jù)外部輸入的信號，產(chǎn)生用于熔斷所述多晶熔絲所需的電流，以及輸出一滿足 預(yù)定要求的電平信號；所述輸出鎖存器與所述熔斷控制電路的連接，用于對所述熔斷控制電路輸出的電平信 號進行處理，產(chǎn)生滿足預(yù)定標(biāo)準(zhǔn)的數(shù)字邏輯電平。
2.根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在，所述外部選擇電路包括一與非門， 所述選擇信號為所述與非門的兩個輸入端所輸入的行選擇信號和列選擇信號，所述與非門 的輸出端與所述熔斷控制電路連接。
3.根據(jù)權(quán)利要求2所述的多晶熔絲電路，其特征在于，在所述行選擇信號和列選擇信 號都為高電平時，所述選擇信號有效。
4.根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在于，所述熔斷控制電路中設(shè)置有第 一或非門、第二或非門、N溝道金屬氧化物半導(dǎo)體場效應(yīng)NMOS晶體管緩沖器以及NMOS晶體 管穩(wěn)定器；所述第一或非門的輸入端一腳與所述與非門的輸出端連接，輸入端另一腳用于輸入所 述控制信號，所述第一或非門輸出端與所述NMOS晶體管緩沖器的柵極連接，所述第一或非 門用于根據(jù)所述控制信號，控制所述NMOS晶體管緩沖器的開啟；所述第二或非門的輸入端一腳與所述與非門的輸出端連接，輸入端另一腳用于輸入時 鐘信號，所述第二或非門的輸出端與所述NMOS晶體管穩(wěn)定器的柵極以及所述輸出鎖存器 連接，所述第二或非門用于根據(jù)所述時鐘信號，控制所述NMOS晶體管穩(wěn)定器的開啟以及所 述輸出鎖存器的工作狀態(tài)；所述NMOS晶體管緩沖器的漏極與所述多晶熔絲、所述NMOS晶體管穩(wěn)定器的漏極以及 所述輸出鎖存器的輸入端連接，所述NMOS晶體管緩沖器的源極和襯底與地電平連接，所述 NMOS晶體管緩沖器用于產(chǎn)生熔斷所述多晶熔絲所需的電流，并提供所述電流到地電平之間 的通路，使所述多晶熔絲熔斷；所述NMOS晶體管穩(wěn)定器的漏極與所述多晶熔絲、所述NMOS晶體管緩沖器的漏極以及 所述輸出鎖存器的輸入端連接，所述NMOS晶體管穩(wěn)定器的源極和襯底與地電平連接，所述 NMOS晶體管穩(wěn)定器用于輸出一滿足預(yù)定要求的電平信號。
5.根據(jù)權(quán)利要求4所述的多晶熔絲電路，其特征在于，當(dāng)所述第一或非門輸出高電平 時，所述NMOS晶體管緩沖器開啟。
6.根據(jù)權(quán)利要求4所述的多晶熔絲電路，其特征在于，當(dāng)所述第二或非門輸出高電平 時，所述NMOS晶體管穩(wěn)定器開啟。
7.根據(jù)權(quán)利要求4所述的多晶熔絲電路，其特征在于，所述NMOS晶體管穩(wěn)定器為NMOS 晶體管中的倒比管。
8.根據(jù)權(quán)利要求1所述的多晶熔絲電路，其特征在于，所述輸出鎖存器包括一D觸發(fā)器，所述D觸發(fā)器的D輸入端與所述NMOS晶體管緩沖器的漏極、所述NMOS晶體管穩(wěn)定器的 漏極以及所述多晶熔絲連接，所述D觸發(fā)器的時鐘輸入端與所述第二或非門輸出端連接， 所述輸出鎖存器的輸出端作為多晶熔絲電路的輸出。
全文摘要
本發(fā)明提供的電流熔斷型多晶熔絲電路，由于設(shè)置了多晶熔絲熔斷的外部選擇電路和熔斷控制電路，避免了現(xiàn)有技術(shù)中熔斷熔絲需使用壓焊點的缺陷，減小多晶熔絲電路面積，節(jié)省芯片面積，降低芯片成本。同時由于本發(fā)明設(shè)置了輸出鎖存器，從而可以實現(xiàn)熔絲熔斷的同時保證電路輸出是標(biāo)準(zhǔn)的數(shù)字邏輯電平。
文檔編號G11C17/16GK102074271SQ20101050922
公開日2011年5月25日 申請日期2010年10月11日 優(yōu)先權(quán)日2010年10月11日
發(fā)明者劉簾曦, 朱樟明, 李婭妮, 楊銀堂, 高榕 申請人:西安電子科技大學(xué)