專利名稱：利用分裂槽柵快閃存儲(chǔ)器實(shí)現(xiàn)四位存儲(chǔ)的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路中的非揮發(fā)性半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及一種槽柵結(jié)構(gòu)的多位快閃存儲(chǔ)器的存儲(chǔ)方法。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器作為當(dāng)前半導(dǎo)體產(chǎn)業(yè)中發(fā)展最快的部分之一，一直以來是業(yè)界的研究熱點(diǎn)。尤其在當(dāng)前各類消費(fèi)電子類產(chǎn)品廣泛普及的情況下，人們對(duì)高性能半導(dǎo)體存儲(chǔ)器的需求日益增加。其中快閃存儲(chǔ)器(Flash memory，也稱作閃存)以其與MOS工藝兼容、存儲(chǔ)性能優(yōu)越等優(yōu)點(diǎn)，在當(dāng)前存儲(chǔ)器市場(chǎng)中占有很大的份額。目前市面上的快閃存儲(chǔ)器按照存儲(chǔ)電荷的方式主要分為兩種類型以導(dǎo)體如多晶硅存儲(chǔ)電荷的浮柵閃存(Floating Gate Flash Memory)；以氮化硅陷阱層存儲(chǔ)電荷的分離陷講閃存(Discrete-trap Flash Memory)。浮柵閃存(Floating Gate Flash Memory)存儲(chǔ)的電荷在多晶硅浮柵中是連續(xù)分布的。如果在隧穿氧化層中存在有泄漏通道時(shí)，浮柵上所有存儲(chǔ)的電子就會(huì)由此通道泄露掉。因此，在小尺寸下氧化層厚度普遍較薄的情況下，這種結(jié)構(gòu)的快閃存儲(chǔ)器就會(huì)面臨嚴(yán)重的可靠性方面的問題。而分離陷阱(Discrete-trap)閃存由于其存儲(chǔ)的電荷是局域化的，并不連續(xù)，所以在某一區(qū)域出現(xiàn)泄漏通道后，只是泄漏掉通道處的電荷，其他區(qū)域的電荷可以很好的保存，因此可以在一定程度上提高整個(gè)存儲(chǔ)器件的可靠性，尤其在小尺寸的薄氧化層下，這種可靠性的提高更為明顯。除了在可靠性方面的改善以外，由于電荷在氮化硅陷阱層的存儲(chǔ)并不連續(xù)，因此可以在陷阱層的兩端存儲(chǔ)電荷實(shí)現(xiàn)兩位存儲(chǔ)的功能，提高存儲(chǔ)密度。但是，隨著工藝節(jié)點(diǎn)不斷減小，傳統(tǒng)的分離陷阱閃存的有效溝道長(zhǎng)度不斷減小，存儲(chǔ)在溝道兩端的電荷由于距離較近，存在比較嚴(yán)重的互相串?dāng)_。為此，一些新的器件結(jié)構(gòu)不斷提出，用以解決這方面的問題，如中國(guó)發(fā)明專利《一種分裂槽柵快閃存儲(chǔ)器及其制備方法》(ZL 200710105964. 2)中提到的分裂槽柵快閃存儲(chǔ)器就是其中一種。該結(jié)構(gòu)屬于平面結(jié)構(gòu)，如圖1所示，在溝道之上依次為隧穿氧化層206、氮化硅陷阱層205、阻擋氧化層204和多晶硅控制柵203(或者金屬柵)；該結(jié)構(gòu)的源209、漏210和溝道202之間各有一個(gè)相同結(jié)構(gòu)的溝槽，溝槽的一部分槽面與溝道接觸，另一部分槽面與源或漏接觸，溝道區(qū)域形成分裂槽柵結(jié)構(gòu)，由中間的平面溝道和與溝槽對(duì)應(yīng)的兩個(gè)非平面溝道組成了整個(gè)器件的溝道；控制柵和柵堆棧結(jié)構(gòu)完全覆蓋溝槽和溝道，控制柵有兩個(gè)與溝槽對(duì)應(yīng)的突出部。在同樣地工藝節(jié)點(diǎn)下，該器件提高了有效溝道長(zhǎng)度，有效解決了兩個(gè)存儲(chǔ)位的串?dāng)_問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)目前電子市場(chǎng)上對(duì)高密度非揮發(fā)性半導(dǎo)體存儲(chǔ)器的巨大需求，基于中國(guó)專利200710105964. 2提出的器件結(jié)構(gòu)，通過編程模式的改變實(shí)現(xiàn)四位存儲(chǔ)的功能，使得這種器件在性能得到提升的同時(shí)，存儲(chǔ)密度也有較大的改善。本發(fā)明的技術(shù)方案如下一種利用分裂槽柵快閃存儲(chǔ)器實(shí)現(xiàn)四位存儲(chǔ)的方法，所述分裂槽柵快閃存儲(chǔ)器基于平面結(jié)構(gòu)，在溝道之上依次為隧穿氧化層、氮化硅陷阱層、阻擋氧化層和控制柵；溝道的兩端與源、漏之間各有一個(gè)相同結(jié)構(gòu)的溝槽，溝槽的一側(cè)與溝道接觸，另一側(cè)與源或漏接觸；在溝道區(qū)域形成分裂槽柵結(jié)構(gòu)，溝道由中間的平面溝道和與溝槽對(duì)應(yīng)的兩個(gè)非平面溝道組成；由隧穿氧化層、氮化硅陷阱層和阻擋氧化層組成的柵堆棧結(jié)構(gòu)和控制柵完全覆蓋溝槽和溝道，控制柵有兩個(gè)與溝槽對(duì)應(yīng)的突出部；其特征在于，在兩個(gè)溝槽與溝道接觸的一側(cè)區(qū)域(即溝槽靠近溝道的內(nèi)側(cè)區(qū)域)采用溝道熱電子注入(Channel Hot Electron Injection, CHEI)的方法實(shí)現(xiàn)對(duì)電子的編程；而在兩個(gè)溝槽與源或漏接觸的一側(cè)區(qū)域(即溝槽靠近源漏的外側(cè)區(qū)域)采用FMFowler-Nordheim)注入的方法實(shí)現(xiàn)對(duì)電子的編程，從而實(shí)現(xiàn)四位存儲(chǔ)。分裂槽柵快閃存儲(chǔ)器的制備及其相關(guān)參數(shù)參見專利號(hào)為200710105964. 2的中國(guó)專利《一種分裂槽柵快閃存儲(chǔ)器及其制備方法》，在此援引加入該專利的內(nèi)容。傳統(tǒng)的分離陷阱型快閃存儲(chǔ)器利用溝道熱電子注入的方法來實(shí)現(xiàn)對(duì)電子的編程。 一般情況下，為了提高存儲(chǔ)密度，多采用交換源漏的方法，分別在靠近源、漏兩端的位置實(shí)現(xiàn)兩位編程。在本發(fā)明中，對(duì)于分裂槽柵結(jié)構(gòu)的快閃存儲(chǔ)器也按照這種傳統(tǒng)的方法，分別在溝槽靠近溝道的內(nèi)側(cè)區(qū)域(見圖1中的A、B區(qū)域)讓電子注入進(jìn)氮化硅陷阱層中。這種局域化注入并存儲(chǔ)的電子就實(shí)現(xiàn)了存儲(chǔ)功能。為實(shí)現(xiàn)兩位編程的效果，在進(jìn)行讀操作時(shí)源漏定義與編程時(shí)相反，然后施加較小的控制柵電壓，在不進(jìn)行誤編程的前提下讀取漏端電流，依其大小來判斷存儲(chǔ)狀態(tài)當(dāng)溝槽內(nèi)側(cè)氮化硅陷阱層中存有電子時(shí)，漏端電流較??；當(dāng)未存有電子時(shí)，漏端電流較大。進(jìn)一步的，本發(fā)明在上述兩位編程效果的基礎(chǔ)上，針對(duì)所述分裂槽柵結(jié)構(gòu)的快閃存儲(chǔ)器，采用FN編程的方法，在溝槽靠近源漏的外側(cè)區(qū)域(見圖1中的C、D區(qū)域)分別形成電子的注入，使得在溝槽外側(cè)的氮化硅陷阱層中有電子存儲(chǔ)。這部分存儲(chǔ)在溝槽外側(cè)氮化硅陷阱層中電子的存在，使得讀得的GIDL(Gate Induced Drain Leakage)電流與該區(qū)域未存儲(chǔ)電子時(shí)有很大的區(qū)別，這樣就可以在兩個(gè)溝槽外側(cè)的氮化硅陷阱層中分別形成一個(gè)存儲(chǔ)位。存儲(chǔ)在溝槽內(nèi)、外兩側(cè)氮化硅陷阱層中的電子可以通過FN的方法擦除。具體而言，就是在控制柵加合適的負(fù)壓，源、漏和襯底加合適的正壓，使得溝槽外側(cè)氮化硅陷阱層中存儲(chǔ)的電子和溝槽內(nèi)側(cè)氮化硅陷阱層中存儲(chǔ)的電子一起被擦除掉。當(dāng)在兩個(gè)溝槽的外側(cè)區(qū)域使用FN注入的方法，在溝槽的內(nèi)側(cè)區(qū)域使用溝道熱電子注入的方法，使得四個(gè)區(qū)域的氮化硅陷阱層存儲(chǔ)電荷。存儲(chǔ)在溝槽內(nèi)側(cè)氮化硅陷阱層中的電子使得溝道電流相異于無電荷存儲(chǔ)的情況；存儲(chǔ)在溝槽外側(cè)氮化硅陷阱層中的電子使得GIDL電流相異于無電荷存儲(chǔ)的情況。這樣就實(shí)現(xiàn)了同一個(gè)存儲(chǔ)單元完成四位存儲(chǔ)的功能。


圖1是分裂槽柵快閃存儲(chǔ)器的剖面結(jié)構(gòu)示意圖，其中201-體硅襯底(ρ-摻雜)；202-分裂槽柵結(jié)構(gòu)的溝道(分為三部分，兩端各有-個(gè)與溝槽對(duì)應(yīng)的非平面溝道，中間為平面溝道)；203-控制柵(有兩個(gè)與溝槽對(duì)應(yīng)的突出部)；204-阻擋氧化層；205-氮化硅陷阱層；206-遂穿氧化層；207-氮化硅側(cè)墻；208-氧化硅側(cè)墻；209-n+源端(或漏端)；210-n+漏端(或源端)。
具體實(shí)施例方式下面通過實(shí)施例進(jìn)一步詳細(xì)闡述本發(fā)明的主要內(nèi)容。對(duì)于本發(fā)明實(shí)際操作中的主要方式，以下分溝槽內(nèi)側(cè)的氮化硅陷阱層存儲(chǔ)位和溝槽外側(cè)氮化硅陷阱層存儲(chǔ)位兩部分來加以說明。一、溝槽內(nèi)側(cè)的氮化硅陷阱層存儲(chǔ)位編程圖1所示的器件是對(duì)稱結(jié)構(gòu)，因此兩端的η+型區(qū)域209和210都可以作源或漏使用。當(dāng)要對(duì)A區(qū)域進(jìn)行編程時(shí)，應(yīng)當(dāng)把210區(qū)域作為漏，209區(qū)域作為源。編程時(shí)，給漏端 210施加正電壓Vd ( 4V左右)，源端接地，控制柵接較高的正向電壓Vg ( 12V左右)，襯底既可以接地，也可以接負(fù)電壓(以提高編程效率)。這樣的電壓偏置下，溝道中產(chǎn)生從源端209流向漏端210的電子電流，其中有部分電子可能會(huì)獲得足夠的能量越過Si-Si02的勢(shì)壘( 3. 2eV)，進(jìn)入到A區(qū)域的氮化硅陷阱層中。這樣就實(shí)現(xiàn)了對(duì)A區(qū)域的編程。同樣地，對(duì)于對(duì)稱位置的B區(qū)域氮化硅陷阱層的編程也可采用類似的方法。只是此時(shí)的漏端為209區(qū)域，而源端則換成了 210區(qū)域。同樣的原理，就可以實(shí)現(xiàn)對(duì)B區(qū)域的氮化硅陷阱層的編程。讀取對(duì)于溝槽內(nèi)側(cè)的氮化硅陷阱層中的存儲(chǔ)位的讀取，要把在編程時(shí)確定的源漏區(qū)域?qū)φ{(diào)，讀取適當(dāng)偏置下的漏電流即可。讀取A區(qū)域氮化硅陷阱層存儲(chǔ)位的狀態(tài)時(shí)，209區(qū)域作為漏，210區(qū)域作為源。在漏區(qū)209上施加較小的正電壓(Vd約IV)，源區(qū)210接地，襯底201接地，控制柵203施加合適的正電壓，測(cè)得漏端209的電流大小，即可作為A區(qū)域存儲(chǔ)位的狀態(tài)。具體而言，就是當(dāng)A區(qū)域的存儲(chǔ)位上存儲(chǔ)有電子時(shí)，器件的閾值電壓變高，讀得的漏電流較小，記為邏輯狀態(tài)“ 1” ；當(dāng)A區(qū)域的存儲(chǔ)位上沒有存儲(chǔ)電子時(shí)，器件的閾值電壓較低，讀得的漏電流較大，記為邏輯狀態(tài)“0”。這樣就可以實(shí)現(xiàn)A區(qū)域的存儲(chǔ)位的讀取。同樣地，對(duì)稱區(qū)域B處的狀態(tài)的讀取也可以采用類似的方法進(jìn)行。只是此時(shí)210 區(qū)域作為漏，209區(qū)域作為源。二、溝槽外側(cè)的氮化硅陷阱層存儲(chǔ)位編程采用FN注入的方法對(duì)溝道外側(cè)氮化硅陷阱層進(jìn)行編程。 對(duì)C區(qū)域的氮化硅陷阱層編程時(shí)，控制柵203加正向電壓Vg (Vg越大，編程速度越快)，210區(qū)域接地或施加負(fù)電壓(該負(fù)壓越小，編程速度越快)，其他端懸置。這樣在FN隧穿作用下，就會(huì)有一些電子進(jìn)入到C區(qū)域的氮化硅陷阱層。 同樣地，D區(qū)域氮化硅陷阱層的編程也可以采用同樣地方法實(shí)現(xiàn)。不同之處在于，要將施加于210區(qū)域的電壓加于209區(qū)域，210區(qū)域改為懸置，其他端的偏置與C區(qū)域的編程一樣。讀取采用讀取GIDL(gate-induced drain leakage)電流的方式來判斷溝道外側(cè)的氮化硅陷阱層存儲(chǔ)位的存儲(chǔ)狀態(tài)。當(dāng)讀取C區(qū)域時(shí)，控制柵203施加負(fù)偏壓，210區(qū)域施加正偏壓，襯底接地，209區(qū)域懸置。此時(shí)讀取的漏端電流即可判斷出C區(qū)域是否存儲(chǔ)有電子。當(dāng)C區(qū)域的氮化硅陷阱層存有電子時(shí)，讀出的漏電流較小，記存儲(chǔ)狀態(tài)為“ 1” ；未存儲(chǔ)電子時(shí)，讀出的漏電流較大， 記為存儲(chǔ)狀態(tài)“0”。D區(qū)域的存儲(chǔ)狀態(tài)，也可以按照類似的方法讀出。其中控制柵203加負(fù)偏壓，209 區(qū)域加正向偏壓，210區(qū)域懸置，襯底接地。擦除采用FN隧穿的方法實(shí)現(xiàn)對(duì)整個(gè)器件的擦除。當(dāng)在控制柵203上施加負(fù)電壓，源、 漏和襯底接地或者合適的正電壓時(shí)，通過FN隧穿就會(huì)將存儲(chǔ)在氮化硅陷阱層中的電子擦除掉，實(shí)現(xiàn)對(duì)整個(gè)器件的擦除。實(shí)際操作過程并不局限于上述幾種偏置條件。本領(lǐng)域的技術(shù)人員在上述基本操作原則下，可以根據(jù)實(shí)際情況加以變通(如在讀取C區(qū)域時(shí)，襯底也可接負(fù)電壓等)，這些都在本專利的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種利用分裂槽柵快閃存儲(chǔ)器實(shí)現(xiàn)四位存儲(chǔ)的方法，所述分裂槽柵快閃存儲(chǔ)器基于平面結(jié)構(gòu)，在溝道之上依次為隧穿氧化層、氮化硅陷阱層、阻擋氧化層和控制柵；溝道的兩端與源、漏之間各有一個(gè)相同結(jié)構(gòu)的溝槽，溝槽的一側(cè)與溝道接觸，另一側(cè)與源或漏接觸； 在溝道區(qū)域形成分裂槽柵結(jié)構(gòu)，溝道由中間的平面溝道和與溝槽對(duì)應(yīng)的兩個(gè)非平面溝道組成；由隧穿氧化層、氮化硅陷阱層和阻擋氧化層組成的柵堆棧結(jié)構(gòu)和控制柵完全覆蓋溝槽和溝道，控制柵有兩個(gè)與溝槽對(duì)應(yīng)的突出部；其特征在于，在兩個(gè)溝槽與溝道接觸的一側(cè)區(qū)域采用溝道熱電子注入的方法實(shí)現(xiàn)對(duì)電子的編程；而在兩個(gè)溝槽與源或漏接觸的一側(cè)區(qū)域采用FN注入的方法實(shí)現(xiàn)對(duì)電子的編程。
2.如權(quán)利要求1所述的方法，其特征在于，對(duì)于兩個(gè)溝槽與溝道接觸的一側(cè)區(qū)域，在進(jìn)行讀操作時(shí)源漏定義與編程時(shí)相反，通過讀取漏端電流來判斷存儲(chǔ)狀態(tài)。
3.如權(quán)利要求1所述的方法，其特征在于，對(duì)于兩個(gè)溝槽與源或漏接觸的一側(cè)區(qū)域，通過讀取GIDL電流來判斷其存儲(chǔ)狀態(tài)。
4.如權(quán)利要求1所述的方法，其特征在于，采用FN隧穿的方法實(shí)現(xiàn)對(duì)整個(gè)存儲(chǔ)器的擦除。
全文摘要
本發(fā)明公開了利用分裂槽柵快閃存儲(chǔ)器實(shí)現(xiàn)四位存儲(chǔ)的方法，所述分裂槽柵快閃存儲(chǔ)器如專利號(hào)為200710105964.2中國(guó)專利中所述，在該快閃存儲(chǔ)器的兩個(gè)溝槽與溝道接觸的一側(cè)區(qū)域采用溝道熱電子注入的方法實(shí)現(xiàn)對(duì)電子的編程；而在兩個(gè)溝槽與源或漏接觸的一側(cè)區(qū)域采用FN注入的方法實(shí)現(xiàn)對(duì)電子的編程。從而通過編程模式的改變實(shí)現(xiàn)四位存儲(chǔ)的功能，使得這種器件在性能得到提升的同時(shí)，存儲(chǔ)密度也有較大的改善。
文檔編號(hào)G11C16/06GK102456403SQ20101052332
公開日2012年5月16日 申請(qǐng)日期2010年10月22日 優(yōu)先權(quán)日2010年10月22日
發(fā)明者唐昱, 唐粕人, 潘越, 秦石強(qiáng), 蔡一茂, 譚勝虎, 黃如, 黃欣 申請(qǐng)人:北京大學(xué)