專利名稱：多電源域設(shè)計的電路、方法與存儲陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多電源域(multi-power domain)的設(shè)計方法，特別是涉及一種不需在每一區(qū)域輸入/輸出裝置(local input/output ；LI0)中設(shè)置專用位準(zhǔn)轉(zhuǎn)換電路的存儲陣列及多電源設(shè)計。
背景技術(shù)：
多電源域提供了良好的方式來達成低功率應(yīng)用。例如，根據(jù)狀況，電路可能會被設(shè)計來使用較低功率的電源供應(yīng)器，而非較高功率的電源供應(yīng)器，以減少功率消耗。在多電源域的設(shè)計中，傳統(tǒng)的方法一般是使用位準(zhǔn)轉(zhuǎn)換電路來于兩個電源域間轉(zhuǎn)移信號。在多種不同的存儲陣列中，存儲陣列的每一個區(qū)域輸入/輸出裝置皆應(yīng)用了位準(zhǔn)轉(zhuǎn)換電路(也稱為位準(zhǔn)轉(zhuǎn)換器(level shifter))0根據(jù)復(fù)雜度，位準(zhǔn)轉(zhuǎn)換電路可包含大數(shù)量的晶體管與相關(guān)的電路。根據(jù)數(shù)組的大小，區(qū)域輸入/輸出裝置的數(shù)量可非常多。在一例中，在美國專利案第5594696號案(U. S patent 5，594，696)中，位準(zhǔn)轉(zhuǎn)換電路使用了大約六個可構(gòu)成較大部份存儲單元的晶體管。在另一例中，四兆比特(mega bit)的內(nèi)存可包含多達六百個區(qū)域輸入/輸出裝置。因此，在每一個區(qū)域輸入/輸出裝置中都使用位準(zhǔn)轉(zhuǎn)換電路會消耗掉一大部份的晶粒面積。大部份晶粒面積的消耗是不受歡迎的，特別是在電子裝置與設(shè)備的尺寸被持續(xù)減少的先進技術(shù)中。由此可見，上述現(xiàn)有的電源域(multi-power domain)設(shè)計方法在結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決的道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種可兼具體積小、成本低且使用時可具有全方位調(diào)整功能的新的多電源域設(shè)計的電路、方法與存儲陣列，實屬當(dāng)前重要研發(fā)課題的一，亦成為當(dāng)前業(yè)界極需改進的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的多電源域的設(shè)計方法存在的缺陷，而提供一種新型結(jié)構(gòu)的多電源域設(shè)計的電路、方法與存儲陣列，所要解決的技術(shù)問題是使其在多電源域設(shè)計的方法中，首先提供具有一區(qū)域輸入/輸出裝置(local input/output ；LI0)列的一存儲陣列的讀取操作，其中此區(qū)域輸入/輸出裝置是連接至一第一電路，此第一電路包含一感應(yīng)放大器和轉(zhuǎn)移裝置。然后，在此讀取操作中，利用第一電路來將感應(yīng)放大器的一節(jié)點充電至第一數(shù)據(jù)邏輯高位準(zhǔn)。接著，在此讀取操作中，利用一第二電路來將一第一數(shù)據(jù)線充電至一第二數(shù)據(jù)邏輯高位準(zhǔn)。然后，在此讀取操作中，改變位于感應(yīng)放大器的節(jié)點的第一數(shù)據(jù)邏輯高位準(zhǔn)為第一數(shù)據(jù)邏輯低位準(zhǔn)。接著，在此讀取操作中，利用轉(zhuǎn)移裝置來將第一數(shù)據(jù)線的第二數(shù)據(jù)邏輯高位準(zhǔn)改變?yōu)榈诙?shù)據(jù)邏輯低位準(zhǔn)，從而更加適于實用。本發(fā)明的另一目的在于，克服現(xiàn)有的多電源域的設(shè)計方法存在的缺陷，而提供一種新的多電源域設(shè)計的電路、方法與存儲陣列，所要解決的技術(shù)問題是使多電源域設(shè)計的電路包含第一電路、第二電路以及一對數(shù)據(jù)線。第一電路包含第一供應(yīng)電源節(jié)點、互鎖器的一對節(jié)點、一對轉(zhuǎn)移裝置、第一充電電路，其中第一供應(yīng)電源節(jié)點是設(shè)置來提供一第一供應(yīng)電壓。第二電路包含第二供應(yīng)電壓節(jié)點以及第二充電電路，其中第二供應(yīng)電壓節(jié)點是不同于第一供應(yīng)電壓節(jié)點并設(shè)置來提供第二供應(yīng)電壓。數(shù)據(jù)線是耦接至第一電路和第二電路。 其中，在讀取操作中，第一充電電路被設(shè)置來將互鎖器的節(jié)點充電至第一供應(yīng)電壓；第二充電電路被設(shè)置來將數(shù)據(jù)線充電至第二供應(yīng)電壓；轉(zhuǎn)移裝置的一第一轉(zhuǎn)移裝置被設(shè)置來基于節(jié)點中的一第一節(jié)點的第二數(shù)據(jù)邏輯低位準(zhǔn)來提供一第一數(shù)據(jù)邏輯低位準(zhǔn)至對數(shù)據(jù)線中的一第一數(shù)據(jù)線；轉(zhuǎn)移裝置的一第二轉(zhuǎn)移裝置被安排來提供一數(shù)據(jù)邏輯高位準(zhǔn)至數(shù)據(jù)線中的一第二數(shù)據(jù)線，從而更加適于實用。本發(fā)明的再一目的在于，提供一種多電源域設(shè)計的電路、方法與存儲陣列，所要解決的技術(shù)問題是使多電源域設(shè)計的存儲陣列，包含存儲單元列、區(qū)域輸入/輸出裝置列、主輸入/輸出裝置列、第一電路、第二電路以及數(shù)據(jù)線。第一電路是連接至區(qū)域輸入/輸出裝置列，且設(shè)置來應(yīng)用從第一供應(yīng)電壓節(jié)點而來的第一供應(yīng)電壓。第二電路是連接至主輸入 /輸出裝置列，且設(shè)置來應(yīng)用與第一供應(yīng)電壓不同的第二供應(yīng)電壓，其中第二供應(yīng)電壓是從第二供應(yīng)電壓節(jié)點而來。數(shù)據(jù)線是設(shè)置來在存儲單元列的一存儲單元的讀取操作中，基于第二數(shù)據(jù)邏輯位準(zhǔn)來具有第一數(shù)據(jù)邏輯位準(zhǔn)，其中第二數(shù)據(jù)邏輯位準(zhǔn)是由第一電路的一數(shù)據(jù)節(jié)點所供應(yīng)，從而更加適于實用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種多電源域設(shè)計的方法，其特征在于提供具有一區(qū)域輸入/輸出裝置(local input/ output ；LI0)列的一存儲陣列的一讀取操作，其中該區(qū)域輸入/輸出裝置是連接至一第一電路，該第一電路包含一感應(yīng)放大器和一轉(zhuǎn)移裝置；在該讀取操作中，利用該第一電路來將該感應(yīng)放大器的一節(jié)點充電至一第一數(shù)據(jù)邏輯高位準(zhǔn)；在該讀取操作中，利用一第二電路來將一第一數(shù)據(jù)線充電至一第二數(shù)據(jù)邏輯高位準(zhǔn)；在該讀取操作中，改變位于該感應(yīng)放大器的該節(jié)點的該第一數(shù)據(jù)邏輯高位準(zhǔn)為一第一數(shù)據(jù)邏輯低位準(zhǔn)；以及在該讀取操作中，利用該轉(zhuǎn)移裝置來將該第一數(shù)據(jù)線的該第二數(shù)據(jù)邏輯高位準(zhǔn)改變?yōu)橐坏诙?shù)據(jù)邏輯低位準(zhǔn)。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。前述的多電源域設(shè)計的方法，其中所述的該第一數(shù)據(jù)邏輯高位準(zhǔn)是由一第一供應(yīng)電壓節(jié)點所提供，而該第二數(shù)據(jù)邏輯高位準(zhǔn)是由不同于該第一供應(yīng)電壓節(jié)點的一第二供應(yīng)電壓節(jié)點所提供。前述的多電源域設(shè)計的方法，其中所述的該第一數(shù)據(jù)邏輯低位準(zhǔn)和該第二數(shù)據(jù)邏輯低位準(zhǔn)中的一者或其組合為接地位準(zhǔn)。前述的多電源域設(shè)計的方法，其中所述的該轉(zhuǎn)移裝置包含一 N型金屬氧化半導(dǎo)體晶體管，以將該第二數(shù)據(jù)邏輯高位準(zhǔn)改變?yōu)樵摰诙?shù)據(jù)邏輯低位準(zhǔn)。前述的多電源域設(shè)計的方法，其中所述的該N型金屬氧化半導(dǎo)體晶體管的一漏極是耦接至該第一數(shù)據(jù)線以及N型金屬氧化半導(dǎo)體晶體管的一源極提供該第二數(shù)據(jù)邏輯低位準(zhǔn)。前述的多電源域設(shè)計的方法，其中所述的其改變位于該感應(yīng)放大器的該節(jié)點的該第一數(shù)據(jù)邏輯高位準(zhǔn)為該第一數(shù)據(jù)邏輯低位準(zhǔn)的步驟是基于該存儲陣列的一存儲單元所接收的數(shù)據(jù)。前述的多電源域設(shè)計的方法，其中所述的其更包含利用該第二電路來將一第二數(shù)據(jù)線充電該第二數(shù)據(jù)邏輯高位準(zhǔn)，以及利用一第二轉(zhuǎn)移裝置來將該第二數(shù)據(jù)線維持于該第二數(shù)據(jù)邏輯高位準(zhǔn)。本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一第一電路，包含一第一供應(yīng)電壓節(jié)點，設(shè)置來提供一第一供應(yīng)電壓；一互鎖器的一對節(jié)點；一對轉(zhuǎn)移裝置以及一第一充電電路；一第二電路，包含一第二供應(yīng)電壓節(jié)點，不同于該第一供應(yīng)電壓節(jié)點并設(shè)置來提供一第二供應(yīng)電壓；以及一第二充電電路；以及一對數(shù)據(jù)線，耦接至該第一電路和該第二電路；其中，在一讀取操作中，該第一充電電路被設(shè)置來將該互鎖器的該對節(jié)點充電至該第一供應(yīng)電壓；該第二充電電路被設(shè)置來將該對數(shù)據(jù)線充電至該第二供應(yīng)電壓；該對轉(zhuǎn)移裝置的一第一轉(zhuǎn)移裝置被設(shè)置來基于該對節(jié)點的一第一節(jié)點的一第二數(shù)據(jù)邏輯低位準(zhǔn)來提供一第一數(shù)據(jù)邏輯低位準(zhǔn)至該對數(shù)據(jù)線的一第一數(shù)據(jù)線；該對轉(zhuǎn)移裝置的一第二轉(zhuǎn)移裝置被設(shè)置來提供一數(shù)據(jù)邏輯高位準(zhǔn)至該對數(shù)據(jù)線的一第二數(shù)據(jù)線。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。前述的多電源域設(shè)計的電路，其中所述的該第一電路是通過一充電信號來連接至一存儲陣列的一區(qū)域輸入/輸出裝置(local input/output ；LI0)列，該充電信號是有關(guān)于該第一充電電路及從該存儲陣列的一存儲單元接收數(shù)據(jù)的該對數(shù)據(jù)線。前述的多電源域設(shè)計的電路，其中所述的該第二電路是通過一充電信號來連接至一存儲陣列的一主輸入輸出裝置列，該充電信號是與該第二充電電路有關(guān)。前述的多電源域設(shè)計的電路，其中所述的其更包含一存儲單元，用以提供其所儲存的一數(shù)據(jù)，該第一轉(zhuǎn)移裝置根據(jù)該數(shù)據(jù)來提供該第一數(shù)據(jù)邏輯低位準(zhǔn)至該第一數(shù)據(jù)線， 而該第二轉(zhuǎn)移裝置提供該數(shù)據(jù)邏輯高位準(zhǔn)至該第二數(shù)據(jù)線。前述的多電源域設(shè)計的電路，其中所述的該對轉(zhuǎn)移裝置中的一者包含一反相器， 耦接在一 N型金屬氧化半導(dǎo)體晶體管的一柵極和該對結(jié)點的一節(jié)點間，該N型金屬氧化半導(dǎo)體晶體管具有耦接至該對數(shù)據(jù)線的一者的一漏極。前述的多電源域設(shè)計的電路，其中所述的該對數(shù)據(jù)線是在該讀取操作中提供讀取數(shù)據(jù)。本發(fā)明的目的及解決其技術(shù)問題另外還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的多電源域設(shè)計的存儲陣列，包含一存儲單元列；一區(qū)域輸入/輸出裝置列；一主輸入/ 輸出裝置列；一第一電路，連接至該區(qū)域輸入/輸出裝置列，且設(shè)置來應(yīng)用從一第一供應(yīng)電壓節(jié)點而來的一第一供應(yīng)電壓；一第二電路，連接至該主輸入/輸出裝置列，且設(shè)置來應(yīng)用與第一供應(yīng)電壓不同的一第二供應(yīng)電壓，其中該第二供應(yīng)電壓是從一第二供應(yīng)電壓節(jié)點而來；以及一數(shù)據(jù)線，設(shè)置來于該存儲單元列的一存儲單元的一讀取操作中，基于一第二數(shù)據(jù)邏輯位準(zhǔn)來具有一第一數(shù)據(jù)邏輯位準(zhǔn)，其中該第二數(shù)據(jù)邏輯位準(zhǔn)是由該第一電路的一數(shù)據(jù)節(jié)點所供應(yīng)。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。前述的多電源域設(shè)計的存儲陣列，其中所述的其更包含一第二數(shù)據(jù)線，設(shè)置來于該讀取操作中具有一第三數(shù)據(jù)邏輯位準(zhǔn)，其中該第三數(shù)據(jù)邏輯位準(zhǔn)是與該第一數(shù)據(jù)邏輯位準(zhǔn)相反。前述的多電源域設(shè)計的存儲陣列，其中所述的該第一電路包含一轉(zhuǎn)移裝置，受控于該數(shù)據(jù)節(jié)點上的數(shù)據(jù)，且被設(shè)置來于該讀取操作中，提供該第一數(shù)據(jù)邏輯位準(zhǔn)至該數(shù)據(jù)線。前述的多電源域設(shè)計的存儲陣列，其中所述的該轉(zhuǎn)移裝置包含一 N型金屬氧化半導(dǎo)體晶體管，設(shè)置來于該讀取操作中，提供該第一數(shù)據(jù)邏輯位準(zhǔn)至該數(shù)據(jù)線。前述的多電源域設(shè)計的存儲陣列，其中所述的該第一電路更包含一反相器，設(shè)置來反相該數(shù)據(jù)節(jié)點上的數(shù)據(jù)并提供一信號來控制該N型金屬氧化半導(dǎo)體晶體管。前述的多電源域設(shè)計的存儲陣列，其中所述的該第二電路包含一電路，設(shè)置來提供該第二供應(yīng)電壓節(jié)點至一第三數(shù)據(jù)邏輯位準(zhǔn)，該第三數(shù)據(jù)邏輯位準(zhǔn)是在該讀取操作中， 在該數(shù)據(jù)線具有該第一數(shù)據(jù)邏輯位準(zhǔn)的前，由該第二供應(yīng)電壓節(jié)點被供應(yīng)至該數(shù)據(jù)線。前述的多電源域設(shè)計的存儲陣列，其中所述的其由該數(shù)據(jù)節(jié)點所提供的該第二數(shù)據(jù)節(jié)點是基于該存儲單元列的該存儲單元所提供的數(shù)據(jù)。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明多電源域設(shè)計的電路、方法與存儲陣列可達到相當(dāng)?shù)募夹g(shù)進步性及實用性.并具有產(chǎn)業(yè)上的廣泛利用價值，其至少具有下列優(yōu)點本發(fā)明的實施例不需專用的位準(zhǔn)轉(zhuǎn)換器.例如在每個區(qū)域輸入/輸出裝置中。反而，位準(zhǔn)轉(zhuǎn)換功能可在存儲陣列的電路中共享。本發(fā)明不僅使用方便，不需煩雜的手續(xù)，而且結(jié)構(gòu)成形的加工更是簡便，符合成本效益，而確實具有產(chǎn)業(yè)上的利用價值，適于產(chǎn)業(yè)界廣泛推廣使用。綜上所述，本發(fā)明是有關(guān)于一種多電源域設(shè)計的電路、方法與存儲陣列的設(shè)計方法，在與存儲陣列相關(guān)的實施例中，感應(yīng)放大器使用第一供應(yīng)電源，例如電壓VDDA，而其它的電路，例如信號輸出邏輯，使用第二供應(yīng)電源，例如電壓VDDB。各種的實施例將感應(yīng)放大器和一對轉(zhuǎn)移裝置設(shè)置在區(qū)域輸入/輸出裝置列中，并將電壓保持器設(shè)置在同一存儲陣列的主輸入/輸出部份中。在適當(dāng)?shù)臅r候，感應(yīng)放大器、轉(zhuǎn)移裝置和電壓保持器一起運作， 如此由電壓VDDB所提供的電路的數(shù)據(jù)位準(zhǔn)可相等于電壓VDDA所提供的電路的數(shù)據(jù)位準(zhǔn)。 本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1是本發(fā)明多電源域設(shè)計的電路、方法與存儲陣列的實施例的電路的高階示意圖。圖2是本發(fā)明多電源域設(shè)計的電路、方法與存儲陣列的實施例的利用圖1，所繪示的電路的存儲陣列的高階示意圖。圖3是本發(fā)明多電源域設(shè)計的電路、方法與存儲陣列的實施例的圖1，所繪示的電路的詳細示意圖。圖4是本發(fā)明多電源域設(shè)計的電路、方法與存儲陣列的實施例的一方法流程示意圖。
圖5是本發(fā)明多電源域設(shè)計的電路、方法與存儲陣列的實施例的圖2，所繪示的存儲陣列的操作波形的波形圖。在圖式中，相似的標(biāo)號是指向相似的組件。
100 電路110 感應(yīng)放大
120 電壓保持器125 電路
130 轉(zhuǎn)移裝置
200 存儲陣列205 電路
210 內(nèi)存胞列215 電路
220 區(qū)域輸入/輸出裝置列225 電路
400 流程圖405 方塊
410 方塊415 方塊
DL=I紋據(jù)線DLB 數(shù)據(jù)線
DL_IN 節(jié)點DLB_IN 節(jié)點
GmlO柵極Gmll 柵極
M0_M1 晶體管M3_M15 晶體I
PGB 信號PREB 信號
PRECHARGE 信號
Q_SA 節(jié)點QN_SA 節(jié)點
Q_VK數(shù)據(jù)線QN_VK 數(shù)據(jù)線
SAE 信號tl_t4 時段
VDDA電壓VDDB 電壓
具體實施例方式為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的多電源域設(shè)計的電路、方法與存儲陣列其具體實施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細說明如后。在與存儲陣列有關(guān)的一些實施例中，感應(yīng)放大器(SA)(也稱為感應(yīng)放大器電路) 使用第一供應(yīng)電源，例如電壓VDDA，而其它的電路，例如信號輸出邏輯，使用第二供應(yīng)電源， 例如電壓VDDB。在各種不同的實施例中，感應(yīng)放大器SA和一對轉(zhuǎn)移裝置被放置于區(qū)域輸出入裝置(local input/output ；LI0)列，而電壓保持器被放置于相同的存儲陣列。當(dāng)感應(yīng)放大器SA、轉(zhuǎn)移裝置以及電壓保持器適當(dāng)?shù)毓餐\作時，可使由電壓VDDB提供電能的電路的數(shù)據(jù)邏輯位準(zhǔn)相等于由電壓VDDA提供電能的電路的數(shù)據(jù)邏輯位準(zhǔn)。在實施例中，不需專用的位準(zhǔn)轉(zhuǎn)換器，例如在每個區(qū)域輸入/輸出裝置中。反而，位準(zhǔn)轉(zhuǎn)換功能可在存儲陣列的電路中共享。例示性的電路請參閱圖1所繪示應(yīng)用實施例的電路100的高階示意圖。感應(yīng)放大器110和電壓保持器120為本領(lǐng)域的公知常識，而本發(fā)明的實施例并不受限于任何特定的感應(yīng)放大器和電壓保持器。電路100可稱為多電源域設(shè)計，因為，感應(yīng)放大器110使用第一供應(yīng)電源，例如電壓VDDA，而包含電壓保持器120的其它電路(未繪示)使用第二供應(yīng)電源，例如電壓VDDB時。電壓VDDA和VDDB皆參考至地。在本發(fā)明的一些實施例中，設(shè)置了轉(zhuǎn)移裝置130， 以使由電壓VDDA所提供電能的電路的數(shù)據(jù)邏輯位準(zhǔn)相等于由電壓VDDB所提供電能的電路的數(shù)據(jù)邏輯位準(zhǔn)。例如，在一讀取操作中，數(shù)據(jù)線Q_VK和QN_VK會被充電至由電壓VDDB所提供的高數(shù)據(jù)邏輯位準(zhǔn)。在適當(dāng)?shù)臅r候，本發(fā)明的實施例通過轉(zhuǎn)移裝置130來允許由電壓 VDDA提供至節(jié)點Q_SA和QN_SA上的數(shù)據(jù)邏輯位準(zhǔn)相等于由電壓VDDB提供至節(jié)點Q_VK和 QN_VK上的數(shù)據(jù)邏輯位準(zhǔn)。在功效上，實施例將利用供應(yīng)電壓VDDA的感應(yīng)放大器110中所使用的數(shù)據(jù)邏輯位準(zhǔn)轉(zhuǎn)移至利用供應(yīng)電壓VDDB的數(shù)據(jù)線Q_VK和QN_VK上。在本發(fā)明的實施例中，包含感應(yīng)放大器110和一對轉(zhuǎn)移裝置130的電路125被設(shè)置于特定的位置，例如存儲陣列的區(qū)域輸入/輸出裝置，而一對電壓保持器120被放置在另一個位置(例如存儲陣列的主輸入/輸出部份)。因為實施例不需要在每個區(qū)域輸入/輸出裝置中使用位準(zhǔn)轉(zhuǎn)換器，而在適當(dāng)位置上具有電路125和120的電路100為存儲陣列提供了位準(zhǔn)轉(zhuǎn)換功能，因此本發(fā)明的實施例節(jié)省了晶粒面積。例示性的應(yīng)用請參閱圖2所繪示利用實施例的存儲陣列200的高階示意圖。存儲單元數(shù)組、區(qū)域輸入/輸出裝置、主要輸入/輸出裝置、主控制器、字符線驅(qū)動器和區(qū)域控制器為本領(lǐng)域的公知常識。在存儲陣列200的結(jié)構(gòu)中，內(nèi)存胞列210包含一個字符線驅(qū)動器和多個存儲單元數(shù)組；區(qū)域輸入/輸出裝置列220包含一個區(qū)域控制器(local control)和多個區(qū)域輸入/輸出裝置；主輸入/輸出裝置列230包含一個主控制器和多個主輸入/輸出裝置。請參閱圖2所示，內(nèi)存胞列210和區(qū)域輸入/輸出裝置列220是交互設(shè)置。在各種不同實施例中，存儲陣列200包含使用第一供應(yīng)電壓VDDA的電路215以及使用第二供應(yīng)電壓VDDB的電路225。相對地，電路205使用供應(yīng)電壓VDDA、供應(yīng)電壓VDDB 或其它的供應(yīng)電壓(例如供應(yīng)電壓VDDC，未繪示)的中任一者。在各種不同實施例中，包含感應(yīng)放大器110和一對轉(zhuǎn)移裝置130的電路125被設(shè)置于區(qū)域輸入/輸出裝置列中，并且通過信號PREB、數(shù)據(jù)線DL和DLB上的信號以及信號SAE 來耦接至存儲陣列。N型金屬氧化半導(dǎo)體(NMOQ晶體管被運用來做為轉(zhuǎn)移裝置130。在適當(dāng)?shù)臅r候，電壓VDDA的位準(zhǔn)被提供于節(jié)點Q_SA和/或QN_SA上，來通過反相器INV和/或 INVB，控制相應(yīng)的NMOS晶體管130。例如，當(dāng)線Q_SA(和/或QN_SA)上的數(shù)據(jù)為高位準(zhǔn)或為表示為高的一位準(zhǔn)時，此數(shù)據(jù)被反相器INV(和或INVB)轉(zhuǎn)換為低位準(zhǔn)，并因此關(guān)掉相應(yīng)的晶體管130，以允許其源極(例如線Q_VK和/或QN_VK)上的電壓位準(zhǔn)維持于電壓VDDB 的前所充電的高邏輯位準(zhǔn)。但是當(dāng)線9_3々(和/或QN_SA)上的數(shù)據(jù)為低位準(zhǔn)時，數(shù)據(jù)會被轉(zhuǎn)換為高位準(zhǔn)并開啟相應(yīng)的晶體管130，以將相應(yīng)晶體管130的漏極端的高位準(zhǔn)數(shù)據(jù)下拉 (pull)至其源極端的位準(zhǔn)(例如接地位準(zhǔn)或低位準(zhǔn))。在功效上，NMOS晶體管130分別轉(zhuǎn)移位于節(jié)點Q_SA和QN_SA上的數(shù)據(jù)邏輯位準(zhǔn)(例如低邏輯位準(zhǔn)或高邏輯位準(zhǔn))至線Q_VK 和QN_VK上。因為在實施例中，匪OS晶體管130將線Q_VK和/或QN_VK上的高邏輯位準(zhǔn)下拉至低邏輯位準(zhǔn)，所以NMOS晶體管130可被稱為下拉裝置、下拉晶體管等。電壓保持器120被設(shè)置于與主輸入/輸出裝置列230相同的列上，且通過信號 PRECHARGE來被耦接至存儲陣列。在多種不同的實施例中，被放置在區(qū)域輸入/輸出裝置列的電路125節(jié)省了晶粒區(qū)域，因為它使得實施例不必在每個區(qū)域輸入/輸出裝置中使用專用的位準(zhǔn)轉(zhuǎn)換器。實施例是有益處的，因為一起執(zhí)行位準(zhǔn)轉(zhuǎn)換功能的各種不同電路是分散在不同的位置上，以在提供所需的位準(zhǔn)轉(zhuǎn)換功能時，最小化每個區(qū)域輸入/輸出裝置中的必要電路。電路實施例請參閱圖3所繪示根據(jù)實施例的電路100的詳細示意圖。信號PREB控制晶體管MO和Ml來充電(例如預(yù)充電)節(jié)點DL_IN和DLB_IN。例如，當(dāng)信號PREB被致能(activated)(例如低位準(zhǔn))且被提供至晶體管MO和Ml的柵極時， 晶體管MO和Ml會被開啟，以使電壓VDDA被轉(zhuǎn)移至節(jié)點DL_IN和DLB_IN。當(dāng)信號PREB被禁能(deactivated)(例如高位準(zhǔn))時，晶體管MO和Ml會被關(guān)閉，且沒有預(yù)充電。信號PGB控制晶體管M3和M6。例如，當(dāng)信號PGB被致能(例如低位準(zhǔn))且被提供至晶體管M3和M6的柵極時，晶體管M3和M6會被開啟，并且允許數(shù)據(jù)線DL和DLB上的數(shù)據(jù)被轉(zhuǎn)移至節(jié)點DL_IN和DLB_IN。當(dāng)信號PGB被禁能(例如高位準(zhǔn))時，晶體管M3和M6 會被關(guān)閉，且沒有數(shù)據(jù)轉(zhuǎn)移。為了感應(yīng)放大器110，晶體管M4和M7以及M5和M8形成了互鎖器(例如互鎖器 CXL)。信號SAE控制晶體管M9，而晶體管M9依序控制互鎖器CXL。當(dāng)信號SAE被致能 (例如高位準(zhǔn))時，晶體管M9會開啟來提供電流路徑給互鎖器CXL，并因此致能互鎖器。換言的，互鎖器CXL準(zhǔn)備感應(yīng)節(jié)點Q_SA (或DL_IN)和QN_SA (或DLB_IN)數(shù)據(jù)，這些節(jié)點通常被稱為感應(yīng)放大器110的內(nèi)節(jié)點。在適當(dāng)?shù)臅r候(例如在讀取周期時)，反向INV和INVB與晶體管MlO和Mll —起允許個別節(jié)點Q_SA和QN_SA上的數(shù)據(jù)邏輯位準(zhǔn)相等于相應(yīng)線Q_VK和QN_VK上的數(shù)據(jù)邏輯位準(zhǔn)。也就是說，如果節(jié)點Q_SA是處于高邏輯位準(zhǔn)，則線Q_VK是處于高邏輯位準(zhǔn)，但如果節(jié)點Q_SA是處于低邏輯位準(zhǔn)，則線Q_VK是處于低邏輯位準(zhǔn)。類似地，如果節(jié)點QN_SA是處于高邏輯位準(zhǔn)，則線QN_VK是處于高邏輯位準(zhǔn)，但如果節(jié)點QN_SA是處于低邏輯位準(zhǔn)，則線 QN_VK是處于低邏輯位準(zhǔn)。反相器INV和INVB是反向節(jié)點Q_SA和QN_SA上的數(shù)據(jù)，以提供合適的位準(zhǔn)來控制晶體管MlO和Mil。例如，當(dāng)節(jié)點Q_SA和QN_SA上的數(shù)據(jù)為高時，反相器INV和INVB轉(zhuǎn)換此高位準(zhǔn)為低位準(zhǔn)，并因此關(guān)閉晶體管MlO和Mil。因為晶體管MlO和 Mll為關(guān)閉狀態(tài)，所以其未電性連接至線Q_VK和QN_VK上。結(jié)果，線Q_VK和QN_VK上的數(shù)據(jù)仍維持在的前提供至線Q_VK和QN_VK的邏輯位準(zhǔn)。又例如，在一讀取周期中，在線Q_VK 和QN_VK被充電至電壓VDDB的高邏輯位準(zhǔn)后，線Q_VK和QN_VK仍維持在電壓VDDB所提供的高邏輯位準(zhǔn)。但是，當(dāng)數(shù)據(jù)節(jié)點Q_SA和QN_SA上的數(shù)據(jù)為低位準(zhǔn)時，反相器INV和INVB 轉(zhuǎn)換此低位準(zhǔn)為高位準(zhǔn)，并因此開啟晶體管MlO和Mil。當(dāng)晶體管MlO為開啟狀態(tài)時，晶體管MlO將線Q_VK(例如晶體管MlO的漏極)上的數(shù)據(jù)位準(zhǔn)下拉至晶體管MlO (例如接地位準(zhǔn)或低邏輯位準(zhǔn))的漏極的邏輯位準(zhǔn)。類似地，當(dāng)晶體管Mll為開啟狀態(tài)時，晶體管Mll將線QN_VK(例如晶體管Mll的漏極)上的數(shù)據(jù)位準(zhǔn)下拉至晶體管Mll(例如接地位準(zhǔn)或低邏輯位準(zhǔn))的漏極的邏輯位準(zhǔn)。由上述說明可知，節(jié)和QN_SA上的數(shù)據(jù)邏輯位準(zhǔn)是相等于線Q_VK和QN_VK上的數(shù)據(jù)邏輯位準(zhǔn)，因為當(dāng)節(jié)點Q_SA和QN_SA為高邏輯位準(zhǔn)時，線Q_ VK和QN_VK是處于高邏輯位準(zhǔn)，然而當(dāng)節(jié)點Q_SA和QN_SA為低邏輯位準(zhǔn)時，線Q_VK和QN_ VK是處于低邏輯位準(zhǔn)。信號PRECHARGE控制晶體管M12、M13、M14和M15來將線Q_VK和QN_VK充電。當(dāng)信號PRECHARGE被致能(例如被推至低位準(zhǔn))時，晶體管M12和M15開啟，以允許電壓VDDB 被轉(zhuǎn)移至數(shù)據(jù)線Q_VK和QN_VK的節(jié)點S和SN上。例示的方法實施例請參閱圖4所繪示根據(jù)實施例的流程圖400。在此例中，本實施例是與圖2中的存儲陣列的存儲單元的讀取操作有關(guān)，而且本實施例想要使線Q_VK和QN_VK上的數(shù)據(jù)邏輯位準(zhǔn)相等于節(jié)點Q_SA和QN_SA上的數(shù)據(jù)邏輯位準(zhǔn)。為了方便說明，假設(shè)數(shù)據(jù)線Q_VK上即將被讀出的數(shù)據(jù)為低位準(zhǔn)，而數(shù)據(jù)線QN_VK上即將被讀出的數(shù)據(jù)為高位準(zhǔn)，但如果數(shù)據(jù)線Q_ VK上即將被讀出的數(shù)據(jù)為低位準(zhǔn)，而數(shù)據(jù)線QN_VK上即將被讀出的數(shù)據(jù)為高位準(zhǔn)，而數(shù)據(jù)線QN_VK上即將被讀出的數(shù)據(jù)為低位準(zhǔn)，本實施例的原理也可同等地被運用。在方塊405中，本方法實施例是將節(jié)點Q_SA和QN_SA預(yù)充電至電壓VDDA以及將線 Q_VK和QN_VK充電至電壓VDDB。本方法實施例致能信號PREB和PRECHARGE。被致能的信號PREB開啟晶體管MO和Ml，來允許節(jié)點Q_SA和QN_SA來被(預(yù))充電至電壓位準(zhǔn)VDDA 的高位準(zhǔn)。此高位準(zhǔn)會通過反相器INV和I NVB而變成低位準(zhǔn)，以關(guān)閉晶體管MlO和Mil。 被致能的信號PRECHARGE開啟晶體管M12和M14，并將數(shù)據(jù)線Q_VK和QN_VK(預(yù))充電，或允許晶體管M12和M14上的電壓VDDB被轉(zhuǎn)移至數(shù)據(jù)線Q_VK和QN_VK。本實施例也禁能信號PGB和信號SAE，來關(guān)閉晶體管M3和M6以及互鎖器CXL。在功效上，本實施例已做好準(zhǔn)備來使數(shù)據(jù)線Q_VK和QN_VK來分別跟隨節(jié)點Q_SA和QN_SA的數(shù)據(jù)邏輯位準(zhǔn)而變化。在方塊410中，本實施例從存儲單元取得數(shù)據(jù)，且從節(jié)點Q_SA和QN_SA培養(yǎng)出大的電子信號。本實施例致能信號PGB來開啟晶體管M3和M6，并允許線DL和DLB上的差動數(shù)據(jù)被轉(zhuǎn)移至線DL_IN和DLB_IN。線DL和DLB上的數(shù)據(jù)包含即將從存儲單元中讀出的數(shù)據(jù)，其開始對線DL或DLB中的任一者進行放電，以從差動信號DL和DLB (或DL_IN和DLB_ IN)培養(yǎng)出大的電子信號為了說明，假定數(shù)據(jù)是將線DLB放電并因此使數(shù)據(jù)線DLB_IN放電， 但如果內(nèi)存數(shù)據(jù)將線DL放電并因此使數(shù)據(jù)線DL_IN放電，本實施例的原理也可同等地被運用。在方塊410中，本實施例禁能信號PREB和PRECHARGE。在方塊415中，本實施例允許數(shù)據(jù)線Q_VK和QN_VK的數(shù)據(jù)邏輯位準(zhǔn)與相應(yīng)節(jié)點 Q_SA和QN_SA的數(shù)據(jù)邏輯位準(zhǔn)相同。本實施例致能信號SAE，以開啟晶體管M9來為互鎖器CXL提供電流路徑，并因此開啟互鎖器CXL。此時，數(shù)據(jù)線DLB (或QN_SA)已被放電至低電壓位準(zhǔn)(例如地)。因為數(shù)據(jù)低(data low)出現(xiàn)在節(jié)點QN_SA，因此反相器INVB是在晶體管Mll的柵極Gmll，將此數(shù)據(jù)低反相為高，以開啟晶體管Mil。因為晶體管Mil為開啟狀態(tài)，其漏極端(例如線QN_VK)的高數(shù)據(jù)被下拉至其源極端的電壓位準(zhǔn)，其為接地位準(zhǔn)或低位準(zhǔn)。在功效上，線QN_VK上的低邏輯位準(zhǔn)是相等于節(jié)點QN_SA上的低邏輯位準(zhǔn)。同時，由電壓VDDA提供至節(jié)點Q_SA的高邏輯數(shù)據(jù)仍維持相同。反相器INV是在晶體管MlO的柵極GmlO，將節(jié)點Q_SA上的高邏輯數(shù)據(jù)反相為低邏輯，以關(guān)閉晶體管M10。因為晶體管MlO為關(guān)閉狀態(tài)，其漏極端(例如線0_￥1()的電壓仍維持在的前由電壓VDDB所提供(即充電)的高位準(zhǔn)。在功效上，線Q_VK上的高數(shù)據(jù)邏輯是相等于節(jié)上的高數(shù)據(jù)邏輯。線Q_VK上的高數(shù)據(jù)邏輯和線QN_VK上的低數(shù)據(jù)邏輯為實際讀出的數(shù)據(jù)，如同所說明的，其分別反應(yīng)出節(jié)點Q_SA和QN_SA上的數(shù)據(jù)邏輯。例示的波形請參閱圖5所繪示與電路100(如圖1)結(jié)合的存儲陣列200(如圖2)的操作波形500的波形圖。在時段tl中，被致能為低位準(zhǔn)的信號PREB (預(yù))充電節(jié)點Q_SA (或DL_IN)和QN_ SA (或DLB_IN)至電壓VDDA的高位準(zhǔn)。被致能為低位準(zhǔn)的信號PRECHARGE將數(shù)據(jù)線Q_VK 和QN_VK(預(yù))充電至電壓位準(zhǔn)VDDB。被禁能為低位準(zhǔn)的信號SAE關(guān)閉晶體管M9來有效地關(guān)閉互鎖器CXL。換言的，在時段tl中，信號PRECHARGE設(shè)定初始條件在數(shù)據(jù)線Q-VK和 QN_VK上，例如允許這些數(shù)據(jù)線具有電壓VDDB的高位準(zhǔn)。在此時段tl后，信號PRECHARGE 被禁能為高位準(zhǔn)，以使數(shù)據(jù)線Q_VK和QN_VK準(zhǔn)備接收來自其它電路的數(shù)據(jù)。在此預(yù)充電時段tl后，信號PREB也回復(fù)到被禁能為高位準(zhǔn)。在時段t2中，被致能為低的信號PGB開啟晶體管M3和M6。因此，來自數(shù)據(jù)線DL 和DLB的數(shù)據(jù)被轉(zhuǎn)移至節(jié)點DL_IN(或Q_SA)和DLB_IN(或QN_SA)。時段t2可稱為感應(yīng)時段，因為在時段t2中，當(dāng)其它數(shù)據(jù)線保持在高位準(zhǔn)時，根據(jù)存儲單元中的讀取數(shù)據(jù)，數(shù)據(jù)線 DL_IN或DLB_IN的一者被下拉至低位準(zhǔn)，被下拉的數(shù)據(jù)是以斜線510來繪示。在時段t3中，被致能為高位準(zhǔn)的信號SAE開啟晶體管M9，以啟動讀取功能。在啟始時段t4的一些延遲d的后，節(jié)點Q_SA和QN_SA上的數(shù)據(jù)通過晶體管MlO和Mll來分別轉(zhuǎn)移至數(shù)據(jù)線Q_VK和QN_VK上。如同圖4中步驟415所說明的一樣，節(jié)點QN_SA上的數(shù)據(jù)為低位準(zhǔn)，柵極Gmll上的電壓位準(zhǔn)為相當(dāng)于電壓VDDA的位準(zhǔn)的高位準(zhǔn)，其可開啟晶體管 M11，并將線QN_VK上的數(shù)據(jù)下拉至低位準(zhǔn)。同時，節(jié)點Q_SA上的數(shù)據(jù)為高位準(zhǔn)，柵極GmlO 上的電壓位準(zhǔn)為低位準(zhǔn)，其可關(guān)閉晶體管M11，并允許線Q_VK上的數(shù)據(jù)維持于電壓VDDB所提供的高位準(zhǔn)。在例示性的時段t4中，數(shù)據(jù)線QN_VK和/或Q_VK上的數(shù)據(jù)被讀出或推至其它的電路，并以Q/QN輸出來表示。此時間延遲d是指出在信號SAE被致能后以及數(shù)據(jù)線 Q_VK和QN_VK可讀取前所發(fā)生的一段時間延遲。請參閱圖3所示的感應(yīng)放大器110和電壓保持器120是用以做例示性的說明。其它變形的感應(yīng)放大器和/或電壓保持器仍在本發(fā)明實施例的范圍中。類似地，晶體管MlO 和Mll是用以做例示性的說明，其它可允許數(shù)據(jù)在兩個電源域間轉(zhuǎn)移(例如從節(jié)點Q_SA和 QN_SA至節(jié)點Q_VK和QN_VK)的變形電路也在本發(fā)明的實施例的范圍內(nèi)。根據(jù)實作，反相器 INV和/或INVB可為感應(yīng)放大器110或轉(zhuǎn)移裝置130的一部份；轉(zhuǎn)移裝置130可為感應(yīng)放大器110的一部份等，但本發(fā)明的實施例并不受限于此，可從節(jié)點Q_SA和/或QN_SA轉(zhuǎn)移數(shù)據(jù)至數(shù)據(jù)線Q_VK和/或QN_VK的電路是在本發(fā)明的實施例的范圍中。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
1權(quán)利要求
1.一種多電源域設(shè)計的方法，其特征在于提供具有一區(qū)域輸入/輸出裝置列的一存儲陣列的一讀取操作，其中該區(qū)域輸入/輸出裝置是連接至一第一電路，該第一電路包含一感應(yīng)放大器和一轉(zhuǎn)移裝置；在該讀取操作中，利用該第一電路來將該感應(yīng)放大器的一節(jié)點充電至一第一數(shù)據(jù)邏輯高位準(zhǔn)；在該讀取操作中，利用一第二電路來將一第一數(shù)據(jù)線充電至一第二數(shù)據(jù)邏輯高位準(zhǔn)； 在該讀取操作中，改變位于該感應(yīng)放大器的該節(jié)點的該第一數(shù)據(jù)邏輯高位準(zhǔn)為一第一數(shù)據(jù)邏輯低位準(zhǔn)；以及在該讀取操作中，利用該轉(zhuǎn)移裝置來將該第一數(shù)據(jù)線的該第二數(shù)據(jù)邏輯高位準(zhǔn)改變?yōu)橐坏诙?shù)據(jù)邏輯低位準(zhǔn)。
2.根據(jù)權(quán)利要求1所述的多電源域設(shè)計的方法，其特征在于該第一數(shù)據(jù)邏輯高位準(zhǔn)是由一第一供應(yīng)電壓節(jié)點所提供，而該第二數(shù)據(jù)邏輯高位準(zhǔn)是由不同于該第一供應(yīng)電壓節(jié)點的一第二供應(yīng)電壓節(jié)點所提供。
3.根據(jù)權(quán)利要求1所述的多電源域設(shè)計的方法，其特征在于該第一數(shù)據(jù)邏輯低位準(zhǔn)和該第二數(shù)據(jù)邏輯低位準(zhǔn)中的一者或其組合為接地位準(zhǔn)。
4.根據(jù)權(quán)利要求1所述的多電源域設(shè)計的方法，其特征在于該轉(zhuǎn)移裝置包含一N型金屬氧化半導(dǎo)體晶體管，以將該第二數(shù)據(jù)邏輯高位準(zhǔn)改變?yōu)樵摰诙?shù)據(jù)邏輯低位準(zhǔn)。
5.根據(jù)權(quán)利要求4所述的多電源域設(shè)計的方法，其特征在于該N型金屬氧化半導(dǎo)體晶體管的一漏極是耦接至該第一數(shù)據(jù)線以及N型金屬氧化半導(dǎo)體晶體管的一源極提供該第二數(shù)據(jù)邏輯低位準(zhǔn)。
6.根據(jù)權(quán)利要求1所述的多電源域設(shè)計的方法，其特征在于其中改變位于該感應(yīng)放大器的該節(jié)點的該第一數(shù)據(jù)邏輯高位準(zhǔn)為該第一數(shù)據(jù)邏輯低位準(zhǔn)的步驟是基于該存儲陣列的一存儲單元所接收的數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的多電源域設(shè)計的方法，其特征在于其更包含利用該第二電路來將一第二數(shù)據(jù)線充電該第二數(shù)據(jù)邏輯高位準(zhǔn)，以及利用一第二轉(zhuǎn)移裝置來將該第二數(shù)據(jù)線維持在該第二數(shù)據(jù)邏輯高位準(zhǔn)。
8.一種多電源域設(shè)計的電路，其特征在于 一第一電路，包含一第一供應(yīng)電壓節(jié)點，設(shè)置來提供一第一供應(yīng)電壓；一互鎖器的一對節(jié)點；一對轉(zhuǎn)移裝置以及一第一充電電路；一第二電路，包含一第二供應(yīng)電壓節(jié)點，不同于該第一供應(yīng)電壓節(jié)點并設(shè)置來提供一第二供應(yīng)電壓；以及一第二充電電路；以及一對數(shù)據(jù)線，耦接至該第一電路和該第二電路；其中，在一讀取操作中，該第一充電電路被設(shè)置來將該互鎖器的該對節(jié)點充電至該第一供應(yīng)電壓；該第二充電電路被設(shè)置來將該對數(shù)據(jù)線充電至該第二供應(yīng)電壓；該對轉(zhuǎn)移裝置的一第一轉(zhuǎn)移裝置被設(shè)置來基于該對節(jié)點的一第一節(jié)點的一第二數(shù)據(jù)邏輯低位準(zhǔn)來提供一第一數(shù)據(jù)邏輯低位準(zhǔn)至該對數(shù)據(jù)線的一第一數(shù)據(jù)線；該對轉(zhuǎn)移裝置的一第二轉(zhuǎn)移裝置被設(shè)置來提供一數(shù)據(jù)邏輯高位準(zhǔn)至該對數(shù)據(jù)線的一第二數(shù)據(jù)線。
9.根據(jù)權(quán)利要求8所述的多電源域設(shè)計的電路，其特征在于該第一電路是通過一充電信號來連接至一存儲陣列的一區(qū)域輸入/輸出裝置列，該充電信號是有關(guān)于該第一充電電路及從該存儲陣列的一存儲單元接收數(shù)據(jù)的該對數(shù)據(jù)線。
10.根據(jù)權(quán)利要求8所述的多電源域設(shè)計的電路，其特征在于該第二電路是通過一充電信號來連接至一存儲陣列的一主輸入輸出裝置列，該充電信號是與該第二充電電路有關(guān)。
11.根據(jù)權(quán)利要求8所述的多電源域設(shè)計的電路，其特征在于其更包含一存儲單元，用以提供其所儲存的一數(shù)據(jù)，該第一轉(zhuǎn)移裝置根據(jù)該數(shù)據(jù)來提供該第一數(shù)據(jù)邏輯低位準(zhǔn)至該第一數(shù)據(jù)線，而該第二轉(zhuǎn)移裝置提供該數(shù)據(jù)邏輯高位準(zhǔn)至該第二數(shù)據(jù)線。
12.根據(jù)權(quán)利要求8所述的多電源域設(shè)計的電路，其特征在于該對轉(zhuǎn)移裝置中的一者包含一反相器，耦接在一 N型金屬氧化半導(dǎo)體晶體管的一柵極和該對結(jié)點的一節(jié)點間，該N 型金屬氧化半導(dǎo)體晶體管具有耦接至該對數(shù)據(jù)線的一者的一漏極。
13.根據(jù)權(quán)利要求8所述的多電源域設(shè)計的電路，其特征在于該對數(shù)據(jù)線是在該讀取操作中提供讀取數(shù)據(jù)。
14.一種多電源域設(shè)計的存儲陣列，其特征在于包含一存儲單元列；一區(qū)域輸入/輸出裝置列；一主輸入/輸出裝置列；一第一電路，連接至該區(qū)域輸入/輸出裝置列，且設(shè)置來應(yīng)用從一第一供應(yīng)電壓節(jié)點而來的一第一供應(yīng)電壓；一第二電路，連接至該主輸入/輸出裝置列，且設(shè)置來應(yīng)用與第一供應(yīng)電壓不同的一第二供應(yīng)電壓，其中該第二供應(yīng)電壓是從一第二供應(yīng)電壓節(jié)點而來；以及一數(shù)據(jù)線，設(shè)置來于該存儲單元列的一存儲單元的一讀取操作中，基于一第二數(shù)據(jù)邏輯位準(zhǔn)來具有一第一數(shù)據(jù)邏輯位準(zhǔn)，其中該第二數(shù)據(jù)邏輯位準(zhǔn)是由該第一電路的一數(shù)據(jù)節(jié)點所供應(yīng)。
15.根據(jù)權(quán)利要求14所述的多電源域設(shè)計的存儲陣列，其特征在于其更包含一第二數(shù)據(jù)線，設(shè)置來于該讀取操作中具有一第三數(shù)據(jù)邏輯位準(zhǔn)，其中該第三數(shù)據(jù)邏輯位準(zhǔn)是與該第一數(shù)據(jù)邏輯位準(zhǔn)相反。
16.根據(jù)權(quán)利要求14所述的多電源域設(shè)計的存儲陣列，其特征在于該第一電路包含一轉(zhuǎn)移裝置，受控于該數(shù)據(jù)節(jié)點上的數(shù)據(jù)，且被設(shè)置來于該讀取操作中，提供該第一數(shù)據(jù)邏輯位準(zhǔn)至該數(shù)據(jù)線。
17.根據(jù)權(quán)利要求16所述的多電源域設(shè)計的存儲陣列，其特征在于該轉(zhuǎn)移裝置包含一 N型金屬氧化半導(dǎo)體晶體管，設(shè)置來于該讀取操作中，提供該第一數(shù)據(jù)邏輯位準(zhǔn)至該數(shù)據(jù)線。
18.根據(jù)權(quán)利要求17所述的多電源域設(shè)計的存儲陣列，其特征在于該第一電路更包含一反相器，設(shè)置來反相該數(shù)據(jù)節(jié)點上的數(shù)據(jù)并提供一信號來控制該N型金屬氧化半導(dǎo)體晶體管。
19.根據(jù)權(quán)利要求14所述的多電源域設(shè)計的存儲陣列，其特征在于該第二電路包含一電路，設(shè)置來提供該第二供應(yīng)電壓節(jié)點至一第三數(shù)據(jù)邏輯位準(zhǔn)，該第三數(shù)據(jù)邏輯位準(zhǔn)是在該讀取操作中，在該數(shù)據(jù)線具有該第一數(shù)據(jù)邏輯位準(zhǔn)的前，由該第二供應(yīng)電壓節(jié)點被供應(yīng)至該數(shù)據(jù)線。
20.根據(jù)權(quán)利要求14所述的多電源域設(shè)計的存儲陣列，其特征在于其由該數(shù)據(jù)節(jié)點所提供的該第二數(shù)據(jù)節(jié)點是基于該存儲單元列的該存儲單元所提供的數(shù)據(jù)。
全文摘要
本發(fā)明是有關(guān)于一種多電源域設(shè)計的電路、方法與存儲陣列的設(shè)計方法，在與存儲陣列相關(guān)的實施例中，感應(yīng)放大器使用第一供應(yīng)電源，例如電壓VDDA，而其它的電路，例如信號輸出邏輯，使用第二供應(yīng)電源，例如電壓VDDB。各種的實施例將感應(yīng)放大器和一對轉(zhuǎn)移裝置設(shè)置在區(qū)域輸入/輸出裝置列中，并將電壓保持器設(shè)置在同一存儲陣列的主輸入/輸出部分中。在適當(dāng)?shù)臅r候，感應(yīng)放大器、轉(zhuǎn)移裝置和電壓保持器一起運作，如此由電壓VDDB所提供的電路的數(shù)據(jù)位準(zhǔn)可相等于電壓VDDA所提供的電路的數(shù)據(jù)位準(zhǔn)。
文檔編號G11C7/06GK102157189SQ20101056559
公開日2011年8月17日 申請日期2010年11月26日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者吳重毅, 李政宏, 邱志杰, 鄭宏正, 陸崇基, 陳旭順 申請人:臺灣積體電路制造股份有限公司