專利名稱：一種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息存儲(chǔ)技術(shù)領(lǐng)域，具體涉及一種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，該編程是由低阻驅(qū)動(dòng)到高阻，或者是由高阻驅(qū)動(dòng)到低阻。
背景技術(shù)：
目前主流的非揮發(fā)性存儲(chǔ)器都是基于浮柵式MOS管單元結(jié)構(gòu)。它通過(guò)在浮柵中寫入或擦除電荷來(lái)改變MOS管的閾值電壓，根據(jù)閾值電壓的高低記憶信息。浮柵型存儲(chǔ)器的概念最早由D. Kahng and S. Μ. Sze于1967年提出，基于此概念，半導(dǎo)體工業(yè)相繼發(fā)展出 EPROM、EEPROM及目前主流的FLASH存儲(chǔ)器。手機(jī)、mp3和各種移動(dòng)電子產(chǎn)品的發(fā)展使FLASH 類的非揮發(fā)性存儲(chǔ)器擁有非常廣大的市場(chǎng)，并且這一市場(chǎng)還在不斷增大。但是，隨著半導(dǎo)體工業(yè)的技術(shù)升級(jí)和換代，浮柵型存儲(chǔ)器的不足也越來(lái)越明顯。第一，浮柵型存儲(chǔ)器在60nm至45nm工藝的縮小化過(guò)程中會(huì)遇到很大的因難，因?yàn)樗碾姾蓪懭牒筒脸龣C(jī)制要求柵保持在一定的厚度，該值不能與器件尺寸一同縮小。第二，浮柵存儲(chǔ)單元采用溝道熱電子注入方式向浮柵寫入電荷，編程時(shí)源漏電壓必須大于或等于3. 2V才能使溝道電子獲得足夠穿過(guò)隧穿介質(zhì)層的能量，這限制了浮柵存儲(chǔ)器功耗的降低。第三，浮柵存儲(chǔ)器的寫入擦除速度低，目前的產(chǎn)品指標(biāo)都在微秒量級(jí)，這大大限制了它的應(yīng)用范圍，尤其是集成到嵌入式系統(tǒng)。因此，以高密度、高速低功耗為主要特征的下一代非揮發(fā)性存儲(chǔ)器成為了當(dāng)前的研究熱點(diǎn)。電阻式存儲(chǔ)器，是一類正在積極研究中的新型非揮發(fā)性存儲(chǔ)器。它具有操作速度快、功耗低、多狀態(tài)記憶、結(jié)構(gòu)簡(jiǎn)單、適應(yīng)于微縮化，與目前的CMOS工藝兼容好等優(yōu)點(diǎn)，是下一代非揮發(fā)性存儲(chǔ)器的有力的競(jìng)爭(zhēng)者之一。電阻式存儲(chǔ)器的存儲(chǔ)原理是某些薄膜材料能夠具有不同的電阻狀態(tài)，并在一定條件的電壓作用下在不同電阻狀態(tài)間轉(zhuǎn)換，可以施加一較小的電壓來(lái)感測(cè)材料的電阻而不引起它的電阻狀態(tài)改變。提高電阻轉(zhuǎn)變型存儲(chǔ)器的性能，包括提高重復(fù)寫入擦除次數(shù)、改善數(shù)據(jù)狀態(tài)保持能力、降低操作電壓和電流、提高器件產(chǎn)率、改善參數(shù)值的均一特性是電阻轉(zhuǎn)變型存儲(chǔ)器的研發(fā)重點(diǎn)。電阻存儲(chǔ)器在外部電激勵(lì)作用下改變電阻，它的電阻狀態(tài)與其所受到的電激勵(lì)相關(guān)。傳統(tǒng)的對(duì)電阻存儲(chǔ)器編程的方法包括直流電信號(hào)掃描和電壓脈沖兩種。直流電信號(hào)掃描是對(duì)電阻存儲(chǔ)器施加從零開(kāi)始逐漸增大的電壓直至某一定值，而電壓脈沖是對(duì)器件施加脈沖，更適合于實(shí)際的電路實(shí)現(xiàn)。但是，由于電阻轉(zhuǎn)變的發(fā)生具有隨機(jī)性，對(duì)于固定了時(shí)間和幅度的脈沖，編程可能在脈沖結(jié)束之前就已經(jīng)成功，或者在脈沖結(jié)束后未能成功。對(duì)于前一情況，電阻已發(fā)生變化后持續(xù)施加的脈沖會(huì)造成器件的電阻值分散范圍擴(kuò)大，降低存儲(chǔ)器的可靠性。而對(duì)后者，編程電路需要進(jìn)行編程后驗(yàn)證，如果未編程成功則需要再進(jìn)行編程操作，如此循環(huán)進(jìn)行直到成功。這大大增加了電路的復(fù)雜度。因此，需要開(kāi)發(fā)能減小編程后電阻的分散性的新的編程電路。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題有鑒于此，本發(fā)明的主要目的在于提供一種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，以提高編程操作的可靠性，改善電阻狀態(tài)的分布均一性。(二)技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，該電路持續(xù)施加激勵(lì)電壓到電阻存儲(chǔ)器上，直至編程成功，并在編程成功之后立刻終止編程電信號(hào)，該電路包括一個(gè)RS觸發(fā)器、一個(gè)電平偏置單元、一個(gè)由電流鏡電路及電流比較電路組成的反饋單元、一個(gè)參考電阻和一個(gè)反相器，其中，RS觸發(fā)器的輸出控制電平偏置單元；電平偏置單元輸出的電平用于對(duì)電阻存儲(chǔ)器進(jìn)行編程或擦除；反饋單元返回的信號(hào)使RS觸發(fā)器復(fù)位。上述方案中，在合適的電壓作用下所述電阻存儲(chǔ)器能夠在不同的電阻狀態(tài)間變化，且電阻狀態(tài)在掉電后能夠保持，因而可用來(lái)保存信息。上述方案中，所述電阻存儲(chǔ)器的電阻由高阻轉(zhuǎn)變?yōu)榈妥钑r(shí)，編程電流由小變?yōu)榇螅?電阻由低轉(zhuǎn)變?yōu)楦邥r(shí)，編程電流由大變?yōu)樾　Ｉ鲜龇桨钢?，所述激?lì)電壓通過(guò)電流鏡的一個(gè)支路施加到電阻存儲(chǔ)器上，其電流被電流鏡復(fù)制到另一支路。上述方案中，用同樣的電流鏡或一參考電阻產(chǎn)生參考電流，參考電流與編程電流之差產(chǎn)生控制電平，當(dāng)電阻存儲(chǔ)器為高阻時(shí)，編程電流小，控制電平為高電平；當(dāng)電阻存儲(chǔ)器為低阻時(shí)，電流大，控制電平為低電平；電阻存儲(chǔ)器由高阻轉(zhuǎn)變?yōu)榈妥钑r(shí)，控制電平由高轉(zhuǎn)變?yōu)榈?；電阻存?chǔ)器由低阻編程為高阻時(shí)，控制電平由低電平變化為高電平。上述方案中，所述激勵(lì)電壓由所述電平偏置單元產(chǎn)生。上述方案中，所述電平偏置單元由所述RS觸發(fā)器的輸出控制，RS置位則電平偏置單元輸出激勵(lì)電壓，RS復(fù)位則電平偏置單元輸出零電平。上述方案中，所述RS觸發(fā)器的復(fù)位受到控制電平控制，對(duì)電阻由高阻編程到低阻時(shí)，控制電平由大到小的變化引起RS觸發(fā)器復(fù)位；對(duì)電阻存儲(chǔ)器由低阻編程到高阻時(shí)，參考電阻上電平由小到大的變化弓I起RS觸發(fā)器復(fù)位。(三)有益效果本發(fā)明提供的這種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其突出功能是激勵(lì)電壓會(huì)持續(xù)施加在電阻存儲(chǔ)器上，直至編程成功，并在編程成功之后立刻終止編程的電信號(hào)。因此該電路能得到了兩個(gè)方面的改善1.提高了編程操作的可靠性；2.改善了電阻狀態(tài)的分布均一性。


圖1是驅(qū)動(dòng)電阻轉(zhuǎn)變型存儲(chǔ)器由高電阻轉(zhuǎn)變?yōu)榈碗娮璧木幊屉娐肥疽鈭D；圖2是圖1電路的工作示意圖；圖3是電阻存儲(chǔ)器由高阻被驅(qū)動(dòng)到低阻狀態(tài)時(shí)，激勵(lì)電平會(huì)自動(dòng)撤除的原理圖；圖4是驅(qū)動(dòng)電阻轉(zhuǎn)變型存儲(chǔ)器由低電阻轉(zhuǎn)變?yōu)楦唠娮璧木幊屉娐罚?br> 圖5是驅(qū)動(dòng)電阻由低變?yōu)楦叩木幊屉娐返淖詣?dòng)復(fù)位的原理圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。以驅(qū)動(dòng)電阻轉(zhuǎn)變型存儲(chǔ)器由高電阻轉(zhuǎn)變?yōu)榈碗娮璧木幊屉娐窞槔瑘D1是它的示意圖。電路由一個(gè)RS觸發(fā)器、一個(gè)電平偏置單元、一個(gè)電流鏡及電流比較電路和反相器構(gòu)成。RS觸發(fā)器的輸出控制電平偏置單元；電平偏置單元輸出的電平用于對(duì)電阻存儲(chǔ)器進(jìn)行編程或擦除；反饋單元返回的信號(hào)使RS觸發(fā)器復(fù)位。其中，RS觸發(fā)器由兩個(gè)雙輸入NAND門組成，輸入有效使能電平為低電平，輸出有效電平為高電平。RS觸發(fā)器的輸出控制一個(gè)電平偏置單元，當(dāng)RS觸發(fā)器輸出為1時(shí)，電平偏置單元輸出用于編程的高電平，當(dāng)RS觸發(fā)器輸出0時(shí)，電平偏置單元輸出零電平。MPO和 MP2、MP1和MP3、MN0和MNl各組成一個(gè)電流鏡，Rcell為電阻存儲(chǔ)單元，Rref為一個(gè)阻值適當(dāng)?shù)某Ｒ?guī)電阻。電流鏡使得MNO從reset節(jié)點(diǎn)抽取的電流等于通過(guò)電阻存儲(chǔ)單元的電流， 而MP2向reset節(jié)點(diǎn)灌入的電流等于參考電流。當(dāng)MNO抽取的電流大于MP2灌入的電流時(shí)， reset節(jié)點(diǎn)電壓為低；當(dāng)MNO抽取的電流小于MP2灌入的電流時(shí)，reset節(jié)點(diǎn)為高電壓。當(dāng)參考電阻大小適當(dāng)時(shí)，電阻存儲(chǔ)器的電流變化會(huì)引起reset節(jié)點(diǎn)的電壓變化這一電平變化再通過(guò)反相器使RS觸發(fā)器復(fù)位。在初始態(tài)時(shí)電阻存儲(chǔ)器件Rcell是高阻，RS觸發(fā)器的Q輸出端為0，處于復(fù)位狀態(tài)。然后編程電路將按示意圖2和圖3的步驟工作。首先讀寫控制電路向RS觸發(fā)器的置位端發(fā)送一個(gè)低電平短脈沖，將Q置位為1，電平偏置單元輸出編程電平。因?yàn)殡娮璐鎯?chǔ)器為高電阻，通過(guò)它的電流小，節(jié)點(diǎn)reset上的電壓Vctrl為高電平。圖3是電阻存儲(chǔ)器由高阻被成功驅(qū)動(dòng)到低阻狀態(tài)時(shí)，激勵(lì)電平會(huì)自動(dòng)撤除的原理示意。當(dāng)電阻由高變?yōu)榈蜁r(shí)，支路中的電流由小變?yōu)榇螅琕ctrl會(huì)由大變小，這一電平變化通過(guò)反相器后，將RS觸發(fā)器復(fù)位，從而撤除編程電平。圖4是驅(qū)動(dòng)電阻轉(zhuǎn)變型存儲(chǔ)器由低電阻轉(zhuǎn)變?yōu)楦唠娮璧木幊屉娐贰ｋ娐方Y(jié)構(gòu)與圖 1基本類似，不同之處僅僅在于參考電阻上的電平只要經(jīng)過(guò)一個(gè)串聯(lián)的反相器后控制RS觸發(fā)器復(fù)位。圖5是驅(qū)動(dòng)電阻由低變?yōu)楦叩木幊屉娐返淖詣?dòng)復(fù)位的原理圖。電阻由低阻狀態(tài)變?yōu)楦咦钁B(tài)后，支路中的電流變小，致使reset節(jié)點(diǎn)上的電壓Vctrl由低電平變?yōu)楦唠娖?，該變化的電平再通過(guò)反相器將RS觸發(fā)器復(fù)位，從而撤除編程電平。因此，通過(guò)本發(fā)明所提供的驅(qū)動(dòng)電阻轉(zhuǎn)變型存儲(chǔ)器的編程電路，能夠?qū)崿F(xiàn)對(duì)電阻轉(zhuǎn)變型存儲(chǔ)器電阻轉(zhuǎn)變的實(shí)時(shí)感測(cè)，能對(duì)存儲(chǔ)器件持續(xù)施加編程電壓直到電阻發(fā)生轉(zhuǎn)變， 并在電阻轉(zhuǎn)變后立刻撤除編程電壓，使得電阻轉(zhuǎn)變型存儲(chǔ)器編程操作更可靠。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，該電路持續(xù)施加激勵(lì)電壓到電阻存儲(chǔ)器上，直至編程成功，并在編程成功之后立刻終止編程電信號(hào)，該電路包括一個(gè)RS觸發(fā)器、一個(gè)電平偏置單元、一個(gè)由電流鏡電路及電流比較電路組成的反饋單元、一個(gè)參考電阻和一個(gè)反相器，其中，RS觸發(fā)器的輸出控制電平偏置單元；電平偏置單元輸出的電平用于對(duì)電阻存儲(chǔ)器進(jìn)行編程或擦除；反饋單元返回的信號(hào)使RS觸發(fā)器復(fù)位。
2.根據(jù)權(quán)利要求1所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，在合適的電壓作用下所述電阻存儲(chǔ)器能夠在不同的電阻狀態(tài)間變化，且電阻狀態(tài)在掉電后能夠保持，因而可用來(lái)保存信息。
3.根據(jù)權(quán)利要求2所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，所述電阻存儲(chǔ)器的電阻由高阻轉(zhuǎn)變?yōu)榈妥钑r(shí)，編程電流由小變?yōu)榇?；電阻由低轉(zhuǎn)變?yōu)楦邥r(shí)，編程電流由大變?yōu)樾　?br> 4.根據(jù)權(quán)利要求1所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，所述激勵(lì)電壓通過(guò)電流鏡的一個(gè)支路施加到電阻存儲(chǔ)器上，其電流被電流鏡復(fù)制到另一支路。
5.根據(jù)權(quán)利要求1所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，用同樣的電流鏡或一參考電阻產(chǎn)生參考電流，參考電流與編程電流之差產(chǎn)生控制電平，當(dāng)電阻存儲(chǔ)器為高阻時(shí)，編程電流小，控制電平為高電平；當(dāng)電阻存儲(chǔ)器為低阻時(shí)，電流大，控制電平為低電平；電阻存儲(chǔ)器由高阻轉(zhuǎn)變?yōu)榈妥钑r(shí)，控制電平由高轉(zhuǎn)變?yōu)榈?；電阻存?chǔ)器由低阻編程為高阻時(shí)，控制電平由低電平變化為高電平。
6.根據(jù)權(quán)利要求1所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，所述激勵(lì)電壓由所述電平偏置單元產(chǎn)生。
7.根據(jù)權(quán)利要求1所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，所述電平偏置單元由所述RS觸發(fā)器的輸出控制，RS置位則電平偏置單元輸出激勵(lì)電壓，RS復(fù)位則電平偏置單元輸出零電平。
8.根據(jù)權(quán)利要求7所述的對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，其特征在于，所述RS觸發(fā)器的復(fù)位受到控制電平控制，對(duì)電阻由高阻編程到低阻時(shí)，控制電平由大到小的變化引起RS 觸發(fā)器復(fù)位；對(duì)電阻存儲(chǔ)器由低阻編程到高阻時(shí)，參考電阻上電平由小到大的變化引起RS 觸發(fā)器復(fù)位。
全文摘要
本發(fā)明公開(kāi)了一種對(duì)電阻存儲(chǔ)器進(jìn)行編程的電路，該電路持續(xù)施加激勵(lì)電壓到電阻存儲(chǔ)器上，直至編程成功，并在編程成功之后立刻終止編程電信號(hào)，該電路包括一個(gè)RS觸發(fā)器、一個(gè)電平偏置單元、一個(gè)電流鏡電路和電流比較電路和一個(gè)反相器。利用本發(fā)明，提高了編程操作的可靠性，改善了存儲(chǔ)器電阻狀態(tài)的分布均一性。
文檔編號(hào)G11C16/02GK102479546SQ20101057381
公開(kāi)日2012年5月30日 申請(qǐng)日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者劉明, 劉琦, 張森, 龍世兵 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所