專利名稱：半導(dǎo)體存儲(chǔ)裝置以及將半導(dǎo)體存儲(chǔ)裝置的字線放電的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及一種半導(dǎo)體存儲(chǔ)裝置，更具體而言涉及一種放電技術(shù)。
背景技術(shù)：
圖1是示出常見的半導(dǎo)體存儲(chǔ)裝置的示意性配置的圖。圖1的半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元10、第一字線放電單元20和第二字線放電單元30。存儲(chǔ)單元10被劃分為第一存儲(chǔ)串11和第二存儲(chǔ)串12。第一存儲(chǔ)串11與偶數(shù)位線BL_E相連接，第二存儲(chǔ)串12與奇數(shù)位線BL_0相連接。在每個(gè)存儲(chǔ)串中，多個(gè)存儲(chǔ)單元串聯(lián)地連接。以下將代表性地說明第一存儲(chǔ)串11。在第一選擇晶體管MNlO與第二選擇晶體管MNl 1之間串聯(lián)地連接有總共64個(gè)非易失性存儲(chǔ)單元MC0_E至MC63_E。第一選擇晶體管MNlO由第一選擇信號(hào)線DSL的電壓電平來控制，第二選擇晶體管MNll由第二選擇信號(hào)線SSL的電壓電平來控制。對(duì)所述64個(gè)非易失性存儲(chǔ)單元MC0_E至MC63_E的存取是由相對(duì)應(yīng)的字線Wi)至WL63的電壓電平來控制的。所述非易失性存儲(chǔ)單元中的每個(gè)由包括控制柵極和浮置柵極的晶體管構(gòu)成。在半導(dǎo)體存儲(chǔ)裝置的編程操作期間，選自多個(gè)局部字線的一個(gè)局部字線由字線編程電壓VPGM來驅(qū)動(dòng)，而其余的未選中的局部字線由字線傳輸電壓VPASS來驅(qū)動(dòng)，所述字線傳輸電壓VPASS具有比字線編程電壓VPGM低的電平。當(dāng)完成編程操作時(shí)，所述多個(gè)字線 WLO至札63中全部的字線被放電。為了便于說明，如圖1所示，假設(shè)在所述多個(gè)字線mi)至WL63之中第一字線mi)被選中，并且第一字線mi)借助于字線編程電壓VPGM而被充電，其余的未選中的字線WLl至 WL63借助于字線傳輸電壓VPASS而被充電。第一字線放電單元20被配置為響應(yīng)于第一放電脈沖信號(hào)DIS_Em而將選自所述多個(gè)字線Wi)至WL63的第一字線mi)的放電節(jié)點(diǎn)m放電。相應(yīng)地，在第一放電脈沖信號(hào) DIS_EN1被激活的時(shí)間段期間，第一字線WLO被放電，并且其電壓電平降低。第二字線放電單元30被配置為響應(yīng)于第二放電脈沖信號(hào)DIS_EN2而將其余的未選中的字線WLl至WL63的共用放電節(jié)點(diǎn)N2放電。相應(yīng)地，在第二放電脈沖信號(hào)DIS_EN2 被激活的時(shí)間段期間，其余的未選中的字線WLl至札63被放電，并且其電壓電平降低。圖2是示出圖1所示的半導(dǎo)體存儲(chǔ)裝置的字線放電操作的圖。以下將參照?qǐng)D1和圖2來說明具有上述配置的半導(dǎo)體存儲(chǔ)裝置的主要操作。 如上所述，在編程操作期間，選中的字線WLO借助于字線編程電壓VPGM而被充電， 其余的未選中的字線WLl至WL63借助于字線傳輸電壓VPASS而被充電。當(dāng)全部的字線Wi)至札63的放電操作開始時(shí)，選中的字線mi)經(jīng)由第一字線放電單元20而被放電，其余的未選中的字線WLl至WL63經(jīng)由第二字線放電單元30而被放電。此時(shí)，第一字線放電單元20僅將選中的字線mi)放電，而第二字線放電單元30應(yīng)將其余的63個(gè)字線WLl至札63放電。因此，與第一字線放電單元20相比，第二字線放電單元30需要更多的放電時(shí)間?？偟貋碚f，第二字線放電單元30必須進(jìn)行放電的負(fù)載的數(shù)量越大，第二字線放電單元30將所述負(fù)載放電的時(shí)間越長(zhǎng)。另外，不僅在編程操作期間而且在放電操作期間，選中的字線mi)的電壓必須被降低而同時(shí)保持比其余的字線WLl至札63的電壓高的電平。當(dāng)存儲(chǔ)串所包括的存儲(chǔ)單元的數(shù)量增加時(shí)，第二字線放電單元30應(yīng)進(jìn)行放電的負(fù)載的數(shù)量也增加。因此，如圖2所示， 在放電操作期間可能存在其余的字線WLl至WL63的電壓VPASS(N2)變得比第一字線Wi) 的電壓VPGM(Nl)高的情況。如果發(fā)生這樣的情況，與字線連接的存儲(chǔ)單元的閾值電壓的分布可能會(huì)改變，由此會(huì)使穩(wěn)定性惡化。

發(fā)明內(nèi)容
因此，需要一種改進(jìn)的半導(dǎo)體裝置，其具有可以克服上述問題中的一個(gè)或多個(gè)的技術(shù)。但是要理解的是，本發(fā)明中的一些方面不一定能克服這些問題中的一個(gè)或多個(gè)。為了獲得有益之處并根據(jù)本發(fā)明的目的，如本文所實(shí)施并廣義地進(jìn)行說明的那樣，本發(fā)明的一個(gè)方面可以提供一種半導(dǎo)體裝置，包括多個(gè)線，所述多個(gè)線具有選中的線和未選中的線，選中的線由第一控制電壓來驅(qū)動(dòng)，未選中的線由第二控制電壓來驅(qū)動(dòng)，第二控制電壓比第一控制電壓低；放電控制單元，所述放電控制單元被配置為在選中的線的放電節(jié)點(diǎn)與未選中的線的共用放電節(jié)點(diǎn)之間形成放電電流通道，并在放電節(jié)點(diǎn)與共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；以及共用放電單元，所述共用放電單元被配置為將流經(jīng)放電電流通道的電流放電。根據(jù)另一個(gè)示例性的方面，半導(dǎo)體存儲(chǔ)裝置可以包括多個(gè)字線，所述多個(gè)字線具有選中的字線和未選中的字線，選中的字線由第一字線控制電壓來驅(qū)動(dòng)，未選中的字線由第二字線控制電壓來驅(qū)動(dòng)，第二字線控制電壓比第一字線控制電壓低 ’放電控制單元，所述放電控制單元被配置為在選中的字線的放電節(jié)點(diǎn)與未選中的字線的共用放電節(jié)點(diǎn)之間形成放電電流通道，并在放電節(jié)點(diǎn)與共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；以及共用字線放電單元，所述共用字線放電單元被配置為將流經(jīng)放電電流通道的電流放電。本發(fā)明的又一個(gè)示例性的方面可以提供一種半導(dǎo)體存儲(chǔ)裝置，包括多個(gè)字線，所述多個(gè)字線具有選中的字線和未選中的字線，選中的字線由第一字線控制電壓來驅(qū)動(dòng)，未選中的字線由第二字線控制電壓來驅(qū)動(dòng)，第二字線控制電壓比第一字線控制電壓低。所述半導(dǎo)體存儲(chǔ)裝置還可包括放電控制單元，所述放電控制單元被配置為響應(yīng)于放電控制脈沖信號(hào)而在選中的字線的放電節(jié)點(diǎn)與未選中的字線的共用放電節(jié)點(diǎn)之間形成放電電流通道，所述放電控制單元還被配置為在放電節(jié)點(diǎn)與共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；第一字線放電單元，所述第一字線放電單元被配置為響應(yīng)于第一放電脈沖信號(hào)而將放電節(jié)點(diǎn)放電；第二字線放電單元，所述第二字線放電單元被配置為響應(yīng)于第二放電脈沖信號(hào)而將共用放電節(jié)點(diǎn)放電；以及放電控制信號(hào)發(fā)生單元，所述放電控制信號(hào)發(fā)生單元被配置為產(chǎn)生放電控制脈沖信號(hào)、第二放電脈沖信號(hào)和第一放電脈沖信號(hào)，其中第一放電脈沖信號(hào)在自第二放電脈沖信號(hào)和放電控制脈沖信號(hào)的激活時(shí)刻起的預(yù)定時(shí)間之后被激活。本發(fā)明的某些示例性的方面可以提供一種將多個(gè)字線放電的方法，在所述多個(gè)字線中，至少一字線被選中并由第一字線控制電壓來驅(qū)動(dòng)，并且至少一個(gè)未選中的字線由電平比第一字線控制電壓的電平低的第二字線控制電壓來驅(qū)動(dòng)。所述方法可以包括形成放電電流通道，使得在選中的字線的放電節(jié)點(diǎn)與未選中的字線的共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；在預(yù)定的時(shí)間上將共用放電節(jié)點(diǎn)放電；并且在所述預(yù)定的時(shí)間上將共用放電節(jié)點(diǎn)放電之后將放電節(jié)點(diǎn)放電。本發(fā)明的其它的目的和優(yōu)點(diǎn)一部分將在以下的描述中闡明，一部分將從描述中顯然地得出，或者可以通過對(duì)本發(fā)明的實(shí)踐而習(xí)得。借助于所附權(quán)利要求中特別指出的要素和組合可以實(shí)現(xiàn)并獲得本發(fā)明的目的和優(yōu)點(diǎn)。應(yīng)當(dāng)理解的是，前述的概括性的描述及以下的詳細(xì)描述都是示例性的并僅用于解釋說明，而并非是對(duì)權(quán)利要求所限定的本發(fā)明的限制。


包含于此并構(gòu)成說明書一部分的附圖示出了與本發(fā)明一致的各個(gè)實(shí)施例，并且與說明書一起用于解釋本發(fā)明的原理。圖1是示出常見的半導(dǎo)體存儲(chǔ)裝置的示意性配置的圖。圖2是示出圖1所示的半導(dǎo)體存儲(chǔ)裝置的字線放電操作的圖。圖3是示出根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的配置的圖。圖4是示出圖3所示的半導(dǎo)體存儲(chǔ)裝置的字線放電操作的圖。圖5是示出根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的配置的圖。圖6是示出圖5所示的半導(dǎo)體存儲(chǔ)裝置的字線放電操作的圖。
具體實(shí)施例方式現(xiàn)在將具體參考符合本公開的示例性實(shí)施例，附圖中圖示了本公開的例子。只要可能，將在全部附圖中使用相同的附圖標(biāo)記來表示相同或相似的部分。然而，要注意的是，在本公開中用以指代某些器件、模塊和其他多部份元件的某些術(shù)語、標(biāo)記和符號(hào)也可能根據(jù)場(chǎng)合的需要而用以指代子元件。因此在公開的電路中相同的術(shù)語、標(biāo)記和符號(hào)可能并不一定指代相同的器件、模塊和元件。一般而言，二進(jìn)制數(shù)據(jù)以及電路邏輯信號(hào)的值根據(jù)其電壓電平而被稱為高電平(H)或低電平(L)，并且在某些場(chǎng)合可以被表示成“1”和“0”。圖3是示出根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的配置的圖。為了提供對(duì)本發(fā)明所考慮的技術(shù)特征的更加清楚的說明，圖3僅示出了一個(gè)示例性的半導(dǎo)體存儲(chǔ)裝置的簡(jiǎn)化配置。因此，要明確說明的是，盡管在圖中并未示出，但圖3 的示例性的半導(dǎo)體存儲(chǔ)裝置可以包括本領(lǐng)域的技術(shù)人員所知的任何其他的元件或材料。參見圖3，一個(gè)示例性的半導(dǎo)體存儲(chǔ)裝置可以包括存儲(chǔ)單元100、共用字線放電單元200和放電控制單元300。存儲(chǔ)單元100被劃分為第一存儲(chǔ)串110和第二存儲(chǔ)串120。第一存儲(chǔ)串110與偶數(shù)位線BL_E相連接，第二存儲(chǔ)串120與奇數(shù)位線BL_0相連接。在每個(gè)存儲(chǔ)串中，多個(gè)存儲(chǔ)單元串聯(lián)地連接。以下將代表性地說明第一存儲(chǔ)串110。
在第一選擇晶體管麗10與第二選擇晶體管麗11之間串聯(lián)連接有總共64個(gè)非易失性存儲(chǔ)單元MC0_E至MC63_E。第一選擇晶體管麗10由第一選擇信號(hào)線DSL的電壓電平來控制，第二選擇晶體管麗11由第二選擇信號(hào)線SSL的電壓電平來控制。對(duì)所述64個(gè)非易失性存儲(chǔ)單元MC0_E至MC63_E的存取是由相對(duì)應(yīng)的字線Wi)至札63的電壓電平來控制的。在一些示例性的實(shí)施例中，所述非易失性存儲(chǔ)單元中的每個(gè)由包括控制柵極和浮置柵極的晶體管構(gòu)成。在所述半導(dǎo)體存儲(chǔ)裝置的編程操作期間，選自多個(gè)局部字線之中的一個(gè)局部字線由第一字線控制電壓VPGM來驅(qū)動(dòng)，其余未選中的局部字線由第二字線控制電壓VPASS來驅(qū)動(dòng)，所述第二字線控制電壓VPASS具有比第一字線控制電壓VPGM低的電平。當(dāng)完成編程操作時(shí)，所有局部字線札0至WL63被放電。雖然在本實(shí)施例中示例性示出的是僅選擇了一個(gè)字線，但要理解的是也可以選擇兩個(gè)或更多個(gè)字線。不過，未選中的字線的數(shù)量通常要大于選中的字線的數(shù)量。僅為了便于說明，假設(shè)在所述多個(gè)字線札0至札63之中選中第一字線札0，并且第一字線mi)借助于第一字線控制電壓VPGM而被充電，其余的字線WLl至WL63借助于第二字線控制電壓VPASS而被充電。第一字線控制電壓VPGM代表字線編程電壓，第二字線控制電壓VPASS代表字線傳輸電壓。放電控制單元300被配置為在第一字線Wi)的放電節(jié)點(diǎn)m與其余的未選中的字線WLl至札63的共用放電節(jié)點(diǎn)N2之間形成放電電流通道，并在放電節(jié)點(diǎn)m與共用放電節(jié)點(diǎn)N2之間引起預(yù)定的電壓差。在本實(shí)施例中，放電控制單元300包括二極管DO與連接部件MNO。二極管DO連接在放電節(jié)點(diǎn)W與第一節(jié)點(diǎn)NO之間。連接部件ΜΝ0(例如，NMOS晶體管)連接在第一節(jié)點(diǎn)NO與共用放電節(jié)點(diǎn)N2之間，并在放電控制脈沖信號(hào)DIS_CTRL_EN的控制之下被選擇性地導(dǎo)通。相應(yīng)地，如果放電控制脈沖信號(hào)DIS_CTRL_EN被激活，則在放電節(jié)點(diǎn)m與共用放電節(jié)點(diǎn)N2之間引起與二極管DO的閾值電壓相對(duì)應(yīng)的電壓差。雖然在本實(shí)施例中二極管DO 包括NMOS晶體管，但是可以想到的是，二極管DO也可以包括PMOS晶體管或結(jié)型晶體管。此外，可以利用多個(gè)MOS晶體管來引起目標(biāo)電壓差。共用字線放電單元200被配置為將流經(jīng)放電電流通道的電流進(jìn)行放電。在本實(shí)施例中，共用字線放電單元200連接在共用放電節(jié)點(diǎn)N2與放電電壓端子VSS之間并包括NMOS 晶體管麗2，所述NMOS晶體管麗2由共用放電脈沖信號(hào)DIS_EN來控制。圖4是示出圖3所示的半導(dǎo)體存儲(chǔ)裝置的一個(gè)示例性的字線放電操作的圖。以下將參照?qǐng)D3和圖4來說明具有上述配置的半導(dǎo)體存儲(chǔ)裝置的主要操作。在編程操作期間，第一字線mi)借助于字線編程電壓VPGM而充電，其余的字線WLl 至WL63借助于字線傳輸電壓VPASS而被充電。當(dāng)所述多個(gè)字線Wi)至WL63的放電操作開始時(shí)，借助于放電控制單元300而在第一字線mi)的放電節(jié)點(diǎn)m與其余的字線WLl至WL63 的共用放電節(jié)點(diǎn)N2之間形成放電電流通道。此時(shí)，放電節(jié)點(diǎn)m的電壓電平借助于放電控制單元300而保持比共用放電節(jié)點(diǎn) N2的電壓電平高預(yù)定的電平。因此，即使當(dāng)共用字線放電單元200將所述多個(gè)字線mi)至 WL63中的全部字線放電時(shí)，放電節(jié)點(diǎn)m的電壓電平也總是保持比共用放電節(jié)點(diǎn)N2的電壓電平高。如圖4所示，放電節(jié)點(diǎn)m的電壓電平最終被放電至二極管DO的閾值電壓(Vth)。也就是說，在具有與上述實(shí)施例相符合的配置的半導(dǎo)體存儲(chǔ)裝置中，由于選中的字線的電壓電平保持高于未選中的字線的電壓電平直到完成放電操作，因此與字線連接的存儲(chǔ)單元的閾值電壓的分布可以被穩(wěn)定地保持。雖然在本實(shí)施例中說明的是用于將多個(gè)字線放電的技術(shù)，但提出的技術(shù)原理也可以被應(yīng)用于將一般的半導(dǎo)體裝置的多個(gè)線放電，例如在多個(gè)線中選中的線由第一控制電壓來驅(qū)動(dòng)，而至少一個(gè)未選中的線由具有比第一控制電壓低的電平的第二控制電壓來驅(qū)動(dòng)。圖5示出根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的配置圖。圖5僅示出一個(gè)示例性的半導(dǎo)體存儲(chǔ)裝置的簡(jiǎn)化配置，用以容易理解由本實(shí)施例所考慮的技術(shù)特征。參見圖5，半導(dǎo)體存儲(chǔ)裝置可以包括存儲(chǔ)單元100、第一字線放電單元200A、第二字線放電單元200B、放電控制單元300和放電控制信號(hào)發(fā)生單元400。存儲(chǔ)單元100被劃分為第一存儲(chǔ)串110和第二存儲(chǔ)串120。第一存儲(chǔ)串110與偶數(shù)位線BL_E相連接，第二存儲(chǔ)串120與奇數(shù)位線BL_0相連接。在每個(gè)存儲(chǔ)串中，多個(gè)存儲(chǔ)單元串聯(lián)地連接。以下將代表性地說明第一存儲(chǔ)串110。在第一選擇晶體管麗10與第二選擇晶體管麗11之間串聯(lián)地連接有總共64個(gè)非易失性存儲(chǔ)單元MC0_E至MC63_E。第一選擇晶體管麗10由第一選擇信號(hào)線DSL的電壓電平來控制，第二選擇晶體管MNll由第二選擇信號(hào)線SSL的電壓電平來控制。對(duì)所述64個(gè)非易失性存儲(chǔ)單元MC0_E至MC63_E的存取是由相對(duì)應(yīng)的字線Wi)至札63的電壓電平來控制的。在一些示例性的實(shí)施例中，所述非易失性存儲(chǔ)單元中的每個(gè)可以由包括控制柵極和浮置柵極的晶體管構(gòu)成。在半導(dǎo)體存儲(chǔ)裝置的編程操作期間，選自多個(gè)局部字線的一個(gè)局部字線由第一字線控制電壓VPGM來驅(qū)動(dòng)，其余的未選中的局部字線由第二字線控制電壓VPASS來驅(qū)動(dòng)，所述第二字線控制電壓VPASS具有比第一字線控制電壓VPGM低的電平。當(dāng)完成編程操作時(shí)， 所有字線札0至札63被放電。雖然在本實(shí)施例中示出的是僅有一個(gè)字線被選擇，但要理解的是也可以選擇兩個(gè)或更多個(gè)字線。此時(shí)，在所述多個(gè)字線之中，未選中的字線的數(shù)量通常要大于選中的字線的數(shù)量。僅為了便于說明，假設(shè)在所述多個(gè)字線Wi)至札63之中第一字線Wi)被選中，并且第一字線Wi)借助于第一字線控制電壓VPGM而被充電，其余的字線WLl至WL63借助于第二字線控制電壓VPASS而被充電。第一字線控制電壓VPGM代表字線編程電壓，第二字線控制電壓VPASS代表字線傳輸電壓。放電控制單元300被配置為響應(yīng)于放電控制脈沖信號(hào)DIS_CTRL_EN而在第一字線 WLO的放電節(jié)點(diǎn)m與其余的未選中的字線WLl至WL63的共用放電節(jié)點(diǎn)N2之間形成放電電流通道，并在放電節(jié)點(diǎn)m與共用放電節(jié)點(diǎn)N2之間引起預(yù)定的電壓差。在本實(shí)施例中，放電控制單元300包括二極管DO和連接部件ΜΝ0。二極管DO連接在放電節(jié)點(diǎn)W與第一節(jié)點(diǎn)NO之間。連接部件ΜΝ0(例如，NMOS晶體管)連接在第一節(jié)點(diǎn)NO與共用放電節(jié)點(diǎn)N2之間，并在放電控制脈沖信號(hào)DIS_CTRL_EN的控制之下被選擇性地導(dǎo)通。
相應(yīng)地，如果放電控制脈沖信號(hào)DIS_CTRL_EN被激活，則在放電節(jié)點(diǎn)m與共用放電節(jié)點(diǎn)N2之間引起與二極管DO的閾值電壓相對(duì)應(yīng)的電壓差。雖然在本實(shí)施例中二極管DO 包括NMOS晶體管，但是可以想到二極管DO也可以包括PMOS晶體管或結(jié)型晶體管。此外， 可以利用多個(gè)MOS晶體管來引起目標(biāo)電壓差。第一字線放電單元200A被配置為響應(yīng)于第一放電脈沖信號(hào)DIS_Em而將放電節(jié)點(diǎn)m放電。在本實(shí)施例中，第一字線放電單元200A連接在放電節(jié)點(diǎn)m與放電電壓端子 VSS之間，并且第一字線放電單元200A包括由第一放電脈沖信號(hào)DIS_Em來控制的NMOS晶體管Mm。第二字線放電單元200B被配置為響應(yīng)于第二放電脈沖信號(hào)DIS_EN2而將共用放電節(jié)點(diǎn)N2放電。在本實(shí)施例中，第二字線放電單元200B連接在共用放電節(jié)點(diǎn)N2與放電電壓端子VSS之間，并且第二字線放電單元200B包括由第二放電脈沖信號(hào)DIS_EN2來控制的 NMOS晶體管MN2。放電控制信號(hào)發(fā)生單元400被配置為產(chǎn)生放電控制脈沖信號(hào)DIS_CTRL_EN、第二放電脈沖信號(hào)DIS_EN2和第一放電脈沖信號(hào)DIS_Em。第一放電脈沖信號(hào)DIS_Em在自第二放電脈沖信號(hào)DIS_EN2和放電控制脈沖信號(hào)DIS_CTRL_EN的激活時(shí)刻起的預(yù)定時(shí)間之后被激活。放電控制脈沖信號(hào)DIS_CTRL_EN在第一放電脈沖信號(hào)DIS_Em的激活時(shí)刻之前或激活時(shí)刻之時(shí)被去激活。放電控制信號(hào)發(fā)生單元400可以包括一般的脈沖發(fā)生電路。圖6是示出圖5所示的半導(dǎo)體存儲(chǔ)裝置的一個(gè)示例性的字線放電操作的圖。以下將參照?qǐng)D5和圖6來說明具有上述配置的半導(dǎo)體存儲(chǔ)裝置的主要操作。在編程操作期間，第一字線mi)借助于字線編程電壓VPGM而被充電，其余的字線 WLl至札63借助于字線傳輸電壓VPASS而被充電。首先，按照以下的方式來執(zhí)行第一時(shí)間段期間的操作，在所述第一時(shí)間段期間，放電控制脈沖信號(hào)DIS_CTRL_EN和第二放電脈沖信號(hào)DIS_EN2被激活至高電平。借助于放電控制單元300而在第一字線mi)的放電節(jié)點(diǎn)m與其余的字線WLl至WL63的共用放電節(jié)點(diǎn) N2之間形成了放電電流通道。此時(shí)，放電節(jié)點(diǎn)m的電壓電平借助于放電控制單元300而保持比共用放電節(jié)點(diǎn)N2 的電壓電平高預(yù)定的電平。因此，即使當(dāng)?shù)诙志€放電單元200B將所述多個(gè)字線mi)至 WL63中全部的字線放電，放電節(jié)點(diǎn)m的電壓電平總是保持比共用放電節(jié)點(diǎn)N2的電壓電平
尚ο然后，按照以下的方式來執(zhí)行第二時(shí)間段期間的操作，在所述第二時(shí)間段期間，放電控制脈沖信號(hào)DIS_CTRL_EN被去激活至低電平，并且第一放電脈沖信號(hào)DIS_Em被激活至高電平。在第一時(shí)間段期間，共用放電節(jié)點(diǎn)N2借助于第二字線放電單元200B而被放電至放電電壓端子VSS的電壓電平(S卩，接地電壓VSS的電平)。但是，放電節(jié)點(diǎn)m借助于放電控制單元300而僅被放電至比共用放電節(jié)點(diǎn)N2的電平高二極管DO的閾值電壓的電平。 在第二時(shí)間段期間，由于第一放電脈沖信號(hào)Dis_Em被激活至高電平，因此放電節(jié)點(diǎn)m借助于第一字線放電單元200A而被放電至放電電壓端子VSS的電壓電平(即，接地電壓VSS 的電平)。也就是說，在具有與上述實(shí)施例相符合的配置的半導(dǎo)體存儲(chǔ)裝置中，由于在放電操作模式中選中的字線的電壓電平保持比未選中的字線的電壓電平高，因此與字線連接的存儲(chǔ)單元的閾值電壓的分布可以被穩(wěn)定地保持，并且全部的字線最終被放電至接地電壓 VSS。正如由以上的說明可以容易看出的，一種用于將半導(dǎo)體存儲(chǔ)裝置的多個(gè)字線放電的方法，在所述多個(gè)字線中，一個(gè)或多個(gè)選中的字線由第一字線控制電壓來驅(qū)動(dòng)，而至少一個(gè)未選中的字線由電平比第一字線控制電壓的電平低的第二字線控制電壓來驅(qū)動(dòng)，所述方法可以包括形成放電電流通道，使得可以在選中的字線的放電節(jié)點(diǎn)與所述至少一個(gè)未選中的字線的共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；在預(yù)定的時(shí)間上將共用放電節(jié)點(diǎn)放電； 并在預(yù)定的時(shí)間上將共用放電節(jié)點(diǎn)放電之后，將放電節(jié)點(diǎn)放電。要注意的是，可以考慮與本發(fā)明的技術(shù)特征不直接相關(guān)的包括了附加元件的其他實(shí)施例，以更加具體地說明本發(fā)明。另外，可以根據(jù)本發(fā)明的具體的實(shí)施例來改變用于表示信號(hào)和電路的激活狀態(tài)的激活高配置或激活低配置。此外，可以根據(jù)場(chǎng)合需要來改變晶體管的配置，以實(shí)現(xiàn)相同的功能。例如，可以相互替換PMOS晶體管和NMOS晶體管的配置，并可以采用各種類型的晶體管以適應(yīng)具體的需求和/或配置。由于這樣的變型有許多種，并且本領(lǐng)域的技術(shù)人員也可以容易地推斷出這些變型，因此在此將省略對(duì)這些變型的列舉。雖然以上已經(jīng)描述了某些實(shí)施例，但本領(lǐng)域的技術(shù)人員會(huì)理解這些描述的實(shí)施例僅是示例性的。因此，本文所述的半導(dǎo)體存儲(chǔ)裝置以及將半導(dǎo)體存儲(chǔ)裝置的字線放電的方法不應(yīng)當(dāng)限于描述的實(shí)施例。更確切地說，本文所述的半導(dǎo)體存儲(chǔ)裝置以及將半導(dǎo)體存儲(chǔ)裝置的字線放電的方法應(yīng)當(dāng)僅根據(jù)所附權(quán)利要求書并結(jié)合以上說明書和附圖來限定。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括多個(gè)線，所述多個(gè)線具有選中的線和未選中的線，所述選中的線由第一控制電壓來驅(qū)動(dòng)，所述未選中的線由第二控制電壓來驅(qū)動(dòng)，所述第二控制電壓比所述第一控制電壓低；放電控制單元，所述放電控制單元被配置為在所述選中的線的放電節(jié)點(diǎn)與所述未選中的線的共用放電節(jié)點(diǎn)之間形成放電電流通道，并在所述放電節(jié)點(diǎn)與所述共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；以及共用放電單元，所述共用放電單元被配置為將流經(jīng)所述放電電流通道的電流放電。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述未選中的線包括多個(gè)未選中的線，并且所述未選中的線的數(shù)量大于所述選中的線的數(shù)量。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其中所述選中的線包括多個(gè)選中的線。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述放電控制單元包括二極管，所述二極管連接在所述放電節(jié)點(diǎn)與第一節(jié)點(diǎn)之間；以及連接部件，所述連接部件連接在所述第一節(jié)點(diǎn)與所述共用放電節(jié)點(diǎn)之間，并由放電控制脈沖信號(hào)來控制。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中所述二極管包括至少一個(gè)MOS晶體管。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其中所述二極管包括至少一個(gè)結(jié)型晶體管。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述共用放電單元包括放電晶體管，所述放電晶體管連接在所述共用放電節(jié)點(diǎn)與放電電壓端子之間并由所述共用放電脈沖信號(hào)來控制。
8.一種半導(dǎo)體存儲(chǔ)裝置，包括多個(gè)字線，所述多個(gè)字線具有選中的字線和未選中的字線，所述選中的字線由第一字線控制電壓來驅(qū)動(dòng)，所述未選中的字線由第二字線控制電壓來驅(qū)動(dòng)，所述第二字線控制電壓比所述第一字線控制電壓低；放電控制單元，所述放電控制單元被配置為在所述選中的字線的放電節(jié)點(diǎn)與所述未選中的字線的共用放電節(jié)點(diǎn)之間形成放電電流通道，并在所述放電節(jié)點(diǎn)與所述共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；以及共用字線放電單元，所述共用字線放電單元被配置為將流經(jīng)所述放電電流通道的電流放電。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中所述未選中的字線包括多個(gè)未選中的字線，并且所述未選中字線的數(shù)量大于所述選中的字線的數(shù)量。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中所述選中的字線包括多個(gè)選中的字線。
11.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中所述第一字線控制電壓包括字線編程電壓，所述第二字線控制電壓包括字線傳輸電壓。
12.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中所述放電控制單元包括二極管，所述二極管連接在所述放電節(jié)點(diǎn)與第一節(jié)點(diǎn)之間；以及連接部件，所述連接部件連接在所述第一節(jié)點(diǎn)與所述共用放電節(jié)點(diǎn)之間，并由放電控制脈沖信號(hào)來控制。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置，其中所述二極管包括至少一MOS晶體管。
14.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置，其中所述二極管包括至少一個(gè)結(jié)型晶體管。
15.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中所述共用放電單元包括放電晶體管，所述放電晶體管連接在所述共用放電節(jié)點(diǎn)與放電電壓端子之間，并由共用放電脈沖信號(hào)來控制。
16.一種半導(dǎo)體存儲(chǔ)裝置，包括多個(gè)字線，所述多個(gè)字線具有選中的字線和未選中的字線，所述選中的字線由第一字線控制電壓來驅(qū)動(dòng)，所述未選中的字線由第二字線控制電壓來驅(qū)動(dòng)，所述第二字線控制電壓比所述第一字線控制電壓低；放電控制單元，所述放電控制單元配置為響應(yīng)于放電控制脈沖信號(hào)而在所述選中的字線的放電節(jié)點(diǎn)與所述未選中的字線的共用放電節(jié)點(diǎn)之間形成放電電流通道，所述放電控制單元還被配置為在所述放電節(jié)點(diǎn)與所述共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；第一字線放電單元，所述第一字線放電單元被配置為響應(yīng)于第一放電脈沖信號(hào)而將所述放電節(jié)點(diǎn)放電；第二字線放電單元，所述第二字線放電單元被配置為響應(yīng)于第二放電脈沖信號(hào)而將所述共用放電節(jié)點(diǎn)放電；以及放電控制信號(hào)發(fā)生單元，所述放電控制信號(hào)發(fā)生單元被配置為產(chǎn)生所述放電控制脈沖信號(hào)、所述第二放電脈沖信號(hào)和所述第一放電脈沖信號(hào)，其中所述第一放電脈沖信號(hào)在自所述第二放電脈沖信號(hào)和所述放電控制脈沖信號(hào)的激活時(shí)刻起的預(yù)定時(shí)間之后被激活。
17.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中所述未選中的字線包括多個(gè)未選中的字線，并且所述未選中的字線的數(shù)量大于所述選中的字線的數(shù)量。
18.如權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)裝置，其中所述選中的字線包括多個(gè)選中的字線。
19.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中所述放電控制脈沖信號(hào)在所述第一放電脈沖信號(hào)的激活時(shí)刻之前被去激活。
20.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中所述第一字線控制電壓包括字線編程電壓，所述第二字線控制電壓包括字線傳輸電壓。
21.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中所述放電控制單元包括 二極管，所述二極管連接在所述放電節(jié)點(diǎn)與第一節(jié)點(diǎn)之間；以及連接部件，所述連接部件連接在所述第一節(jié)點(diǎn)與所述共用放電節(jié)點(diǎn)之間，并由所述放電控制脈沖信號(hào)來控制。
22.如權(quán)利要求21所述的半導(dǎo)體存儲(chǔ)裝置，其中所述二極管包括至少一個(gè)MOS晶體管。
23.如權(quán)利要求21所述的半導(dǎo)體存儲(chǔ)裝置，其中所述二極管包括至少一個(gè)結(jié)型晶體管。
24.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中所述第一字線放電單元包括晶體管，所述晶體管連接在所述放電節(jié)點(diǎn)與放電電壓端子之間，并由所述第一放電脈沖信號(hào)來控制。
25.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其中所述第二字線放電單元包括晶體管，所述晶體管連接在所述共用放電節(jié)點(diǎn)與所述放電電壓端子之間，并由所述第二放電脈沖信號(hào)來控制。
26.一種將多個(gè)字線放電的方法，其中至少一個(gè)字線被選中并由第一字線控制電壓來驅(qū)動(dòng)，并且至少一個(gè)未選中的字線由電平比所述第一字線控制電壓的電平低的第二字線控制電壓來驅(qū)動(dòng)，所述方法包括以下步驟形成放電電流通道，使得在所述選中的字線的放電節(jié)點(diǎn)與所述未選中的字線的共用放電節(jié)點(diǎn)之間引起預(yù)定電壓差；在預(yù)定的時(shí)間上將所述共用放電節(jié)點(diǎn)放電；以及在所述預(yù)定的時(shí)間上將所述共用放電節(jié)點(diǎn)放電之后，將所述放電節(jié)點(diǎn)放電。
27.如權(quán)利要求沈所述的方法，其中所述第一字線控制電壓包括字線編程電壓，所述第二字線控制電壓包括字線傳輸電壓。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置、一種半導(dǎo)體存儲(chǔ)裝置以及一種將多個(gè)字線放電的方法。在一個(gè)示例性的實(shí)施例中，所述半導(dǎo)體裝置可以包括多個(gè)線，在所述多個(gè)線中，選中的線由第一控制電壓來驅(qū)動(dòng)，未選中的線由電平比第一控制電壓的電平低的第二控制電壓來驅(qū)動(dòng)。所述裝置還可以包括放電控制單元，所述放電控制單元被配置為在選中的線的放電節(jié)點(diǎn)與未選中的線的共用放電節(jié)點(diǎn)之間形成放電電流通道，并且在放電節(jié)點(diǎn)與共用放電節(jié)點(diǎn)之間引起預(yù)定的電壓差；以及共用放電單元，所述共用放電單被配置為將流經(jīng)放電電流通道的電流放電。
文檔編號(hào)G11C11/413GK102347071SQ201110055908
公開日2012年2月8日 申請(qǐng)日期2011年3月9日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者李在浩 申請(qǐng)人:海力士半導(dǎo)體有限公司