專利名稱：移位寄存器、半導(dǎo)體器件、顯示器件和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件。具體地，本發(fā)明涉及一種利用晶體管構(gòu)成的移位寄存器。此外，本發(fā)明涉及一種被提供有這種半導(dǎo)體器件的顯示器件，且涉及一種被提供有這種顯示器件的電子設(shè)備。注意，這里的半導(dǎo)體器件指能夠通過(guò)利用半導(dǎo)體特性起作用的一般器件。
背景技術(shù)：
近年來(lái)，隨著例如液晶顯示器的大顯示器件的增加，例如液晶顯示器件和發(fā)光器件的顯示器件蓬勃地發(fā)展。尤其，通過(guò)利用由非晶半導(dǎo)體形成的晶體管在絕緣體上集成包括像素電路、移位寄存器電路等的驅(qū)動(dòng)電路(在下文中稱為內(nèi)部電路)的技術(shù)蓬勃發(fā)展，這大大地有助于降低功耗以及減少成本。形成在絕緣體上的集成電路通過(guò)FPC等連接到控制器IC等(在下文中稱為外部電路)并在它的操作中受控制。例如，提出了僅利用由非晶半導(dǎo)體形成的η溝道晶體管構(gòu)成的移位寄存器電路 (例如，見專利文獻(xiàn)1)。然而，在專利文獻(xiàn)1中公開的電路，由于在非選擇周期中移位寄存器電路的輸出成為浮置狀態(tài)，所以其具有在非選擇周期中產(chǎn)生噪聲的問(wèn)題。為了解決這個(gè)問(wèn)題，提出了在非選擇周期中其輸出不成為浮置狀態(tài)的移位寄存器電路(例如，見非專利文獻(xiàn)1)。[專利文獻(xiàn)1]PCT國(guó)際申請(qǐng)的日文譯文No.平10-500Μ3[非專利文獻(xiàn)1]具有低噪聲集成柵驅(qū)動(dòng)器的2. 0 英寸 a-Si H TFT-LCD (2. 0 inch a-Si H TFT-LCD with LowNoise Integrated Gate Driver)(SID’ 05 Digest % 942-945 M )

發(fā)明內(nèi)容
在非專利文獻(xiàn)1中，通過(guò)在非選擇周期中一直導(dǎo)通串聯(lián)連接在輸出和電源之間的晶體管來(lái)輸出電源電壓。此外，由于移位寄存器電路的工作周期的大部分對(duì)應(yīng)于非選擇周期，所以在非選擇周期中一直導(dǎo)通的晶體管在移位寄存器電路的工作周期的大部分中是導(dǎo)通的。然而，已知的是，由非晶半導(dǎo)體形成的晶體管在特性上根據(jù)施加的電壓和其導(dǎo)通的時(shí)間而退化。尤其，閾值電壓的移動(dòng)是值得注意的，其中閾值電壓上升。這是移位寄存器電路故障的主要原因之一?？紤]到這個(gè)問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件和一種移位寄存器電路，其中在非選擇周期中噪聲是低的并且晶體管不總是導(dǎo)通的，以及提供一種被提供有這種半導(dǎo)體器件的顯示器件和一種被提供有該顯示器件的電子設(shè)備。本發(fā)明的半導(dǎo)體器件包括第一晶體管、第二晶體管、第三晶體管和第四晶體管。第一信號(hào)輸入到第一晶體管的柵極，預(yù)定的電位輸入到其源極和漏極中的一個(gè)，并且源極和漏極的另一個(gè)連接到第二晶體管的柵極和第三晶體管的源極和漏極中的一個(gè)。第二信號(hào)輸入到第二晶體管的源極和漏極中的一個(gè)，源極和漏極中的另一個(gè)連接到輸出端子。第三信號(hào)輸入到第三晶體管的柵極，并且預(yù)定的電位輸入到其源極和漏極中的另一個(gè)。第三信號(hào)輸入到第四晶體管的柵極，預(yù)定的電位輸入到其源極和漏極中的一個(gè)，以及源極和漏極中的另一個(gè)連接到輸出端子。本發(fā)明的移位寄存器是由多級(jí)構(gòu)成的移位寄存器。該移位寄存器的每級(jí)包括第一晶體管，其在H電平輸出信號(hào)從前級(jí)輸入時(shí)導(dǎo)通并且輸出和H電平一樣高的電位，第二晶體管，其借助第一晶體管的輸出導(dǎo)通，并且其中源極和漏極中的一個(gè)連接到第一信號(hào)線，以及源極和漏極中的另一個(gè)連接到下一級(jí)的第一晶體管，第一單元，其用來(lái)在當(dāng)L電平輸出信號(hào)從前級(jí)輸入且第二晶體管沒(méi)有處于自舉(boot strap)操作時(shí)的周期中每隔一定間隔向第二晶體管的柵極輸出L電平電位，以及第二單元，其用來(lái)在當(dāng)L電平輸出信號(hào)從前級(jí)輸入且第二晶體管沒(méi)有處于自舉操作時(shí)的周期中每隔一定間隔向第二晶體管的源極和漏極中的另一個(gè)輸出L電平電位。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元和第二單元用第二信號(hào)線控制。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元包括具有當(dāng)?shù)诙盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)不輸出電位的功能的第三
晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第二單元包括具有當(dāng)?shù)诙盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)什么也不輸出的功能的第四晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元通過(guò)來(lái)自下一級(jí)的輸出信號(hào)控制，以及第二單元通過(guò)第二信號(hào)線控制。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元包括具有當(dāng)下一級(jí)輸出H電平電位時(shí)輸出L電平電位以及當(dāng)下一級(jí)輸出L電平電位時(shí)什么也不輸出的功能的第
五晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第二單元包括具有當(dāng)?shù)诙盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)什么也不輸出的功能的第六晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元通過(guò)第二信號(hào)線控制，以及第二單元通過(guò)第二信號(hào)線和第三信號(hào)線控制。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元包括具有當(dāng)下一級(jí)輸出H電平電位時(shí)輸出L電平電位以及當(dāng)下一級(jí)輸出L電平電位時(shí)什么也不輸出的功能的第七晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第二單元包括包含具有當(dāng)?shù)诙盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)什么也不輸出的功能的第八晶體管的移位寄存器，和包含具有當(dāng)?shù)谌盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)谌盘?hào)線處于L電平時(shí)什么也不輸出的功能的第九晶體管的移位寄存器。本發(fā)明的移位寄存器是由多級(jí)構(gòu)成的移位寄存器。該移位寄存器的每級(jí)包括第一晶體管，其在H電平輸出信號(hào)從前級(jí)輸入時(shí)導(dǎo)通并且輸出和H電平一樣高的電位，第二晶體管，其借助第一晶體管的輸出導(dǎo)通，并且其中源極和漏極中的一個(gè)連接到第一信號(hào)線，以及源極和漏極中的另一個(gè)連接到下一級(jí)的第一晶體管，第一單元，其用來(lái)在當(dāng)L電平輸出信號(hào)從前級(jí)輸入且第二晶體管沒(méi)有處于自舉操作時(shí)的周期中每隔一定間隔向第二晶體管的柵極輸出L電平電位，以及第三單元，其用來(lái)在當(dāng)?shù)诙w管沒(méi)有處于自舉操作時(shí)的周期中每隔一定間隔向第二晶體管的源極和漏極中的另一個(gè)輸出L電平電位。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元通過(guò)第二信號(hào)線控制，以及第三單元通過(guò)第一信號(hào)、第二信號(hào)、第三信號(hào)和第二晶體管的柵極電位的反轉(zhuǎn)信號(hào)控制。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一單元包括具有當(dāng)?shù)诙盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)什么也不輸出的功能的第十晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第二單元包括具有當(dāng)?shù)诙盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)什么也不輸出的功能的第十一晶體管、具有當(dāng)?shù)谌盘?hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)诙盘?hào)線處于L電平時(shí)什么也不輸出的功能的第十二晶體管、具有當(dāng)?shù)诙w管的柵極電位的反轉(zhuǎn)信號(hào)處于 H電平時(shí)輸出第一信號(hào)線的信號(hào)以及當(dāng)?shù)诙w管的柵極電位的反轉(zhuǎn)信號(hào)處于L電平時(shí)什么也不輸出的功能的第十三晶體管、以及具有當(dāng)?shù)谑w管輸出第一信號(hào)線的信號(hào)且第一信號(hào)線處于H電平時(shí)輸出L電平電位以及當(dāng)?shù)谝恍盘?hào)線處于L電平且第十三晶體管什么也不輸出時(shí)什么也不輸出的功能的第十四晶體管。具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器包括具有在第二晶體管的柵極電位處于H電平時(shí)輸出L電平電位以及在第二晶體管的柵極電位處于L電平時(shí)什么也不輸出的功能的第十五晶體管，以及具有電阻分量的元件，其具有連接到H電平電位的一個(gè)端子和連接到第十四晶體管的輸出的另一個(gè)端子。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，具有電阻分量的元件是二極管連接的第十六晶體管。本發(fā)明的移位寄存器是由多級(jí)構(gòu)成的移位寄存器。該移位寄存器的每級(jí)包括第一晶體管，其在H電平輸出信號(hào)從前級(jí)輸入時(shí)導(dǎo)通并且輸出和H電平一樣高的電位，第二晶體管，其借助第一晶體管的輸出導(dǎo)通，并且其中源極和漏極中的一個(gè)連接到第一信號(hào)線，以及源極和漏極中的另一個(gè)連接到下一級(jí)的第一晶體管，第四單元，其在當(dāng)L電平輸出信號(hào)從前級(jí)輸入且第二晶體管沒(méi)有處于自舉操作時(shí)的周期中向第二晶體管的柵極輸出L電平電位，以及第三單元，其在當(dāng)?shù)诙w管沒(méi)有處于自舉操作時(shí)的周期中向第二晶體管的源極和漏極中的另一個(gè)輸出L電平電位。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第三單元和第四單元通過(guò)第一信號(hào)線、第二信號(hào)線、第三信號(hào)線和第二晶體管的柵極電位的反轉(zhuǎn)信號(hào)控制。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第二單元包括具有在第二信號(hào)線處于H電平時(shí)輸出L電平電位以及在第二信號(hào)線處于L電平時(shí)什么也不輸出的功能的第十七晶體管、具有在第二晶體管的柵極電位的反轉(zhuǎn)信號(hào)處于H電平時(shí)輸出第一信號(hào)線的信號(hào)以及在第二晶體管的柵極電位的反轉(zhuǎn)信號(hào)處于L電平時(shí)什么也不輸出的功能的第
8十八晶體管、具有在第二晶體管的柵極電位的反轉(zhuǎn)信號(hào)處于H電平時(shí)輸出第三信號(hào)線的信號(hào)以及在第二晶體管的柵極電位的反轉(zhuǎn)信號(hào)處于L電平時(shí)什么也不輸出的功能的第十九晶體管、具有在第十八晶體管輸出第一信號(hào)線的信號(hào)且第一信號(hào)線處于H電平時(shí)輸出L電平以及在第一信號(hào)線處于L電平且第十八晶體管什么也不輸出時(shí)什么也不輸出的功能的第二十晶體管、以及具有在第十八晶體管輸出第一信號(hào)線的信號(hào)且第一信號(hào)線處于H電平時(shí)輸出L電平電位以及在第一信號(hào)線處于L電平且第十九晶體管什么也不輸出時(shí)什么也不輸出的功能的第二十一晶體管。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，在第二晶體管的柵極以及源極和漏極中的另一個(gè)之間連接電容器。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，前級(jí)的輸出信號(hào)輸入到第一晶體管的柵極，第一晶體管的源極和漏極中的一個(gè)連接到處于H電平的電源線，以及第一晶體管的源極和漏極中的另一個(gè)連接到第二晶體管的柵極。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，前級(jí)的輸出信號(hào)輸入到第一晶體管的柵極，第一晶體管的源極和漏極中的一個(gè)連接到處于H電平的供電線，以及第一晶體管的源極和漏極中的另一個(gè)連接到第二晶體管的柵極。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，前級(jí)的輸出信號(hào)輸入到第一晶體管的柵極以及源極與漏極中的一個(gè)，以及第一晶體管的源極和漏極中的另一個(gè)連接到第二晶體管的柵極。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，通過(guò)第一信號(hào)線傳送的將要輸入到第N級(jí)(N為自然數(shù))的控制信號(hào)、通過(guò)第一信號(hào)線傳送的將要輸入到第N+1級(jí)的控制信號(hào)和通過(guò)第一信號(hào)線傳送的將要輸入到第N+2級(jí)的控制信號(hào)具有120°的相位差。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，通過(guò)第二信號(hào)線傳送的將要輸入到第N級(jí)(N為自然數(shù))的控制信號(hào)、通過(guò)第二信號(hào)線傳送的將要輸入到第N+1級(jí)的控制信號(hào)和通過(guò)第二信號(hào)線傳送的將要輸入到第N+2級(jí)的控制信號(hào)具有120°的相位差。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，通過(guò)第三信號(hào)線傳送的將要輸入到第N級(jí)(N為自然數(shù))的控制信號(hào)、通過(guò)第三信號(hào)線傳送的將要輸入到第N+1級(jí)的控制信號(hào)和通過(guò)第三信號(hào)線傳送的將要輸入到第N+2級(jí)的控制信號(hào)具有120°的相位差。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第一到第二十一晶體管的每個(gè)由非晶半導(dǎo)體形成。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，至少一個(gè)電源線提供在第一、
第二以及第三信號(hào)線和第一到第二十一晶體管之間。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，第二晶體管的溝道區(qū)具有U形狀。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，該移位寄存器的輸出信號(hào)通過(guò)電平轉(zhuǎn)移電路輸出。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，輸入到該移位寄存器的控制信號(hào)通過(guò)電平轉(zhuǎn)移電路輸入。在具有前面提到的結(jié)構(gòu)的本發(fā)明的移位寄存器中，通過(guò)移位寄存器的輸出信號(hào)順序地接通多個(gè)開關(guān)元件。
在具有前面提到的結(jié)構(gòu)的本發(fā)明的顯示器件中，提供像素、通過(guò)利用移位寄存器構(gòu)成的柵極驅(qū)動(dòng)器、向像素傳送柵極驅(qū)動(dòng)器的輸出信號(hào)的柵極信號(hào)線、和向像素傳送視頻信號(hào)的源極信號(hào)線。柵極驅(qū)動(dòng)器的輸出信號(hào)選擇像素，由此視頻信號(hào)被寫到所選擇的像素。此外，該像素至少包括液晶元件，其透射率根據(jù)施加的電壓變化、和第二十二晶體管，其作為開關(guān)元件工作，其通過(guò)柵極信號(hào)線被控制接通或關(guān)斷。視頻信號(hào)通過(guò)導(dǎo)通的第二十二晶體管被寫入液晶元件。在本發(fā)明的顯示器件中，柵極驅(qū)動(dòng)器由非晶半導(dǎo)體形成的晶體管構(gòu)成。柵極驅(qū)動(dòng)器彼此相對(duì)地設(shè)置，并在相同的時(shí)序處選擇相同的柵極信號(hào)線。在本發(fā)明中，在非選擇周期中，通過(guò)順序地導(dǎo)通輸出電源電壓的多個(gè)晶體管，沒(méi)有晶體管是一直導(dǎo)通的。因此可以抑制晶體管的特性退化。此外，在非選擇周期中，當(dāng)始終或在一定周期輸出固定的電壓時(shí)，可以降低噪聲。


圖1是示出實(shí)施例模式1的圖。
圖2是示出實(shí)施例模式1的圖。
圖3是示出實(shí)施例模式1的圖。
圖4A和4B是示出實(shí)施例模式1的圖。
圖5是示出實(shí)施例模式2到4的圖。
圖6是示出實(shí)施例模式2的圖。
圖7A和7B是示出實(shí)施例模式2的圖。
圖8是示出實(shí)施例模式3的圖。
圖9A和9B是示出實(shí)施例模式3的圖。
圖IOA和IOB是示出實(shí)施例模式3的圖
圖11是示出實(shí)施例模式4的圖。
圖12是示出實(shí)施例模式4的圖。
圖13是示出實(shí)施例模式5的圖。
圖14是示出實(shí)施例模式5的圖。
圖15是示出實(shí)施例模式5和6的圖。
圖16是示出實(shí)施例模式5和6的圖。
圖17是示出實(shí)施例模式5的圖。
圖18是示出實(shí)施例模式5的圖。
圖19是示出實(shí)施例模式5的圖。
圖20是示出實(shí)施例模式5的圖。
圖21是示出實(shí)施例模式6的圖。
圖22是示出實(shí)施例模式6的圖。
圖23是示出實(shí)施例模式6的圖。
圖24A和24B是示出實(shí)施例1的圖。
圖25A到25C是示出實(shí)施例6的圖。
圖沈是示出實(shí)施例7的圖。
圖27A到27D是示出實(shí)施例8的圖。圖^A和^B是示出實(shí)施例2的圖。圖29A和29B是示出實(shí)施例2的圖。圖30A和30B是示出實(shí)施例2的圖。圖31A到31C是示出實(shí)施例3的圖。
圖32A到32D是示出實(shí)施例3的圖。圖33A到33C是示出實(shí)施例3的圖。圖34A到34D是示出實(shí)施例3的圖。圖35A到35D是示出實(shí)施例3的圖。圖36A到36D是示出實(shí)施例3的圖。圖37A和37B是示出實(shí)施例3的圖。圖38是示出實(shí)施例模式6的圖。圖39是示出實(shí)施例模式6的圖。圖40是示出實(shí)施例模式6的圖。圖4IA和4IB是示出實(shí)施例5的圖。圖42A和42B是示出實(shí)施例5的圖。圖43A和4!3B是示出實(shí)施例5的圖。圖44是示出實(shí)施例模式7的圖。圖45是示出實(shí)施例模式7的圖。圖46是示出實(shí)施例模式6的圖。圖47是示出實(shí)施例模式6的圖。圖48是示出實(shí)施例模式3的圖。圖49是示出實(shí)施例模式6的圖。圖50A和50B是示出實(shí)施例模式3的圖。圖51是示出實(shí)施例模式1的圖。圖52是示出實(shí)施例模式2的圖。圖53是示出實(shí)施例模式3的圖。圖M是示出實(shí)施例模式4的圖。圖55是示出實(shí)施例模式1的圖。圖56是示出實(shí)施例模式2的圖。圖57是示出實(shí)施例模式3的圖。圖58是示出實(shí)施例模式4的圖。圖59A和59B是示出實(shí)施例模式1的圖。圖60A和60B是示出實(shí)施例模式2的圖。圖6IA和6IB是示出實(shí)施例模式3的圖。圖62A和62B是示出實(shí)施例模式3和4的圖。圖63是示出實(shí)施例模式4的圖。
具體實(shí)施例方式
11
雖然將參考附圖借助實(shí)施例模式和實(shí)施例全面地描述本發(fā)明，但是應(yīng)該理解，多種變化和修改對(duì)于本領(lǐng)域技術(shù)人員將是顯而易見的。因此，除非這些變化和修改偏離了本發(fā)明的范圍，否則它們應(yīng)該被理解為包括于其中。[實(shí)施例模式1]在該實(shí)施例模式中，參考圖1到4進(jìn)行描述移位寄存器的結(jié)構(gòu)和操作，其中通過(guò)每隔一定間隔輸出VSS用于降低非選擇周期中的輸出電壓的噪聲來(lái)降低噪聲。如圖1所示，電路10構(gòu)成具有η個(gè)(η為2或更大的自然數(shù))串聯(lián)連接的電路 SR(I)到SR(n)的移位寄存器電路。輸入端子11是用來(lái)在作為第一級(jí)的電路10的SR(I)中輸入起始脈沖和用來(lái)在第二到第η級(jí)的電路10中輸入來(lái)自前級(jí)的輸出端子14的輸出的輸入端子。輸入端子12是以這樣的方式順序輸入CK1、CK2和CK3的輸入端子即CKl作為時(shí)鐘信號(hào)輸入到作為第一級(jí)的電路10的SR(I)，CK2作為時(shí)鐘信號(hào)輸入到作為第二級(jí)的電路10的SR(2)，CK3作為時(shí)鐘信號(hào)輸入到作為第三級(jí)的電路10的SR(3)，以及CKl輸入到作為第四級(jí)的電路10的 SR(4)。輸入端子13是以這樣的方式順序輸入CK1、CK2和CK3的輸入端子即CK2輸入給作為第一級(jí)的電路10的SR(I)，CK3輸入給作為第二級(jí)的電路10的SIU2)，CK1輸入給作為第三級(jí)的電路10的SR(3)，以及CK2輸入給作為第四級(jí)的電路10的SR(4)。輸出端子14是電路10的輸出端子，其從作為第一級(jí)的電路10的SR(I)輸出OUT(I)并向作為第二級(jí)的電路10的SR⑵的輸入端子11輸出OUT(I)，從作為第二級(jí)的電路10的SR⑵輸出0UT(2) 并向作為第三級(jí)的電路10的SR(3)的輸入端子11輸出OUT(2)。應(yīng)該注意，輸入端子11到 14分別連接到各個(gè)線。這里，SSP、CKU CK2和CK3是每個(gè)都具有高和低的二進(jìn)制值的1位信號(hào)。另外， OUT(I) ,OUT (2) ,OUT (3)、0UT(n_l)和OUT (η)是每個(gè)都具有高和低的二進(jìn)制值的1位信號(hào)。 高是與正電源VDD相同的電位，而低是與負(fù)電源VSS相同的電位。參考圖2示出的該實(shí)施例模式的時(shí)序圖，描述圖1示出的移位寄存器電路的操作。在圖2中，SSP是變成高的開始脈沖，其脈沖寬度變成CK1、CK2和CK3的周期的三分之一。CK1、CK2和CK3是三相時(shí)鐘信號(hào)。在圖1中，優(yōu)選在CK3變成高時(shí)SSP變成高。 節(jié)點(diǎn)P(I)具有后面描述的圖3示出的節(jié)點(diǎn)P的電位。OUT(I)是作為第一級(jí)的電路10的 SR⑴的輸出，0UT(2)是作為第二級(jí)的電路10的SIU2)的輸出，以及0UT(3)是作為第三級(jí)的電路10的SR(3)的輸出，OUT(n-l)是作為第n_l級(jí)的電路10的SR(n_l)的輸出，以及 OUT (η)是作為第η級(jí)的電路10的SR (η)的輸出。如圖2的時(shí)序圖所示，當(dāng)在周期Tl中SSP變成高時(shí)，在周期Τ2中OUT⑴變成高， 然后在周期T3中0UTQ)變成高。用這種方式，通過(guò)移動(dòng)SSP的輸出實(shí)現(xiàn)移位寄存器電路。接下來(lái)，參考圖3描述第一級(jí)的電路10的結(jié)構(gòu)。圖3所示的電路10由輸入端子11、輸入端子12、輸入端子13、輸出端子14、晶體管31、晶體管32、電容器33、電路34和電路35構(gòu)成。注意輸入端子11到13連接到各個(gè)線。輸入端子11到13和輸出端子14同圖1中描述的那些類似。晶體管31和32是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。電容器33是具有兩個(gè)電極的電容器。電路34是在CK2為高時(shí)向節(jié)點(diǎn)P輸出低以及在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的電路。電路35是在CK2為高時(shí)向輸出端子14輸出低以及在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的電路。描述圖3所示電路中的連接。晶體管31的柵極連接到輸入端子11，其源極和漏極中的一個(gè)連接到VDD，并且源極和漏極中的另一個(gè)連接到電容器33的一個(gè)電極、晶體管32 的柵極和電路34的輸出端子，即節(jié)點(diǎn)P。此外，晶體管32的源極和漏極中的一個(gè)連接到輸入端子12，且其源極和漏極中的另一個(gè)連接到電路35的輸出端子、電容器33的另一個(gè)端子和輸出端子14。輸入端子13連接到電路34的輸入端子和電路35的輸入端子。參考圖2中示出的該實(shí)施例模式的時(shí)序圖，分別描述圖3中示出的電路在周期Tl、 周期T2、和周期T3中的操作。而且，節(jié)點(diǎn)P和OUT(I)的電位在初始狀態(tài)為VSS。在周期Tl中，SSP變?yōu)楦?，CKl變?yōu)榈?，CK2變?yōu)榈?，且CK3變?yōu)楦?。在這時(shí)晶體管31的柵極電位為VDD，其源極和漏極中的一個(gè)的電位為VDD，以及其源極和漏極中的另一個(gè)的電位為VSS。因此，晶體管31導(dǎo)通，并且節(jié)點(diǎn)P的電位開始上升。當(dāng)節(jié)點(diǎn)P的電位變?yōu)楸萔DD低了晶體管31的閾值電壓的電位時(shí)，節(jié)點(diǎn)P的電位的上升停止，由此晶體管31關(guān)斷。在這時(shí)節(jié)點(diǎn)P的電位為Vnl。此外，當(dāng)CK2為低時(shí)，電路34和35的輸出處于浮置狀態(tài)。 因此，當(dāng)電荷沒(méi)有提供到節(jié)點(diǎn)P時(shí)，節(jié)點(diǎn)P變?yōu)楦≈脿顟B(tài)。在這時(shí)晶體管32的柵極電位是 Vnl，其源極和漏極中的一個(gè)的電位為VSS，且其源極和漏極中的另一個(gè)為VSS，由此晶體管 32導(dǎo)通。然而，當(dāng)源極和漏極中的一個(gè)的電位和其另一個(gè)的電位相同時(shí)，沒(méi)有電荷移動(dòng)，由此沒(méi)有電流流動(dòng)和沒(méi)有電位變化。電容器33保持作為輸出端子14的電位的VSS和作為節(jié)點(diǎn)P的電位的Vnl之間的電位差。在周期T2中，SSP變?yōu)榈?，CKl變?yōu)楦?，CK2變?yōu)榈?，且CK3變?yōu)榈?。在這時(shí)，晶體管31的柵極電位為VSS，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位為Vnl，由此晶體管31關(guān)斷。當(dāng)CK2為低時(shí)，電路34和35的輸出變?yōu)楦≈脿顟B(tài)。在這時(shí)晶體管32的柵極電位為Vnl，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位，即輸出端子14的電位變?yōu)閂SS，由此晶體管32導(dǎo)通，并且輸出端子14的電位開始上升。然后，連接在晶體管32的柵極和源極與漏極中的另一個(gè)之間的電容器33 按照原狀保持在周期Tl中保持的電位差；因此，在源極和漏極中的另一個(gè)的電位上升時(shí)， 柵電壓同時(shí)上升。在這時(shí)節(jié)點(diǎn)P的電位為Vn2。當(dāng)節(jié)點(diǎn)P的電位上升到與VDD和晶體管32 的閾值電壓的和一樣高時(shí)，輸出端子14的電位的上升停止在VDD，其與CKl相同。換句話說(shuō)，通過(guò)自舉操作，輸出端子14的電位可以被提高得與VDD —樣高，其是CKl的高電位。在周期T3中，SSP為低，CKl為低，CK2為高，且CK3為低。在這時(shí)，當(dāng)CK2為高并且從電路34輸出VSS時(shí)，節(jié)點(diǎn)P的電位變?yōu)閂SS，以及當(dāng)從電路35輸出VSS時(shí)，OUT(I)的電位變?yōu)閂SS。在這時(shí)晶體管31的柵極電位變成VSS，源極和漏極中的一個(gè)的電位變?yōu)閂DD， 且其源極和漏極中的另一個(gè)的電位變?yōu)閂SS，由此晶體管31關(guān)斷。晶體管32的柵極電位變?yōu)閂SS，其源極和漏極中的一個(gè)的電位變?yōu)閂SS，且源極和漏極中的另一個(gè)的電位變?yōu)閂SS， 由此晶體管32關(guān)斷。通過(guò)上面描述的在周期T1、T2和Τ3中的操作，當(dāng)在周期Tl中輸入SSP時(shí)，在周期 Τ2中輸出OUT (1)。即，通過(guò)連接η級(jí)電路10配置移位寄存器，其每一個(gè)輸出具有時(shí)鐘信號(hào)的周期的三分之一的移動(dòng)的SSP。在圖3中，示出了作為第一級(jí)的電路10的SR(I)。參考圖51描述作為第η級(jí)的電路10的SR(η)。在圖51中，晶體管31、晶體管32、電容器33、電路34、電路35、輸入端子 11、輸入端子12、輸入端子13和輸出端子14同圖3中示出的那些相似。從輸入端子11輸入的輸入信號(hào)連接到前級(jí)的電路10的輸出端子14。注意，晶體管31的柵極和晶體管32的源極和漏極中的另一個(gè)可以連接到用作電源線的線(下文稱為“電源線”)，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或用作另一信號(hào)線的線(在下文中稱為“信號(hào)線”)。而且，晶體管31的源極和漏極中的另一個(gè)可以連接到另外的信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP的信號(hào)線，
另一信號(hào)線，或另一電源線。用于圖3所示的移位寄存器電路的晶體管全部是η溝道晶體管，從而形成單極電路，然而，還可以僅使用P溝道晶體管。不必說(shuō)，P溝道晶體管和η溝道晶體管可以組合使用。參考圖55描述所有晶體管都是ρ溝道晶體管的移位寄存器電路。在圖55示出的電路結(jié)構(gòu)中，正電源VDD、負(fù)電源VSS、輸入端子11、輸入端子12、輸入端子13和輸出端子14可以同圖3中的那些相似。晶體管551和552是由非晶半導(dǎo)體、 多晶半導(dǎo)體或單晶半導(dǎo)體形成的P溝道晶體管。電容器553具有兩個(gè)電極。在CK2為低時(shí)電路554向節(jié)點(diǎn)P輸出高，且在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)。在CK2為低時(shí)電路555 向輸出端子14輸出高，且在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)。描述圖55中示出的電路的連接。晶體管551的柵極連接到輸入端子11，其源極和漏極中的一個(gè)連接到正電源VSS，其源極和漏極中的另一個(gè)連接到電容器553的一個(gè)電極、 晶體管552的柵極和電路554的輸出端子，即節(jié)點(diǎn)P。晶體管552的源極和漏極中的一個(gè)連接到輸入端子12，其源極和漏極中的另一個(gè)連接到電路555的輸出端子、電容器553的另一個(gè)電極和輸出端子14。輸入端子13連接到電路554的輸入端子和電路555的輸入端子。晶體管551的柵極和晶體管552的源極和漏極中的另一個(gè)可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。此外，晶體管551的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP 的信號(hào)線，另一信號(hào)線，或另一電源線。參考圖59A描述圖55中示出的電路554的結(jié)構(gòu)實(shí)例。如圖59A的電路M4所示， 輸入端子13和節(jié)點(diǎn)P與圖55中的那些類似。晶體管591是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的P溝道晶體管。描述圖59A中示出的電路的連接。晶體管591的柵極連接到輸入端子13，其源極和漏極中的一個(gè)連接到VDD，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。描述圖59A的操作。當(dāng)從輸入端子13輸入的CK2為低時(shí)晶體管591導(dǎo)通，由此VDD 輸出到節(jié)點(diǎn)P，而當(dāng)CK2為高時(shí)晶體管591關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。以這種方式， 電路5M具有在CK2為低時(shí)輸出高以及在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外， 可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管591的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CKU CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管591的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。參考圖59B描述圖55中示出的電路555的結(jié)構(gòu)實(shí)例。如圖59B的電路555所示，輸入端子13和輸出端子14與圖55中的那些類似。晶體管592是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的P溝道晶體管。描述圖59B中示出的電路的操作。當(dāng)從輸入端子13輸入的CK2為低時(shí)晶體管592 導(dǎo)通，由此VDD輸出到輸出端子14，而當(dāng)CK2為高時(shí)晶體管592關(guān)斷，由此向輸出端子14什么也不輸出。以這種方式，電路555具有在CK2為低時(shí)輸出高以及在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管592的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CKU CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管592的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。接下來(lái)，參考圖4A描述圖3中示出的電路34的結(jié)構(gòu)實(shí)例。在圖4A示出的電路34中，輸入端子13和節(jié)點(diǎn)P同圖3中的那些類似。晶體管41 是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。描述圖4Α示出的電路的連接。晶體管41的柵極連接到輸入端子13，其源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。描述圖4Α示出的電路的操作。當(dāng)從輸入端子13輸入的CK2為高時(shí)晶體管41導(dǎo)通，由此VSS輸出到節(jié)點(diǎn)P，而當(dāng)CK2為低時(shí)晶體管41關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。 以這種方式，電路34具有在CK2為高時(shí)輸出低以及在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管41的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管41的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。參考圖4B描述圖3中示出的電路35的結(jié)構(gòu)實(shí)例。在圖4B示出的電路35中，輸入端子13和輸出端子14同圖3中的那些類似。晶體管42是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。描述圖4Β示出的電路的操作。當(dāng)從輸入端子13輸入的CK2為高時(shí)晶體管42導(dǎo)通，由此VSS輸出到輸出端子14，而當(dāng)CK2為低時(shí)晶體管42關(guān)斷，由此向輸出端子14什么也不輸出。以這種方式，電路35具有在CK2為高時(shí)輸出低以及在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管42的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。不必說(shuō)，晶體管42的源極和漏極中的一個(gè)可以連接到具有VSS的線，晶體管41的源極和漏極中的一個(gè)與其連接。此外， 晶體管42的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線， 另一電源線，或另一信號(hào)線。S卩，在圖3和4示出的結(jié)構(gòu)中，提供第一晶體管(晶體管31)、第二晶體管(晶體管32)、第三晶體管(晶體管41)和第四晶體管(晶體管4 。第一晶體管的源極和漏極中的一個(gè)連接到第一線(VDD)，源極和漏極中的另一個(gè)連接到第二晶體管的柵電極和第三晶體管的源極和漏極中的另一個(gè)，第一晶體管的柵電極連接到第五線(輸入端子11)，第二晶體管的源極和漏極中的一個(gè)連接到第三線(輸入端子12)，源極和漏極中的另一個(gè)連接到第六線(輸出端子14)，第三晶體管的源極和漏極中的一個(gè)連接到第二線(VSS)，其源極和漏極中的另一個(gè)連接到第二晶體管的柵電極，第三晶體管的柵電極連接到第四線(輸入端子13)，第四晶體管的源極和漏極中的一個(gè)連接到第二線(VSS)，第四晶體管的源極和漏極中的另一個(gè)連接到第六線(輸出端子14)，以及其柵電極連接到第四線(輸入端子13)。此外，第一晶體管的源極和漏極中的一個(gè)可以連接到第五線(輸入端子11)。在如上所述的移位寄存器電路中，當(dāng)CK2變?yōu)楦邥r(shí)，VSS可以施加到節(jié)點(diǎn)P和輸出端子14。即，通過(guò)在非選擇周期中每隔一定間隔輸入VSS，可以降低噪聲。而且，由于不存在固定導(dǎo)通的晶體管，因此可以抑制晶體管的特性退化。另外，由于至少四個(gè)晶體管可以用于操作，所以可以減少整個(gè)移位寄存器電路中的元件數(shù)目，這能夠在絕緣襯底上的小區(qū)域內(nèi)形成內(nèi)部電路。下文描述的是該實(shí)施例模式的一些結(jié)構(gòu)實(shí)例和操作實(shí)例，其是可變的。下面描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到“發(fā)明內(nèi)容”、實(shí)施例模式和實(shí)施例。如圖1所示，當(dāng)電路10處于非選擇周期中時(shí)，輸入CK1、CK2和CK3的時(shí)鐘信號(hào)，然而，可以提供開關(guān)元件等，以便在非選擇周期中不向電路10輸入這些時(shí)鐘信號(hào)。結(jié)果，可以降低時(shí)鐘信號(hào)線上的負(fù)荷，而且可以降低功耗。此外，在圖1中，可以反向地掃描上面描述的移位寄存器電路。例如，第η級(jí)的電路10的輸出可以輸入到第(η-1)級(jí)的電路10。通過(guò)在所有級(jí)中重復(fù)這樣，可以實(shí)現(xiàn)反向掃描。如圖2所示，SSP、CK1、CK2和CK3的脈沖寬度是三分之一周期，該脈沖寬度可以比
三分之一周期短一點(diǎn)。結(jié)果，可以抑制瞬時(shí)流動(dòng)的電流，例如直通電流，并且可以實(shí)現(xiàn)具有高操作容限和低功耗的操作。在執(zhí)行自舉操作的電路結(jié)構(gòu)中，存在處于浮置狀態(tài)的節(jié)點(diǎn)，其有利于執(zhí)行正常的自舉操作。在圖2中，在SSP為高的周期中，CK3為具有相同脈沖寬度的高。然而，本發(fā)明不限于此。例如，當(dāng)信號(hào)從外部電路傳送到內(nèi)部電路時(shí)，根據(jù)緩沖電路、改變信號(hào)幅度的電平轉(zhuǎn)移電路等，延遲時(shí)間可以在控制信號(hào)之間變化。在圖3中，連接電容器33用于自舉操作。然而，如果在晶體管32的柵極以及源極和漏極中的另一個(gè)之間存在柵-源電容等，其大得足以用于自舉操作，那么不總是需要提供電容器33。而且，可以通過(guò)任何方法形成電容器33。例如，可以在半導(dǎo)體層和柵極布線層之間或在非晶半導(dǎo)體層和線之間形成電容器。有利的是在半導(dǎo)體層和柵極布線層之間形成電容器，因?yàn)椴徽摰讝啪w管或頂柵晶體管，可以用插入其間的薄GI膜(柵極絕緣膜) 形成電容器，這能夠以較小的區(qū)域獲得更大的電容。在圖3中，SSP輸入到晶體管31的柵極，然而，其柵極以及源極和漏極中的一個(gè)可以彼此連接，對(duì)其可以輸入SSP。結(jié)果，由于不需要正電源VDD，所以可以減少一個(gè)電源線。 因此，用來(lái)形成移位寄存器電路的區(qū)域可以更小。從而，可以提供具有更高分辨率和更窄框架的顯示器件。圖3示出的電路34和35可以是如上面描述的在CK2為高時(shí)輸出VSS以及在CK2 為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的任何電路。而且，下一級(jí)的電路10的輸出可以輸入到電路34的輸入端子，后一級(jí)的電路10的輸出可以類似地輸入到電路35的輸入端子，或后一級(jí)的電路10的輸出可以輸入到電路34和35的輸入端子。通過(guò)利用后一級(jí)的電路10的輸出，可以使電路34和35不僅和控制信號(hào)同步，還和移位寄存器電路的實(shí)際輸出也同步；因此，優(yōu)點(diǎn)是可以根據(jù)該移位寄存器電路的操作適當(dāng)改變電位。如圖3所示，電容器可以連接在節(jié)點(diǎn)P和VSS或VDD之間。通過(guò)連接電容器，可以穩(wěn)定節(jié)點(diǎn)P的電位。注意，在圖3中不總是需要電路34。S卩，當(dāng)通過(guò)電路35每隔一定間隔輸出VSS時(shí)， 即使在節(jié)點(diǎn)P具有噪聲時(shí)，晶體管32也將關(guān)斷。結(jié)果，可以減少元件的數(shù)量。在那時(shí)，電容器可以連接在節(jié)點(diǎn)P和VSS或VDD之間。[實(shí)施例模式2]在該實(shí)施例模式中，參考圖2和5到7描述移位寄存器電路的結(jié)構(gòu)和操作，其中通過(guò)每隔一定間隔輸出VSS，降低了在非選擇周期中輸出電壓的噪聲。如圖5所示，電路50借助串聯(lián)連接的η個(gè)(η為2或更大的自然數(shù))電路SR(I) 到SR(η)形成移位寄存器電路。輸入端子51是用來(lái)在作為第一級(jí)的電路50的SR(I)中輸入起始脈沖和用來(lái)在作為第二到第η級(jí)的電路50的SIU2)中輸入來(lái)自前級(jí)的輸出端子55的輸出的輸入端子。輸入端子52是用于以CKl作為時(shí)鐘信號(hào)輸入給作為第一級(jí)的電路50的SR(I)、CK2作為時(shí)鐘信號(hào)輸入給作為第二級(jí)的電路50的SR(2)、CK3作為時(shí)鐘信號(hào)輸入給作為第三級(jí)的電路50 的SRC3)、以及CKl輸入給作為第四級(jí)的電路50的SR(4)的這種方式，來(lái)順序輸入CK1、CK2 和CK3的輸入端子。輸入端子53是用于以CK2輸入給作為第一級(jí)的電路50的SR(I)、CK3 輸入給作為第二級(jí)的電路50的SR(2) XKl輸入給作為第三級(jí)的電路50的SR(3)、以及CK2 輸入給作為第四級(jí)的電路50的SR(4)的這種方式，來(lái)順序輸入時(shí)鐘信號(hào)的輸入端子。輸入端子M是用于以CK3輸入給作為第一級(jí)的電路50的SR(I) XKl輸入給作為第二級(jí)的電路 50的SR(2)、CK2輸入給作為第三級(jí)的電路50的SR(3)、以及CK3輸入給作為第四級(jí)的電路 50的SIU4)的這種方式，來(lái)順序輸入時(shí)鐘信號(hào)的輸入端子。輸出端子55是電路50的輸出端子，其從作為第一級(jí)的電路50的SR(I)輸出OUT(I)并向作為第二級(jí)的電路50的SR(2) 的輸入端子51輸出0UT(1)，從作為第二級(jí)的電路50的SR(2)輸出0UT(2)并向作為第三級(jí)的電路50的SR(3)的輸入端子51輸出OUT (2)。這里，SSP、CK1、CK2和CK3是每個(gè)都具有高和低的二進(jìn)制值的1位信號(hào)。高是與正電源VDD相同的電位，而低是與負(fù)電源VSS相同的電位。這里，SSP、CKl、CK2和CK3是每個(gè)都具有高和低的二進(jìn)制值的1位信號(hào)。而且，OUT(I)、OUT (2)、OUT (3)、OUT (n-1) ^P OUT (η) 是每個(gè)都具有二進(jìn)制值的1位信號(hào)。高是與正電源VDD相同的電位，而低是與負(fù)電源VSS 相同的電位。參考圖2示出的該實(shí)施例模式的時(shí)序圖，描述圖5示出的移位寄存器電路的操作。SSP、CK1、CK2和CK3可以與實(shí)施例模式1中的那些類似。注意，節(jié)點(diǎn)P(I)是與后面描述的圖6中的節(jié)點(diǎn)P相同的電位。OUT(I)是作為第一級(jí)的電路50的SR(I)的輸出， OUT(2)是作為第二級(jí)的電路50的SR(2)的輸出，0UT(3)是作為第三級(jí)的電路50的SR(3) 的輸出，OUT (n-1)是作為第n-1級(jí)的電路50的SR (n-1)的輸出，以及OUT (η)是作為第η級(jí)的電路50的SR (η)的輸出。
在圖2的時(shí)序圖中，當(dāng)在周期Tl中SSP如所示變成高時(shí)，在周期T2中OUT(I)如所示變成高，并且在周期T3中OUT( 如所示變成高。用這種方式，通過(guò)移動(dòng)SSP的輸出實(shí)現(xiàn)移位寄存器電路。接下來(lái)，參考圖6描述第一級(jí)的電路50的結(jié)構(gòu)。圖6所示的電路50利用輸入端子51、輸入端子52、輸入端子53、輸入端子M、輸出端子55、晶體管31、晶體管32、電容器33、電路34和電路35來(lái)配置。輸入端子51、輸入端子52、輸入端子53、輸入端子M和輸出端子55類似于圖5中描述的那些。晶體管31和晶體管32類似于圖3中示出的那些。電路61具有在CK2為高時(shí)向節(jié)點(diǎn)P輸出低和在CK2 為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。電路62具有在CK2或CK3中的任一個(gè)為高時(shí)向輸出端子陽(yáng)輸出低和在CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。對(duì)圖6所示電路的連接進(jìn)行描述。晶體管31的柵極連接到輸入端子51，其源極和漏極中的一個(gè)連接到VDD，并且其源極和漏極中的另一個(gè)連接到電容器33的一個(gè)電極、 晶體管32的柵極和電路61的輸出端子，即連接到節(jié)點(diǎn)P。晶體管32的源極和漏極中的一個(gè)連接到輸入端子52，且其源極和漏極中的另一個(gè)連接到電路62的輸出端子、電容器33的另一個(gè)電極和輸出端子陽(yáng)。輸入端子53連接到電路61的輸入端子和電路62的輸入端子。 輸入端子M連接到電路62的輸入端子。參考圖2中示出的該實(shí)施例模式的時(shí)序圖，分別描述圖6中示出的電路在周期Tl、 周期T2和周期T3中的操作。而且，節(jié)點(diǎn)P和OUT(I)的電位在初始狀態(tài)為VSS。在周期Tl中，SSP變?yōu)楦?，CKl變?yōu)榈停珻K2變?yōu)榈?，且CK3變?yōu)楦摺Ｔ谶@時(shí)晶體管 31的柵極電位為VDD，其源極和漏極中的一個(gè)的電位為VDD，以及其源極和漏極中的另一個(gè)的電位為VSS。因此，晶體管31導(dǎo)通，并且節(jié)點(diǎn)P的電位開始從VSS上升。當(dāng)節(jié)點(diǎn)P的電位變?yōu)楸萔DD低了晶體管31的閾值電壓的電位時(shí)，節(jié)點(diǎn)P的電位停止上升，由此晶體管31 關(guān)斷。在這時(shí)節(jié)點(diǎn)P的電位為Vnl。此外，當(dāng)CK2為低時(shí)，電路61的輸出處于浮置狀態(tài)。因此，當(dāng)電荷沒(méi)有施加到節(jié)點(diǎn)P時(shí)，所以節(jié)點(diǎn)P變?yōu)楦≈脿顟B(tài)。當(dāng)CK2為低且CK3為高時(shí)，電路62輸出低。在這時(shí)晶體管32的柵極電位是Vnl，其源極和漏極中的一個(gè)的電位為VSS， 且其源極和漏極中的另一個(gè)為VSS，這樣晶體管32導(dǎo)通。然而，當(dāng)源極和漏極中的一個(gè)的電位和其另一個(gè)的電位相同時(shí)，沒(méi)有電荷移動(dòng)，由此沒(méi)有電流流動(dòng)和沒(méi)有電位變化。電容器 33保持作為輸出端子55的電位的VSS和作為節(jié)點(diǎn)P的電位的Vnl之間的電位差。在周期T2中，SSP變?yōu)榈?，CKl變?yōu)楦?，CK2變?yōu)榈?，且CK3變?yōu)榈汀Ｔ谶@時(shí)，晶體管31的柵極電位為VSS，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位為Vnl，由此晶體管31關(guān)斷。當(dāng)CK2為低時(shí)，電路61的輸出變?yōu)楦≈脿顟B(tài)。當(dāng)CK2 為低且CK3為低時(shí)，電路62的輸出變?yōu)楦≈脿顟B(tài)。在這時(shí)晶體管32的柵極電位為Vnl，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位，即輸出端子55的電位變?yōu)閂SS，由此晶體管32導(dǎo)通，并且輸出端子55的電位開始上升。然后，連接在晶體管 32的柵極以及源極和漏極中的另一個(gè)之間的電容器33按照原狀保持在周期Tl中保持的電位差；因此，在源極和漏極中的另一個(gè)的電位上升時(shí)，柵電壓同時(shí)上升。在這時(shí)節(jié)點(diǎn)P的電位為Vn2。當(dāng)節(jié)點(diǎn)P的電位上升得與VDD和晶體管32的閾值電壓的和一樣高時(shí)，輸出端子 14的電位的上升停止在VDD，其與CKl相同。換句話說(shuō)，通過(guò)自舉操作，輸出端子55的電位可以被提高得與CKl的高電位VDD —樣高。
在周期T3中，SSP為低，CKl為低，CK2為高，且CK3為低。在這時(shí)，當(dāng)CK2為高并且從電路61輸出VSS時(shí)，節(jié)點(diǎn)P的電位變?yōu)閂SS，以及當(dāng)從電路62輸出VSS時(shí)，OUT(I)的電位變?yōu)閂SS。在這時(shí)晶體管31的柵極電位變?yōu)閂SS，源極和漏極中的一個(gè)的電位變?yōu)閂DD， 且其源極和漏極中的另一個(gè)的電位變?yōu)閂SS，由此晶體管31關(guān)斷。晶體管32的柵極電位變?yōu)閂SS，其源極和漏極中的一個(gè)的電位變?yōu)閂SS，且源極和漏極中的另一個(gè)的電位變?yōu)閂SS， 由此晶體管32關(guān)斷。通過(guò)上面描述的在周期T1、T2和Τ3中的操作，當(dāng)在周期Tl中輸入SSP時(shí)，在周期 Τ2中輸出OUT (1)。即，通過(guò)連接η級(jí)電路50配置移位寄存器電路，其每一個(gè)輸出時(shí)鐘信號(hào)的周期的三分之一的移動(dòng)的SSP。雖然已描述了圖6示出的第一級(jí)的電路50，但是現(xiàn)在參考圖52描述第η級(jí)的電路 50。在圖52中，晶體管31、晶體管32、電容器33、電路61、電路62、輸入端子51、輸入端子 52、輸入端子53、輸入端子M和輸出端子55同圖6中描述的那些相似。該電路的特點(diǎn)是， 從輸入端子51輸入的輸入信號(hào)連接到前級(jí)的電路的輸出端子55。注意，晶體管31的柵極和晶體管32的源極和漏極中的另一個(gè)可以連接到電源線， 例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。而且，晶體管31的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP 的信號(hào)線，另一信號(hào)線，或另一電源線。用于圖6所示的移位寄存器電路的晶體管全部是η溝道晶體管，從而形成單極電路，然而，也可以僅使用P溝道晶體管。不必說(shuō)，P溝道晶體管和η溝道晶體管可以組合使用。參考圖56描述所有晶體管都是ρ溝道晶體管的移位寄存器電路。在圖56示出的電路結(jié)構(gòu)中，正電源VDD、負(fù)電源VSS、輸入端子51、輸入端子52、輸入端子53、輸入端子54、晶體管551、晶體管552和電容器553可以同圖55中的那些相似。 電路561具有在CK2為低時(shí)向節(jié)點(diǎn)P輸出高和在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。 電路562具有在CK2或CK3中的任一個(gè)為低時(shí)向節(jié)點(diǎn)P輸出高和在CK2和CK3為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。描述圖56中示出的電路的連接。晶體管551的柵極連接到輸入端子51，其源極和漏極中的一個(gè)連接到正電源VSS，以及其源極和漏極中的另一個(gè)連接到電容器553的一個(gè)電極、晶體管陽(yáng)2的柵極和電路561的輸出端子，即連接到節(jié)點(diǎn)P。晶體管552的源極和漏極中的一個(gè)連接到輸入端子52，以及其源極和漏極中的另一個(gè)連接到電路562的輸出端子、電容器553的另一個(gè)電極和輸出端子55。輸入端子53連接到電路561的輸入端子和電路562的第一輸入端子。輸入端子M連接到電路562中的第一晶體管的第二輸入端子。注意，晶體管551的柵極和晶體管552的源極和漏極中的另一個(gè)可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。此外， 晶體管551的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和 SSP的信號(hào)線，另一信號(hào)線，或另一電源線。接下來(lái)，參考圖60A描述圖56中示出的電路561的結(jié)構(gòu)實(shí)例。圖60A示出的電路561中的輸入端子53和節(jié)點(diǎn)P與圖55中的那些類似。晶體管 601是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的ρ溝道晶體管。描述圖60A中示出的電路的連接。晶體管601的柵極連接到輸入端子53，其源極和漏極中的一個(gè)連接到VDD，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。描述圖60A示出的電路的操作。當(dāng)從輸入端子53輸入的CK2為低時(shí)晶體管601導(dǎo)通，由此VDD輸出到節(jié)點(diǎn)P，而當(dāng)CK2為高時(shí)晶體管601關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。 以這種方式，電路561具有在CK2為低時(shí)輸出高和在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管601的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CKU CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管601的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。參考圖60B描述圖56中示出的電路562的結(jié)構(gòu)實(shí)例。在圖60B所示的電路562中，輸入端子53和M以及輸出端子55與圖55中的那些類似。晶體管602和603是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的ρ溝道晶體管。描述圖60B中示出的電路的操作。當(dāng)從輸入端子53輸入的CK2為低時(shí)晶體管602 導(dǎo)通，由此VDD輸出到輸出端子55，而當(dāng)CK2為高時(shí)晶體管602關(guān)斷，由此向輸出端子55什么也不輸出。當(dāng)從輸入端子討輸入的CK3為低時(shí)晶體管603導(dǎo)通，由此VDD輸出到輸出端子55，而當(dāng)CK3為高時(shí)向輸出端子55什么也不輸出。以這種方式，電路562具有在CK2和 CK3為低時(shí)輸出高以及在CK2和CK3為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管592的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CKU CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管592的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。接下來(lái)，參考圖7A描述圖6中示出的電路61的結(jié)構(gòu)實(shí)例。如圖7A示出的電路61所示，輸入端子53和節(jié)點(diǎn)P同圖6中的那些類似。晶體管 71是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。描述圖7Α示出的電路的連接。晶體管71的柵極連接到輸入端子53，其源極和漏極中的一個(gè)連接到VSS，且源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。描述圖7Α示出的電路的操作。當(dāng)從輸入端子53輸入的CK2為高時(shí)晶體管71導(dǎo)通，由此VSS輸出到節(jié)點(diǎn)P，而當(dāng)CK2為低時(shí)晶體管71關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。以這種方式，電路71具有在CK2為高時(shí)輸出低和在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。 此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。晶體管71的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、 CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。晶體管71的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。參考圖7B描述圖6中示出的電路62的結(jié)構(gòu)實(shí)例。如圖7B示出的電路62所示，輸入端子53、輸入端子M和OUT(I)同圖6中的那些類似。晶體管72和73是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。描述圖7Β示出的電路的連接。晶體管72的柵極連接到輸入端子53，其源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到輸出端子55。晶體管73的柵極連接到輸入端子討，其源極和漏極中的一個(gè)連接到VSS，且源極和漏極中的另一個(gè)連接到輸出端子55。不必說(shuō)，晶體管72和73的源極和漏極中的一個(gè)可以連接到具有VSS的線，晶體管71的源極和漏極中的一個(gè)與其連接。描述圖7B示出的電路的操作。當(dāng)從輸入端子53輸入的CK2為高時(shí)晶體管72導(dǎo)通，由此VSS輸出到OUT (1)，而當(dāng)CK2為低時(shí)晶體管72關(guān)斷，由此向OUT (1)什么也不輸出。 當(dāng)從輸入端子討輸入的CK3為高時(shí)晶體管73導(dǎo)通，由此VSS輸出到OUT (1)，而當(dāng)CK3為低時(shí)晶體管73關(guān)斷，由此向OUT(I)什么也不輸出。以這種方式，電路62具有在CK2或CK3 中的任一個(gè)為高時(shí)向OUT(I)輸出低以及在CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。 此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管72和晶體管73中的每一個(gè)的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管72的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。晶體管73的柵極可以連接到電源線，例如，連接到例如正電源 VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。S卩，在圖6和7示出的結(jié)構(gòu)中，提供第一晶體管(晶體管31)、第二晶體管(晶體管 32)、第三晶體管(晶體管71)、第四晶體管(晶體管7 和第五晶體管(晶體管7 。第一晶體管的源極和漏極中的一個(gè)連接到第一線(VDD)，源極和漏極中的另一個(gè)連接到第二晶體管的柵電極和第三晶體管的源極和漏極中的另一個(gè)，第一晶體管的柵電極連接到第五線 (輸入端子51)，第二晶體管的源極和漏極中的一個(gè)連接到第三線(輸入端子52)，源極和漏極中的另一個(gè)連接到第六線(輸出端子陽(yáng))，第三晶體管的源極和漏極中的一個(gè)連接到第二線(VSS)，其源極和漏極中的另一個(gè)連接到第二晶體管的柵電極，第三晶體管的柵電極連接到第四線(輸入端子53)，第四晶體管的源極和漏極中的一個(gè)連接到第二線(VSS)，第四晶體管的源極和漏極中的另一個(gè)連接到第六線(輸出端子55)，以及其柵電極連接到第四線(輸入端子53)，第五晶體管的源極和漏極中的一個(gè)連接到第二線(VSS)，其源極和漏極中的另一個(gè)連接到第六線(輸出端子陽(yáng))，且其柵電極連接到第七線(輸入端子M)。此外，第一晶體管的源極和漏極中的一個(gè)可以連接到第五線(輸入端子51)。在如上所述的移位寄存器電路中，當(dāng)CK2或CK3中的任一個(gè)變?yōu)楦邥r(shí)，VSS可以施加到輸出端子陽(yáng)。即，通過(guò)在非選擇周期中每隔一定間隔輸入VSS，可以降低噪聲。而且， 由于不存在固定導(dǎo)通的晶體管，所以可以抑制晶體管的特性退化。另外，如在非選擇周期中所示的，與實(shí)施例模式1相比，可以向輸出端子55提供VSS兩倍周期長(zhǎng)。因此，可以進(jìn)一步抑制噪聲。下文描述的是該實(shí)施例模式的一些結(jié)構(gòu)實(shí)例和操作實(shí)例，其是可變的。下面描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到“發(fā)明內(nèi)容”、實(shí)施例模式和實(shí)施例。在實(shí)施例模式1中描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到該實(shí)施例模式。如圖6所示，可以在節(jié)點(diǎn)P和VSS或VDD之間提供電容器。通過(guò)連接電容器，可以穩(wěn)定節(jié)點(diǎn)P的電位。在圖6中，連接電容器33用于自舉操作。然而，如果在晶體管32的柵極以及源極和漏極中的另一個(gè)之間存在電容等，其大得足以用于自舉操作，那么不總是需要提供電容器33。而且，可以在任何地方形成電容器33。例如，可以在非晶半導(dǎo)體層和柵極布線層之間或在非晶半導(dǎo)體層和線之間形成電容器。有利的是在半導(dǎo)體層和柵極布線層之間形成電容器，因?yàn)椴徽摰讝啪w管或頂柵晶體管，可以用插入其間的薄GI膜(柵極絕緣膜)形成電容器，這能夠以較小的區(qū)域獲得更大的電容。注意，在圖6中電路61不總是被需要的。S卩，當(dāng)通過(guò)電路62每隔一定間隔輸出 VSS時(shí)，晶體管32將關(guān)斷，即使在節(jié)點(diǎn)P具有噪聲時(shí)。結(jié)果，可以減少元件的數(shù)量。在那時(shí)， 電容器可以連接在節(jié)點(diǎn)P和VSS或VDD之間。一個(gè)級(jí)的電路50的輸出可以輸入到電路62的輸入端子，后一級(jí)的電路50的輸出可以類似地輸入到電路35的輸入端子，或后一級(jí)的電路50的輸出可以輸入到電路61和62 的輸入端子。通過(guò)利用后一級(jí)的電路50的輸出，可以使信號(hào)不僅和控制信號(hào)同步，還和移位寄存器的實(shí)際輸出也同步；因此，優(yōu)點(diǎn)是可以根據(jù)該移位寄存器電路的操作改變電位。如圖6所示，電容器可以連接在節(jié)點(diǎn)P和VSS或VDD之間。通過(guò)連接電容器，可以穩(wěn)定節(jié)點(diǎn)P的電位。[實(shí)施例模式3]在該實(shí)施例模式中，參考圖2、5、以及8到10描述移位寄存器電路的結(jié)構(gòu)和操作， 其中通過(guò)在非選擇周期中輸出VSS，降低了在非選擇周期中的輸出電壓的噪聲。圖5示出的移位寄存器電路的結(jié)構(gòu)和其操作與實(shí)施例模式2中描述的那些相似。參考圖8描述作為第一級(jí)的電路50的SR(I)的結(jié)構(gòu)。圖8所示的電路50利用輸入端子51、輸入端子52、輸入端子53、輸入端子M、輸出端子55、晶體管31、晶體管32、電容器33、電路81、電路82和電路83來(lái)配置。輸入端子51、輸入端子52、輸入端子53、輸入端子M、輸出端子55、晶體管31、晶體管32和電容器33類似于圖5中示出的那些。電路81具有在CK2為高時(shí)向節(jié)點(diǎn)P輸出低以及在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。電路82具有在電路83的輸出為高且CK1、CK2和CK3中的任何一個(gè)為高時(shí)向輸出端子55輸出低以及在CK1、CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。電路83具有在節(jié)點(diǎn)P的電位大約為VDD或等于或高于VDD時(shí)向電路82輸出低以及在節(jié)點(diǎn)P的電位為 VSS時(shí)向電路82輸出高的功能。對(duì)圖8所示電路的連接進(jìn)行描述。晶體管31的柵極連接到輸入端子51，其源極和漏極中的一個(gè)連接到VDD，并且源極和漏極中的另一個(gè)連接到電容器33的一個(gè)電極、晶體管32的柵極、電路83的輸入端子和電路81的輸出端子，即連接到節(jié)點(diǎn)P。晶體管32的源極和漏極中的一個(gè)連接到輸入端子52，源極和漏極中的另一個(gè)連接到電路82的輸出端子、 電容器33的另一個(gè)端子和輸出端子55。輸入端子52連接到電路82的輸入端子，輸入端子53連接到電路81的輸入端子和電路82的輸入端子。輸入端子M連接到電路82的輸入端子。電路83的輸出端子連接到電路82的輸入端子。參考圖2中示出的該實(shí)施例模式的時(shí)序圖，分別描述圖8中示出的電路在周期Tl、 周期T2和周期T3中的操作。而且，節(jié)點(diǎn)P和OUT(I)的電位在初始狀態(tài)為VSS。在周期Tl中，SSP變?yōu)楦?，CKl變?yōu)榈?，CK2變?yōu)榈?，且CK3變?yōu)楦?。在這時(shí)晶體管 31的柵極電位為VDD，其源極和漏極中的一個(gè)的電位為VDD，以及其源極和漏極中的另一個(gè)的電位為VSS。因此，晶體管31導(dǎo)通，并且節(jié)點(diǎn)P的電位開始從VSS上升。當(dāng)節(jié)點(diǎn)P的電位變?yōu)楸萔DD低了晶體管31的閾值電壓的電位時(shí)，節(jié)點(diǎn)P的電位停止上升，由此晶體管31 關(guān)斷。在這時(shí)節(jié)點(diǎn)P的電位為Vnl。此外，當(dāng)CK2為低時(shí)，電路81的輸出處于浮置狀態(tài)。因此，當(dāng)電荷沒(méi)有提供到節(jié)點(diǎn)P時(shí)，節(jié)點(diǎn)P變?yōu)楦≈脿顟B(tài)。當(dāng)電路83輸出低，CKl為低，CK2為低，且CK3為高時(shí)，電路82輸出低。在這時(shí)晶體管32的柵極電位是Vnl，其源極和漏極中的一個(gè)的電位為VSS，且其源極和漏極中的另一個(gè)為VSS，這樣晶體管32導(dǎo)通。然而，當(dāng)源極和漏極中的一個(gè)的電位和其另一個(gè)的電位相同時(shí)，沒(méi)有電荷移動(dòng)，由此沒(méi)有電流流動(dòng)和沒(méi)有電位變化。電容器33保持作為輸出端子55的電位的VSS和作為節(jié)點(diǎn)P的電位的Vnl之間的電位差。在周期T2中，SSP變?yōu)榈停珻Kl變?yōu)楦?，CK2變?yōu)榈?，且CK3變?yōu)榈?。在這時(shí)，晶體管31的柵極電位為VSS，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位為Vnl，由此晶體管31關(guān)斷。當(dāng)CK2為低時(shí)，電路61的輸出變?yōu)楦≈脿顟B(tài)。當(dāng)節(jié)點(diǎn) P的電位為Vnl時(shí)，電路83向電路82的輸入端子輸出低。當(dāng)電路83的輸出為低，CKl為高，CK2為低，且CK3為低時(shí)，電路82的輸出變?yōu)楦≈脿顟B(tài)。在這時(shí)晶體管32的柵極電位為 Vnl，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位，即輸出端子 55的電位變?yōu)閂SS，由此晶體管32導(dǎo)通，并且輸出端子55的電位開始上升。然后，連接在晶體管32的柵極以及源極和漏極中的另一個(gè)之間的電容器33按照原狀保持在周期Tl中保持的電位差；因此，在源極和漏極中的另一個(gè)的電位上升時(shí)，柵電壓同時(shí)上升。在這時(shí)節(jié)點(diǎn)P的電位為Vn2。當(dāng)節(jié)點(diǎn)P的電位上升得與VDD和晶體管32的閾值電壓的和一樣高時(shí)， 輸出端子55的電位的上升停止在VDD，其與CKl相同。換句話說(shuō)，通過(guò)自舉操作，輸出端子 55的電位可以被提高得與CKl的高電位VDD —樣高。在周期T3中，SSP為低，CKl為低，CK2為高，且CK3為低。在這時(shí)，當(dāng)CK2為高并且從電路81輸出VSS時(shí)，節(jié)點(diǎn)P的電位變?yōu)閂SS，由此電路83向電路82的輸入端子輸出高。 當(dāng)從電路82輸出VSS時(shí)，OUT(I)的電位變?yōu)閂SS。在這時(shí)晶體管31的柵極電位變?yōu)閂SS， 源極和漏極中的一個(gè)的電位變?yōu)閂DD，且其源極和漏極中的另一個(gè)的電位變?yōu)閂SS，由此晶體管31關(guān)斷。晶體管32的柵極電位變?yōu)閂SS，其源極和漏極中的一個(gè)的電位變?yōu)閂SS，且源極和漏極中的另一個(gè)的電位變?yōu)閂SS，由此晶體管32關(guān)斷。通過(guò)上面描述的在周期T1、T2和Τ3中的操作，當(dāng)在周期Tl中輸入SSP時(shí)，在周期 Τ2中輸出OUT (1)。即，通過(guò)連接η級(jí)電路50配置移位寄存器，其每一個(gè)輸出具有時(shí)鐘信號(hào)的周期的三分之一的移動(dòng)的SSP。雖然已描述了圖8示出的第一級(jí)的電路50，但是現(xiàn)在參考圖53描述第η級(jí)的電路。在圖53中，晶體管31和32，電容器33，電路81、82和83，輸入端子51、52、53和 54，以及輸出端子55同圖8中示出的那些相似。該電路的特點(diǎn)是，從輸入端子51輸入的輸入信號(hào)連接到前級(jí)的電路的輸出端子陽(yáng)。用于圖8所示的移位寄存器電路的晶體管全部是η溝道晶體管，從而形成單極電路，然而，也可以僅使用P溝道晶體管。不必說(shuō)，P溝道晶體管和η溝道晶體管可以組合使用。參考圖57描述所有晶體管都是ρ溝道晶體管的移位寄存器電路。在圖57示出的電路結(jié)構(gòu)中，正電源VDD、負(fù)電源VSS、輸入端子51、輸入端子52、輸入端子53、輸入端子54、晶體管551、晶體管552和電容器553可以同圖55中的那些相似。電路571具有在CK2為低時(shí)向節(jié)點(diǎn)P輸出高和在CK2為高時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。 電路572在CK1、CK2和CK3中的任何一個(gè)為低時(shí)向輸出端子55輸出高。描述圖57中示出的電路的連接。晶體管551的柵極連接到輸入端子51，其源極和漏極中的一個(gè)連接到正電源VSS，其源極和漏極中的另一個(gè)連接到電容器553的一個(gè)電極、 晶體管552的柵極和電路571的輸出端子，即連接到節(jié)點(diǎn)P。晶體管552的源極和漏極中的一個(gè)連接到輸入端子52，其源極和漏極中的另一個(gè)連接到電路572的輸出端子、電容器553 的另一個(gè)電極和輸出端子陽(yáng)。輸入端子52連接到電路572的輸入端子。輸入端子53連接到電路571的輸入端子和電路572的第一輸入端子。輸入端子M連接到電路572中的第一晶體管的第二輸入端子。注意，晶體管551的柵極和晶體管552的源極和漏極中的另一個(gè)可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。此外， 晶體管551的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和 SSP的信號(hào)線，另一信號(hào)線，或另一電源線。接下來(lái)，參考圖9A描述圖8中示出的電路81結(jié)構(gòu)實(shí)例。在圖9A示出的電路81中，輸入端子53和節(jié)點(diǎn)P與圖8中的那些類似。晶體管91 是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。描述圖9Α中示出的電路的連接。晶體管91的柵極連接到輸入端子53，其源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。描述圖9Α示出的電路的操作。當(dāng)從輸入端子53輸入的CK2為高時(shí)晶體管91導(dǎo)通，由此VSS輸出到節(jié)點(diǎn)P，而當(dāng)CK2為低時(shí)晶體管91關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。以這種方式，電路91具有在CK2為高時(shí)輸出低和在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。 此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。圖61示出了使用 P溝道晶體管的情況的結(jié)構(gòu)實(shí)例。這種變化可以容易地被本領(lǐng)域的技術(shù)人員實(shí)現(xiàn)。注意，晶體管91的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如 CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管91的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。接下來(lái)，參考圖9B描述圖8中示出的電路82的結(jié)構(gòu)實(shí)例。在圖9B所示的電路82中，輸入端子52、53和M以及OUT(I)與圖8中的那些類似。晶體管92、93、94和95是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。Vout是電路82的輸出。對(duì)圖9Β所示電路的連接進(jìn)行描述。晶體管95的柵極連接到Vout，其源極和漏極中的一個(gè)連接到輸入端子52，并且其源極和漏極中的另一個(gè)連接到晶體管92的柵極。晶體管92的源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到輸出端子55。 晶體管93的柵極連接到輸入端子53，其源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到輸出端子陽(yáng)。晶體管94的柵極連接到輸入端子M，其源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到輸出端子55。描述圖9B中示出的電路的操作。當(dāng)從電路82的輸出輸入的Vout為高時(shí)晶體管 95導(dǎo)通，由此CKl傳送到晶體管92的柵極，而當(dāng)Vout為低時(shí)晶體管95關(guān)斷，由此CKl不傳送到晶體管92的柵極，其保持處于以前的狀態(tài)。這里，當(dāng)晶體管95導(dǎo)通且從輸入端子52 輸入的CKl為高時(shí)，晶體管92導(dǎo)通并向OUT (1)輸出VSS，而當(dāng)CKl為低時(shí)晶體管92關(guān)斷， 由此向OUT(I)什么也不輸出。當(dāng)從輸入端子53輸入的CK2為高時(shí)晶體管93導(dǎo)通，由此向 OUT(I)輸出VSS，而當(dāng)CK2為低時(shí)晶體管93關(guān)斷，由此向OUT(I)什么也不輸出。當(dāng)從輸入端子討輸入的CK3為高時(shí)晶體管94導(dǎo)通，由此向OUT (1)輸出VSS，而當(dāng)CK3為低時(shí)晶體管 94關(guān)斷，由此向OUT(I)什么也不輸出。以這種方式，電路82具有在電路82輸出高且CKl 為高或者CK2或CK3為高時(shí)向輸出端子55輸出低和當(dāng)CK1、CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能，以及在電路83輸出低且CK2或CK3中的任一個(gè)為高時(shí)向輸出端子55輸出低以及在CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。注意，晶體管92的源極和漏極中的一個(gè)、晶體管93的源極和漏極中的一個(gè)、以及晶體管94的源極和漏極中的一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP 的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管95的源極和漏極中的一個(gè)、晶體管92 的柵極、晶體管93的柵極、以及晶體管94的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。接下來(lái)，參考圖IOA描述圖8中示出的電路83的結(jié)構(gòu)實(shí)例。在IOA示出的電路83中，節(jié)點(diǎn)P和Vout同圖8中的那些類似。晶體管101是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。電阻器102具有電阻分量。任何線性元件或非線性元件都可以被使用，只要它具有電阻分量。例如，可以使用二極管連接的晶體管。參考圖48描述使用晶體管作為電阻器102的結(jié)構(gòu)實(shí)例。節(jié)點(diǎn)P、Vout、晶體管101、 正電源VDD和負(fù)電源VSS同圖10中的那些類似。晶體管481是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。晶體管481的源極和漏極中的一個(gè)連接到正電源VDD， 其源極和漏極中的另一個(gè)連接到Vout，且其柵極連接到源極和漏極中的一個(gè)，由此晶體管 481是二極管連接的。Vout是通過(guò)從VDD減去晶體管481的閾值電壓獲得的電位，除非電荷從VSS通過(guò)導(dǎo)通的晶體管101提供。以這種方式，當(dāng)節(jié)點(diǎn)P變?yōu)榈蜁r(shí)，晶體管101關(guān)斷， 且Vout的電位變?yōu)橥ㄟ^(guò)從VDD減去晶體管481的閾值電壓獲得的電位，而當(dāng)節(jié)點(diǎn)P變?yōu)楦咔揖w管101導(dǎo)通時(shí)，Vout的電位變得同VSS —樣高。描述圖IOA示出的電路的連接。晶體管101的柵極連接到節(jié)點(diǎn)P，晶體管101的源極和漏極中的一個(gè)連接到電阻器102的一個(gè)端子和Vout，且其源極和漏極中的另一個(gè)連接到VSS。電阻器102的另一個(gè)端子連接到VDD。描述圖IOA示出的電路的操作。當(dāng)節(jié)點(diǎn)P的電位等于或高于VSS和晶體管101的閾值電壓的和時(shí)晶體管101導(dǎo)通，由此VSS輸出到Vout。當(dāng)節(jié)點(diǎn)P的電位低于VSS和晶體管101的閾值電壓的和時(shí)晶體管101關(guān)斷，由此VDD通過(guò)電阻器102輸出到Vout。以這種方式，電路83具有在節(jié)點(diǎn)P的電位等于或高于VSS和晶體管101的閾值電壓的和時(shí)向電路 82的輸入端子輸出低以及在節(jié)點(diǎn)P的電位低于VSS和晶體管101的閾值電壓的和時(shí)向電路 82的輸入端子輸出高的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。圖62示出了對(duì)應(yīng)于圖10示出的結(jié)構(gòu)實(shí)例的結(jié)構(gòu)實(shí)例，其使用ρ溝道晶體管。注意，晶體管101的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CKU CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管101的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。參考圖IOB描述圖8中示出的電路83的另一結(jié)構(gòu)實(shí)例。如圖IOB示出的電路83中所示，節(jié)點(diǎn)P和Vout同圖8中的那些相似。OUT(2)是相鄰第二級(jí)的電路50的輸出。例如，如果電路83是第η級(jí)的電路50，那么其0UTQ)對(duì)應(yīng)于第(η+1)級(jí)的電路50的輸出。晶體管102和103是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。電容器104具有兩個(gè)電極。描述圖IOB示出的電路的連接。晶體管102的柵極連接到OUT(2)，其源極和漏極中的一個(gè)連接到VDD，且其源極和漏極中的另一個(gè)連接到晶體管103的源極和漏極中的一個(gè)、電容器104的一個(gè)電極和Vout。晶體管103的柵極連接到節(jié)點(diǎn)P，以及其源極和漏極中的另一個(gè)連接到VSS。電容器104的另一個(gè)電極連接到VSS。描述圖IOB示出的電路的操作。當(dāng)節(jié)點(diǎn)P的電位等于或高于VSS和晶體管103的閾值電壓的和時(shí)晶體管103導(dǎo)通，由此VSS輸出到Vout。當(dāng)節(jié)點(diǎn)P的電位低于VSS和晶體管103的閾值電壓的和時(shí)晶體管103關(guān)斷，由此電路83的輸出變?yōu)楦≈脿顟B(tài)。當(dāng)0UT(2) 為高時(shí)晶體管102導(dǎo)通，由此對(duì)應(yīng)于VDD和晶體管102的閾值電壓之間的差的電壓輸出到 Vout。當(dāng)0UT(2)為低時(shí)晶體管102關(guān)斷，由此電路83的輸出變?yōu)楦≈脿顟B(tài)。S卩，當(dāng)節(jié)點(diǎn)P 的電位大約是、等于或高于VDD時(shí)Vout輸出低，而當(dāng)節(jié)點(diǎn)P的電位為VSS時(shí)Vout輸出高。 此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。晶體管102的柵極和晶體管103的柵極可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。此外，晶體管103的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。在如上所述的移位寄存器中，當(dāng)CKl、CK2和CK3中的任何一個(gè)如同在非操作周期中那樣為高時(shí)，VSS可以提供到輸出端子55。即，當(dāng)在非選擇周期中VSS提供到輸出端子55 時(shí)，可以穩(wěn)定電位，可以降低噪聲，且不存在固定導(dǎo)通的晶體管；因此，可以抑制特性退化。 另外，通過(guò)每隔一定間隔向節(jié)點(diǎn)P提供VSS，晶體管32可以確定地關(guān)斷。下文描述的是該實(shí)施例模式的一些結(jié)構(gòu)實(shí)例和操作實(shí)例，其是可變的。下面描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到“發(fā)明內(nèi)容”、實(shí)施例模式和實(shí)施例。在實(shí)施例模式1中描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到該實(shí)施例模式。如圖9A和9B所示，當(dāng)晶體管95關(guān)斷時(shí)，晶體管92的柵極處于浮置狀態(tài)。因此， 當(dāng)保持電位的晶體管92的柵極電容不足夠大時(shí)，電容器可另外被連接。在那種情況下，電容器優(yōu)選連接在晶體管92的柵極和VDD或VSS之間。如圖10B所示，電容器104可以連接到Vout，然而，當(dāng)連接到Vout的元件具有足夠的電容時(shí)電容器104可以被省略。通過(guò)省略連接到Vout的電容器104，可以實(shí)現(xiàn)更快的操作。如圖10B所示，節(jié)點(diǎn)P連接到晶體管103的柵極，然而，輸入端子51可以與其連接。 通過(guò)連接輸入端子51，當(dāng)晶體管102和103同時(shí)導(dǎo)通時(shí)不存在周期，并由此沒(méi)有產(chǎn)生流過(guò)晶體管102和103的直通電流。結(jié)果，不容易產(chǎn)生故障，且可以降低功耗。
[實(shí)施例模式4]在該實(shí)施例模式中，參考圖2、5、11和12描述移位寄存器電路的結(jié)構(gòu)和操作，其中通過(guò)每隔一定間隔輸出VSS，降低了在非選擇周期中輸出電壓的噪聲。圖5示出的移位寄存器電路的結(jié)構(gòu)和操作可以與實(shí)施例模式2中描述的那些相似。參考圖11描述作為第一級(jí)的電路50的SR(I)的結(jié)構(gòu)。圖11所示的電路50利用輸入端子51、輸入端子52、輸入端子53、輸入端子M、輸出端子55、晶體管31、晶體管32、電容器33、電路111、電路82、和電路83來(lái)配置。輸入端子51、52、53、和M，輸出端子55，電路82和83，晶體管31和32，電容器33，和節(jié)點(diǎn)P類似于圖8中示出的那些。在電路83輸出高且CKl、CK2和CK3中的任何一個(gè)為高時(shí)電路111向節(jié)點(diǎn)P輸出低，而在CK1、CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)。電路111具有在電路83輸出低且 CK2為高時(shí)向節(jié)點(diǎn)P輸出低和在CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。對(duì)圖11所示電路的連接進(jìn)行描述。晶體管31的柵極連接到輸入端子51，其源極和漏極中的一個(gè)連接到VDD，并且其源極和漏極中的另一個(gè)連接到電容器33的一個(gè)電極、 晶體管32的柵極、電路83的輸入端子、和電路111的輸出端子，即節(jié)點(diǎn)P。晶體管32的源極和漏極中的一個(gè)連接到輸入端子52，其源極和漏極中的另一個(gè)連接到電路82的輸出端子、電容器33的另一個(gè)電極和輸出端子55。輸入端子52連接到電路82的輸入端子和電路 111的輸入端子，輸入端子53連接到電路82的輸入端子和電路111的輸入端子，并且輸入端子M連接到電路82的輸入端子和電路111的輸入端子。電路83的輸出端子連接到電路82的輸入端子和電路111的輸入端子。參考圖2中示出的該實(shí)施例模式的時(shí)序圖，分別描述圖11中示出的電路在周期 Tl、周期T2和周期T3中的操作。而且，節(jié)點(diǎn)P和OUT(I)的電位在初始狀態(tài)為VSS。在周期Tl中，SSP變?yōu)楦?，CKl變?yōu)榈停珻K2變?yōu)榈?，且CK3變?yōu)楦?。在這時(shí)晶體管 31的柵極電位為VDD，其源極和漏極中的一個(gè)的電位為VDD，以及其源極和漏極中的另一個(gè)的電位為VSS。因此，晶體管31導(dǎo)通，并且節(jié)點(diǎn)P的電位開始從VSS上升。當(dāng)節(jié)點(diǎn)P的電位變?yōu)楸萔DD低了晶體管31的閾值電壓的電位時(shí)，節(jié)點(diǎn)P的電位停止上升，由此晶體管31 關(guān)斷。在這時(shí)節(jié)點(diǎn)P的電位為Vnl。當(dāng)節(jié)點(diǎn)P的電位為Vnl時(shí)，電路83向電路82和83的輸入端子輸出低。當(dāng)電路83輸出低，CKl為低，CK2為低，且CK3為高時(shí)，電路111的輸出變?yōu)楦≈脿顟B(tài)。當(dāng)電路83輸出低，CKl為低，CK2為低，且CK3為高時(shí)，電路82向輸出端子55 輸出低。電容器33保持作為輸出端子55的電位的VSS和作為節(jié)點(diǎn)P的電位的Vnl之間的電位差。在周期T2中，SSP變?yōu)榈?，CKl變?yōu)楦?，CK2變?yōu)榈停褻K3變?yōu)榈?。在這時(shí)，晶體管31的柵極電位為VSS，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位為Vnl，由此晶體管31關(guān)斷。當(dāng)節(jié)點(diǎn)P的電位為Vnl時(shí)，電路83向電路82的輸入端子和電路111的輸入端子輸出低。當(dāng)電路83的輸出為低，CKl為高，CK2為低，且CK3為低時(shí)，電路111的輸出變?yōu)楦≈脿顟B(tài)。當(dāng)電路83的輸出為低，CKl為高，CK2為低，且CK3為低時(shí)，電路82的輸出變?yōu)楦≈脿顟B(tài)。在這時(shí)晶體管32的柵極電位為Vnl，其源極和漏極中的一個(gè)的電位為VDD，且其源極和漏極中的另一個(gè)的電位，即輸出端子55的電位變?yōu)閂SS， 由此晶體管32導(dǎo)通，并且輸出端子55的電位開始上升。然后，連接在晶體管32的柵極以及源極和漏極中的另一個(gè)之間的電容器33按照原狀保持在周期Tl中保持的電位差；因此， 在源極和漏極中的另一個(gè)的電位上升時(shí)，柵極電位同時(shí)上升。在這時(shí)節(jié)點(diǎn)P的電位為Vn2。 當(dāng)節(jié)點(diǎn)P的電位上升得與VDD和晶體管32的閾值電壓的和一樣高時(shí)，輸出端子55的電位的上升停止在VDD，其與CKl相同。換句話說(shuō)，通過(guò)自舉操作，輸出端子55的電位可以被提高得與CKl的高電位VDD —樣高。在周期T3中，SSP為低，CKl為低，CK2為高，且CK3為低。在這時(shí)，當(dāng)CK2為高并且從電路111輸出VSS時(shí)，節(jié)點(diǎn)P的電位變?yōu)閂SS，由此電路83向電路82的輸入端子輸出高。當(dāng)從電路82輸出VSS時(shí)，OUT(I)的電位變?yōu)閂SS。在這時(shí)晶體管31的柵極電位變?yōu)?VSS，源極和漏極中的一個(gè)的電位變?yōu)閂DD，且其源極和漏極中的另一個(gè)的電位變?yōu)閂SS，由此晶體管31關(guān)斷。晶體管32的柵極電位變?yōu)閂SS，其源極和漏極中的一個(gè)的電位變?yōu)閂SS， 且源極和漏極中的另一個(gè)的電位變?yōu)閂SS，由此晶體管32關(guān)斷。通過(guò)上面描述的在周期T1、T2和Τ3中的操作，當(dāng)在周期Tl中輸入SSP時(shí)，在周期 Τ2中輸出OUT(I)。S卩，通過(guò)連接η級(jí)電路50來(lái)配置移位寄存器電路，其輸出具有時(shí)鐘信號(hào)的周期的三分之一的移動(dòng)的SSP。用于圖11所示的移位寄存器電路的晶體管全部是η溝道晶體管，從而形成單極電路，然而，也可以僅使用P溝道晶體管。不必說(shuō)，P溝道晶體管和η溝道晶體管可以組合使用。參考圖58描述所有晶體管都是ρ溝道晶體管的移位寄存器電路。在圖58示出的電路結(jié)構(gòu)中，正電源VDD、負(fù)電源VSS、輸入端子51、輸入端子52、輸入端子53、輸入端子54、晶體管551、晶體管552和電容器553可以同圖55中的那些相似。 電路572和573可以同圖57中的那些相似。在CKl、CK2和CK3中的任何一個(gè)為低時(shí)電路 581向輸出端子55輸出高。描述圖58中示出的電路的連接。晶體管551的柵極連接到輸入端子51，其源極和漏極中的一個(gè)連接到正電源VSS，其源極和漏極中的另一個(gè)連接到電容器553的一個(gè)電極、 晶體管552的柵極和電路581的輸出端子，即節(jié)點(diǎn)P。晶體管552的源極和漏極中的一個(gè)連接到輸入端子52，其源極和漏極中的另一個(gè)連接到電路572的輸出端子、電容器553的另一個(gè)電極和輸出端子陽(yáng)。輸入端子52連接到電路572的輸入端子。輸入端子53連接到電路581的輸入端子和電路572的第一輸入端子。輸入端子M連接到電路562的第一晶體管的第二輸入端子。注意，晶體管551的柵極和晶體管552的源極和漏極中的另一個(gè)可以連接到電源線，例如，連接到例如正電源VDD和負(fù)電源VSS的電源線，另一電源線，或另一信號(hào)線。此外， 晶體管551的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和 SSP的信號(hào)線，另一信號(hào)線，或另一電源線。已經(jīng)描述了圖11中示出的第一級(jí)的電路50，但是現(xiàn)在參考圖M描述第η級(jí)的電路56。在圖M中，晶體管31、晶體管32、電容器33、電路111、電路82、電路83、輸入端子 51、輸入端子52、輸入端子53、輸入端子M和輸出端子55同圖11中描述的那些相似。電路50的特點(diǎn)是從輸入端子51輸入的輸入信號(hào)連接到前級(jí)的電路的輸出端子55。接下來(lái)，參考圖12描述圖11中示出的電路111的結(jié)構(gòu)實(shí)例。在圖12示出的電路111中，輸入端子52、輸入端子53、輸入端子M和OUT(I)與圖5和11中的那些類似。晶體管121、晶體管122、晶體管123、晶體管IM和晶體管125是由非晶半導(dǎo)體、多晶半導(dǎo)體或單晶半導(dǎo)體形成的η溝道晶體管。Vout是電路111的輸出。對(duì)圖12所示電路的連接進(jìn)行描述。晶體管IM的柵極連接到Vout，其源極和漏極中的一個(gè)連接到輸入端子52，并且其源極和漏極中的另一個(gè)連接到晶體管121的柵極。晶體管121的源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。晶體管122的柵極連接到輸入端子53，其源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。晶體管125的柵極連接到Vout，其源極和漏極中的一個(gè)連接到輸入端子54，且其源極和漏極中的另一個(gè)連接到晶體管123的柵極。晶體管123的源極和漏極中的一個(gè)連接到VSS，且其源極和漏極中的另一個(gè)連接到節(jié)點(diǎn)P。描述圖12中示出的電路的操作。當(dāng)從電路83的輸出輸入的Vout為高時(shí)晶體管 124和125導(dǎo)通，由此CKl傳送到晶體管121的柵極且CK3傳送到晶體管123的柵極。當(dāng) Vout為低時(shí)晶體管IM和125關(guān)斷，由此CKl沒(méi)有傳送到晶體管121的柵極，其保持處于以前的狀態(tài)。當(dāng)CK3沒(méi)有傳送到晶體管123的柵極時(shí)，晶體管123保持處于以前的狀態(tài)。這里，當(dāng)晶體管1 導(dǎo)通且從輸入端子52輸入的CKl為高時(shí)，晶體管121導(dǎo)通，由此向節(jié)點(diǎn)P 輸出VSS，而當(dāng)CKl為低時(shí)晶體管121關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。當(dāng)從輸入端子53 輸入的CK2為高時(shí)晶體管122導(dǎo)通，由此向節(jié)點(diǎn)P輸出VSS，而當(dāng)CK2為低時(shí)晶體管122關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。當(dāng)晶體管125導(dǎo)通且從輸入端子M輸入的CK3為高時(shí)晶體管123導(dǎo)通，由此向節(jié)點(diǎn)P輸出VSS，而當(dāng)CK3為低時(shí)晶體管123關(guān)斷，由此向節(jié)點(diǎn)P什么也不輸出。以這種方式，電路111在電路83輸出高且CK1、CK2與CK3中的任何一個(gè)為高時(shí)向輸出端子55輸出低，以及當(dāng)CK1、CK2和CK3為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)。由此，電路 111具有在電路83輸出高且CK2為高時(shí)向輸出端子55輸出低以及當(dāng)CK2為低時(shí)其輸出變?yōu)楦≈脿顟B(tài)的功能。此外，可以使用具有相同功能的另一電路結(jié)構(gòu)代替前面提到的電路結(jié)構(gòu)。圖63示出了利用ρ溝道晶體管的結(jié)構(gòu)實(shí)例。注意，晶體管124的源極和漏極中的另一個(gè)、晶體管121的柵極、晶體管122的柵極、晶體管125的源極和漏極中的一個(gè)、以及晶體管123的柵極可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。此外，晶體管121的源極和漏極中的另一個(gè)、晶體管122的源極和漏極中的另一個(gè)、以及晶體管123的源極和漏極中的另一個(gè)可以連接到信號(hào)線，例如，連接到例如CK1、CK2、CK3和SSP的信號(hào)線，另一信號(hào)線，或另一電源線。在如上所述的移位寄存器電路中，當(dāng)CKl、CK2和CK3中的任何一個(gè)如同在非操作周期中那樣為高時(shí)，VSS可以提供到輸出端子55和節(jié)點(diǎn)P。S卩，由于在非選擇周期中VSS總是提供到輸出端子55和節(jié)點(diǎn)P，所以可以穩(wěn)定電位，可以降低噪聲，且不存在固定導(dǎo)通的晶體管；因此，可以抑制特性退化。下文描述的是該實(shí)施例模式的一些結(jié)構(gòu)實(shí)例和操作實(shí)例，其是可變的。下面描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到“發(fā)明內(nèi)容”、實(shí)施例模式和實(shí)施例。在實(shí)施例模式1中描述的結(jié)構(gòu)實(shí)例和操作實(shí)例可以應(yīng)用到該實(shí)施例模式。如圖12所示，輸入到晶體管121的柵極的信號(hào)可以和在電路82中輸入到晶體管 92的柵極的信號(hào)相同。結(jié)果，可以減少晶體管的數(shù)目。如圖12所示，當(dāng)晶體管124關(guān)斷時(shí)晶體管121的柵極處于浮置狀態(tài)。因此，當(dāng)保持電位的晶體管121的柵極電容不足夠大時(shí)，可以另外連接電容器。在那種情況下，電容器優(yōu)選連接在晶體管121的柵極和VDD或VSS之間。如圖12所示，當(dāng)晶體管125關(guān)斷時(shí)晶體管123的柵極處于浮置狀態(tài)。因此，當(dāng)保持電位的晶體管123的柵極電容不足夠大時(shí)，可以另外連接電容器。在那種情況下，電容器優(yōu)選連接在晶體管123的柵極和VDD或VSS之間。[實(shí)施例模式5]在該實(shí)施例模式中，描述利用實(shí)施例模式1到4中描述的移位寄存器電路的電路的一些結(jié)構(gòu)實(shí)例。參考圖13描述通過(guò)實(shí)施例模式1到4中描述的移位寄存器電路掃描像素的柵極驅(qū)動(dòng)器的結(jié)構(gòu)實(shí)例。在圖14中示出了其時(shí)序圖。圖13中示出的柵極驅(qū)動(dòng)器電路由實(shí)施例模式1到4中描述的移位寄存器電路131 形成。然后，從移位寄存器電路131輸出的輸出信號(hào)OUTl到OUTn作為柵極信號(hào)被傳送給像素。以圖14示出的類似于實(shí)施例模式1到4中描述的那些的時(shí)序，SSP、CKU CK2和 CK3作為控制信號(hào)輸入到移位寄存器電路131。作為電源，輸入正電源VDD和負(fù)電源VSS。 控制信號(hào)的振幅電壓對(duì)應(yīng)于正電源VDD和負(fù)電源VSS。當(dāng)如圖14所示輸入SSP時(shí)，柵極信號(hào)線順序地從OUT(I)選擇(該操作在下文中還稱為掃描)。以這種方式，移位寄存器131 的輸出作為柵極信號(hào)輸出到柵極信號(hào)線Gl到而沒(méi)有變化。這里，優(yōu)選，正電源VDD的電位比后面描述的像素的視頻信號(hào)的最大值高，并且負(fù)電源VSS的電位比視頻信號(hào)的最小值低。以這種方式，可以確保視頻信號(hào)寫入到像素；因此，可以提供具有較高圖像質(zhì)量的顯示器件。圖13中描述的柵極驅(qū)動(dòng)器輸出移位寄存器電路131的輸出作為柵極信號(hào)而沒(méi)有變化。這對(duì)減小柵極驅(qū)動(dòng)器部分的面積是有利的。此外，由于柵極驅(qū)動(dòng)器部分中的元件的數(shù)目也減少了，所以有利的是可以增加產(chǎn)量。參考圖15，對(duì)通過(guò)改變實(shí)施例模式1到4中描述的移位寄存器電路的輸出信號(hào)的振幅電壓來(lái)掃描像素的柵極驅(qū)動(dòng)器進(jìn)行描述。圖16示出了其時(shí)序圖。圖15示出的柵極驅(qū)動(dòng)器電路利用實(shí)施例模式1到4中描述的移位寄存器電路151 和電平轉(zhuǎn)移電路152來(lái)配置。然后，通過(guò)柵極信號(hào)線Gl到從移位寄存器電路151輸出的輸出信號(hào)OUT(I)到OUT (η)作為柵極信號(hào)通過(guò)電平轉(zhuǎn)移電路152被傳輸。參考圖50Α和50Β描述圖15中示出的電平轉(zhuǎn)移電路152。圖50中示出的電平轉(zhuǎn)移電路不僅可以應(yīng)用到圖15示出的電平轉(zhuǎn)移電路152，還可以應(yīng)用到其它圖、實(shí)施例模式和實(shí)施例。在圖50Α示出的電平轉(zhuǎn)移電路中，至少提供作為第η行的移位寄存器電路151的輸出的OUT (η)、其電位比OUT (η)的振幅電壓的最大值高的電源VDDH、負(fù)電源VSS、具有電阻分量的電阻器502和晶體管501。OUT (η)輸入到晶體管501的柵極，其源極和漏極中的一個(gè)連接到負(fù)電源VSS，其源極和漏極中的另一個(gè)連接到電阻器502的一個(gè)端子和柵極信號(hào)線，并且電阻器502的另一個(gè)端子連接到電源VDDH。在圖50Β示出的電平轉(zhuǎn)移電路中，至少提供作為第η行的移位寄存器電路151的輸出的OUT (η)、其電位比OUT (η)的振幅電壓的最大值高的電源VDDH、負(fù)電源VSS、晶體管 503、晶體管504和倒相電路505。OUT (η)輸入到晶體管504的柵極，并且通過(guò)倒相電路505倒相的OUT (η)輸入到晶體管503的柵極。晶體管504的源極和漏極中的一個(gè)連接到負(fù)電源VSS，并且晶體管503的源極和漏極中的一個(gè)連接到電源VDD。晶體管504的源極和漏極中的另一個(gè)和晶體管505的源極和漏極中的另一個(gè)連接到柵極信號(hào)線。如圖16所示，SSP、CK1、CK2和CK3作為控制信號(hào)以類似于實(shí)施例模式1到4中的那些的時(shí)序輸入到移位寄存器電路151。作為電源，輸入正電源VDD和負(fù)電源VSS。根據(jù)正電源VDD和負(fù)電源VSS，設(shè)置控制信號(hào)的振幅電壓。當(dāng)如圖16所示輸入SSP時(shí)，柵極信號(hào)線順序地從OUT(I)選擇(該操作在下文還稱為掃描)。以這種方式，移位寄存器電路151的輸出可以輸入到電平轉(zhuǎn)移電路152。在這時(shí)移位寄存器電路151的輸出信號(hào)的振幅具有為正電源VDD的高電位和為負(fù)電源VSS的低電位。電平轉(zhuǎn)移電路152具有改變輸入到其的移位寄存器電路151的輸出信號(hào)的振幅電壓的功能。例如，當(dāng)輸入高時(shí)，電平轉(zhuǎn)移電路152將電位從正電源VDD的電位變成正電源VDDH的電位，而當(dāng)輸入低時(shí)，電平轉(zhuǎn)移電路152將電位從負(fù)電源VSS的電位變成負(fù)電源 VSSL的電位，以輸出到柵極信號(hào)線。正電源VDDH的電位比正電源VDD的電位高，并且負(fù)電源VSSL的電位比負(fù)電源VSS的電位低。僅高信號(hào)的振幅電壓可以改變，或僅低信號(hào)的振幅電壓也可以改變。這里，優(yōu)選，正電源VDDH的電位比輸入到后面描述的像素的視頻信號(hào)的最大值高，并且負(fù)電源VSSL的電位比視頻信號(hào)的最小值低。以這種方式，可以確保視頻信號(hào)寫入到像素；因此，可以提供具有較高圖像質(zhì)量的顯示器件。圖15示出的柵極驅(qū)動(dòng)器經(jīng)由電平轉(zhuǎn)移電路152通過(guò)改變其振幅電壓將移位寄存器電路151的輸出信號(hào)輸出到柵極信號(hào)線。以這種方式，通過(guò)具有較小的振幅電壓的控制信號(hào)和電源，可以驅(qū)動(dòng)移位寄存器電路151。因此，有利于降低功耗。參考圖17，對(duì)通過(guò)電平轉(zhuǎn)移電路向?qū)嵤├Ｊ?到4中描述的移位寄存器電路輸入控制信號(hào)的柵極驅(qū)動(dòng)器電路進(jìn)行描述。圖18示出了其時(shí)序圖。圖17示出的柵極驅(qū)動(dòng)器電路利用實(shí)施例模式1到4中描述的移位寄存器電路171 和172來(lái)配置，并且向像素傳送輸出信號(hào)OUTl到OUTn，其通過(guò)柵極信號(hào)線Gl到&ι從移位寄存器電路151輸出。電平轉(zhuǎn)移電路172是用來(lái)改變輸入信號(hào)的振幅電壓的電路。例如，電平轉(zhuǎn)移電路 172可以將輸入信號(hào)的高電位變成作為移位寄存器電路171的電源的正電源VDD的電位，并且將其低電位變成負(fù)電源VSS的電位。在圖17的情況下，輸入到電平轉(zhuǎn)移電路172的控制信號(hào)SSP、CKU CK2和CK3的振幅電壓可以變成對(duì)應(yīng)于正電源VDD和負(fù)電源VSS的振幅電壓。即，通過(guò)經(jīng)由電平轉(zhuǎn)移電路172將控制信號(hào)的振幅電壓變成對(duì)應(yīng)于正電源VDD和負(fù)電源VSS的振幅電壓，可以將用小振幅例如用已知的外部電路的振幅輸入的控制信號(hào)輸入到移位寄存器電路171。結(jié)果，可以驅(qū)動(dòng)圖17示出的柵極驅(qū)動(dòng)器電路而與使用外部電路的振幅電壓無(wú)關(guān)，且沒(méi)有必要另外研究外部電路。因此，有利于降低顯示器件的成本。被變成具有對(duì)應(yīng)于正電源VDD和負(fù)電源VSS的振幅電壓的SSP、CKU CK2和CK3， 以類似于實(shí)施例模式ι到4中描述的圖18所示的時(shí)序，輸入到移位寄存器電路171。作為電源，正電源VDD和負(fù)電源VSS輸入到移位寄存器電路171。如圖18所示，當(dāng)輸入SSP時(shí)， 柵極信號(hào)線順序地從OUT(I)選擇。以這種方式，當(dāng)移位寄存器電路171的輸出作為柵極信號(hào)時(shí)，它們被輸出到柵極信號(hào)線Gl到&1。即，順序地掃描柵極信號(hào)線。
這里，優(yōu)選，正電源VDD的電位比輸入到后面描述的像素的視頻信號(hào)的最大值高， 并且負(fù)電源VSS的電位比視頻信號(hào)的最小值低。以這種方式，可以確保視頻信號(hào)寫入到像素；因此，可以提供具有較高圖像質(zhì)量的顯示器件。參考圖19，描述利用實(shí)施例模式1到4中描述的移位寄存器電路的源極驅(qū)動(dòng)器電路。圖20示出了其時(shí)序圖。圖19示出的源極驅(qū)動(dòng)器電路利用在實(shí)施例模式1到4中描述的移位寄存器電路 191和開關(guān)元件192來(lái)配置。通過(guò)移位寄存器電路191的輸出信號(hào)，開關(guān)元件192順序地從作為第一列的SWl向SWm接通。開關(guān)元件192的一個(gè)端子連接到傳送視頻信號(hào)的視頻信號(hào)線，且開關(guān)元件192的另一個(gè)端子連接到源極信號(hào)線；因此，當(dāng)開關(guān)元件192接通時(shí)，視頻信號(hào)可以輸出到源極信號(hào)線。如圖20所示，視頻信號(hào)根據(jù)接通的列的源極信號(hào)線變化。由此，在所有列中，任意的視頻信號(hào)可以輸出到源極信號(hào)線。當(dāng)源極信號(hào)線連接到像素時(shí)，視頻信號(hào)可以傳送到像素。這里，移位寄存器192的輸出信號(hào)是如實(shí)施例模式1到4中描述的高和低的1位信號(hào)。高電位是正電源VDD的電位，而低電位是負(fù)電源VSS的電位。通過(guò)移位寄存器電路 191的輸出控制開關(guān)元件192。因此，需要正電源VDD和負(fù)電源VSS的電位為能夠確保接通或關(guān)斷開關(guān)元件192的電位，與視頻信號(hào)無(wú)關(guān)。即，正電源VDD的電位優(yōu)選高于視頻信號(hào)的電位的最大值，以及負(fù)電源VSS的電位優(yōu)選低于視頻信號(hào)的電位的最小值。類似地，輸入到移位寄存器電路191的控制信號(hào)需要具有與正電源VDD和負(fù)電源VSS的電位相對(duì)應(yīng)的振幅電壓。優(yōu)選，開關(guān)元件192由η溝道晶體管形成。η溝道晶體管的柵極連接到移位寄存器電路191的輸出，其源極和漏極中的一個(gè)連接到視頻信號(hào)線，且其源極和漏極中的另一個(gè)連接到源極信號(hào)線。以這種方式，當(dāng)移位寄存器電路191的輸出為高時(shí)，該η溝道晶體管導(dǎo)通，以及當(dāng)移位寄存器電路191的輸出為低時(shí)，該η溝道晶體管可以關(guān)斷。通過(guò)利用η溝道晶體管作為開關(guān)元件192，非晶硅可用于形成晶體管。即，優(yōu)點(diǎn)是可以在相同的襯底上形成開關(guān)元件192、像素部分和僅由η溝道晶體管構(gòu)成的移位寄存器電路。并沒(méi)有限制作為開關(guān)元件可應(yīng)用于本發(fā)明的晶體管的類型。用于本發(fā)明的晶體管可以是利用由非晶硅或多晶硅代表的非單晶半導(dǎo)體膜的晶體管、利用半導(dǎo)體襯底或SOI襯底形成的MOS晶體管、結(jié)型晶體管、雙極晶體管、利用有機(jī)半導(dǎo)體或碳納米管的晶體管等。 此外，上面安裝有晶體管的襯底不專門地局限于特定類型。它可以是單晶襯底、SOI襯底、 石英襯底、玻璃襯底、樹脂襯底等。當(dāng)晶體管僅簡(jiǎn)單地作為開關(guān)元件操作時(shí)，沒(méi)有特別限制其極性(導(dǎo)電類型)，并且可以使用η溝道晶體管或ρ溝道晶體管。然而，當(dāng)關(guān)斷電流優(yōu)選更小時(shí)，優(yōu)選使用具有較低關(guān)斷電流的晶體管。作為具有較低關(guān)斷電流的晶體管，存在在溝道形成區(qū)和源區(qū)或漏區(qū)之間具有對(duì)其以低濃度加入給予導(dǎo)電類型的雜質(zhì)元素的區(qū)(稱為L(zhǎng)DD區(qū))的晶體管。當(dāng)晶體管用更接近低電位側(cè)電源的源極電位操作時(shí)優(yōu)選使用η溝道晶體管。相反，當(dāng)晶體管用更接近高電位側(cè)電源的源極電位操作時(shí)優(yōu)選使用P溝道晶體管。利用這種結(jié)構(gòu)，晶體管的柵-源電壓的絕對(duì)值可以被設(shè)置為大；因此，晶體管可易于用作開關(guān)。注意， 可以通過(guò)利用η溝道晶體管和P溝道晶體管形成CMOS開關(guān)元件。圖19示出了一個(gè)視頻信號(hào)線，然而，也可以提供多個(gè)視頻信號(hào)線。例如，當(dāng)提供兩個(gè)視頻信號(hào)線時(shí)，通過(guò)移位寄存器電路191的輸出控制兩個(gè)開關(guān)元件192，且另一個(gè)視頻信號(hào)線連接到每個(gè)開關(guān)元件192。結(jié)果，這兩個(gè)開關(guān)元件192同時(shí)接通，且另外的視頻信號(hào)可以輸出到另外的源極信號(hào)線。即，利用相同數(shù)目列的源極信號(hào)線，移位寄存器電路191的級(jí)數(shù)可以減少到一半。因此，優(yōu)點(diǎn)是用來(lái)形成移位寄存器電路191的區(qū)域可以減小到一半。而且，由于整體地減少了元件的數(shù)目，所以可以期望改善產(chǎn)量。如圖19所示，可以在移位寄存器電路191的輸出和開關(guān)元件192之間另外提供電平轉(zhuǎn)移電路。結(jié)果，可以用小振幅電壓操作移位寄存器電路191，并且可以通過(guò)電平轉(zhuǎn)移電路增大移位寄存器電路191的輸出信號(hào)，以輸入到開關(guān)元件192。即，通過(guò)用小振幅電壓操作移位寄存器電路191可以降低功耗。通過(guò)經(jīng)由電平轉(zhuǎn)移電路向開關(guān)元件192輸入移位寄存器電路191的輸出信號(hào)，振幅電壓可以比視頻信號(hào)高。如圖19所示，控制信號(hào)可以經(jīng)由電平轉(zhuǎn)移電路輸入到移位寄存器電路191。結(jié)果， 可以利用已知的外部電路驅(qū)動(dòng)本發(fā)明的顯示器件。而且，電平轉(zhuǎn)移電路可以連接到移位寄存器電路191的輸出。[實(shí)施例模式6]在該實(shí)施例模式中，對(duì)利用柵極驅(qū)動(dòng)器和源極驅(qū)動(dòng)器的顯示器件的一些結(jié)構(gòu)實(shí)例進(jìn)行描述，其具有實(shí)施例模式1到4中描述的移位寄存器電路。參考圖21，描述在實(shí)施例模式1到4中描述的移位寄存器電路用作柵極驅(qū)動(dòng)器的情況下顯示器件的結(jié)構(gòu)實(shí)例。另外，為了方便，沒(méi)有示出控制信號(hào)線、電源線、對(duì)電極等，然而，根據(jù)需要它們可以被另外提供。根據(jù)需要也可以另外提供柵極驅(qū)動(dòng)器。另外，實(shí)施例模式5中描述的柵極驅(qū)動(dòng)器優(yōu)選用作圖21示出的柵極驅(qū)動(dòng)器。圖21示出的顯示器件包括柵極驅(qū)動(dòng)器212、像素211、柵極信號(hào)線Gl到&ι和源極信號(hào)線Sl到Sm。用來(lái)傳送從柵極驅(qū)動(dòng)器212輸出的柵極信號(hào)的柵極信號(hào)線和用來(lái)傳送從外部電路傳送的視頻信號(hào)的源極信號(hào)線控制像素211。每個(gè)像素211包括例如液晶元件的顯示元件和例如FED元件和EL元件的發(fā)光元件，且可以包括用來(lái)控制顯示元件的開關(guān)元件或晶體管、用來(lái)保持視頻信號(hào)或晶體管的閥值電壓的電容器等。柵極驅(qū)動(dòng)器212是輸出用來(lái)選擇要寫入視頻信號(hào)的像素211的柵極信號(hào)的柵極驅(qū)動(dòng)器電路。當(dāng)選擇像素時(shí)，柵極信號(hào)線順序地從Gl到選擇。另外，優(yōu)選，從柵極信號(hào)線傳送到像素的振幅電壓高于視頻信號(hào)的電位的最大值和最小值。另外，當(dāng)視頻信號(hào)為電流時(shí)， 優(yōu)選該視頻信號(hào)具有比源極信號(hào)線的電位的最大值和最小值高的振幅電壓，其是通過(guò)流動(dòng)的電流來(lái)確定的。對(duì)于選擇柵極信號(hào)線意味著從柵極驅(qū)動(dòng)器212輸出高信號(hào)。在柵極信號(hào)線沒(méi)有被選擇時(shí)的周期中，柵極驅(qū)動(dòng)器212輸出低信號(hào)。源極信號(hào)線Sl到Sm是用來(lái)將從外部電路輸入的視頻信號(hào)向像素傳送的源極信號(hào)線。視頻信號(hào)可以作為模擬信號(hào)、數(shù)字信號(hào)、電流或電壓輸入。輸出視頻信號(hào)的源極驅(qū)動(dòng)器可以形成為內(nèi)部電路，且源極驅(qū)動(dòng)器的輸出可以輸出到源極信號(hào)線。另外，輸入到源極信號(hào)線的視頻信號(hào)可以通過(guò)線順序驅(qū)動(dòng)被同時(shí)輸入所有列，或通過(guò)點(diǎn)順序驅(qū)動(dòng)每一列或多個(gè)列可以輸入分開的視頻信號(hào)。圖22示出了源極驅(qū)動(dòng)器形成為內(nèi)部電路的情況的結(jié)構(gòu)實(shí)例。如圖22所示，像素 211、柵極驅(qū)動(dòng)器212、柵極信號(hào)線和源極信號(hào)線同圖21中的那些類似。源極驅(qū)動(dòng)器221是用來(lái)通過(guò)點(diǎn)順序驅(qū)動(dòng)或線順序驅(qū)動(dòng)輸出視頻信號(hào)的源極驅(qū)動(dòng)器。源極驅(qū)動(dòng)器221的結(jié)構(gòu)可以使用實(shí)施例模式5中描述的源極驅(qū)動(dòng)器的結(jié)構(gòu)。如圖21中的顯示器件的結(jié)構(gòu)實(shí)例所示的，需要m個(gè)視頻信號(hào)輸入到源極信號(hào)線的 m列。當(dāng)顯示器件具有較高的分辨率和較大的尺寸時(shí)，視頻信號(hào)的數(shù)目，也就是，通過(guò)外部電路、FPC等將視頻信號(hào)輸入到其的端子的數(shù)目因此被期望顯著增加。考慮到這一點(diǎn)，在特定柵極信號(hào)線被柵極驅(qū)動(dòng)器(輸出高)選擇時(shí)的周期分成多個(gè)周期，由此在分開的周期中視頻信號(hào)輸出到另外的源極信號(hào)線。參考圖46描述其中減少視頻信號(hào)輸入到其的端子的數(shù)目的視頻信號(hào)輸入部分的結(jié)構(gòu)實(shí)例。圖47示出了圖46的時(shí)序圖。圖46示出了圖21示出的顯示器件的視頻信號(hào)輸入部分的實(shí)例。沒(méi)有示出的其它部分，例如，像素211、柵極驅(qū)動(dòng)器212等可以同圖21中的那些類似。參考圖46描述源極信號(hào)線分成R、G和B的情況的結(jié)構(gòu)實(shí)例。另外，為了方便，提供兩個(gè)用于視頻信號(hào)的輸入端子和六個(gè)源極信號(hào)線，然而，本發(fā)明并不限于此，并且端子和信號(hào)線的數(shù)目可以根據(jù)需要變化。如圖46所示，控制信號(hào)線R、控制信號(hào)線G、控制信號(hào)線B、視頻信號(hào)輸入端子 Sl(RGB)和視頻信號(hào)輸入端子S2 (RGB)是控制信號(hào)從外部輸入到其的輸入端子。通過(guò)控制信號(hào)線R控制開關(guān)元件SWlR和開關(guān)元件SW2R接通或關(guān)斷。通過(guò)控制信號(hào)線G控制開關(guān)元件SWlG和開關(guān)元件SW2G接通或關(guān)斷。通過(guò)控制信號(hào)線B控制開關(guān)元件SWlB和開關(guān)元件 SW2B接通或關(guān)斷。源極信號(hào)線S1-R、源極信號(hào)線S1-G、源極信號(hào)線S1-B、源極信號(hào)線S2-R、 源極信號(hào)線S2-G和源極信號(hào)線S2-B是用來(lái)向像素傳送視頻信號(hào)的源極信號(hào)線。描述圖46示出的電路的連接。視頻信號(hào)輸入端子Sl (RGB)連接到開關(guān)元件SWlR 的一個(gè)端子、開關(guān)元件SWlG的一個(gè)端子和開關(guān)元件SWlB的一個(gè)端子。開關(guān)元件SWlR的另一個(gè)端子連接到源極信號(hào)線S1-R，開關(guān)元件SWlG的另一個(gè)端子連接到源極信號(hào)線S1-G，以及開關(guān)元件SWlB的另一個(gè)端子連接到源極信號(hào)線Sl-Β。視頻信號(hào)輸入端子S2 (RGB)，開關(guān)元件SW^R、SW2G、SW2B，和源極信號(hào)線Sl-R、Sl-GjP Sl-B相似地被連接。開關(guān)元件SW1R、SWIG、SW1B、SW2R、SW2G和SW2B可以由例如η溝道晶體管形成。 該η溝道晶體管的源極和漏極中的一個(gè)連接到視頻輸入端子Sl (RGB)，其源極和漏極中的另一個(gè)連接到視頻輸入端子Sl (RGB)，以及其柵極連接到控制信號(hào)線R，由此可以實(shí)現(xiàn)作為開關(guān)元件的功能。通過(guò)利用η溝道晶體管作為開關(guān)元件，可以很容易地使用非晶半導(dǎo)體，其有利于降低成本和增大尺寸。除前面提到的開關(guān)之外，還可以使用用并聯(lián)連接的η溝道晶體管和P溝道晶體管配置的普通模擬開關(guān)或能控制接通和關(guān)斷的任何元件或電路。圖47示出了在向第η行和第(η+1)行的像素211寫視頻信號(hào)的情況下的時(shí)序圖。如上所述，將視頻信號(hào)寫入第η行時(shí)的周期(在下文中還稱為一個(gè)柵極選擇周期)分成三個(gè)周期。視頻信號(hào)Sl-fouSl-Gn和Sl-Bn順序地從外部電路輸入到視頻信號(hào)輸入端子 Sl (RGB)。通過(guò)根據(jù)視頻信號(hào)的變化控制開關(guān)元件的接通/關(guān)斷，借助一個(gè)視頻信號(hào)輸入端子視頻信號(hào)可以輸出到前面提到的三個(gè)源極信號(hào)線。結(jié)果，可以減少視頻信號(hào)輸入端子的數(shù)目。圖46示出的驅(qū)動(dòng)方法是用于其中在同一襯底上形成利用晶體管配置的柵極驅(qū)動(dòng)器和由非晶半導(dǎo)體形成的像素的顯示器件的有效方法。在其中僅形成第m行和第η列的像素、源極信號(hào)線和柵極信號(hào)線的顯示器件的情況下，需要至少mXn個(gè)端子連接到外部電路。在相同襯底上形成柵極驅(qū)動(dòng)器和像素的情況下，需要用來(lái)輸入控制信號(hào)的端子、用于驅(qū)動(dòng)?xùn)艠O驅(qū)動(dòng)器的電源的端子和用于η行的η個(gè)輸入端子來(lái)作為輸入端子。即，大約需要η 個(gè)輸入端子。這里，如圖46所示，當(dāng)該η個(gè)端子可以減少到(1/3)η個(gè)端子時(shí)，可以降低外部電路的規(guī)模。對(duì)圖21示出的電路的操作進(jìn)行描述。如上所述，視頻信號(hào)可以寫入到通過(guò)柵極驅(qū)動(dòng)器212選擇的行的像素211。寫入的視頻信號(hào)確定像素211發(fā)射或透射了多少光。在柵極驅(qū)動(dòng)器212選擇結(jié)束之后，通過(guò)利用電容器或顯示元件的電容保持視頻信號(hào)直到進(jìn)行下一次選擇為止來(lái)保持亮度或透射率。以這種方式，可以實(shí)現(xiàn)有源矩陣驅(qū)動(dòng)。參考圖49描述顯示器件的結(jié)構(gòu)實(shí)例，其中提供柵極驅(qū)動(dòng)器使其彼此相對(duì)，如圖 21、22和46示出的顯示器件的結(jié)構(gòu)實(shí)例所示。雖然在圖49中沒(méi)有示出，但提供了源極信號(hào)線和像素211。如圖49所示，柵極驅(qū)動(dòng)器212是以相同的時(shí)序輸出柵極信號(hào)的柵極驅(qū)動(dòng)器，且彼此的輸出連接在相同的行內(nèi)。這些柵極驅(qū)動(dòng)器212可以類似于圖21和22示出的柵極驅(qū)動(dòng)
器 212。如圖49所示，在利用由非晶半導(dǎo)體形成的晶體管形成柵極驅(qū)動(dòng)器212的情形下， 通過(guò)彼此相對(duì)地提供的柵極驅(qū)動(dòng)器212驅(qū)動(dòng)一個(gè)柵極信號(hào)線的驅(qū)動(dòng)方法是有利的，與柵極驅(qū)動(dòng)器212的結(jié)構(gòu)無(wú)關(guān)。由非晶半導(dǎo)體形成并具有低電荷遷移率的晶體管在性能上比多晶半導(dǎo)體和單晶半導(dǎo)體差得多。然而，這種晶體管可以通過(guò)簡(jiǎn)單的制造工藝制造并且適合增大尺寸。因此，已經(jīng)開發(fā)了一種顯示器件，其中在作為提供像素的襯底的同一襯底上提供例如柵極驅(qū)動(dòng)器的內(nèi)部電路部分。然而，在利用由非晶半導(dǎo)體形成的晶體管形成柵極驅(qū)動(dòng)器的情況下，由于晶體管的低性能，需要具有寬溝道寬度的晶體管。因此，增大柵極驅(qū)動(dòng)器的面積，這導(dǎo)致難以實(shí)現(xiàn)更窄的框架和更高的分辨率。考慮到這一點(diǎn)，通過(guò)借助彼此相對(duì)地提供的兩個(gè)柵極驅(qū)動(dòng)器來(lái)驅(qū)動(dòng)一個(gè)柵極信號(hào)線，該柵極信號(hào)線即使具有低電流性能也可以被正常地掃描。如圖49所示，前面提到的柵極驅(qū)動(dòng)器不需要使用實(shí)施例模式1到4中描述的移位寄存器電路。具體地，前面提到的柵極驅(qū)動(dòng)器對(duì)于其中集成了柵極驅(qū)動(dòng)器的顯示器件是有利的，其是通過(guò)利用由非晶半導(dǎo)體形成的具有低性能的晶體管形成的。在下文中描述圖21、22和46示出的像素211的一些結(jié)構(gòu)實(shí)例。參考圖23描述利用液晶元件的像素211的結(jié)構(gòu)實(shí)例。圖23的像素211利用晶體管231、具有兩個(gè)電極的電容器232、具有兩個(gè)電極的液晶元件233、作為液晶元件233的另一個(gè)電極的對(duì)電極234、源極信號(hào)線、柵極信號(hào)線和作為電容器232的另一個(gè)電極的公共線來(lái)配置。源極信號(hào)線和柵極信號(hào)線與圖21、22和46示出的那些相似。源極信號(hào)線傳送作為視頻信號(hào)的模擬信號(hào)電壓。晶體管231是用作開關(guān)的η溝道晶體管。晶體管231在柵極信號(hào)線的電位為高時(shí)導(dǎo)通，且在柵極信號(hào)線的電位為低時(shí)關(guān)斷。當(dāng)晶體管231導(dǎo)通時(shí)，電連接源極信號(hào)線和液晶元件233的一個(gè)電極以及電容器232的一個(gè)電極，由此從源極信號(hào)線傳送的視頻信號(hào)按照原狀被傳送到液晶元件233的一個(gè)電極和電容器232的一個(gè)電極。當(dāng)晶體管231關(guān)斷時(shí)， 源極信號(hào)線和液晶元件233的一個(gè)電極以及電容器232的一個(gè)電極被電斷開，由此沒(méi)有電荷提供或移動(dòng)到電容器232的一個(gè)電極和液晶元件233的一個(gè)電極。
電容器232是用來(lái)保持從源極信號(hào)線經(jīng)過(guò)導(dǎo)通的晶體管231傳送的視頻信號(hào)的電容器。電容器232的另一個(gè)電極連接到具有恒定電位的公共線，施加到電容器232的一個(gè)電極的電位可以被保持特定周期。此外，電容器232的另一個(gè)電極可以連接到任何地方，只要其在操作中具有恒定的電位。例如，電容器232的另一個(gè)電極優(yōu)選連接到前一行的柵極信號(hào)線。該前一行的柵極信號(hào)線剛剛被掃描；因此，幾乎全部行的柵極信號(hào)線為低且在掃描周期中具有恒定的電位。由此，可以使用該前一行的柵極信號(hào)線代替公共線。液晶元件233的另一個(gè)電極連接到具有恒定電位的對(duì)電極234。液晶元件233是其光透射率根據(jù)一個(gè)電極和對(duì)電極234之間的電位差而改變的液晶元件。液晶元件233的一個(gè)電極的電位通過(guò)經(jīng)由源極信號(hào)線和晶體管231傳輸?shù)囊曨l信號(hào)來(lái)確定；因此，液晶元件233的透射率通過(guò)視頻信號(hào)的電位來(lái)確定。在利用液晶元件233的顯示器件的情況下， 可以使用背光，可以使用反射電極，或者背光和反射電極可以兩者都使用。液晶元件233具有電容分量。因此，當(dāng)液晶元件233具有足夠的電容分量來(lái)保持視頻信號(hào)時(shí)，不需要提供電容器232和公共線。參考圖38描述利用發(fā)光元件的像素211的結(jié)構(gòu)實(shí)例。圖38示出的像素211利用晶體管Ml、晶體管M2、具有兩個(gè)電極的電容器M3、 具有兩個(gè)電極的發(fā)光元件M4、作為發(fā)光元件244的另一個(gè)電極的對(duì)電極M5、電源線、源極信號(hào)線和柵極信號(hào)線來(lái)配置。源極信號(hào)線和柵極信號(hào)線與圖21、22和46示出的那些相似。 源極信號(hào)線傳送作為視頻信號(hào)的模擬信號(hào)電壓或1位數(shù)字信號(hào)電壓。晶體管241是用作開關(guān)的η溝道晶體管。晶體管241在柵極信號(hào)線的電位為高時(shí)導(dǎo)通，且在柵極信號(hào)線的電位為低時(shí)關(guān)斷。當(dāng)晶體管241導(dǎo)通時(shí)，源極信號(hào)線、晶體管對(duì)2 的柵極和電容器243的一個(gè)電極被電連接，由此從源極信號(hào)線傳送的視頻信號(hào)按照原狀傳送到晶體管242的柵極和電容器243的一個(gè)電極。當(dāng)晶體管241關(guān)斷時(shí)，源極信號(hào)線、晶體管242的柵極和電容器Μ3的一個(gè)電極被電斷開，由此沒(méi)有電荷提供或移動(dòng)到晶體管242 的柵極和電容器Μ3的一個(gè)電極。晶體管242是工作在飽和區(qū)和線性區(qū)的η溝道驅(qū)動(dòng)晶體管。當(dāng)晶體管242工作在飽和區(qū)時(shí)，流過(guò)其的電流由施加到其柵極的電位決定，而當(dāng)晶體管242工作在線性區(qū)時(shí)，通過(guò)施加在其柵極上的電位來(lái)導(dǎo)通或關(guān)斷晶體管Μ2。電源線具有恒定的電位，其高于對(duì)電極 245的電位。因此，晶體管Μ2的源極連接到電容器Μ3的另一個(gè)電極，以及其漏極連接到電源線。電容器243是用來(lái)保持從源極信號(hào)線經(jīng)過(guò)導(dǎo)通的晶體管241傳送的視頻信號(hào)的電容器。電容器243的一個(gè)電極連接到晶體管242的柵極，且其另一個(gè)電極連接到晶體管242 的源極。即，電容器243保持晶體管Μ2的柵極和源極之間的電位差。因此，當(dāng)晶體管242 的源極電位改變時(shí)，晶體管Μ2的柵極電位也通過(guò)電容耦合改變。因?yàn)榫w管Μ2的源極電位根據(jù)提供到后面描述的發(fā)光元件Μ4的電流變化，所以電容器243的另一個(gè)電極連接到晶體管Μ2的源極。即，如果視頻信號(hào)寫入周期(晶體管Ml導(dǎo)通時(shí)的周期)以在瞬時(shí)狀態(tài)的發(fā)光元件244的一個(gè)電極的電位終止，那么晶體管242的源極電位改變，且柵-源極電位改變，這導(dǎo)致電流值變化。如果在視頻信號(hào)寫入周期中發(fā)光元件對(duì)4的一個(gè)電極的電位可以設(shè)定在穩(wěn)定狀態(tài)，那么電容器243的另一個(gè)電極可以連接到電源線、前一行的柵極信號(hào)線或具有恒定電位的任何地方。
發(fā)光元件244的亮度與提供到其的電流成比例地變化。即，亮度與通過(guò)晶體管對(duì)2 確定的電流值成比例地被確定。發(fā)光元件對(duì)4的另一個(gè)電極連接到對(duì)電極M5。優(yōu)選對(duì)電極245具有恒定的電位；然而，可以改變?cè)撾娢粊?lái)補(bǔ)償晶體管242的特性變化。參考圖39描述利用發(fā)光元件和像素電路來(lái)補(bǔ)償驅(qū)動(dòng)晶體管的特性變化的像素 211的結(jié)構(gòu)實(shí)例。圖39示出的像素211利用晶體管251、晶體管252、晶體管253、具有兩個(gè)電極的電容器254、具有兩個(gè)電極的發(fā)光元件M4、作為發(fā)光元件M4的另一個(gè)電極的對(duì)電極M5、電源線、源極信號(hào)線和柵極信號(hào)線來(lái)配置。源極信號(hào)線和柵極信號(hào)線與圖21、22和46示出的那些類似。發(fā)光元件244和對(duì)電極245與圖38中的那些類似。源極信號(hào)線傳送作為視頻信號(hào)的模擬信號(hào)電流。晶體管251是用作開關(guān)的η溝道晶體管。晶體管251在柵極信號(hào)線的電位為高時(shí)導(dǎo)通，且在柵極信號(hào)線的電位為低時(shí)關(guān)斷。當(dāng)晶體管251導(dǎo)通時(shí)，源極信號(hào)線、晶體管252 的源極、電容器邪4的一個(gè)電極和發(fā)光元件244的一個(gè)電極被電連接，由此視頻信號(hào)從源極信號(hào)線被傳送。當(dāng)晶體管251關(guān)斷時(shí)，源極信號(hào)線、晶體管252的源極、電容器254的一個(gè)電極和發(fā)光元件Μ4的一個(gè)電極被電斷開，由此不傳送視頻信號(hào)。晶體管252是用作開關(guān)的η溝道晶體管。晶體管252在柵極信號(hào)線的電位為高時(shí)導(dǎo)通，且在柵極信號(hào)線的電位為低時(shí)關(guān)斷。當(dāng)晶體管252導(dǎo)通時(shí)，電源線和晶體管253的柵極被電連接，由此晶體管253是二極管連接的。當(dāng)晶體管252關(guān)斷時(shí)，電源線和晶體管253 的柵極被斷開，由此沒(méi)有電荷提供或移動(dòng)到晶體管252的柵極。晶體管253是工作在飽和區(qū)的η溝道晶體管。晶體管253是由流過(guò)其的電流確定其柵電壓的驅(qū)動(dòng)晶體管。在作為視頻信號(hào)的電流從源極信號(hào)線經(jīng)過(guò)借助具有高電位的柵極信號(hào)線導(dǎo)通的晶體管251和252輸入時(shí)的寫周期內(nèi)，晶體管253是二極管連接的。晶體管 253的源極連接到發(fā)光元件的一個(gè)電極，且其漏極連接到電源線，以便作為視頻信號(hào)的電流從電源線側(cè)流動(dòng)。這里，當(dāng)在視頻信號(hào)寫入周期中時(shí)，優(yōu)選電源線的電位為使晶體管253的源極電位等于或低于對(duì)電極256的電位和發(fā)光元件244的閾值電壓的和的電位。如果晶體管253的源極電位比對(duì)電極256的電位和發(fā)光元件Μ4的閾值電壓的和高，那么提供對(duì)于發(fā)光元件244來(lái)說(shuō)足夠大以發(fā)射光的電流，且發(fā)光元件244發(fā)射光。而且，視頻信號(hào)不能精確地寫入，這使顯示質(zhì)量退化。以這種方式，當(dāng)視頻信號(hào)寫入時(shí)，根據(jù)該視頻信號(hào)，視頻信號(hào)保持在連接在晶體管253的柵極和源極之間的電容器254中。當(dāng)晶體管253工作在飽和區(qū)時(shí)，如果保持源極和漏極電位之間的電位差，則恒定電流流過(guò)其中。以這種方式，寫入視頻信號(hào)，并關(guān)斷晶體管251和252，由此晶體管253的柵極變?yōu)楦≈脿顟B(tài)。當(dāng)在該狀態(tài)下升高電源線的電位時(shí)，對(duì)應(yīng)于視頻信號(hào)的電流開始從電源線經(jīng)過(guò)晶體管253向發(fā)光元件244流動(dòng)。當(dāng)電流開始流動(dòng)時(shí)，對(duì)應(yīng)于流動(dòng)的電流的電位提供到發(fā)光元件244的一個(gè)電極，由此其電位逐漸升高。結(jié)果，由于電容器2Μ保持晶體管253的柵極和源極之間的電位差，所以晶體管253的源極電位變化，并且同時(shí)晶體管253的柵極電位上升。即，即使在電源線的電位變高且電流開始向發(fā)光元件244流動(dòng)時(shí)，晶體管253的柵極和源極之間的電位差也不改變。 因此，對(duì)應(yīng)于視頻信號(hào)的電流值可以提供到發(fā)光元件Μ4。電容器2Μ是用來(lái)保持晶體管253的柵極和源極之間的電位差的電容器。如上所述，電容器254的一個(gè)電極連接到晶體管253的源極和發(fā)光元件244的一個(gè)電極，同時(shí)其另一個(gè)電極連接到晶體管253的柵極。如上所述，電源線在視頻信號(hào)寫入周期內(nèi)具有低電位，以及在該寫入周期結(jié)束時(shí)為高電位。即，電源線具有二進(jìn)制值的電位。在實(shí)施例模式1到4中描述的移位寄存器電路可以用來(lái)驅(qū)動(dòng)該電源線。該移位寄存器電路具有順序輸出高信號(hào)的結(jié)構(gòu)。然而，通過(guò)利用在高和低之間轉(zhuǎn)換的倒相電路，可實(shí)現(xiàn)作為電源線的功能。參考圖40，描述利用發(fā)光元件和像素電路來(lái)補(bǔ)償驅(qū)動(dòng)晶體管的特性的變化的像素 211的結(jié)構(gòu)實(shí)例。圖40示出的像素211利用晶體管、晶體管沈2、晶體管沈3、晶體管沈4、具有兩個(gè)電極的電容器265、作為電容器沈5的另一個(gè)電極的恒定電位線沈6、具有兩個(gè)電極的發(fā)光元件M4、作為發(fā)光元件244的另一個(gè)電極的對(duì)電極M5、電源線、源極信號(hào)線和柵極信號(hào)線來(lái)配置。源極信號(hào)線和柵極信號(hào)線與圖21、22和46描述的那些相似。發(fā)光元件對(duì)4 和對(duì)電極245與圖38示出的那些相似。源極信號(hào)線傳送作為視頻信號(hào)的模擬信號(hào)電流。晶體管261和262是用作開關(guān)的η溝道晶體管。晶體管261和262在柵極信號(hào)線的電位為高時(shí)導(dǎo)通，且在柵極信號(hào)線的電位為低時(shí)關(guān)斷。當(dāng)晶體管261和262導(dǎo)通時(shí)，源極信號(hào)線和晶體管263的柵極、晶體管沈4的柵極以及電容器沈5的一個(gè)電極被電連接，由此晶體管263是二極管連接的。視頻信號(hào)是從源極信號(hào)線流動(dòng)的電流。晶體管263和沈4的源極連接到發(fā)光元件的一個(gè)電極，以便電源線具有比發(fā)光元件的一個(gè)電極高的電位。晶體管263的漏極連接到晶體管沈2，且晶體管沈4的漏極連接到電源線。晶體管263是工作在飽和區(qū)的η溝道晶體管。晶體管263是借助流過(guò)其的電流確定其柵電壓的驅(qū)動(dòng)晶體管。當(dāng)柵極信號(hào)線具有高電位且晶體管261和沈2導(dǎo)通時(shí)，晶體管 263是二極管連接的且視頻信號(hào)從源極信號(hào)線輸入。在那時(shí)晶體管沈3的柵極電位對(duì)應(yīng)于視頻信號(hào)，且晶體管263和264共同地具有柵極和源極；因此，晶體管沈4的柵極電位也對(duì)應(yīng)于視頻信號(hào)。在那時(shí)晶體管263和沈4的柵極的電位保持在電容器沈5的一個(gè)電極。以這種方式，柵極信號(hào)線具有低電位，由此晶體管261和262關(guān)斷。然后，晶體管263和264 的柵極電位保持在電容器265中。晶體管263的漏極變?yōu)楦≈脿顟B(tài)；因此，電流沒(méi)有經(jīng)過(guò)晶體管263流到發(fā)光元件Μ4。作為電容器265的另一個(gè)電極的恒定電位線266可以是電源線或前一行的柵極信號(hào)線?？商鎿Q地，可以使用發(fā)光元件對(duì)4的一個(gè)電極。以這種方式，在沒(méi)有改變晶體管沈4 的柵極和源極之間的電位差的情況下，即使當(dāng)發(fā)光元件Μ4的一個(gè)電極的電位改變時(shí)，對(duì)應(yīng)于視頻信號(hào)的電流也可以提供到發(fā)光元件。[實(shí)施例模式7]在該實(shí)施例模式中，描述實(shí)施例模式1到4中描述的移位寄存器電路的布局實(shí)例。參考圖44描述由底柵型晶體管形成實(shí)施例模式1中描述的移位寄存器電路的情況的結(jié)構(gòu)實(shí)例。圖44示出了實(shí)施例模式1中描述的移位寄存器電路的結(jié)構(gòu)實(shí)例；然而，本發(fā)明并不限于此，且該實(shí)施例模式也可以應(yīng)用于實(shí)施例模式2到4中描述的移位寄存器電路。另外，該實(shí)施例模式可以應(yīng)用于除實(shí)施例模式1到4中描述的那些之外的移位寄存器電路。圖44包括晶體管31，晶體管32，晶體管41，晶體管42，用來(lái)傳送控制信號(hào)CK1、CK2 和CK3的三個(gè)控制信號(hào)線，具有正電源VDD的電位的電源線，以及每個(gè)都具有負(fù)電源VSS的電位的兩個(gè)電源線。用來(lái)傳送CKl的控制信號(hào)線稱為控制信號(hào)線CKl，用來(lái)傳送CK2的控制信號(hào)線稱為控制信號(hào)線CK2，用來(lái)傳送CK3的控制信號(hào)線稱為控制信號(hào)線CK3，具有正電源 VDD的電位的電源線稱為電源線VDD，以及具有負(fù)電源VSS的電位的電源線稱為電源線VSS。描述圖44中示出的移位寄存器電路的結(jié)構(gòu)實(shí)例的一些特征。該移位寄存器電路的特征是，電源線VDD和電源線VSS提供在作為移位寄存器電路的輸出的OUT(I)以及控制信號(hào)線CK1、CK2和CK3之間。作為用來(lái)傳送時(shí)鐘信號(hào)的控制信號(hào)線的控制信號(hào)線CK1、CK2和CK3具有不斷變化的電位。因此，當(dāng)在控制信號(hào)線之間產(chǎn)生寄生電容時(shí)，由于控制信號(hào)線電位的變化可能產(chǎn)生噪聲。由于OUT(I)對(duì)于后一級(jí)的移位寄存器電路的輸入，因此如果在OUT(I)中產(chǎn)生噪聲，則移位寄存器電路容易發(fā)生故障。因此，通過(guò)提供在控制信號(hào)線和OUT(I)之間具有恒定電位的電源線，可以降低在移位寄存器上由控制信號(hào)線產(chǎn)生的噪聲的影響。該移位寄存器電路的特征是，在用來(lái)連接晶體管32的輸出和OUT(I)的金屬布線層以及控制信號(hào)線CK1、CK2和CK3之間，提供電源線VDD、電源線VSS和晶體管。如上所述， 如果在用來(lái)連接晶體管32的輸出和OUT(I)的金屬布線層中產(chǎn)生噪聲，則可能發(fā)生移位寄存器電路的故障。而且，根據(jù)晶體管的設(shè)置，需要準(zhǔn)備長(zhǎng)線。因此，通過(guò)在控制信號(hào)線之間提供電源線和晶體管，可以防止噪聲。該移位寄存器電路的特征是，進(jìn)行自舉操作的晶體管32是由U形晶體管形成的。 晶體管32是用來(lái)提供輸出的正電源VDD的晶體管；因此，需要高電流性能。通過(guò)利用U形晶體管，溝道寬度可以被設(shè)置為寬的。共同地使用晶體管41和42的源極或漏極中的一個(gè)。結(jié)果，由于用于移位寄存器電路的面積可以更小，因此有利的是能夠提供具有更高分辨率和更窄框架的顯示器件。該移位寄存器電路的特征是，電源線和控制信號(hào)線具有相同的寬度。一般，大的瞬時(shí)電流流過(guò)電源線；因此，其寬度被形成為寬的以降低布線電阻。以這種方式，防止了由于瞬時(shí)電流致使電壓降落而導(dǎo)致的故障。然而，在本發(fā)明中，控制信號(hào)線用來(lái)輸出正電源VDD 的電位；因此，大的瞬時(shí)電流也流過(guò)控制信號(hào)線?？紤]到這一點(diǎn)，優(yōu)選控制信號(hào)線的寬度是寬的。如果控制信號(hào)線的寬度與以前一樣窄，那么由于大瞬時(shí)電流導(dǎo)致的電壓降落，控制信號(hào)線不能保持電位，這導(dǎo)致移位寄存器電路的故障?？紤]到這一點(diǎn)，優(yōu)選控制信號(hào)線和電源線具有相同的寬度。此外，由于在本發(fā)明的移位寄存器電路中小電流流過(guò)電源線，所以控制信號(hào)線可以具有比電源線更寬的寬度。參考圖45描述由底柵型晶體管形成實(shí)施例模式1中描述的移位寄存器電路的情況的另一個(gè)結(jié)構(gòu)實(shí)例。圖45示出了實(shí)施例模式1中描述的移位寄存器電路的結(jié)構(gòu)實(shí)例 ’然而，本發(fā)明并不限于此，且該實(shí)施例模式也可以應(yīng)用于實(shí)施例模式2到4中描述的移位寄存器電路。另外，該實(shí)施例模式可以應(yīng)用于除實(shí)施例模式1到4中描述的那些之外的移位寄存器電路。圖45中顯示的電路利用下述來(lái)配置晶體管31，晶體管32，晶體管41，晶體管42， 用來(lái)傳送控制信號(hào)CK1、CK2和CK3的三個(gè)控制信號(hào)線，以及兩個(gè)電源線，其是具有正電源 VDD的電位的電源線和具有負(fù)電源VSS的電位的電源線。用來(lái)傳送CKl的控制信號(hào)線稱為控制信號(hào)線CK1，用來(lái)傳送CK2的控制信號(hào)線稱為控制信號(hào)線CK2，用來(lái)傳送CK3的控制信號(hào)線稱為控制信號(hào)線CK3，具有正電源VDD的電位的電源線稱為電源線VDD，以及具有負(fù)電源VSS的電位的電源線稱為電源線VSS。描述圖45示出的移位寄存器電路的結(jié)構(gòu)實(shí)例的一些特征。該移位寄存器電路的特征是，構(gòu)成移位寄存器電路的晶體管被設(shè)置為被具有恒定電位的電源線夾在中間。當(dāng)使用自舉操作時(shí)，由于存在處于浮置狀態(tài)的節(jié)點(diǎn)，所以需要降低噪聲。即，通過(guò)用具有恒定電位的電源線將晶體管夾在中間，可以降低由控制信號(hào)線或其它電路產(chǎn)生的噪聲。[實(shí)施例1]在該實(shí)施例中，描述像素的結(jié)構(gòu)實(shí)例。圖24A和24B是每個(gè)都示出本發(fā)明的面板中的像素的截面圖。它們示出了其中晶體管用作在像素中設(shè)置的開關(guān)元件以及發(fā)光元件用作在像素中設(shè)置的顯示介質(zhì)的例子。在圖24A和24B中，參考數(shù)字MOO表示襯底，2401表示基膜，2402和M12的每個(gè)表示半導(dǎo)體層，2403表示第一絕緣膜，2404表示柵電極，2414表示電極，2405表示第二絕緣膜，2406表示可以用作源電極或漏電極的電極，2407表示第一電極，2408表示第三絕緣膜， 2409表示發(fā)光層，2417表示第二電極，2410表示晶體管，2415表示發(fā)光元件，以及Mll表示電容器。在圖24A和24B中，晶體管MlO和電容器Mll被示為形成像素的元件的代表。 描述圖24A的結(jié)構(gòu)。襯底MOO可以是例如硼硅酸鋇玻璃襯底或硼硅酸鋁玻璃襯底的玻璃襯底、石英襯底、陶瓷襯底等?？商鎿Q地，襯底MOO可以是每個(gè)都具有其上方形成了絕緣膜的表面的金屬襯底，包括不銹鋼，或半導(dǎo)體襯底?？商鎿Q地，襯底MOO可以由例如塑料的柔性合成樹脂形成。襯底MOO的表面可以預(yù)先通過(guò)例如CMP的拋光被平面化?；Ol可以是絕緣膜，例如氧化硅、氮化硅或氧氮化硅?；Ol可以防止包含于襯底MOO的堿土金屬或例如Na的堿金屬擴(kuò)散到半導(dǎo)體層M02中并對(duì)晶體管MlO的特性造成不利的影響。雖然在圖24A和MB中，基膜MOl由單層形成，但它可以由兩層或更多層形成。注意，如同在使用石英襯底的情況下在雜質(zhì)擴(kuò)散不是大問(wèn)題的情況下，不總是需要提供基膜MOl。作為半導(dǎo)體層對(duì)02和對(duì)12，可以使用圖案化的結(jié)晶半導(dǎo)體膜和非晶半導(dǎo)體膜?？梢酝ㄟ^(guò)結(jié)晶化非晶半導(dǎo)體膜獲得結(jié)晶半導(dǎo)體膜。作為結(jié)晶化方法，可以使用激光結(jié)晶化、 利用RTA或退火爐的熱結(jié)晶化、使用用于促進(jìn)結(jié)晶化的金屬元素的熱結(jié)晶化等。半導(dǎo)體層 2402包括溝道形成區(qū)和對(duì)其加入賦予導(dǎo)電類型的雜質(zhì)元素的一對(duì)雜質(zhì)區(qū)。注意，可以在溝道形成區(qū)和該對(duì)雜質(zhì)區(qū)之間提供以低濃度對(duì)其加入雜質(zhì)元素的另一個(gè)雜質(zhì)區(qū)。從而，半導(dǎo)體層M12可以具有其中賦予導(dǎo)電類型的雜質(zhì)元素被加入整個(gè)半導(dǎo)體層M12的結(jié)構(gòu)。通過(guò)利用氧化硅、氮化硅、氧氮化硅等，第一絕緣膜M03可以由單層或多個(gè)膜的疊層形成。要注意，包含氫的層用作第一絕緣膜M03，且可以氫化半導(dǎo)體層M02。柵電極M04和電極M14由選自Ta、W、Ti、Mo、Al、Cu、Cr和Nd的元素或包含這些元素的合金或混合物的單層或疊層形成。晶體管MlO包括半導(dǎo)體層M02、柵電極對(duì)04、和在半導(dǎo)體層M02和柵電極M04 之間的第一絕緣膜對(duì)03。雖然在圖24A和MB中，只有連接到發(fā)光元件M15的第一電極 M07的晶體管MlO被示為構(gòu)成像素的晶體管，但是像素可以包括多個(gè)晶體管。此外，雖然在該實(shí)施例中，示出了晶體管MlO作為頂柵晶體管，但是它也可以是在半導(dǎo)體層下具有柵電極的底柵晶體管，或在半導(dǎo)體層的上面和下面具有柵電極的雙柵晶體管。電容器Mll包括作為電介質(zhì)的第一絕緣膜對(duì)03和作為與插入其間的第一絕緣膜 2403彼此面對(duì)的電極對(duì)的半導(dǎo)體層M12和電極M14。圖24A和24B示出了一個(gè)實(shí)例，其中包含于像素中的電容器的該電極對(duì)中的一個(gè)為與晶體管MlO的半導(dǎo)體層M02同時(shí)形成的半導(dǎo)體層2412，且另一個(gè)電極為與晶體管MlO的柵電極M04同時(shí)形成的電極M14。然而，本發(fā)明并不限于此。第二絕緣膜M05可以由無(wú)機(jī)絕緣膜或有機(jī)絕緣膜的單層或疊層形成。作為無(wú)機(jī)絕緣膜，可以使用通過(guò)CVD形成的氧化硅膜、通過(guò)SOG(玻璃上旋涂)施加的氧化硅膜等。作為有機(jī)絕緣膜，可以使用聚酰亞胺、聚酰胺、BCB(苯并環(huán)丁烯)、丙烯酸、正光敏有機(jī)樹脂、 負(fù)光敏有機(jī)樹脂等的膜。此外，作為第二絕緣膜對(duì)05，可以使用具有硅(Si)和氧(0)的結(jié)合的構(gòu)架的材料。 作為這種材料的取代基，使用至少包含氫的有機(jī)基團(tuán)(例如，烷基或芳香烴)?？商鎿Q地，可以使用氟代基(fluoro group)、或至少包含氫的有機(jī)基團(tuán)和氟代基兩者作為取代基。第二絕緣膜M05的表面可以用高密度等離子體來(lái)處理以被氮化。該高密度等離子體是通過(guò)利用具有高頻率例如2.45GHz的微波產(chǎn)生的。注意，使用具有IXlO11到 IX IO1W3的電子密度和0. 2到2. OeV (更優(yōu)選，0. 5到1. 5eV)的電子溫度的高密度等離子體。由于具有低電子溫度的特征的高密度等離子體具有如上面提到的活性中心的低動(dòng)能， 所以與常規(guī)等離子體處理相比，可以以較少的等離子體損傷形成具有較少缺陷的膜。在高密度等離子體處理中，襯底MOO的溫度設(shè)定在350到450°C。此外，在用于產(chǎn)生高密度等離子體的設(shè)備中，用來(lái)產(chǎn)生微波的天線和襯底MOO之間的距離設(shè)定為20到80mm(優(yōu)選，20 至Ij 60mm)。在氮?dú)?和稀有氣體(包含He、Ne、Ar、Kr和Xe中的至少一種)的氣氛中，或在氮、氫(H2)和稀有氣體的氣氛中，或在氨(NH3)和稀有氣體的氣氛中，進(jìn)行前面提到的高密度等離子體處理，以氮化第二絕緣膜M05的表面。通過(guò)用高密度等離子體的氮化處理形成的第二絕緣膜M05的表面與H或例如He、Ne、Ar、Kr或Xe的元素相混合。例如，氧化硅膜或氮氧化硅膜用作第二絕緣膜對(duì)05，并經(jīng)受高密度等離子體處理以形成氮化硅膜。通過(guò)利用包含于由此形成的氮化硅膜中的氫，可以氫化晶體管MlO的半導(dǎo)體層M02。注意，氫化處理可以結(jié)合前面提到的利用包含于第一絕緣膜M03中的氫的氫化處理。注意，可以在由前面提到的高密度等離子體處理形成的氮化物膜上形成絕緣膜，以便用作第二絕緣膜M05。電極M06是由選自Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn的元素或包含這些元素的合金的單層或疊層形成的。第一電極對(duì)07和第二電極M17的一個(gè)或兩個(gè)可以是透光電極。作為透光電極，可以使用包含氧化鎢的氧化銦(IWO)、包含氧化鎢的氧化銦鋅(IWZO)、包含氧化鈦的氧化銦 (ITiO)、包含氧化鈦的氧化銦錫(ITTiO)等。可替換地，不必說(shuō)，可以使用氧化銦錫(ITO)、 氧化銦鋅(IZO)、對(duì)其加入氧化硅的氧化銦錫(ITSO)等。發(fā)光層M09優(yōu)選由具有不同功能的多個(gè)層形成，例如，空穴注入/傳輸層、發(fā)光層和電子注入/傳輸層。空穴注入/傳輸層優(yōu)選由包括具有空穴傳輸特性的有機(jī)化合物材料和相對(duì)于有機(jī)化合物材料具有接受電子的特性的無(wú)機(jī)化合物材料的化合物材料形成。這種結(jié)構(gòu)在最初幾乎不具有固有載流子的有機(jī)化合物中產(chǎn)生許多空穴載流子，以便可以獲得十分優(yōu)良的空穴注入/傳輸特性。從而，驅(qū)動(dòng)電壓可以設(shè)為低于常規(guī)驅(qū)動(dòng)電壓。此外，由于在不升高驅(qū)動(dòng)電壓的情況下空穴注入/傳輸層可以被制作成厚的，所以可以抑制由于灰塵等導(dǎo)致的發(fā)光元件的短路。作為具有空穴傳輸特性的有機(jī)化合物材料，作為例子給出了 4，4’，4”_三 [N- (3-甲基苯基)-N-苯氨基]-三苯胺(4，4，，4” -tris[N- (3-methylphenyl) -N-phenyla mino]-triphenylamine)(縮寫為 MTDATA)，1，3，5-三[N, N-二 (m_ 甲苯基)氨基]苯(1， 3,5-tris[N, N_di (m-tolyl) amino]benzene)(縮寫為 m-MTDAB)，N，N，- 二苯基-N，N，- 二 (3-甲基苯基)-1,1'-聯(lián)二苯_4，4，-二胺(N,N，-diphenyl-N,N，-bis (3-methylphenyl)-1， Γ -biphenyl-4,4' -diamine)(縮寫為 TPD)，4，4，- 二 [N-(1-萘基)-N-苯氨基]聯(lián)二苯 0，4' -bis[N-(l-naphthyl)-N-phenylamino]biphenyl)(縮寫為 NPB)等。然而，具有空穴傳輸特性的有機(jī)化合物材料并不限于該例子。作為具有接受電子的特性的無(wú)機(jī)化合物材料，作為例子給出了 氧化鈦、氧化鋯、 氧化釩、氧化鉬、氧化鎢、氧化錸、氧化釕和氧化鋅等。具體地，氧化釩、氧化鉬、氧化鎢和氧化錸是優(yōu)選的，因?yàn)檫@些氧化物可以容易地用于真空沉積。電子注入/傳輸層是利用具有電子傳輸特性的有機(jī)化合物材料形成的。具體地， 作為例子給出了 三(8-羥基喹啉)鋁(tris(8-quinolinolato) aluminum)(縮寫為Alq3)、 三(4-甲基-8-羥基喹啉)鋁(trisQ-methyl-8-quinolinolato)aluminum)(縮寫為 Almq3)等。然而，具有電子傳輸特性的有機(jī)化合物材料不限于該例子。作為發(fā)光層，可以給出下面的化合物作為例子9，10-二 O-萘基)蒽(9， 10-di (2-naphthyl) anthracene)(縮寫為 DNA)，9，10- 二(2-萘基)-2-叔-丁基蒽(9， 10-di(2-naphthyl)-2-tert-butylanthracene)(縮寫為 t—BuDNA)，4，4，-雙 0，2_ 二苯基乙烯基)聯(lián)二苯(4,4' -bisQ，2-diphenpylvinyl)biphenyl)(縮寫為 DPVBi)，香豆素30，香豆素6，香豆素M5，香豆素545T，二萘嵌苯(perylene)，紅熒烯(rubrene)， periflanthene，2，5，8，11-四(叔-丁基)二萘嵌苯(2，5，8，11-tetra (tert-butyl) perylene)(縮寫為 TBP)，9，10- 二苯基蒽(9，10-diphenylanthracene)(縮寫為 DPA)， 5，12-二苯基丁省(5，12-diphenyltetracene)，4-( 二氰基亞甲基)_2_ 甲基- -(二甲基氮基)苯乙烯基]-4H-吡喃(4-(dicyanomethylene)-2-methyl-[p-(dimethylam ino) styryl]-4H-pyran)(縮寫為 DCM1)，4- ( 二氰基亞甲基)-2-甲基-6- [2-(久洛尼定-9-基)乙烯基]-4H-批喃(4- (dicyanomethylene) -2-methyl-6- [2-julolidine_9-yl) ethenyl]-4H-pyran)(縮寫為DCM2)，4_(二氰基亞甲基)_2，6_二 [ρ-(二甲基氨基)苯乙烯基]-4Η- 口比口南(4-(dicyanomethylene)-2,6~bis[p-(dimethylamino)styryl]-4H-pyran) (縮寫為BisDCM)，等等?？商鎿Q地，可以使用能夠發(fā)射磷光的化合物，例如，二 [244’， 6，- 二氟代苯基)吡啶，-N，C2，]銥(甲基吡啶)(bis[2-(4，，6，-difluorophenyl) pyridinato-N, C2，] iridium (picolinate))(縮寫為 FIrpic), 二 {2_[3，，5，- 二(三氟代甲基)苯基]吡啶-N，C2，}銥(甲基吡啶)(bis{2-[3，，5，-bis(trifluoromethyl) phenyl]pyridinato-N, C2' }iridium(picolinate))(縮寫為 Ir(CF3ppy) 2 (pic)), 三(2-苯基卩比啶-N，C2，)銥(trisQ-phenylpyridinato-N，C2，) iridium)(縮寫為 Ir(ppy)3)，二(2-苯基吡啶-N，C2，)銥(乙酰丙酮)(bis (2-phenylpyridinato-N,C2，)iridium(acetylacetonate))(縮寫為 Ir(ppy)2(acac))，二 [2_(2，-噻嗯基)吡啶-N，C3，]銥(乙酰丙酮)(bis (2，-thienyl)pyridinato-N, C3，] iridium(acetylacetonate))(縮寫為 Ir (thp)2(acac)), 二苯基喹啉-N, C2，) 銥(乙酉先丙 酮)(bis(2-phenylquinolinato-N, C2' ) iridium(acetylacetonate)) (縮寫為Ir(pq)2(aCaC))，或二 [2_(2，-苯并噻嗯基)吡啶-N，C3，]銥(乙酰丙酮) (bis[2_(2，-benzothienyl)pyridinato-N, C3，]iridium(acetylacetonate))(縮寫為 Ir (btp)2(acac))。此外，作為能用于形成發(fā)光層的高分子電致發(fā)光材料，作為例子給出了聚對(duì)苯撐 1，2_亞乙烯基(polyparaphenylene vinylene)基材料、聚對(duì)苯撐基材料、聚噻吩基材料、 或聚莉(polyfluorene)基材料。在任一情況下，可以變化發(fā)光層的結(jié)構(gòu)。因此，代替提供特定的空穴或電子注入/ 傳輸層或發(fā)光層，可以允許結(jié)構(gòu)的修改，例如提供電極層以便用于空穴或電子注入/傳輸層或發(fā)光層，或提供分散的發(fā)光材料，直到可以獲得作為發(fā)光元件的物體。第一電極對(duì)07和第二電極M17中的另一個(gè)可以由非透光材料形成。例如，可以使用例如Li或Cs的堿金屬，例如Mg、Ca或Sr的堿土金屬，包含這些金屬的合金(Mg: Ag， Al Li，Mg: h等)，這些金屬的化合物(CaF2或CaN)，或例如Yb或Er的稀土金屬。第三絕緣膜M08可以利用與第二絕緣膜對(duì)05相同的材料形成。在第一電極M07 的外圍上形成第三絕緣膜2408，以便覆蓋第一電極M07的端部，并具有分開鄰近像素之間的發(fā)光層M09的功能。發(fā)光層M09由單層或多層形成。在其由多層形成的情況下，根據(jù)載流子傳輸特性，這些層可以分成空穴注入層、空穴傳輸層、發(fā)光層、電子傳輸層、電子注入層等。注意，層之間的邊界不總是需要是清晰的，且存在構(gòu)成鄰近層的材料彼此混合使得界面不清晰的情況。有機(jī)材料或無(wú)機(jī)材料可以用于每個(gè)層。作為有機(jī)材料，可以使用高分子有機(jī)材料、中分子有機(jī)材料和低分子有機(jī)材料中的任何一種。發(fā)光元件M15由發(fā)光層M09和將發(fā)光層M09插入其間的第一電極M07和第二電極M17形成。第一電極M07和第二電極M17中的一個(gè)對(duì)應(yīng)于陽(yáng)極，且另一個(gè)對(duì)應(yīng)于陰極。當(dāng)在陽(yáng)極和陰極之間施加比閾值電壓高的正向偏壓時(shí)，電流從陽(yáng)極流向陰極，因此發(fā)光元件M15發(fā)射光。描述圖MB的結(jié)構(gòu)。注意，相同的參考數(shù)字用于圖24A和MB中的公共部分，并省略描述。圖24B示出了其中絕緣膜M18夾在圖24A中的第二絕緣膜M05和第三絕緣膜對(duì)08之間的結(jié)構(gòu)。在形成在絕緣膜對(duì)18中的接觸孔中連接第二電極M16和第一電極 2406。絕緣膜M18可以具有與第二絕緣膜M05相同的結(jié)構(gòu)。第二電極M16可以具有與第一電極M06相同的結(jié)構(gòu)。[實(shí)施例2]在該實(shí)施例中，描述利用非晶硅(a_Si:H)膜作為晶體管的半導(dǎo)體層的情況。圖 28A和28B每個(gè)都示出了頂柵晶體管的情形，以及圖29A至30B每個(gè)都示出了底柵晶體管的情形。圖28A示出了利用非晶硅作為半導(dǎo)體層的頂柵晶體管的截面圖。在襯底觀01上
43形成基膜觀02。此外，在基膜觀02上形成像素電極觀03。另外，在相同的層中用與像素電極觀03相同的材料形成第一電極觀04。作為襯底，可以使用玻璃襯底、石英襯底、陶瓷襯底等。基膜觀02可以使用氮化鋁、氧化硅、氮氧化硅等的單層或其疊層形成。在基膜觀02上形成線觀05和觀06，并用線觀05覆蓋像素電極觀03的端部。分別在線觀05和觀06上形成每個(gè)都具有N型導(dǎo)電性的N型半導(dǎo)體層觀07和觀08。另外，在線觀05和觀06之間以及在基膜觀02之上，形成半導(dǎo)體層觀09，其部分地延伸以覆蓋N型半導(dǎo)體層觀07和觀08。注意，這種半導(dǎo)體層是由非晶半導(dǎo)體膜形成的，例如非晶硅(a-Si:H) 膜或微晶半導(dǎo)體(μ _Si:H)膜。然后，在半導(dǎo)體層觀09上形成柵極絕緣膜觀10，以及絕緣膜觀11用與柵極絕緣膜觀10相同的材料形成在相同的層中，并且也在第一電極觀04上方。注意，作為柵極絕緣膜觀10，可使用氧化硅膜、氮化硅膜等。在柵極絕緣膜觀10上形成柵電極觀12。另外，第二電極觀13用與柵電極相同的材料形成在相同的層中，并且也在第一電極觀04上方，且絕緣膜觀11插入其間。電容器 2819對(duì)應(yīng)于絕緣膜觀11插入第一電極觀04和第二電極觀13之間的區(qū)域。形成層間絕緣膜觀14，以便覆蓋像素電極洲03的端部、驅(qū)動(dòng)晶體管觀18和電容器觀19。在層間絕緣膜觀14和位于層間絕緣膜觀14的開口部分中的像素電極觀03上形成包括有機(jī)化合物的層觀15和對(duì)電極觀16。由此，發(fā)光元件觀17對(duì)應(yīng)于包括有機(jī)化合物的層觀15插入像素電極觀03和對(duì)電極觀16之間的區(qū)域。圖28A示出的第一電極觀04可以由圖28B示出的第一電極觀20形成。在相同的層中用與線觀05和觀06相同的材料形成第一電極觀20。圖29A和29B是具有利用非晶硅作為其半導(dǎo)體層的底柵晶體管的顯示面板的部分截面圖。在襯底四01上形成柵電極四03。此外，在相同的層中用與柵電極四03相同的材料形成第一電極四04。高熔點(diǎn)金屬可以用于柵電極四03，例如Ti、Cr、Mo、W或Ta。形成柵極絕緣膜四05，以覆蓋柵電極四03和第一電極四04。作為柵極絕緣膜四05，使用氧化硅膜、氮化硅膜等。在柵極絕緣膜四05上形成半導(dǎo)體層四06。另外，在相同的層中用與半導(dǎo)體層四06 相同的材料形成半導(dǎo)體層四07。作為襯底，可以使用玻璃襯底、石英襯底、陶瓷襯底等。在半導(dǎo)體層四06上形成具有N型導(dǎo)電性的N型半導(dǎo)體層四08和四09，且在半導(dǎo)體層四07上形成N型半導(dǎo)體層四10。分別在N型半導(dǎo)體層四08和四09上形成線四11和四12，且在N型半導(dǎo)體層四10上，在相同的層中用與線四11和四12相同的材料形成導(dǎo)電層 2913。由半導(dǎo)體層^07、N型半導(dǎo)體層四10和導(dǎo)電層四13形成第二電極。注意，形成具有其中在第二電極和第一電極四04之間插入柵極絕緣膜四05的結(jié)構(gòu)的電容器四20。延伸線四11的一個(gè)端部，并形成像素電極四14，使得其與延伸的線四11的上部接觸。然后，形成絕緣層四15以覆蓋像素電極四14的端部、驅(qū)動(dòng)晶體管四19和電容器四20。在像素電極四14和絕緣層四15上形成包括有機(jī)化合物的層四16和對(duì)電極四17。 發(fā)光元件四18對(duì)應(yīng)于包括有機(jī)化合物的層四16插入像素電極四14和對(duì)電極四17之間的區(qū)域。
不必需要半導(dǎo)體層四07和N型半導(dǎo)體層四10成為電容器的第二電極的一部分。 即，第二電極可以是導(dǎo)電層四13，以便電容器可以具有柵極絕緣膜插入第一電極四04和導(dǎo)電層四13之間的這種結(jié)構(gòu)。注意，在圖29A中，在形成線四11之前形成像素電極四14，由此可獲得圖29B示出的電容器四20，其具有柵極絕緣膜四05插入第一電極四04和由像素電極四14形成的第二電極四21之間的結(jié)構(gòu)。雖然圖29A和29B示出了反轉(zhuǎn)交錯(cuò)溝道蝕刻晶體管，但是可以使用溝道保護(hù)晶體管。參考圖30A和30B描述溝道保護(hù)晶體管。圖30A示出的溝道保護(hù)晶體管與圖29A示出的溝道蝕刻驅(qū)動(dòng)晶體管四19的不同之處在于，在半導(dǎo)體層四06中的溝道形成區(qū)上提供用作蝕刻掩模的絕緣層3001。其它公共部分用相同的參考數(shù)字表示。類似地，圖30B示出的溝道保護(hù)晶體管與圖29B示出的溝道蝕刻驅(qū)動(dòng)晶體管四19 的不同之處在于，在半導(dǎo)體層四06中的溝道形成區(qū)上提供用作蝕刻掩模的絕緣層3001。其它公共部分用相同的參考數(shù)字表示。通過(guò)利用非晶半導(dǎo)體膜作為包含于該實(shí)施例的像素中的晶體管的半導(dǎo)體層(溝道形成區(qū)，源區(qū)，漏區(qū)等)，可以降低制造成本。例如，通過(guò)利用圖6和7示出的像素結(jié)構(gòu)，可以應(yīng)用非晶半導(dǎo)體膜。該實(shí)施例的像素結(jié)構(gòu)可以應(yīng)用于的晶體管和電容器的結(jié)構(gòu)不限于上面描述的那些，并且可以使用多種晶體管和電容器結(jié)構(gòu)。可以與實(shí)施例1自由地結(jié)合來(lái)實(shí)施該實(shí)施例。[實(shí)施例3]在該實(shí)施例中，描述利用等離子體處理的半導(dǎo)體器件的制造方法，作為例如制造包括晶體管的半導(dǎo)體器件的方法。圖31A到31C示出了包括晶體管的半導(dǎo)體器件的結(jié)構(gòu)實(shí)例。注意，圖31B對(duì)應(yīng)于沿著圖31A中的線a-b的截面圖，而圖31C對(duì)應(yīng)于沿著圖31A中的線c_d的截面圖。圖31A到31C示出的半導(dǎo)體器件包括提供在襯底4601上且絕緣膜4602插入其間的半導(dǎo)體膜4603a和4603b、提供在半導(dǎo)體膜4603a和460 上且柵極絕緣層4604插入其間的柵電極4605、被提供以便覆蓋柵電極4605的絕緣膜4606和4607、和提供在絕緣膜 4607上并電連接到半導(dǎo)體膜4603a和4603b的源區(qū)或漏區(qū)的導(dǎo)電膜4608。雖然圖31A到 31C示出了提供利用半導(dǎo)體膜4603a的一部分作為溝道區(qū)的η溝道晶體管4610a、和利用半導(dǎo)體膜4603b的一部分作為溝道區(qū)的ρ溝道晶體管4610b的情形，但是本發(fā)明并不限于這種結(jié)構(gòu)。例如，雖然在圖31A到31C中，η溝道晶體管4610a被提供有LDD區(qū)，而ρ溝道晶體管4610b沒(méi)有被提供LDD區(qū)，但是這些結(jié)構(gòu)可以被提供為兩個(gè)晶體管都被提供有LDD區(qū)或任何一個(gè)晶體管都不被提供有LDD區(qū)。在該實(shí)施例中，圖31A到31C示出的半導(dǎo)體器件是通過(guò)氧化或氮化半導(dǎo)體膜或絕緣膜，即通過(guò)對(duì)襯底4601、絕緣膜4602、半導(dǎo)體膜4603a和4603b、柵極絕緣膜4604、絕緣膜 4606和絕緣膜4607中的至少一層進(jìn)行等離子體氧化或氮化處理制造的。以這種方式，通過(guò)利用等離子體處理氧化或氮化半導(dǎo)體膜或絕緣膜，可以對(duì)該半導(dǎo)體膜或絕緣膜的表面改性，由此與通過(guò)CVD或?yàn)R射形成的絕緣膜相比，可以形成更致密的絕緣膜。因此，可以抑制例如針孔的缺陷，并由此可以改善半導(dǎo)體器件的特性等。在該實(shí)施例中，參考各圖描述通過(guò)利用等離子體處理氧化或氮化圖31A到31C示出的半導(dǎo)體膜4603a和460 或柵極絕緣膜4604的半導(dǎo)體器件的制造方法。描述島狀半導(dǎo)體膜均被形成為具有幾乎直角的邊緣部分的情形。首先，在襯底4601上形成具有島形狀的半導(dǎo)體膜4603a和4603b (圖32A)。具有島形狀的半導(dǎo)體膜4603a和460 可以通過(guò)下述來(lái)提供利用含硅(Si)作為主要成分的材料(例如，SixGel-x)在預(yù)先形成在襯底4601上的絕緣膜4602上，利用濺射、LPCVD、等離子體CVD等形成非晶半導(dǎo)體膜，然后結(jié)晶化該非晶半導(dǎo)體膜，并進(jìn)一步選擇性地蝕刻該半導(dǎo)體膜。注意，可以通過(guò)結(jié)晶化方法進(jìn)行非晶半導(dǎo)體膜的結(jié)晶化，例如激光結(jié)晶化、利用RTA 或退火爐的熱結(jié)晶化、利用促進(jìn)結(jié)晶化的金屬元素的熱結(jié)晶化、或其結(jié)合。注意，在圖32A 中，具有島形狀的半導(dǎo)體膜4603a和460 均被形成為具有幾乎直角(θ = 85到100° ) 的邊緣部分。隨后，通過(guò)等離子體處理氧化或氮化半導(dǎo)體膜4603a和4603b，以分別在半導(dǎo)體膜4603a和4603b的表面上形成氧化物或氮化物膜4621a和4621b (在下文中還稱為絕緣膜4621a和4621b)(圖32B)。例如，當(dāng)Si用于半導(dǎo)體膜4603a和4603b時(shí)，形成了氧化硅 (SiOx)或氮化硅(SiNx)作為絕緣膜4621a和4621b。此外，在通過(guò)等離子體處理被氧化之后，半導(dǎo)體膜4603a和460 可以再次經(jīng)受等離子體處理以被氮化。在這種情況下，首先在半導(dǎo)體膜4603a和460 上形成氧化硅，然后在氧化硅的表面上形成氧氮化硅(SiNxOy) (χ > y)。注意，在通過(guò)等離子體處理氧化半導(dǎo)體膜的情況下，該等離子體處理是在氧氣氛(例如，包含氧(O2)和稀有氣體(包含He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，包含氧、氫 (H2)和稀有氣體的氣氛，或包含一氧化二氮和稀有氣體的氣氛)中進(jìn)行的。同時(shí)，在通過(guò)等離子體處理氮化半導(dǎo)體膜的情況下，該等離子體處理是在氮?dú)夥?例如，包含氮(N2)和稀有氣體(包含He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，包含氮、氫和稀有氣體的氣氛， 或包含NH3和稀有氣體的氣氛)中進(jìn)行的。作為稀有氣體，例如，可以使用Ar。可替換地， 可以使用Ar和Kr的混合氣體。因此，絕緣膜4621a和4621b含有用于等離子體處理的稀有氣體(包含He、Ne、Ar、Kr和Xe中的至少一種)，且在使用Ar的情況下，絕緣膜4621a和 4621b 包含 Ar。由于等離子體處理是在包含前面提到的氣體的氣氛中進(jìn)行的，并且條件是1 X IO11 到IXlO13cnT3的等離子體電子密度和0. 5到1. 5eV的等離子體電子溫度。由于等離子體電子密度高且形成在襯底4601上的處理對(duì)象(這里是半導(dǎo)體膜4603a和4603b)的外圍上的電子溫度低，所以可以防止對(duì)處理對(duì)象的等離子體損傷。另外，由于等離子體電子密度與 IX IO11CnT3—樣高或更高，所以與通過(guò)CVD、濺射等形成的膜相比，由利用等離子體處理氧化或氮化處理對(duì)象所形成的氧化物或氮化物膜在厚度的均勻性等和致密方面是有優(yōu)勢(shì)的。 此外，由于等離子體電子溫度與IeV—樣低或更低，所以與常規(guī)的等離子體處理或熱氧化相比，可以在更低的溫度下進(jìn)行氧化或氮化處理。例如，即使在比玻璃襯底的應(yīng)變點(diǎn)低100 度或更多的溫度下進(jìn)行等離子體處理時(shí)，仍可以充分地進(jìn)行氧化或氮化處理。注意，作為產(chǎn)生等離子體的頻率，可以使用高頻，例如微波(2.45GHz)。注意，除非下面說(shuō)明，否則等離子體處理將在前面提到的條件下進(jìn)行。隨后，形成柵極絕緣膜4604以覆蓋絕緣膜4621a和4621b (圖32C)?？赏ㄟ^(guò)濺射、LPCVD或等離子體CVD形成柵極絕緣膜4604，以具有包含氧或氮的絕緣膜的單層結(jié)構(gòu)或疊層結(jié)構(gòu)，例如氧化硅、氮化硅、氮氧化硅(SiOxNy) (x > y)或氧氮化硅(SiNxOy) (x > y)。例如，當(dāng)Si用于半導(dǎo)體膜4603a和4603b，且在半導(dǎo)體膜4603a和4603b的表面上Si通過(guò)等離子體處理被氧化以形成氧化硅作為絕緣膜4621a和4621b時(shí)，形成氧化硅作為絕緣膜 4621a和4621b上的柵極絕緣膜。另外，在圖32B中，當(dāng)通過(guò)用等離子體處理氧化或氮化半導(dǎo)體膜4603a和4603b形成的絕緣膜4621a和4621b足夠厚時(shí)，絕緣膜4621a和4621b可以用作柵極絕緣膜。隨后，通過(guò)在柵極絕緣膜4604上形成柵電極4605等，可制造具有η溝道晶體管 4610a和ρ溝道晶體管4610b的半導(dǎo)體器件，其分別具有島狀的半導(dǎo)體膜4603a和460 作為溝道區(qū)(圖32D)。以這種方式，通過(guò)在半導(dǎo)體膜4603a和460 上提供柵極絕緣膜4604之前，利用等離子體處理氧化或氮化半導(dǎo)體膜4603a和4603b的表面，可以防止柵電極和半導(dǎo)體膜之間的短路等，其是由在溝道區(qū)的邊緣部分4651a和4651b的柵極絕緣膜4604的覆蓋缺陷導(dǎo)致的。即，如果島狀半導(dǎo)體膜的邊緣部分具有幾乎直角(Θ =85到100度)，那么所關(guān)注的是當(dāng)形成柵極絕緣膜以覆蓋通過(guò)CVD、濺射等形成的半導(dǎo)體膜時(shí)，可能導(dǎo)致覆蓋缺陷，其是由在半導(dǎo)體膜的邊緣部分柵極絕緣膜的破裂等造成的。然而，可以通過(guò)預(yù)先利用等離子體處理氧化或氮化半導(dǎo)體膜的表面來(lái)防止這種覆蓋缺陷等?？商鎿Q地，在圖32C中，可以在形成柵極絕緣膜4604之后，通過(guò)進(jìn)行等離子體處理氧化或氮化柵極絕緣膜4604。在這種情況下，通過(guò)對(duì)被形成以覆蓋半導(dǎo)體膜4603a和 4603b (圖33B)的柵極絕緣膜4604進(jìn)行等離子體處理來(lái)氧化或氮化柵極絕緣膜4604，在柵極絕緣膜4604的表面上形成氧化物或氮化物膜(在下文中也稱為絕緣膜462 (圖33A)。 可以用類似圖32B中的那些的條件進(jìn)行等離子體處理。另外，絕緣膜4623包含用于等離子體處理的稀有氣體，并且例如當(dāng)Ar用于等離子體處理時(shí)包含Ar。可替換地，參考圖33B，在通過(guò)在氧氣氛中進(jìn)行等離子體處理來(lái)氧化柵極絕緣膜 4604之后，柵極絕緣膜4604可以再次在氮?dú)夥罩薪?jīng)受等離子體處理，以便被氮化。在這種情況下，首先形成氧化硅或氮氧化硅(SiOxNy) (x>y)以具有半導(dǎo)體膜4603a和460 的形狀，然后形成氧氮化硅(SiNxOy) (x>y)以與柵電極4605接觸。在那之后，通過(guò)絕緣膜4623 上形成柵電極4605等，可制造具有η溝道晶體管4610a和ρ溝道晶體管4610b的半導(dǎo)體器件，其分別具有島狀的半導(dǎo)體膜4603a和460 作為溝道區(qū)(圖33C)。以這種方式，通過(guò)利用等離子體處理氧化或氮化柵極絕緣膜的表面，可以對(duì)柵極絕緣膜的表面改性以形成致密膜。與通過(guò)CVD或?yàn)R射形成的絕緣膜相比，通過(guò)等離子體處理獲得的絕緣膜是致密的，并且具有很少的例如針孔的缺陷。因此，可以改善晶體管的特性。雖然圖33A到33C示出了通過(guò)預(yù)先對(duì)半導(dǎo)體膜4603a和4603a進(jìn)行等離子體處理來(lái)氧化或氮化半導(dǎo)體膜4603a和4603a的表面的情況，但是可以使用不對(duì)半導(dǎo)體膜4603a 和4603a進(jìn)行等離子體處理，而在形成柵極絕緣膜4604之后進(jìn)行等離子體處理的方法。以這種方式，通過(guò)在形成柵電極之前進(jìn)行等離子體處理，即使由于諸如半導(dǎo)體膜邊緣部分的柵極絕緣膜的破裂的覆蓋缺陷導(dǎo)致暴露半導(dǎo)體膜，半導(dǎo)體膜也可以被氧化或氮化；因此，可以防止柵電極和半導(dǎo)體膜之間的短路等，其是由半導(dǎo)體膜邊緣部分的柵極絕緣膜的覆蓋缺陷造成的。
以這種方式，通過(guò)利用等離子體處理氧化或氮化半導(dǎo)體膜或柵極絕緣膜，即使形成島狀半導(dǎo)體膜以具有具有幾乎直角的邊緣部分，仍可以防止柵電極和半導(dǎo)體膜之間的短路等，其是由半導(dǎo)體膜邊緣部分的柵極絕緣膜的覆蓋缺陷造成的。隨后，示出了形成在襯底上的島狀半導(dǎo)體膜被提供有錐形的邊緣部分(θ = 30到 85° )的情形。首先，在襯底4601上形成具有島形狀的半導(dǎo)體膜4603a和460 (圖34A)。具有島形狀的半導(dǎo)體膜4603a和460 可以通過(guò)下述來(lái)提供利用包含硅(Si)作為主要成分的材料(例如，SixGe1J等在預(yù)先形成在襯底4601上的絕緣膜4602上，利用濺射、LPCVD、等離子體CVD等形成非晶半導(dǎo)體膜，然后通過(guò)激光結(jié)晶化、利用RTA或退火爐的熱結(jié)晶化、利用促進(jìn)結(jié)晶化的金屬元素的熱結(jié)晶化來(lái)結(jié)晶化該非晶半導(dǎo)體膜，并進(jìn)一步選擇性地蝕刻該將要被去除的半導(dǎo)體膜。注意，在圖34A中，形成島狀半導(dǎo)體膜以具有錐形的邊緣部分(Θ =30 到 85° )。隨后，形成柵極絕緣膜4604以覆蓋半導(dǎo)體膜4603a和460 (圖34B)。通過(guò)濺射、LPCVD、等離子體CVD等，可以提供柵極絕緣膜4604以具有絕緣膜的單層結(jié)構(gòu)或疊層結(jié)構(gòu)，該絕緣膜包含氧或氮，例如，氧化硅、氮化硅、氮氧化硅(SiOxNy) (x > y)或氧氮化硅 (SiNxOy) (χ > y)。隨后，通過(guò)利用等離子體處理氧化或氮化柵極絕緣膜4604，在柵極絕緣膜4604的表面上形成氧化物或氮化物膜(在下文中也稱為絕緣膜4624)(圖34C)。該等離子體處理可以在前面提到的條件下進(jìn)行。例如，在氧化硅或氮氧化硅(SiOxNy) (x > y)用作柵極絕緣膜4604的情況下，通過(guò)在氧氣氛中進(jìn)行等離子體處理氧化柵極絕緣膜4604，由此，與通過(guò) CVD、濺射等形成的柵極絕緣膜相比，可在柵極絕緣膜的表面上形成具有很少的缺陷例如針孔的致密膜。另一方面，當(dāng)在氮?dú)夥罩型ㄟ^(guò)等離子體處理氮化柵極絕緣膜4604時(shí)，在柵極絕緣膜4604的表面上可以提供氧氮化硅膜(SiNxOy) (x > y)作為絕緣膜46M?？商鎿Q地， 在通過(guò)在氧氣氛中執(zhí)行等離子體處理來(lái)氧化柵極絕緣膜4604之后，柵極絕緣膜4604可以在氮?dú)夥罩性俅谓?jīng)受等離子體處理，以便被氮化。另外，絕緣膜46M包含用于等離子體處理的稀有氣體，并且例如當(dāng)Ar用于等離子體處理時(shí)包含Ar。隨后，通過(guò)在柵極絕緣膜4604上形成柵電極4605等，可制造具有η溝道晶體管 4610a和ρ溝道晶體管4610b的半導(dǎo)體器件，其分別具有島狀的半導(dǎo)體膜4603a和460 作為溝道區(qū)(圖34D)。以這種方式，通過(guò)對(duì)柵極絕緣膜進(jìn)行等離子體處理，可以在柵極絕緣膜的表面上提供由氧化物或氮化物膜制成的絕緣膜，并由此可以對(duì)柵極絕緣膜的表面改性。由于與通過(guò)CVD或?yàn)R射形成的柵極絕緣膜相比，通過(guò)利用等離子體處理的氧化或氮化獲得的絕緣膜是致密的并且具有很少的例如針孔的缺陷，所以可以改善晶體管的特性。另外，通過(guò)形成半導(dǎo)體膜以具有錐形的邊緣部分，可以防止柵電極和半導(dǎo)體膜之間的短路等，其是由半導(dǎo)體膜邊緣部分的柵極絕緣膜的覆蓋缺陷造成的。而且，通過(guò)在形成柵極絕緣膜之后進(jìn)行等離子體處理，可以更有效地防止柵電極和半導(dǎo)體膜之間的短路等。隨后，參考各圖描述與圖34A到34D中的不同的半導(dǎo)體器件的制造方法。具體地， 示出對(duì)半導(dǎo)體膜的錐形邊緣部分選擇性地進(jìn)行等離子體處理的情況。首先，在襯底4601上形成具有島形狀的半導(dǎo)體膜4603a和460 (圖35A)。具有島形狀的半導(dǎo)體膜4603a和460 可以通過(guò)下述來(lái)提供利用包含硅(Si)作為主要成分的材料(例如，SixGel-x)等，在預(yù)先形成在襯底4601上的絕緣膜4602上，利用濺射、LPCVD、等離子體CVD等形成非晶半導(dǎo)體膜，結(jié)晶化該非晶半導(dǎo)體膜，并進(jìn)一步通過(guò)利用抗蝕劑4625a 和462 作為掩模選擇性地蝕刻該半導(dǎo)體膜。注意，可以通過(guò)結(jié)晶化方法進(jìn)行非晶半導(dǎo)體膜的結(jié)晶化，例如激光結(jié)晶化、利用RTA或退火爐的熱結(jié)晶化、利用促進(jìn)結(jié)晶化的金屬元素的熱結(jié)晶化、或其結(jié)合。隨后，在去除用來(lái)蝕刻半導(dǎo)體膜的抗蝕劑462 和462 之前，通過(guò)等離子體處理選擇性地氧化或氮化具有島形狀的半導(dǎo)體膜4603a和4603b的邊緣部分，由此在半導(dǎo)體層 4603a和4603b的邊緣部分上形成氧化物或氮化物膜(在下文中也稱為絕緣膜4626)(圖 35B)。等離子體處理是在前面提到的條件下進(jìn)行的。另外，絕緣膜46 包含用于等離子體處理的稀有氣體。隨后，形成柵極絕緣膜4604以覆蓋半導(dǎo)體膜4603a和460 (圖35C)?？梢杂门c前面提到的類似的方式形成柵極絕緣膜4604。隨后，通過(guò)在柵極絕緣膜4604上形成柵電極4605等，可制造具有η溝道晶體管 4610a和ρ溝道晶體管4610b的半導(dǎo)體器件，其分別具有島狀的半導(dǎo)體膜4603a和460 作為溝道區(qū)(圖35D)。當(dāng)半導(dǎo)體膜4603a和460 被提供有錐形的邊緣部分時(shí)，形成于半導(dǎo)體膜4603a 和4603b的部分內(nèi)的溝道區(qū)的邊緣部分465 和4652b也是錐形的，由此半導(dǎo)體膜和該部分內(nèi)的柵極絕緣膜的厚度不同于中心部分內(nèi)的厚度，其對(duì)晶體管的特性可能產(chǎn)生不利影響。由此，由溝道區(qū)邊緣部分導(dǎo)致的對(duì)晶體管的這種影響，可以通過(guò)在半導(dǎo)體膜也就是溝道區(qū)的邊緣部分上，這里通過(guò)利用等離子體處理選擇性地氧化或氮化溝道區(qū)的邊緣部分形成絕緣膜來(lái)降低。雖然圖35A到35D示出了通過(guò)等離子體處理僅氧化或氮化半導(dǎo)體膜4603a和 4603b的邊緣部分的實(shí)例，但是如圖34C所示，也可以通過(guò)等離子體處理氧化或氮化柵極絕緣膜 4604(圖 37A)。接下來(lái)，參考各圖描述與前面描述的不同的半導(dǎo)體器件的制造方法。具體地，示出了對(duì)具有錐形形狀的半導(dǎo)體膜進(jìn)行等離子體處理的情形。首先，與前面提到的類似，在襯底4601上形成具有島形狀的半導(dǎo)體膜4603a和 4603b (圖 36A)。接下來(lái)，通過(guò)等離子體處理氧化或氮化半導(dǎo)體膜4603a和4603b，由此在半導(dǎo)體膜 4603a和460 的表面上形成氧化物或氮化物膜(在下文中也稱為絕緣膜4627a和4627b) (圖36B)。等離子體可以在前面提到的條件下進(jìn)行。例如，當(dāng)Si用于半導(dǎo)體膜4603a和 4603b時(shí)，形成氧化硅或氮化硅作為絕緣膜4627a和4627b。另外，在通過(guò)等離子體處理被氧化之后，半導(dǎo)體膜4603a和460 可以再次經(jīng)受等離子體處理以被氮化。在這種情況下， 首先在半導(dǎo)體膜4603a和460 上形成氧化硅或氮氧化硅(SiOxNy) (x > y),然后在氧化硅上形成氧氮化硅(SiNxOy) (χ > y)。因此，絕緣膜4627a和4627b包含用于等離子體處理的稀有氣體。注意，通過(guò)執(zhí)行等離子體處理同時(shí)氧化或氮化半導(dǎo)體膜4603a和4603b的邊緣部分。接下來(lái)，形成柵極絕緣膜4604以覆蓋絕緣膜4627a和4627b (圖36C)。通過(guò)濺射、LPCVD、等離子體CVD等，可以形成柵極絕緣膜4604以具有包含氧或氮的絕緣膜的單層結(jié)構(gòu)或疊層結(jié)構(gòu)，例如氧化硅、氮化硅、氮氧化硅(SiOxNy) (x > y)或氧氮化硅(SiNxOy) (χ > y)。例如，當(dāng)Si用于半導(dǎo)體膜4603a和4603b，且通過(guò)等離子體處理氧化半導(dǎo)體膜4603a和 4603b的表面以形成氧化硅作為絕緣膜4627a和4627b時(shí)，形成氧化硅作為絕緣膜4627a和 4627b上的柵極絕緣膜。接下來(lái)，通過(guò)在柵極絕緣膜4604上形成柵電極4605等，可制造具有η溝道晶體管 4610a和ρ溝道晶體管4610b的半導(dǎo)體器件，其分別具有島狀的半導(dǎo)體膜4603a和460 作為溝道區(qū)(圖36D)。當(dāng)半導(dǎo)體膜被提供有錐形的邊緣部分時(shí)，形成于部分半導(dǎo)體膜內(nèi)的溝道區(qū)的邊緣部分也是錐形的，其對(duì)半導(dǎo)體元件的特性有不利影響?？梢酝ㄟ^(guò)利用等離子體處理氧化或氮化半導(dǎo)體膜來(lái)降低對(duì)半導(dǎo)體元件的這種影響，因?yàn)闇系绤^(qū)的邊緣部分也可以相應(yīng)地被氧化或氮化。雖然圖36A到36D示出了通過(guò)等離子體處理僅氧化或氮化半導(dǎo)體膜4603a和 4603b的實(shí)例，但是不必說(shuō)，如圖34B所示，也可以通過(guò)利用等離子體處理氧化或氮化柵極絕緣膜4604(圖37B)。在這種情況下，在通過(guò)在氧氣氛中的等離子體處理被氧化之后，柵極絕緣膜4604可以再次經(jīng)受等離子體處理以被氮化。在這種情況下，首先形成氧化硅(SiOx) 或氮氧化硅(SiOxNy) (x > y)以具有半導(dǎo)體膜4603a和4603b的形式，然后形成氧氮化硅 (SiNxOy) (x > y)以與柵電極4605接觸。在這時(shí)，灰塵4673處于通過(guò)簡(jiǎn)單地清洗例如刷洗可以容易地從絕緣膜4674的表面去除的狀態(tài)。以這種方式，通過(guò)進(jìn)行等離子體處理，即使已經(jīng)粘附在絕緣膜或半導(dǎo)體膜的微塵也可以被容易地去除。注意，通過(guò)進(jìn)行等離子體處理獲得這種效果；因此，類似的事情不僅可以應(yīng)用到該實(shí)施例，還可以應(yīng)用到其它實(shí)施例。以這種方式，通過(guò)利用等離子體處理的氧化或氮化對(duì)半導(dǎo)體膜或柵極絕緣膜的表面改性，可以形成致密的和高質(zhì)量的絕緣膜。另外，通過(guò)清洗可以容易地去除已經(jīng)粘附在絕緣膜的表面上的灰塵等。從而，即使在絕緣膜被形成為薄的時(shí)，也可以防止諸如針孔之類的缺陷，由此，可以實(shí)現(xiàn)半導(dǎo)體元件例如晶體管的高性能和微制造。雖然該實(shí)施例示出了對(duì)半導(dǎo)體膜4603a和460 或柵極絕緣膜4604進(jìn)行等離子體處理以氧化或氮化半導(dǎo)體膜4603a和460 或柵極絕緣膜4604的實(shí)例，但是將要經(jīng)受等離子體處理的層并不限于這些。例如，可以對(duì)襯底4601或絕緣膜4602進(jìn)行等離子體處理， 或?qū)^緣膜4606或4607進(jìn)行等離子體處理。該實(shí)施例可以自由地結(jié)合實(shí)施例1或2實(shí)現(xiàn)。[實(shí)施例4]在該實(shí)施例中，參考圖41A到43B，描述例如用于制造包括晶體管的半導(dǎo)體器件的掩模圖案的實(shí)例。圖41A示出的半導(dǎo)體層5610和5611優(yōu)選由硅或包含硅的結(jié)晶半導(dǎo)體形成。例如， 可以使用單晶硅、通過(guò)利用激光退火結(jié)晶化硅膜獲得的多晶硅等?？商鎿Q地，可以使用金屬氧化物半導(dǎo)體、非晶硅、或有機(jī)半導(dǎo)體，只要其表現(xiàn)出半導(dǎo)體特性。在任何情況下，在具有絕緣表面(具有比被限定作為晶體管的半導(dǎo)體區(qū)域的面積大的面積的區(qū)域)的襯底的整個(gè)或部分表面上提供首先將要形成的半導(dǎo)體。然后，通過(guò)光刻在半導(dǎo)體層上形成掩模圖案。通過(guò)利用該掩模圖案蝕刻半體層，形成了每個(gè)具有特定島形狀的半導(dǎo)體層5610和5611，其包括晶體管的源和漏區(qū)以及溝道形成區(qū)。半導(dǎo)體層5610 和5611根據(jù)布局的適當(dāng)性來(lái)確定。用來(lái)形成圖41A示出的半導(dǎo)體層5610和5611的光掩模被提供有圖41B示出的掩模圖案5630。該掩模圖案5630的形狀根據(jù)用于光刻工藝的抗蝕劑是正型還是負(fù)型而不同。 在使用正抗蝕劑的情況下，形成圖41B示出的掩模圖案5630作為光屏蔽部分。掩模圖案 5630具有去除了多邊形的頂點(diǎn)A的這種形狀。另外，角B具有提供多個(gè)角以便不形成直角的角的這種形狀。在該光掩模的圖案中，角被去除，以便例如每個(gè)去除的角(直角三角形) 的一個(gè)邊具有10 μ m或更小的長(zhǎng)度。圖41A示出的半導(dǎo)體層5610和5611反映圖41B示出的掩模圖案5630。在這種情況下，掩模圖案5630可以以形成類似于原始圖案的圖案或更加圓形化掩模圖案5630的各角的方式被轉(zhuǎn)移。即，與掩模圖案5630的那些相比，可以提供具有更平滑的形狀的略圓的角部分。在半導(dǎo)體層5610和5611上形成至少部分地包含氧化硅和氮化硅的絕緣層。形成該絕緣層的一個(gè)目的是形成柵極絕緣層。然后，形成柵極線5712、5713和5714以與半導(dǎo)體層部分地重疊，如圖42A所示。對(duì)應(yīng)于半導(dǎo)體層5610形成柵極線5712。對(duì)應(yīng)于半導(dǎo)體層 5610和5611形成柵極線5713。對(duì)應(yīng)于半導(dǎo)體層5610和5611形成柵極線5714。通過(guò)在絕緣層上沉積金屬層或高度導(dǎo)電的半導(dǎo)體層，然后通過(guò)光刻將圖案印在該層上，來(lái)形成柵極線。用來(lái)形成柵極線的光掩模被提供有圖42B示出的掩模圖案5731。在該掩模圖案 5731中，用下面的方式去除它的角每個(gè)去除的角(直角三角形)具有ΙΟμπι或更小的一個(gè)邊，或具有1/5到1/2的線寬度的一個(gè)邊。圖42Α示出的柵極線5712、5713和5714反映圖42Β示出的掩模圖案5731的形狀。在這種情況下，雖然可以通過(guò)以形成類似于掩模圖案 5731的圖案或進(jìn)一步圓形化掩模圖案5731的各個(gè)角的方式來(lái)轉(zhuǎn)移掩模圖案5731。S卩，與掩模圖案5731的那些相比，可以提供具有更平滑的形狀的略圓的角部分。具體地，形成柵極線5712、5713和5714的每個(gè)角以通過(guò)去除邊緣部分變?yōu)槁詧A的，以便去除的角具有1/5 到1/2的線寬度的長(zhǎng)度。將角的突出部分形成為略圓的有助于在利用等離子體的干法蝕刻中抑制由于異常的放電產(chǎn)生細(xì)粉末。另外，通過(guò)將角的凹陷部分形成為略圓的，可以獲得這種效果即使在清洗時(shí)產(chǎn)生了細(xì)粉末，它們?nèi)钥梢员磺逑吹舳鴽](méi)有聚集在該角中。結(jié)果，可以期待顯著改善產(chǎn)量。層間絕緣層是在形成柵極線5712、5713和5714之后將要形成的層。利用例如氧化硅的無(wú)機(jī)絕緣材料或例如聚酰亞胺或丙烯酸樹脂的有機(jī)絕緣材料形成層間絕緣層。可以在該層間絕緣層和柵極線5712、5713和5714之間提供例如氮化硅或氧氮化硅的另一個(gè)絕緣層。進(jìn)一步，也可以在該層間絕緣層上提供例如氮化硅或氧氮化硅的絕緣層。這種絕緣層可以防止半導(dǎo)體層和柵極絕緣層被具有對(duì)晶體管有不利影響的雜質(zhì)，例如外來(lái)的金屬離子或濕氣污染。在層間絕緣層的預(yù)定位置中形成開口。例如，在柵極線的對(duì)應(yīng)部分和位于層間絕緣層下面的半導(dǎo)體層中提供開口。通過(guò)使用掩模圖案的光刻形成具有單層或多層金屬或金屬化合物的布線層，然后將其蝕刻成預(yù)定的圖案。然后，如圖43Α所示，形成線5815到5820
51以與半導(dǎo)體層部分地重疊。線連接在特定的元件之間，這意味著線不是線性地連接特定的元件而是由于布局的限制而包括角。另外，該線的寬度在接觸部分和其它部分中變化。在接觸孔的寬度等于或?qū)捰谠摼€寬度的情況下，在接觸部分中的該線被形成為寬于其它部分的寬度。用于形成線5815到5820的光掩模具有圖4 示出的掩模圖案5832。還是在這種情況下，形成每個(gè)線以具有這樣的圖案在去除的三角形的一個(gè)邊為ΙΟμπι或更小，或具有 1/5到1/2的線寬度的長(zhǎng)度的條件下去除直角的角(直角三角形)，因此該角被圓形化。將角的突出部分形成為略圓的有助于在利用等離子體的干法蝕刻中抑制由于異常的放電產(chǎn)生細(xì)粉末。另外，通過(guò)將角的凹陷部分形成為略圓的，可以獲得這種效果即使在清洗時(shí)產(chǎn)生了細(xì)粉末，它們?nèi)钥梢员磺逑吹舳鴽](méi)有聚集在該角中。由此，可以顯著改善產(chǎn)量。當(dāng)將線的各個(gè)角形成為略圓的時(shí)，可以預(yù)期導(dǎo)電。進(jìn)一步，當(dāng)平行形成多個(gè)線時(shí)，可以容易地清洗掉灰塵。在圖43Α中，形成η溝道晶體管5821到58Μ和ρ溝道晶體管5825和5擬6。η溝道晶體管5823和ρ溝道晶體管5825，以及η溝道晶體管5擬4和ρ溝道晶體管5擬6分別構(gòu)成倒相器5827和5擬8。注意，包括這六個(gè)晶體管的電路構(gòu)成SRAM?？梢栽谶@些晶體管上形成例如氮化硅或氧化硅的絕緣層。注意，該實(shí)施例可以自由地結(jié)合實(shí)施例1到3的任何一個(gè)實(shí)現(xiàn)。[實(shí)施例δ]在該實(shí)施例中，參考圖25A到25C，描述上面形成像素的襯底被密封的結(jié)構(gòu)。圖25A 是上面形成了像素的襯底被密封的面板的頂視平面圖，以及圖25B和25C是沿著圖25A的線A-A’的截面圖。圖25B和25C示出了通過(guò)不同的方法進(jìn)行密封的實(shí)例。在圖25A到25C中，在襯底2501上提供具有多個(gè)像素的像素部分2502，并提供密封劑2506以圍繞像素部分2502，同時(shí)對(duì)其附著密封材料2507。對(duì)于像素的這種結(jié)構(gòu)，可以使用實(shí)施例模式或?qū)嵤├?中描述的那些。在圖25B的顯示面板中，圖25A中的密封材料2507對(duì)應(yīng)于對(duì)襯底2521。傳播光的對(duì)襯底2521附著到利用密封劑2506作為粘合層的襯底2501上，并且因此通過(guò)襯底2501、 對(duì)襯底2521和密封劑2506形成密封空間2522。對(duì)襯底2521被提供有濾色器2520和用來(lái)保護(hù)該濾色器的保護(hù)膜2523。從布置在像素部分2502內(nèi)的發(fā)光元件發(fā)射的光通過(guò)濾色器2520發(fā)射到外面。用惰性樹脂、液體等填充密封空間2522。注意，用來(lái)填充密封空間的 2522的樹脂可以是其中散布著吸濕劑的透光樹脂。另外，相同的材料可以用于密封劑2506 和填充在密封空間2522中的材料，以便可以同時(shí)進(jìn)行對(duì)襯底2521的粘附和像素部分2502 的密封。在圖25C示出的顯示面板中，圖25A中的密封材料2507對(duì)應(yīng)于密封材料2524。密封材料25M附著在利用密封劑2506作為粘合層的襯底2501上，并通過(guò)襯底2501、密封劑 2506和密封材料25 形成密封空間2508。該密封材料25 在其凹陷部分預(yù)先被提供有吸濕劑2509，并且吸濕劑2509通過(guò)吸收濕氣、氧等用于在密封空間2508中保持干凈的氣氛，并抑制發(fā)光元件的退化。該凹陷部分用細(xì)孔覆蓋材料2510覆蓋。覆蓋材料2510透過(guò)空氣和濕氣，而吸濕劑2509不透過(guò)它們。注意，可以用稀有氣體例如氮或氬、以及惰性樹脂或液體填充密封空間2508。
在襯底2501上提供用來(lái)向像素部分2502等傳送信號(hào)的輸入端子部分2511。通過(guò) FPC (柔性印刷電路)2512將信號(hào)例如視頻信號(hào)傳送到輸入端子部分2511。在輸入端子部分2511處，形成在襯底2501上的線借助于其中散布導(dǎo)體的樹脂(各向異性導(dǎo)電樹脂ACF) 電連接到提供在FPC 2512中的線?？梢栽谝r底2501上整體地形成像素部分2502和用來(lái)向像素部分2502輸入信號(hào)的驅(qū)動(dòng)電路?？商鎿Q地，用來(lái)向像素部分2502輸入信號(hào)的驅(qū)動(dòng)電路可以形成為IC芯片，以通過(guò)COG (玻璃上芯片)連接到襯底2501上，或該IC芯片可以通過(guò)利用TAB (帶自動(dòng)接合) 或印刷板設(shè)置在襯底2501上。該實(shí)施例可以自由地結(jié)合實(shí)施例1到4中的任何一個(gè)實(shí)現(xiàn)。[實(shí)施例6]本發(fā)明可以應(yīng)用于用來(lái)向面板輸入信號(hào)的電路安裝在該面板上的顯示模塊。圖沈示出了面板沈00與電路板沈04組合的顯示模塊。雖然圖沈示出了在電路板沈04上形成了控制器沈05、信號(hào)除法電路沈06等的實(shí)例，但是在電路板沈04上形成的電路不限于這些?？梢孕纬赡軌虍a(chǎn)生用于控制面板的信號(hào)的任何電路。從形成在電路板沈04上的電路輸出的信號(hào)通過(guò)連接線沈07輸入到面板沈00。面板洸00包括像素部分洸01、源極驅(qū)動(dòng)器洸02和柵極驅(qū)動(dòng)器洸03。面板洸00 的結(jié)構(gòu)可以與實(shí)施例1、2等中描述的那些類似。雖然圖沈示出了在與像素部分沈01相同的襯底上形成了源極驅(qū)動(dòng)器2602和柵極驅(qū)動(dòng)器沈03的實(shí)例，但是本發(fā)明的顯示模塊不限于此。可以僅柵極驅(qū)動(dòng)器沈03形成在與像素部分沈01相同的襯底上，而源極驅(qū)動(dòng)器沈02 形成在電路板上。可替換地，源極驅(qū)動(dòng)器和柵極驅(qū)動(dòng)器可以都形成在電路板上。通過(guò)并入該顯示模塊可以形成多種電子設(shè)備的顯示部分。該實(shí)施例可以自由地結(jié)合實(shí)施例1到5中的任何一個(gè)實(shí)現(xiàn)。[實(shí)施例7]在該實(shí)施例中，描述根據(jù)本發(fā)明的電子設(shè)備。該電子設(shè)備包括照相機(jī)(攝像機(jī)、數(shù)字照相機(jī)等)、投影機(jī)、頭戴式顯示器(風(fēng)鏡式顯示器)、導(dǎo)航系統(tǒng)、汽車立體聲系統(tǒng)、個(gè)人計(jì)算機(jī)、游戲機(jī)、便攜式信息終端(移動(dòng)計(jì)算機(jī)、便攜式電話、電子書等)、被提供有記錄介質(zhì)的圖像再現(xiàn)設(shè)備(具體地，用來(lái)再現(xiàn)記錄介質(zhì)例如數(shù)字通用光盤(DVD)并具有能顯示該再現(xiàn)的圖像的顯示器的設(shè)備)等。在圖27A到27D示出了電子設(shè)備的例子。圖27A示出了個(gè)人計(jì)算機(jī)，其包括機(jī)身2711、外殼2712、顯示部分2713、鍵盤 2714、外部連接端口 2715、指示鼠標(biāo)2716等。本發(fā)明應(yīng)用于顯示部分2713。利用本發(fā)明， 可以降低顯示部分的功耗。圖27B示出了被提供有記錄介質(zhì)的圖像再現(xiàn)設(shè)備(具體地，DVD再現(xiàn)設(shè)備)，其包括機(jī)身2721、外殼2722、第一顯示部分2723、第二顯示部分27M、記錄介質(zhì)(DVD等)讀取部分2725、操作鍵27 、揚(yáng)聲器部分2727等。第一顯示部分2723主要顯示圖像數(shù)據(jù)，而第二顯示部分27M主要顯示文本數(shù)據(jù)。本發(fā)明應(yīng)用到第一顯示部分2723和第二顯示部分 27M。利用本發(fā)明，可以降低顯示部分的功耗。圖27C示出便攜式電話，其包括機(jī)身2731、音頻輸出部分2732、音頻輸入部分 2733、顯示部分2734、操作開關(guān)2735、天線2736等。本發(fā)明應(yīng)用到顯示部分2734。利用本發(fā)明，可以降低顯示部分的功耗。
圖27D示出了照相機(jī)，其包括機(jī)身2741、顯示部分2742、外殼2743、外部連接端口
2744、遙控接收部分2745，圖像接收部分2746，電池2747、音頻輸入部分2748、操作鍵2749
等。本發(fā)明應(yīng)用到顯示部分2742。利用本發(fā)明，可以降低顯示部分的功耗。 該實(shí)施例可以自由地結(jié)合實(shí)施例1到6中的任何一個(gè)實(shí)現(xiàn)。 本申請(qǐng)基于2005年10月18日在日本專利局提交的日本專利申請(qǐng)序列號(hào)
no. 2005-303771，在此并入其全部?jī)?nèi)容作為參考。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管，其中第一晶體管的源極和漏極中的一個(gè)連接到第一線，第一晶體管的源極和漏極中的另一個(gè)連接到第二晶體管的柵電極和第三晶體管的源極和漏極中的一個(gè)，且第一晶體管的柵電極連接到第五線，其中第二晶體管的源極和漏極中的一個(gè)連接到第三線，第二晶體管的源極和漏極中的另一個(gè)連接到第六線，其中第三晶體管的源極和漏極中的所述一個(gè)連接到第二晶體管的柵電極，第三晶體管的源極和漏極中的另一個(gè)連接到第二線，并且第三晶體管的柵電極連接到第四線，其中第四晶體管的源極和漏極中的一個(gè)連接到第六線并且第四晶體管的源極和漏極中的另一個(gè)連接到第二線，其中第五晶體管的源極和漏極中的一個(gè)連接到第二線，并且第五晶體管的柵電極連接到第四線，其中第六晶體管的源極和漏極中的一個(gè)連接到第六線，并且第六晶體管的源極和漏極中的另一個(gè)連接到第二線，以及其中第七晶體管的源極和漏極中的一個(gè)連接到第四晶體管的柵電極。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管以及第七晶體管是η溝道晶體管。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管是P溝道晶體管。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管以及第七晶體管的半導(dǎo)體層由非晶硅形成。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中在第二晶體管的柵電極和第二晶體管的源極和漏極中的所述另一個(gè)之間設(shè)置電容器。
6.一種包括如權(quán)利要求1所述的半導(dǎo)體器件的移位寄存器。
7.一種包括如權(quán)利要求6所述的移位寄存器和設(shè)置成矩陣的多個(gè)像素的顯示器件， 其中所述多個(gè)像素由所述移位寄存器來(lái)驅(qū)動(dòng)。
8.—種顯示器件，其包括如權(quán)利要求6所述的第一移位寄存器、如權(quán)利要求6所述的第二移位寄存器，以及設(shè)置成矩陣的多個(gè)像素，其中所述多個(gè)像素由所述第一移位寄存器和所述第二移位寄存器來(lái)掃描；以及其中所述第一移位寄存掃描所述多個(gè)像素且所述第二移位寄存器以相同時(shí)序選擇所述多個(gè)像素。
9.一種設(shè)置有如權(quán)利要求7所述的顯示器件的電子設(shè)備。
10.一種設(shè)置有如權(quán)利要求8所述的顯示器件的電子設(shè)備。
11.一種半導(dǎo)體器件，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管以及第七晶體管，其中第一晶體管的源極和漏極中的一個(gè)連接到第五線，第一晶體管的源極和漏極中的另一個(gè)連接到第二晶體管的柵電極和第三晶體管的源極和漏極中的一個(gè)，并且第一晶體管的柵電極連接到第五線，其中第二晶體管的源極和漏極中的一個(gè)連接到第三線并且第二晶體管的源極和漏極中的另一個(gè)連接到第六線，其中第三晶體管的源極和漏極中的所述一個(gè)連接到第二晶體管的柵電極，第三晶體管的源極和漏極中的所述另一個(gè)連接到第二線，并且第三晶體管的柵電極連接到第四線，其中第四晶體管的源極和漏極中的一個(gè)連接到第六線并且第四晶體管的源極和漏極中的另一個(gè)連接到第二線，其中第五晶體管的源極和漏極中的一個(gè)連接到第二線并且第五晶體管的柵電極連接到第四線，其中第六晶體管的源極和漏極中的一個(gè)連接到第六線并且第六晶體管的源極和漏極中的另一個(gè)連接到第二線，以及其中第七晶體管的源極和漏極中的一個(gè)連接到第四晶體管的柵電極。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管是η溝道晶體管。
13.如權(quán)利要求11所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管是P溝道晶體管。
14.如權(quán)利要求11所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管的半導(dǎo)體層由非晶硅形成。
15.如權(quán)利要求11所述的半導(dǎo)體器件，其中在第二晶體管的柵電極和第二晶體管的源極和漏極中的所述另一個(gè)之間設(shè)置電容器。
16.一種包括如權(quán)利要求11所述的半導(dǎo)體器件的移位寄存器。
17.—種包括如權(quán)利要求16所述的移位寄存器和設(shè)置成矩陣的多個(gè)像素的顯示器件， 其中所述多個(gè)像素由所述移位寄存器驅(qū)動(dòng)。
18.一種顯示器件，包括如權(quán)利要求16所述的第一移位寄存器、如權(quán)利要求16所述的第二移位寄存器以及設(shè)置成矩陣的多個(gè)像素，其中所述多個(gè)像素由所述第一移位寄存器和所述第二移位寄存器來(lái)掃描；以及其中所述第一移位寄存器掃描所述多個(gè)像素且所述第二移位寄存器以相同時(shí)序選擇所述多個(gè)像素。
19.一種設(shè)置有如權(quán)利要求17所述的顯示器件的電子設(shè)備。
20.一種設(shè)置有如權(quán)利要求18所述的顯示器件的電子設(shè)備。
21.一種半導(dǎo)體器件，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管和第八晶體管，其中所述第一晶體管的源極和漏極中的一個(gè)連接到第一線，所述第一晶體管的源極和漏極中的另一個(gè)連接到第二晶體管的柵電極和第三晶體管的源極和漏極中的一個(gè)，并且第一晶體管的柵電極連接到第五線，其中第二晶體管的源極和漏極中的一個(gè)連接到第三線，并且第二晶體管的源極和漏極中的另一個(gè)連接到第六線，其中第三晶體管的源極和漏極中的所述一個(gè)連接到第二晶體管的柵電極，第三晶體管的源極和漏極中的另一個(gè)連接到第二線，并且第三晶體管的柵電極連接到第四線，其中第四晶體管的源極和漏極中的一個(gè)連接到第六線，并且第四晶體管的源極和漏極中的另一個(gè)連接到第二線，其中第五晶體管的源極和漏極中的一個(gè)連接到第二線，并且第五晶體管的柵電極連接到第四線，其中第六晶體管的源極和漏極中的一個(gè)連接到第六線，并且第六晶體管的源極和漏極中的另一個(gè)連接到第二線，其中第七晶體管的源極和漏極中的一個(gè)連接到第四晶體管的柵電極，以及其中第八晶體管的源極和漏極中的一個(gè)連接到第二線。
22.如權(quán)利要求21所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管和第八晶體管是η溝道晶體管。
23.如權(quán)利要求21所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管和第八晶體管是P溝道晶體管。
24.如權(quán)利要求21所述的半導(dǎo)體器件，其中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管和第八晶體管的半導(dǎo)體層由非晶硅形成。
25.如權(quán)利要求21所述的半導(dǎo)體器件，其中在第二晶體管的柵電極和第二晶體管的源極和漏極中的所述另一個(gè)之間設(shè)置電容器。
26.—種包括如權(quán)利要求21所述的半導(dǎo)體器件的移位寄存器。
27.一種包括如權(quán)利要求沈所述的移位寄存器和設(shè)置成矩陣的多個(gè)像素的顯示器件， 其中所述多個(gè)像素由所述移位寄存器驅(qū)動(dòng)。
28.—種顯示器件，包括如權(quán)利要求26所述的第一移位寄存器、如權(quán)利要求沈所述的第二移位寄存器和設(shè)置成矩陣的多個(gè)像素，其中所述多個(gè)像素由所述第一移位寄存器和所述第二移位寄存器掃描；以及其中所述第一移位寄存器掃描所述多個(gè)像素且所述第二移位寄存器以相同時(shí)序選擇所述多個(gè)像素。
29.一種設(shè)置有如權(quán)利要求27所述的顯示器件的電子設(shè)備。
30.一種設(shè)置有如權(quán)利要求觀所述的顯示器件的電子設(shè)備。
全文摘要
移位寄存器、半導(dǎo)體器件、顯示器件和電子設(shè)備。本發(fā)明提供一種半導(dǎo)體器件和移位寄存器，其中，在非選擇周期中產(chǎn)生低噪聲且晶體管不總是導(dǎo)通。提供第一到第四晶體管。第一晶體管的源極和漏極中的一個(gè)連接到第一線，其源極和漏極中的另一個(gè)連接到第二晶體管的柵電極，且其柵電極連接到第五線。第二晶體管的源極和漏極中的一個(gè)連接到第三線，且其源極和漏極中的另一個(gè)連接到第六線。第三晶體管的源極和漏極中的一個(gè)連接到第二線，其源極和漏極中的另一個(gè)連接到第二晶體管的柵電極，且其柵電極連接到第四線。第四晶體管的源極和漏極中的一個(gè)連接到第二線，其源極和漏極中的另一個(gè)連接到第六線，且其柵電極連接到第四線。
文檔編號(hào)G11C19/28GK102194525SQ20111005724
公開日2011年9月21日 申請(qǐng)日期2006年10月18日 優(yōu)先權(quán)日2005年10月18日
發(fā)明者梅崎敦司 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所