專利名稱：使用具有可重新編程電阻的納米管制品的存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及非易失性隨機(jī)存取存儲器陣列，尤其涉及使用具有可重新編程電阻的納米管制品來提供可在集成電路中使用的單位單元的非易失性隨機(jī)存取存儲器陣列。相關(guān)領(lǐng)域描述
商用電子設(shè)備中使用的存儲器單元的重要特征是具有低廉的制造成本、非易失性、高密度、低功率、高速度。常規(guī)存儲器解決方案包括只讀存儲器(ROM)、可編程只讀存儲器(PROM)、電可編程存儲器(EPROM)、電可擦可編程只讀存儲器(EEPROM)、動態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)隨機(jī)存取存儲器(SRAM)。ROM具有相對低廉的成本，但是不能重寫。PROM可被電編程，但是僅有單次寫入循環(huán)。EPROM具有比ROM和PROM的讀取循環(huán)更快的讀取循環(huán)，但是具有相對較長的擦除時間并且僅對幾個重復(fù)讀取/寫入循環(huán)可靠。EEPROM(或“閃存”)的生產(chǎn)并不昂貴并且具有較低的功耗，但是具有較長的寫入循環(huán)(ms)以及與DRAM或SRAM相比較低的相對速度。閃存還具有有限次讀取/寫入循環(huán)，這導(dǎo)致較低的長期可靠性。ROM、PROM、EPROM和EEPROM都是非易失性的，這意味著如果存儲器的功率中斷，則存儲器將保持存儲在存儲單元中的信息。DRAM在充當(dāng)電容器的晶體管柵極上存儲電荷。這些電容器必須在每幾毫秒電刷新一次，以補(bǔ)償電荷泄漏。而且，讀取操作使電容器放電，從而隨后必須將信息重寫到該存儲器。這使系統(tǒng)設(shè)計更復(fù)雜，因為必須納入獨(dú)立的電路以在電容器放電之前以及讀取操作之后“刷新”存儲器內(nèi)容。SRAM不需要被刷新，并且比DRAM更快速，但是具有較低的密度并且比DRAM更昂貴。SRAM和DRAM兩者都是易失性的，這意味著如果存儲器的功率中斷，則存儲器單元將丟失其存儲的信息。于是，現(xiàn)有商用技術(shù)通常是非易失性的，不能隨機(jī)存取并且具有較低的密度、較高的制造成本以及受限的允許具有電路功能的高可靠性的多次寫入的能力；或者易失性的，具有復(fù)雜的系統(tǒng)設(shè)計或者具有較低的密度。某些新興技術(shù)已經(jīng)嘗試解決這些缺點(diǎn)。例如，磁性RAM (MRAM)或者鐵磁性RAM (FRAM)具有由材料的磁性或鐵磁性區(qū)域的取向產(chǎn)生的非易失性存儲單元。MRAM使用磁阻存儲器元件，該元件基于鐵磁材料的各向異性磁阻或巨磁阻。這些類型的存儲器元件是非易失性的，但是具有相對較高的電阻和較低的密度。一種基于磁性隧道結(jié)的不同的建議磁性存儲器單元也已經(jīng)被檢驗，但是沒有得到大規(guī)模商用的MRAM器件。FRAM使用類似于DRAM的電路架構(gòu)，但是卻使用薄膜鐵電電容器和外部施加的電場。這種電容器被認(rèn)為在移除外部施加電場之后仍保持其電極化，從而形成非易失性存儲器單元。然而，F(xiàn)RAM存儲器單元常常較大，難以制成大規(guī)模集成組件。參照美國專利 No. 4，853，893 ；4，888，630 ；5，198，994。另一種出現(xiàn)的非易失性存儲器技術(shù)是相變存儲器。該技術(shù)通過在結(jié)合了諸如硒或碲元素的薄膜合金中引起結(jié)構(gòu)相變來存儲信息。這些合金被視為可在晶態(tài)和不定形狀態(tài)中保持穩(wěn)定，從而形成用作非易失性存儲器單元的雙穩(wěn)開關(guān)。然而，該技術(shù)操作速度較慢、難以制造、可靠性不明并且尚未達(dá)到商用化狀態(tài)。參照美國專利No. 3，448，302 ；4, 845，533 ； 4，876，667 ；6，044，008。線交叉存儲器(wire crossbar memory)也已經(jīng)提出。參照美國專利 No. 6，128，214 ；6, 159，620 ；以及6，198，655。這些建議存儲器單元使用分子來構(gòu)建雙穩(wěn)開關(guān)。兩根線(可以是金屬或半導(dǎo)體，取決于特定實(shí)現(xiàn))交叉，其中一層一個或多個分子化合物在結(jié)點(diǎn)處夾在線之間。通過例如通過化學(xué)組裝或電化學(xué)氧化/還原反應(yīng)來控制所夾化合物，兩根線彼此電接觸或脫離電接觸以生成對應(yīng)的“接通”或“關(guān)斷”狀態(tài)。該存儲器單元的形成具有要求高度專門化的線結(jié)的制造限制。而且它還有可能由于在氧化還原過程中發(fā)現(xiàn)的內(nèi)在不穩(wěn)定性以及化合物降解的危險而不能保持非易失性或長期可靠性。
近來，已經(jīng)提出了使用諸如單壁碳納米管的納米尺度的線來形成作為存儲器單元的交叉結(jié)的存儲器器件。參照 WO 01/03208, "Nanoscopic Wire-Based Devices, Arrays, and Methods of Their Manufacture (基于納米尺度線的器件、陣列及其制造方法)”；以及Thomas Rueckes等人的"Carbon Nanotube-Based Nonvolatile Random Access Memory for Molecular Computing(用于分子計算的基于碳納米管的非易失性隨機(jī)存取存儲器)”， kience，289卷，94-97頁，2000年7月7日。下文中，這些器件稱為納米管線交叉存儲器 (NTffCM)。在這些建議器件中，單獨(dú)的單壁納米管線被懸置在其它線上，定義了存儲器單元。 寫入到一根或兩根線的電信號使它們彼此物理吸引或排斥。每個物理狀態(tài)(即吸引或排斥的線)對應(yīng)于一個電學(xué)狀態(tài)。排斥的線形成斷路結(jié)。吸引的線形成閉合狀態(tài)，從而形成整流結(jié)。當(dāng)從該結(jié)移走電功率時，線保持其物理(以及由此的電學(xué))狀態(tài)，由此形成非易失性存儲器單元。最近提出的納米管帶交叉存儲器(NTRCM)器件提供以下有點(diǎn)非易失性、具有較小的每位生產(chǎn)成本、高密度、快速隨機(jī)存取、以及低功耗，并且具有高度耐輻射。該存儲器提供與常規(guī)SRAM可比擬的性能且實(shí)現(xiàn)更高的密度，因為它使用具有機(jī)電響應(yīng)的納米管加3 個陣列線來控制并讀取存儲器單元狀態(tài)的雙器件結(jié)構(gòu)。該存儲器提供具有非破壞性讀出 (NDRO)操作和非易失性的相對優(yōu)勢。美國專利No. 6，919，592中公開了基于NTRCM的機(jī)電電路，諸如存儲器單元。這些電路包括具有從襯底表面延伸的支承以及其間的導(dǎo)電跡線的結(jié)構(gòu)。該支承將納米管帶懸置在導(dǎo)電跡線上。每個帶包括一個或多個納米管。例如，如美國專利No. 6，919，592所述， 納米管結(jié)構(gòu)物(納米結(jié)構(gòu)物)可被圖形化成帶。然后，該帶可用作創(chuàng)建非易失性機(jī)電存儲器單元的組件。該帶可響應(yīng)于控制跡線和/或帶的電刺激而機(jī)電偏轉(zhuǎn)。該帶的偏轉(zhuǎn)的物理狀態(tài)可被制成表示對應(yīng)的信息狀態(tài)。該偏轉(zhuǎn)物理狀態(tài)具有非易失性特征，表示該帶即使在從該存儲器單元移走功率的情況下仍然保持其物理(以及由此的信息)狀態(tài)。如美國專利 No. 6，911，682所述，三跡線架構(gòu)可用于機(jī)電存儲器單元，其中跡線中的兩個是控制帶偏轉(zhuǎn)的電極。如美國專利申請公開No. 6，919，592中所述，可通過從沉積或生長的納米管層或纏結(jié)結(jié)構(gòu)物選擇性地移除材料而形成帶。為了制作懸置納米管帶，可使用多個掩模步驟?？稍趲鶓抑玫拈_關(guān)區(qū)域中的納米管帶之上或之下制作犧牲層。隨后移除這些犧牲層以在該帶上方和下方留下空間，即懸置該帶。至少某些提議的理想存儲器器件是能夠使用基體或SOI CMOS工藝實(shí)現(xiàn)簡單、低成本的集成制作的一種器件。這種存儲器器件可僅用一個附加掩模層(或至多兩個附加掩模層)以及最少的附加工藝步驟來制成。概述本發(fā)明提供一種包括雙端納米管開關(guān)的非易失性存儲器陣列。該陣列包括多個存儲器單位單元，每個單元接收位線、第一字線和第二字線。每個存儲器單位單元包括單元選擇晶體管和電阻可重新編程的非易失性雙端納米管制品，該制品的狀態(tài)確定了存儲器單位單元的邏輯狀態(tài)。在一方面，存儲器陣列包括多個存儲器單元，每個存儲器單元接收位線、第一字線、和第二字線。每個存儲器單元包括可操作地耦合于第一字線和位線以響應(yīng)于位線和第一字線中至少一個的激活而選擇存儲器單元的單元選擇電路。每個存儲器單元還包括雙端開關(guān)器件，該器件包括與納米管制品電連通的第一和第二導(dǎo)電端子。第一端子可操作地耦合于單元選擇電路而第二端子可操作地耦合于第二字線。存儲器陣列還包括可操作地耦合于每個單元的位線、第一字線和第二字線的存儲器操作電路。該操作電路能夠通過激活位線和第一字線中至少一個來選擇單元并且能夠向位線、第一字線和第二字線中至少一個施加第一電刺激來將第一和第二端子之間的納米管制品的電阻變成相對較高電阻。該操作電路還能夠通過激活位線和第一字線中至少一個來選擇單元并且能夠向位線、第一字線和第二字線中至少一個施加第二電刺激來將第一和第二端子之間的納米管制品的電阻變成相對較低電阻。納米管制品的相對較高電阻對應(yīng)于存儲器單元的第一信息狀態(tài)，而納米管制品的相對較低電阻對應(yīng)于存儲器單元的第二信息狀態(tài)。在另一方面，第一和第二信息狀態(tài)是非易失性的。第一狀態(tài)的電阻可以是第二狀態(tài)的電阻的至少十倍。在另一方面，單元選擇電路包括具有柵極、源極和漏極的晶體管。柵極可與第一字線電接觸，源極可與第一導(dǎo)電端子電接觸，而漏極可與位線電接觸。在另一方面，單元選擇電路包括FET。在另一方面，操作電路通過激活位線和第一字線之一來選擇單元，并且向位線和第一字線中另一個施加讀取刺激來讀取存儲器單元的信息狀態(tài)。讀取刺激可包括施加浮動電壓(floating voltage)，且操作電路可通過確定位線和第一字線中所述另一個上的電壓是否降到閾值以下來讀取單元的信息狀態(tài)。讀取存儲器單元的信息狀態(tài)可以是非破壞性讀出操作。在另一方面，操作電路包括對應(yīng)于每個存儲器單元的鎖存器，并且在擦除存儲器單元之前在對應(yīng)鎖存器中記錄存儲器單元的信息狀態(tài)。在另一方面，操作電路包括對第一電刺激產(chǎn)生擦除操作的電路。該擦除操作可包括施加一個或多個電壓脈沖，其中脈沖幅度、脈沖波形、和脈沖數(shù)量一起足以將該器件變成第一狀態(tài)。在另一方面，操作電路包括對第二電刺激產(chǎn)生編程操作的電路。編程操作可包括施加一個或多個電壓脈沖，其中脈沖幅度、脈沖波形和脈沖數(shù)量一起足以將該器件變成第二狀態(tài)。在另一方面，存儲器單元包括與位線和第一字線電連通以響應(yīng)于位線和第一字線中至少一個的激活而選擇存儲器單元的單元選擇電路。該存儲器單元還包括雙端納米管開關(guān)器件，該器件包括與納米管制品電連通的第一和第二導(dǎo)電端子。第一端子與單元選擇電路電連通，且第二端子與第二字線電連通。選擇存儲器單元并向位線、第一字線和第二字線中至少之一施加第一電刺激，將第一和第二端子之間的開關(guān)器件電阻從相對較低電阻變成相對較高電阻。選擇存儲器單元并向位線、第一字線和第二字線中至少一個施加第二電刺激，將第一和第二端子之間的開關(guān)器件電阻從相對較高電阻變成相對較低電阻。第一和第二端子之間的相對較高電阻對應(yīng)于存儲器單元的第一信息狀態(tài)，且第一和第二端子之間的相對較低電阻對應(yīng)于存儲器單元的第二信息狀態(tài)。在另一方面，第一和第二信息狀態(tài)是非易失性的。第一信息狀態(tài)的電阻可以是第二狀態(tài)的電阻的至少十倍。在另一方面，單元選擇電路包括具有柵極、源極、和漏極的晶體管。柵極可與第一字線電連通，源極可與第一導(dǎo)電端子電連通，且漏極可與位線電連通。在另一方面，單元選擇電路包括FET。在另一方面，第一電刺激包括施加一個或多個電壓脈沖，其中脈沖幅度、脈沖波形和脈沖數(shù)量一起足以將該器件變成第一信息狀態(tài)。在另一方面，第二電刺激包括施加一個或多個電壓脈沖，其中脈沖幅度、脈沖波形和脈沖數(shù)量一起足以將該器件變成第二信息狀態(tài)。附圖
簡要描述在附圖中圖IA和IB是非易失性雙端納米管開關(guān)的某些實(shí)施方式的橫截面圖；圖IC是根據(jù)本發(fā)明的某些實(shí)施方式的處于高電阻“關(guān)斷”狀態(tài)的圖IA的非易失性雙端納米管開關(guān)的示意圖；圖ID是根據(jù)本發(fā)明的某些實(shí)施方式的處于低電阻“接通”狀態(tài)的圖IA的非易失性雙端納米管開關(guān)的示意圖；圖2是根據(jù)本發(fā)明某些實(shí)施方式的具有各自包括單元選擇FET和非易失性雙端納米管開關(guān)的存儲器單元的存儲器陣列的示圖；圖3是根據(jù)本發(fā)明某些實(shí)施方式的存儲器陣列的操作波形的示圖。詳細(xì)描述本發(fā)明的較佳實(shí)施方式提供包括具有可重新編程的電阻的納米管制品的可縮放存儲器陣列。一般而言，該陣列包括多個存儲器單位單元，每個單元包括單元選擇晶體管和雙端納米管開關(guān)，并且可操作地耦合于位線、第一字線和第二字線。單元選擇晶體管用于通過使用位線、第一字線和/或第二字線向晶體管施加電刺激來選擇單元。雙端納米管開關(guān)可操作地連接到單元選擇晶體管，并用于存儲存儲器單位單元的狀態(tài)。雙端納米管開關(guān)包括兩個導(dǎo)電端子和納米管元件。兩個導(dǎo)電端子之間的電阻表征存儲器單元的狀態(tài)。高電阻狀態(tài)可用作邏輯“0”狀態(tài)，而低電阻狀態(tài)可用作邏輯“1”狀態(tài)。該單元可通過向位線、第一字線和/或第二字線施加適當(dāng)?shù)碾姶碳ざ趦煞N狀態(tài)之間可重新編程地切換。非易失性納米管存儲器組件的一個示例包括與非易失性雙端納米管(NT)開關(guān)組合以提供可用在集成電路中的非易失性單位單元的NFET或PFET(尤其是NFET)、陣列器件?？砂ㄔ诜且资詥挝粏卧械碾p端非易失性NT開關(guān)的示例在與本申請同日提
I^]SihA^11 "Two-Terminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表) 中有描述，該申請的內(nèi)容通過引用整體結(jié)合于此。在所述實(shí)施方式中的納米管開關(guān)組件可通過例如沉積并圖形化與納米管帶直接接觸的金屬層而制成。這些納米管開關(guān)可用在實(shí)現(xiàn)至少與DRAM相同密集的存儲器密度、同時提供NDRO操作、非易失性數(shù)據(jù)保持、以及快速隨機(jī)存取讀取時間的存儲器器件中。此外， 寫入(編程)和擦除時間可以比EEPROM和閃存EEPROM更快且需要更低的電壓。雙端納米管開關(guān)可包含在所述存儲器陣列中的雙端納米管開關(guān)的實(shí)施方式在與本申請同日提交 ？ 1^SihA^11 "Two-Terminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表)中有描述，該申請的內(nèi)容通過引用整體結(jié)合于此。使用該開關(guān)的關(guān)聯(lián)結(jié)構(gòu)、以及電學(xué)特性、 制作方法和將該開關(guān)與現(xiàn)有半導(dǎo)體技術(shù)集成的方法得到描述。圖IA示出非易失性2-端子納米管開關(guān)Q-TNSUO的橫截面圖。納米管元件25 設(shè)置在包含絕緣體層30的襯底35上。納米管元件25與直接沉積到納米管元件25上的諸如導(dǎo)電元件15和20的兩個端子至少部分地重疊。在本實(shí)施方式中，在沉積導(dǎo)電元件15和 /或20之前或之后定義的區(qū)域內(nèi)對納米管元件25進(jìn)行圖形化。導(dǎo)電元件15和20與刺激電路50接觸。刺激電路50對導(dǎo)電元件15和20中至少一個進(jìn)行電刺激，這改變了開關(guān)10的狀態(tài)。具體而言，納米管元件25通過改變在導(dǎo)電元件 15和20之間的開關(guān)10電阻來響應(yīng)該刺激；電阻的相對值對應(yīng)于開關(guān)的狀態(tài)。例如，如果刺激電路50跨越導(dǎo)電元件15和20施加例如相對較高電壓和電流的第一電刺激，則納米管元件25通過將導(dǎo)電元件15和20之間的器件電阻變成相對較高電阻來響應(yīng)。這對應(yīng)于器件的“擦除”或“關(guān)斷”狀態(tài)，其中導(dǎo)電元件15和20之間導(dǎo)電相對較差。在該狀態(tài)中，元件 15和20之間的阻抗也相對較高。例如，如果刺激電路50跨越導(dǎo)電元件15和20施加例如相對較低電壓和電流的第二電刺激，則納米管元件25通過將導(dǎo)電元件15和20之間的器件電阻變成相對較低電阻來響應(yīng)。這對應(yīng)于器件的“編程”或“接通”狀態(tài)，其中導(dǎo)電元件15 和20之間的導(dǎo)電相對較好，甚至是近歐姆性的。在該狀態(tài)下，元件15和20之間的阻抗也相對較低。與相對較高的“擦除”電壓關(guān)聯(lián)的“擦除”電流可大于或小于與相對較低的“編程”電壓關(guān)聯(lián)的“編程”電流?！安脸焙汀熬幊獭彪娏魍ǔＴ诩{安或微安范圍內(nèi)，并且由非易失性雙端納米管開關(guān)的幾何結(jié)構(gòu)和材料選擇來確定。一般而言，器件的第一和第二導(dǎo)電元件之間的電阻和阻抗相關(guān)于器件的狀態(tài)，并且可通過測量開關(guān)的電特性來確定。導(dǎo)電元件15和20較佳地由導(dǎo)電材料制成，并且可根據(jù)所需的開關(guān)10的性能特征由相同或不同材料制成。例如，導(dǎo)電元件15和20可由諸如Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、 Mo、Ag、In、Ir、Pb、Sn的金屬以及其它合適金屬及其組合構(gòu)成?？梢允褂弥T如TiAu、TiCu、 TiPcUI^Wn和TiW的金屬合金、包括CNT自身(例如單壁、多壁、和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、CoSix和TiSix的導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。絕緣體30較佳地是Si02、SiN, A1203、BeO、GaAs、聚酰亞胺或其它合適材料的合適絕緣材料?？稍?-TNS 10中使用的導(dǎo)電和絕緣材料的示例在
φ if H11 ^11 "Two-Terminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表) 中有詳細(xì)描述。在某些實(shí)施方式中，納米管元件(制品)25是纏結(jié)的碳納米管的結(jié)構(gòu)物(也稱為納米結(jié)構(gòu)物)。納米結(jié)構(gòu)物中的納米管可隨機(jī)取向，或者其取向可不受限于納米管元件 25的取向。納米管元件通?；旧享槕?yīng)表面；在某些實(shí)施方式中，雙端納米管開關(guān)中的一個或多個端子具有垂直取向表面，并且納米管元件基本上順應(yīng)垂直取向表面的至少一部分。在某些實(shí)施方式中，納米管元件或結(jié)構(gòu)物是多孔的，并且導(dǎo)電元件15和/或20的材料可填充納米管元件25中至少一些孔。在某些實(shí)施方式中，納米管元件25包括單壁納米管(SWNT)、和/或多壁納米管(MWNT)和/或雙壁納米管(DWNT)。在某些實(shí)施方式中，納米管元件25包括一個或多個納米管束。通常，納米管元件25包括至少一個納米管。制作納米管元件和納米結(jié)構(gòu)物的方法是公知的并在以下文獻(xiàn)中有描述美國專利No. 6，784，028、6，835，591,6, 574，130,6, 643，165,6, 706，402,6, 919，592,6, 911，682 和 6，924，538 ；美國專利公開 No. 2005-0062035,2005-0035367,2005-0036365 和 2004-0181630 ；以及美國專利申請No. 10/341005、10/341055、10/341054、10/341130，這些文獻(xiàn)的內(nèi)容通過引用整體結(jié)合于此(下文和上文中稱為“所結(jié)合的專利參考文獻(xiàn)”)。可用于2-TNS10的納米管元件的某些實(shí)施方式在與本申請同日提交的題為"Two-jTerminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請 No.(待發(fā)表)中有詳細(xì)描述。通常，高電阻和低電阻值較佳地分開至少一個量級。在某些較佳實(shí)施方式中，“關(guān)斷”狀態(tài)具有是“接通”狀態(tài)至少10倍的電阻。在某些較佳實(shí)施方式中，“關(guān)斷”狀態(tài)具有是“接通”狀態(tài)至少10倍的阻抗。在某些實(shí)施方式中，“編程”或“接通”狀態(tài)由導(dǎo)電元件15 與20之間通常在100Ω至1ΜΩ范圍內(nèi)的電阻(Ron)來表征。在某些實(shí)施方式中，“擦除” 或“關(guān)斷”狀態(tài)由導(dǎo)電元件15與20之間的通常在10ΜΩ至IOGQ或更高的范圍內(nèi)的電阻 (Roff)來表征。兩種狀態(tài)是非易失性的，即它們不發(fā)生變化直到刺激電路50向?qū)щ娫?5 和20中至少一個施加另一適當(dāng)?shù)碾姶碳?，并且它們保持狀態(tài)，即使從該電路移除功率。刺激電路還可使用非破壞性讀出操作(NDRO)來確定2-TNS 10的狀態(tài)。例如，刺激電路50可跨越導(dǎo)電元件15和20施加較低的測量電壓，并且測量導(dǎo)電元件之間的電阻R。該電阻可通過測量導(dǎo)電元件15和20之間的電流并由此計算電阻R來測量。該刺激足夠弱，使得它不會改變器件的狀態(tài)。以下進(jìn)一步描述通過測量穿過導(dǎo)電元件15和20(之間)的預(yù)充電位線電容放電來確定單元狀態(tài)的另一示例方法。雙端納米管開關(guān)的某些實(shí)施方式的“編程” 和“擦除”狀態(tài)的示例電刺激和電阻以及示例“讀取”刺激在題為“Two-I^rminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表)中有詳細(xì)描述。在某些實(shí)施方式中，熱學(xué)和/或電學(xué)工程設(shè)計，即熱學(xué)和/或電學(xué)工程設(shè)計管理 (設(shè)計)可用于增強(qiáng)雙端納米管開關(guān)的性能，如與本申請同日提出的題為“Two-Terminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表)所述。圖IB示出非易失性雙端納米管開關(guān) (2-NTS)10'的橫截面圖，其中熱學(xué)和/或電學(xué)工程設(shè)計管理(設(shè)計)通過限制納米管元件 25’與導(dǎo)電元件20’之間的重疊來實(shí)現(xiàn)。納米管元件25’設(shè)置在包括絕緣體層30’的襯底 35’上。納米管元件25’被安排成以指定的幾何關(guān)系與諸如直接沉積在納米管元件25’上的導(dǎo)電元件15’和20’的端子中至少一個的至少一部分以諸如預(yù)定程度重疊。在本實(shí)施方式中，在導(dǎo)電元件15’和/或20’的沉積之前或之后所定義的區(qū)域內(nèi)對納米管元件25’進(jìn)行圖形化。導(dǎo)電元件15’與納米管元件25’的一整個末端區(qū)域重疊，形成近歐姆性接觸。在納米管元件25’的相對一端，在重疊區(qū)域45’，導(dǎo)電元件20’與納米管元件25，重疊受控重疊長度40，。受控重疊長度可以例如在l-150nm范圍內(nèi)，或者在15-50nm 范圍內(nèi)。在一較佳實(shí)施方式中，受控重疊長度40’約為45nm。制作開關(guān)10’的材料和方法與以上對圖IA的開關(guān)10所述的類似。圖IA和IB所示的開關(guān)10和10’旨在作為可用于使用具有可重新編程電阻的納米管制品的存儲器陣列的雙端納米管開關(guān)的說明性示例?？捎糜诖鎯ζ麝嚵械?-TNS 的其它實(shí)施方式在與本申請同日提交并具有共同受讓人的題為“Two-Terminal NanotubeDevices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表)中有詳細(xì)描述，該申請的內(nèi)容通過引用整體結(jié)合于此。圖IC和ID分別是處于“關(guān)斷”和“接通”狀態(tài)的圖IA所示2-TNS 10的示意圖。 圖IC示出處于“關(guān)斷”狀態(tài)110的開關(guān)100。圖IC的導(dǎo)電元件120對應(yīng)于圖IA中的導(dǎo)電元件20，且導(dǎo)電元件115對應(yīng)于圖IA中的導(dǎo)電元件15。納米管元件125對應(yīng)于圖IA中的納米管元件25。刺激電路150向元件115和120中至少一個施加適當(dāng)?shù)碾姶碳ひ詫㈤_關(guān)100的狀態(tài)變成狀態(tài)110。開關(guān)100的狀態(tài)110由元件115和120之間的相對較高電阻來表征，這可被視為“不接觸”狀態(tài)，因為元件115和元件120之間存在相對較差的電接觸。 圖ID示出在“接通”狀態(tài)110’的的開關(guān)100’。圖ID的導(dǎo)電元件120’對應(yīng)于圖IA中的導(dǎo)電元件20，且導(dǎo)電元件115對應(yīng)于圖IA中的導(dǎo)電元件15。刺激電路150’向元件115和 120’中至少一個施加適當(dāng)?shù)碾姶碳ひ詫㈤_關(guān)100’的狀態(tài)變成狀態(tài)110’。開關(guān)100’的狀態(tài)110’由相對較低電阻來表征，這可被視為“接觸”狀態(tài)，因為導(dǎo)電元件115’和元件120’ 之間存在相對較好的電接觸。NRAM器件的鈍化可用于方便器件在空氣中、室溫下的操作，并且與NRAM器件頂部上的堆棧材料層結(jié)合作為保護(hù)層。未鈍化的NRAM器件的操作通常在諸如氬、氮或氦的惰性氣體環(huán)境中或者升高(高于125C)樣品溫度下進(jìn)行，以從暴露的納米管移除所吸收的水。因此，鈍化膜的要求通常是雙重的。首先，鈍化膜應(yīng)形成有效的潮濕屏障，防止納米管暴露在水氣中。其次，鈍化膜不應(yīng)與NRAM器件的開關(guān)機(jī)制干擾?！N鈍化的方法涉及在NRAM器件周圍制成來提供密封的開關(guān)區(qū)域的腔。圍繞單獨(dú)器件(器件級鈍化)和圍繞22個器件的整個管芯(管芯級鈍化)兩種腔都已被制成。然而，制作的工藝流程很復(fù)雜，需要至少兩個附加光刻步驟和至少兩個附加蝕刻步驟。鈍化的另一種方法涉及在NRAM器件上沉積合適的電介質(zhì)層。該方法的示例是使用與NRAM器件直接接觸的旋涂聚偏二氟乙烯(PVDF)。將PVDF圖形化成管芯級(在整個管芯有源區(qū)域)或器件級的片(覆蓋單個器件的單個片)。然后，使用諸如氧化鋁或二氧化硅的合適的輔助電介質(zhì)鈍化膜來密封PVDF并提供對NRAM操作魯棒的鈍化。NRAM操作被認(rèn)為會熱分解覆蓋的PVDF，因此需要輔助鈍化膜來密封該器件。由于管芯級鈍化通常為 100 平方微米的片，該局部分解可導(dǎo)致輔助鈍化的破裂、NRAM器件暴露在空氣中以及其隨后的失效。為了避免輔助鈍化膜的這種失效，經(jīng)管芯級鈍化的器件通過用通常從4V以0. 5V步長到8V的500ns脈沖來脈沖調(diào)制該器件而電學(xué)“老化”。這被視為可控地分解PVDF并防止覆蓋的輔助鈍化膜破裂。在老化處理之后，管芯級鈍化的NRAM器件可正常操作。使用器件級PVDF涂層和輔助鈍化膜來鈍化的器件在處理上不需要這種老化，并且可直接在操作電壓下在室溫下空氣中操作。通過器件級鈍化，PVDF被圖形化成精確的CNT結(jié)構(gòu)物的形狀， 通常0. 5微米寬和1-2微米長。這種小的片可被視為能在不使輔助鈍化膜失效的情況下分解。對于輔助鈍化中給定的缺陷密度，與更大的、管芯級片相比，平均而言，有可能在器件級 PVDF片的更小覆蓋面積上沒有缺陷。本文所述的存儲器陣列包括刺激/鎖存器電路，該電路可通過向與開關(guān)電接觸的線施加適當(dāng)刺激來獨(dú)立選擇和控制陣列中每個開關(guān)，如下文更詳細(xì)描述。刺激/鎖存器電路還與對應(yīng)于陣列中開關(guān)的一組存儲鎖存器通信。刺激/鎖存器電路在讀取操作期間將陣列中納米管開關(guān)的狀態(tài)記錄在鎖存器中。
使用雙端納米管開關(guān)的存儲器陣列圖2示出包括非易失性雙端納米管開關(guān)的非易失性NRAM存儲器陣列200的一個實(shí)施方式。陣列200包括NFET或PFET器件，尤其是NFET陣列選擇器件Txy，其中χ是字線索引，而y是位線索引。Txy與非易失性納米管開關(guān)Ntxy串聯(lián)以提供可用于集成電路的非易失性存儲器單位單元。在此，納米管開關(guān)NTxy僅被示意性示出并且對應(yīng)于圖IC和ID 所示的示意納米管開關(guān)100、100’。選擇節(jié)點(diǎn)SNxy對應(yīng)于圖IC和ID所示的導(dǎo)電元件115、 115’。導(dǎo)電元件Cexy對應(yīng)于圖IC和ID所示的導(dǎo)電元件120、120’。陣列中每個非易失性納米管開關(guān)NTxy可處于兩種狀態(tài)之一，即以上詳細(xì)描述的對應(yīng)于圖ID所示的狀態(tài)110’的 “接通”狀態(tài)以及對應(yīng)于圖IC所示的狀態(tài)110的“關(guān)斷”狀態(tài)。非易失性NRAM存儲器陣列200包括非易失性存儲單元COO至Cnm的矩陣。非易失性單元COO如同陣列中的其它單元一樣包括選擇晶體管TOO和納米管開關(guān)ΝΤ00。TOO的柵極耦合于mi)，TOO的漏極耦合于BL0，且TOO的源極耦合于與納米管元件ΝΤ00接觸的選擇節(jié)點(diǎn)SN00。導(dǎo)電元件CE00連接于第二字線WffLO。在另一實(shí)施方式中，T00的柵極耦合于 BL0,T00的漏極耦合于Wi)，且T00的源極耦合于與納米管元件ΤΝ00接觸的選擇節(jié)點(diǎn)SN00、NRAM存儲器陣列200還包括字線(WL0、WL1至WLn)、第二字線(WffLO、WffLl至WffLn) 以及位線(BL0、BL1至BLm)。雖然未示出，但是刺激/鎖存器電路與字線、第二字線和位線電接觸，并通過這些線向存儲器單元C00... Cnm提供擦除、寫入(編程)和讀取信號。刺激 /鎖存器電路可包括信號發(fā)生器，并且每根線可與獨(dú)立的信號發(fā)生器接觸或者共享共用信號發(fā)生器。對于同時擦除C00、COl至單元COm的沿字線Wi)的示例性擦除操作，刺激/鎖存器電路首先讀出單元C00至COm的內(nèi)容并將其存儲在對應(yīng)鎖存器中，如以下詳細(xì)描述的。 沿字線Wi)的擦除操作對所有接地(處于零伏)的位線BL0、BL1至BLm進(jìn)行。在擦除操作的起始處，所有第二字線WWL0、ffffLl至WffLn接地。刺激/鎖存器電路啟動接地(零伏)的字線WL0，然后施加電壓Vw，從而接通晶體管T00并形成將選擇節(jié)點(diǎn)SN00接于接地位線BLO 的導(dǎo)電溝道。晶體管T00的FET溝道電阻被設(shè)計成比納米管開關(guān)ΝΤ00的“接通”電阻小得多(例如小10倍)。然后，刺激/鎖存器電路向第二字線WffLO施加擦除刺激VE。如與本申請同日提交的題為“Two-Terminal Nanotube Devices And Systems And Methods Of Making Same(雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表)中詳細(xì)描述的，擦除刺激可以是例如單脈沖或脈沖系列，并且具有適當(dāng)脈沖波形和/或脈沖幅度和/或脈沖數(shù)量。如果在擦除操作之前器件ΝΤ00處于“接通”狀態(tài)，則電流從第二字線WffLO流向?qū)щ娫﨏E00、通過納米管開關(guān)ΝΤ00的納米管、通過晶體管T00的溝道到達(dá)接地的BL0。壓降的大部分跨接在納米管開關(guān)ΝΤ00上，因為晶體管T00溝道電阻比納米管開關(guān)ΝΤ00的電阻小得多。例如，如果晶體管T00的溝道電阻是納米管開關(guān)ΝΤ00的1/10，則0.9VE將跨接在開關(guān)ΝΤ00上。擦除刺激Ve使納米管開關(guān)ΝΤ00從低電阻的“接通”狀態(tài)變成高電阻的“關(guān)斷” 狀態(tài)。如果在擦除操作之前，納米管開關(guān)NTOO處于“關(guān)斷”狀態(tài)，則納米管開關(guān)NTOO仍保持在“關(guān)斷”狀態(tài)。在擦除操作完成之后，所有納米管開關(guān)ΝΤ00至NTOm都被擦除并處于高電阻“關(guān)斷”狀態(tài)。寫入(編程)操作在如上進(jìn)一步描述的擦除操作之后進(jìn)行。換言之，沿所選字線WLO的單元COO至COm在已擦除或“關(guān)斷”狀態(tài)開始編程操作。對于示例性寫入(編程)操作(例如對單元C00)，在寫入操作起始處，第二字線WffLO接地且Wi)接地。刺激/鎖存器電路通過將字線mi)從接地切換到Vw來選擇晶體管TOO。如果單元COO中的納米管開關(guān) NTOO從“關(guān)斷”狀態(tài)被編程到“接通”狀態(tài)(例如對應(yīng)于邏輯“ 1”)，則刺激/鎖存器電路向位線BLO施加編程刺激Vbp。如與本申請同日提交的題為“Two-Terminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)，，的美國專利申請No.(待發(fā)表)中詳細(xì)描述的，編程刺激可以是例如單個脈沖或脈沖系列，并且可具有適當(dāng)?shù)拿}沖波形和/或脈沖幅度和/或脈沖數(shù)量。例如，位線電壓可首先升高到 Vbp，然后降到1/2VBP，以完成寫入(編程)操作。一般而言，將編程電壓脈沖選擇成最大化編程電壓效率。電流從位線BLO通過晶體管T00的溝道、通過納米管開關(guān)ΝΤ00的納米管流到導(dǎo)電元件CE00并到達(dá)第二字線WWL0。然而，如果單元C00中的納米管開關(guān)ΝΤ00被編程成“關(guān)斷”狀態(tài)(對應(yīng)于例如邏輯“0”狀態(tài))，則位線BLO電壓保持在零伏，并且單元C00中的ΝΤ00保持在“關(guān)斷”狀態(tài)。對于示例性讀取操作(來自例如單元C00)，刺激/鎖存器電路將第二字線WffLO接地并以例如Vbk的高電壓驅(qū)動位線BL0，使線電壓浮動。將讀取位線電壓Vbk選擇成小于“擦除”和“編程”電壓以確保所擦除的邏輯狀態(tài)(位)在讀取操作期間不被干擾(改變)。刺激/鎖存器電路將Wi)驅(qū)動到例如Vwk的高電壓，從而接通晶體管T00并形成導(dǎo)電溝道。如果ΝΤ00處于“接通”狀態(tài)，則在位線BLO與WffLO之間通過晶體管T00的溝道和納米管開關(guān) ΝΤ00的納米管形成導(dǎo)電路徑。這允許位線BLO上的浮動電壓放電到接地。然而，如果納米管開關(guān)ΝΤ00處于“關(guān)斷”狀態(tài)，則在位線BLO與WffLO之間沒有形成導(dǎo)電路徑。這防止位線 BLO放電到接地，所以它保持在VBK。刺激/鎖存器電路(未示出)檢測預(yù)充電的位線BLO 上的電壓變化。如果刺激/鎖存器電路檢測到位線BLO的電壓降低了超過例如預(yù)定感測閾值Δ Vbe的預(yù)定量以上，則ΝΤ00處于“接通”狀態(tài)，刺激/鎖存器電路將對應(yīng)于存儲器單元 C00的鎖存器設(shè)定為邏輯“1”狀態(tài)。預(yù)定感測閾值A(chǔ)VbkW實(shí)際值取決于ΝΤ00單元的特定參數(shù)，并且可通過本領(lǐng)域公知技術(shù)經(jīng)驗地或解析地確定。如果刺激/鎖存器電路檢測到位線BLO的預(yù)充電電壓Vbk未改變，例如ΝΤ00處于“關(guān)斷”狀態(tài)，則刺激/鎖存器電路將對應(yīng)于 ΝΤ00的鎖存器設(shè)定在邏輯“0”狀態(tài)。因此，讀取操作是單元信息的非破壞性讀出(NDRO)。 不需要寫回/再生循環(huán)。而且，如果外部功率丟失(或關(guān)斷)，則該陣列保持所存儲的信息 (即非易失性存儲)。使用雙端納米管開關(guān)的存儲器陣列的操作波形圖3示出可在擦除、編程和讀取操作(或模式)期間向如圖2所示的存儲器陣列實(shí)施方式施加的示例操作波形300。在擦除操作之前執(zhí)行擦除前讀取操作，以將沿諸如字線 WLO的所選字線的單元狀態(tài)記錄在對應(yīng)鎖存器中。對于預(yù)讀取(未示出)和讀取(示出) 操作，刺激/鎖存器電路將位線BLO至BLOm預(yù)充電到在例如0. 5-2V范圍內(nèi)的讀取電壓Vbk， 并允許該電壓浮動。然后，刺激/鎖存器電路將Wi)從接地電壓變成例如1-6V的讀取電壓 V胃，該電壓足以接通晶體管Τ00至TOm以選擇單元C00至COm來進(jìn)行讀取操作。在圖3所示的示例中，在讀取操作期間，單元C00處于“接通”(邏輯“ 1”)狀態(tài)(如圖ID所示)，單元COl處于“關(guān)斷”(邏輯“0”)狀態(tài)(如圖IC所示)。對于單元C00，BLO讀取電壓Vbk降低，因為位線BLO的電容放電到接地，如圖3所示。BLO在“接通”和“關(guān)斷”狀態(tài)之間的讀取電壓差八^通常在1001^-2001^范圍內(nèi)，雖然該值可根據(jù)電路的特定特性而變化。刺激 /鎖存器電路(未示出)確定對于COO，BLO電壓已變化，并鎖存對應(yīng)于單元COO中NTOl的 “接通”狀態(tài)的邏輯“1”狀態(tài)。對于單元C01，刺激/鎖存器電路確定BLl讀取電壓未變化 (位線BLO未放電)，并鎖存對應(yīng)于單元COl中NTOl的“關(guān)斷”狀態(tài)的邏輯“0”狀態(tài)。擦除操作在如以上進(jìn)一步描述的在鎖存器中存儲待擦除的單元狀態(tài)的讀取操作之后進(jìn)行。然后，沿字線札0的單元COO至COm中的納米管開關(guān)NTOO至NTOm被同時擦除。 在擦除操作的起始處，ffffLO.WLO和BLO至BLm全部接地(零伏)，如圖3所示。BLO至BLm 在整個擦除操作中保持接地。刺激/鎖存器電路將字線Wi)的電壓切換到例如約6V的Vw。 這將單元COO的晶體管TOO接通，并且選擇節(jié)點(diǎn)SNOO通過晶體管TOO的溝道接地。然后， WWLO上升到擦除電壓VE。在一實(shí)施方式中，Ve約為10V。如果納米管開關(guān)ΝΤ00在擦除操作的起始處處于高電壓的“關(guān)斷”狀態(tài)，則它在擦除操作完成之后保持在“關(guān)斷”狀態(tài)。如果在擦除操作之前，納米管開關(guān)ΝΤ00處于“接通”狀態(tài)，則電流流動并且納米管開關(guān)ΝΤ00從“接通”狀態(tài)變成“關(guān)斷”狀態(tài)。電流在WffLO與BLO之間流動，其中電流在例如IOOnA-IOO μ A范圍內(nèi)，取決于諸如開關(guān)中納米管元件中納米管的數(shù)量或密度和電阻等的開關(guān)ΝΤ00的特性。納米管開關(guān)ΝΤ00的“接通”狀態(tài)電阻通常是晶體管Τ00溝道電阻的10倍，所以對于約10V的示例擦除電壓VE，選擇節(jié)點(diǎn)SN00約為IV，且晶體管T00經(jīng)歷約5V的柵極-源極電壓差以及約6V的柵極-漏極電壓差。一般而言，應(yīng)該注意到，雖然圖3中所示的Ve為方脈沖，但是可以施加具有適當(dāng)幅度和波形的單個或一系列WWLO擦除脈沖，如與本申請同 H11 ^11 "Two-Terminal Nanotube Devices And Systems And Methods Of Making Same (雙端納米管器件和系統(tǒng)及其制作方法)”的美國專利申請No.(待發(fā)表)中詳細(xì)描述。寫入(編程)操作在如上所述的擦除沿所選字線的所有納米管開關(guān)的擦除操作之后進(jìn)行。例如，如果字線mi)被選擇，則納米管開關(guān)ΝΤ00至NTOm被擦除。因此，在寫入操作的起始處，ΝΤ00至NTOm的所有納米管開關(guān)處于已擦除的“關(guān)斷”高電阻狀態(tài)。在寫入操作的起始處，WWLO至WWLn、WLO至WLn以及BLO至BLm全部接地(零伏)。在本示例中，將單元C00中的納米管開關(guān)ΝΤ00切換(例如寫入、編程)到“接通”(邏輯“1”)狀態(tài)，并且使單元COl中的納米管開關(guān)NTOl保持在“關(guān)斷”(邏輯“0”)狀態(tài)。WffLO在整個寫入操作中保持接地。刺激/鎖存器電路向字線施加例如約6V的電壓Vw。晶體管TOO接通，并且選擇節(jié)點(diǎn)SN00通過晶體管T00的溝道與位線BLO電連接。由于在本示例中，將單元C00的納米管開關(guān)ΝΤ00從“關(guān)斷”狀態(tài)切換到“接通”狀態(tài)，則刺激電路將BLO升高到例如約5-6V的編程電SVBP。BLO寫入電壓Vbp通過晶體管TOO發(fā)送到選擇節(jié)點(diǎn)SN00。晶體管T00在源隨器(source-follower)模式下操作，使得晶體管TOO的源極電壓(連接到選擇節(jié)點(diǎn)SN00) 等于Vbp減去諸如約1-1. 5V的晶體管T00源隨器閾值壓降。因此，選擇節(jié)點(diǎn)SN00的諸如約 4. 5V的寫入電壓被跨接到納米管開關(guān)ΝΤ00上(在選擇節(jié)點(diǎn)SN00與連接到第二字線WffLO 的導(dǎo)電元件CE00之間)。注意，源隨器是本領(lǐng)域中公知的。寫入電流流過晶體管T00和納米管開關(guān)ΝΤ00的納米管元件，且納米管開關(guān)ΝΤ00從“關(guān)斷”狀態(tài)變換到“接通”狀態(tài)。電流在BLO與WffLO之間流動，其中電流在例如IOOnA-IOO μ A范圍內(nèi)，具體取決于納米管開關(guān) ΝΤ00的特性。應(yīng)該注意，位線寫入電壓可在寫入操作期間變化。在如圖3所示的一個示例中， 位線寫入電壓在寫入操作期間可從Vbp變化到1/2Vbp。因此，例如位線寫入電壓可從例如約5-6V的Vbp變換到約2. 5-3V的1/2VBP，且對應(yīng)的選擇節(jié)點(diǎn)SNOO在寫入操作期間從例如約 4. 5V變換到1. 5-2V。由于在本示例中，單元COl保持在“關(guān)斷”狀態(tài)，則納米管開關(guān)NTOl保持在高電阻的“關(guān)斷”狀態(tài)，位線BLl的電壓在如圖3所示的寫入循環(huán)期間保持接地(零)， 并且開關(guān)NTOl保持在“關(guān)斷”狀態(tài)。位線BL2至BLm將提供寫入電壓或保持接地，如位線 BLO和BLl所示，取決于待寫入到陣列200的對應(yīng)單元中的邏輯狀態(tài)。以下美國專利申請和已授權(quán)專利公開了可包含在較佳實(shí)施方式中的納米管結(jié)構(gòu)物和納米管元件的各種制作方法和技術(shù)。在某些實(shí)施方式中，納米管元件是多孔的，而在某些情形中，是高度多孔的。在一個或多個實(shí)施方式中，納米管元件基本上是碳納米管單層。 在某些實(shí)施方式中，納米管元件包括單壁碳納米管、多壁納米管和/或雙壁納米管。在某些實(shí)施方式中，納米管元件包括一個或多個納米管束。以下參考文獻(xiàn)被授讓給本申請的受讓人并且通過引用整體結(jié)合于此“Electromechanical Memory Array Using Nanotube Ribbons and Method for Making Same (使用納米管帶的機(jī)電存儲器陣列及其制作方法)”，2001年7月25日提交的美國專利申請No. 09/915，093，現(xiàn)在的美國專利No. 6,919, 592 ；"Electromechanical Three-Trace Junction Devices (機(jī)電三跡線接合器件)，，， 2001年12月28日提交的美國專利申請No. 10/033，323，現(xiàn)在的美國專利No. 6，911，682 ；"Nanotube Films and Articles (納米管膜和制品)”，2002年4月23日提交的美國專利申請No. 10/128, 118，現(xiàn)在的美國專利No. 6，706，402 ；"Methods of Making Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Articles (制作碳納米管膜、層、結(jié)構(gòu)物、帶、元件和制品的方法)”;2003年1 月13日提交的美國專利申請No. 10/341,005 ；"Non-volatile Electromechanical Field Effect Devices and Circuits using Same and Methods of Forming Same (非易失性機(jī)電場效應(yīng)器件和使用該器件的電路以及形成它們的方法)”，2004年6月9日提交的美國專利申請No. 10/864，186 ；"Devices Having Horizontally-Disposed Nanofabric Articles and Methods of Making the Same (具有水平設(shè)置的納米結(jié)構(gòu)物制品的器件及其制作方法)”，2004年2 月11日提交的美國專利申請No. 10/776，059，美國專利申請公幵No. 2004/0181630 ；"Devices Having Vertically-Disposed Nanofabric Articles and Methods of Making the Same (具有垂直設(shè)置的納米結(jié)構(gòu)物制品的器件及其制作方法)”，2004年2月 11日提交的美國專利申請No. 10/776，572，美國專利申請公開No. 2004/0175856 ；"Patterned Nanoscopic Articles and Methods of Making the Same (圖形化的納米尺度的制品及其制作方法)”，美國專利申請No. 10/936，119，美國專利申請公開 No.2005/0128788。本發(fā)明還可通過其它具體形式來實(shí)現(xiàn)而不背離其精神和實(shí)質(zhì)特征。因此，本發(fā)明的實(shí)施方式可被視為說明性而非限制性的。
權(quán)利要求
1.一種用于對納米管開關(guān)進(jìn)行編程的方法，所述納米管開關(guān)的第一端子通過晶體管耦合到位線，所述晶體管具有耦合到字線的柵極，所述納米管開關(guān)的第二端子耦合到第二字線，所述方法包括將柵極電壓施加到所述字線，以接通所述晶體管，同時維持所述第二字線接地；以及當(dāng)所述晶體管接通時將編程電壓施加到所述位線，以此來將寫入電壓通過所述晶體管而施加到所述納米管開關(guān)，所述寫入電壓小于所述編程電壓，其中所述編程電壓斜變到第一電壓級并隨后改變到第二電壓級，所述第二電壓級是第一電壓級的大約一半。
2.如權(quán)利要求1所述的方法，其特征在于，還包括在施加所述柵極電壓之前，擦除所述納米管開關(guān)。
3.如權(quán)利要求2所述的方法，其特征在于，擦除所述納米管開關(guān)包括將柵極電壓施加到所述字線，以接通所述晶體管并位置第二字線接地；以及當(dāng)所述晶體管接通時，將擦除電壓施加到所述第二字線，其中所述擦除電壓大于所述編程電壓。
4.如權(quán)利要求3所述的方法，其特征在于，所述擦除電壓是大約10伏。
5.如權(quán)利要求1所述的方法，其特征在于，所述編程電壓是大約5到6伏。
6.如權(quán)利要求1所述的方法，其特征在于，所述寫入電壓是所述編程電壓減去所述晶體管的源隨器閾值壓降。
7.如權(quán)利要求6所述的方法，其特征在于，所述源隨器閾值壓降是大約1.0到1. 5伏。
8.一種用于對納米管開關(guān)進(jìn)行編程的方法，所述納米管開關(guān)的第一端子通過晶體管耦合到位線，所述晶體管具有耦合到字線的柵極，所述納米管開關(guān)的第二端子耦合到第二字線，所述方法包括將讀取電壓施加到所述位線，其中所述讀取電壓被允許浮動；以及將柵極電壓施加到所述字線，以接通所述晶體管，其中如果在所述柵極電壓接通后所述讀取電壓下降，則所述納米管開關(guān)對應(yīng)于“接通”狀態(tài)；以及如果在所述柵極電壓接通后所述讀取電壓保持基本不變，則所述納米管開關(guān)對應(yīng)于 “關(guān)斷”狀態(tài)。
9.如權(quán)利要求8所述的方法，其特征在于，所述讀取電壓范圍從0.5到2. 0伏。
10.如權(quán)利要求8所述的方法，其特征在于，如果在所述柵極電壓接通后所述讀取電壓下降，則所述讀取電壓減少大約100-200mV。
11.一種用于對納米管開關(guān)進(jìn)行編程的方法，所述納米管開關(guān)的第一端子通過晶體管耦合到位線，所述晶體管具有耦合到字線的柵極，所述納米管開關(guān)的第二端子耦合到第二字線，所述方法包括將柵極電壓施加到所述字線，以接通所述晶體管，同時維持所述位線接地；以及當(dāng)所述晶體管界接通時，將擦除電壓施加到所述第二字線。
12.如權(quán)利要求11所述的方法，其特征在于，所述擦除電壓是大約10伏。
全文摘要
一種存儲器陣列包括多個存儲器單元，每個單元接收位線、第一字線和第二字線。每個存儲器單元包括單元選擇電路，該電路允許存儲器單元被選擇。每個存儲器單元還包括雙端開關(guān)器件，該器件包括與納米管制品電連通的第一和第二導(dǎo)電端子。存儲器陣列還包括存儲器操作電路，該電路可操作地耦合于每個單元的位線、第一字線和第二字線。該電路可通過激活適當(dāng)?shù)木€來選擇單元，并且可向適當(dāng)?shù)木€施加電刺激來可重新編程地改變第一和第二端子之間納米管制品的相對電阻。相對電阻對應(yīng)于存儲器單元的信息狀態(tài)。
文檔編號G11C16/10GK102280139SQ20111009605
公開日2011年12月14日 申請日期2006年5月9日 優(yōu)先權(quán)日2005年5月9日
發(fā)明者C·L·伯廷, F·郭, M·斯特拉斯伯格, M·梅恩霍德, R·斯瓦拉賈, S·L·孔瑟科, T·魯克斯, X·M·H·黃 申請人:南泰若股份有限公司