專利名稱：一種電荷泵電路和采用所述電荷泵電路的閃速存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及直流電壓升壓電路，特別涉及為直流電壓升壓的電荷泵電路和采用所述電荷泵電路的閃速存儲器。
背景技術(shù)：
在集成電路系統(tǒng)中，往往有很多用于特定操作的電路需要使用高于電源電壓的直流電壓。比如在閃速存儲器中，必須產(chǎn)生一個較高的電壓來用于數(shù)據(jù)編程和擦除。閃速存儲器包含有若干存儲單元陣列，通常，每個存儲單元為一個場效應(yīng)晶體管(FET)，所述場效應(yīng)晶體管包括一個位于隧道氧化層表面的浮置柵，浮置柵可積累電荷，所述電荷對應(yīng)一位數(shù)據(jù)信息。存儲器數(shù)據(jù)的編程和擦除是通過控制浮置柵中電荷的注入和釋放來進(jìn)行的。存儲器數(shù)據(jù)的編程需要通過熱電子注入的方式將溝道中的電荷通過隧道氧化層注入到浮置柵中，熱電子注入需要較高的能量才能將電荷穿過柵氧化層；存儲器數(shù)據(jù)的擦除利用隧道效應(yīng)將浮置柵的電荷通過隧道氧化層拉回溝道，隧道效應(yīng)需要更高的能量才能將電荷拉回溝道。用于存儲器數(shù)據(jù)編程和擦除的電壓通常比電源電壓要高的多。在現(xiàn)有的閃速存儲器中，數(shù)據(jù)編程所需的電壓為7 8V(不同工藝采用不同的電壓值)，數(shù)據(jù)擦除所需的電壓為 11 12V(不同工藝采用不同的電壓值)，而電源電壓為1.5V。為此，在現(xiàn)有的閃速存儲器電路中，需要采用電荷泵電路，將1. 5V的電源電壓升壓到7 8V的數(shù)據(jù)編程所需的電壓或者將1. 5V的電源電壓升壓到11 12V的數(shù)據(jù)擦除所需的電壓。所述電荷泵電路由若干基本單元級聯(lián)而成，每個基本單位至少包括開關(guān)單元和輸出電容，所述電荷泵電路利用輸出電容積累電荷，以便將輸入電壓升壓至較高的輸出電壓。由于MOS電容利用MOS管的制造工藝制成，能集成在現(xiàn)有的集成電路制造工藝中， 且MOS電容的擊穿電壓能達(dá)到25V，遠(yuǎn)高于數(shù)據(jù)擦除所需的最高12V的電壓，因此目前在閃速存儲器的電荷泵電路中使用的電容大多為MOS電容。但是MOS電容所占芯片的面積較大， 不利于提高芯片集成度，且用MOS電容作輸出電容的電荷泵的電流驅(qū)動能力不高。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種電荷泵電路和采用所述電荷泵電路的閃速存儲器， 解決現(xiàn)有的電荷泵電路中的輸出電容所占芯片面積較大，不利于提高集成度，且電荷泵的電流驅(qū)動能力不高的問題。為解決上述問題，本發(fā)明技術(shù)方案提供了一種電荷泵電路，其中，第一電荷泵單元、第二電荷泵單元和輸出單元依次串聯(lián)，所述第一電荷泵單元、第二電荷泵單元的輸出端連接到輸出單元，其特征在于，所述第一電荷泵單元由若干第一基本單元級聯(lián)而成，所述第一基本單元至少包括第一開關(guān)單元和第一輸出電容，兩個串聯(lián)的第一開關(guān)單元之間連接有第一輸出電容，所述第一輸出電容為PPS電容；所述第二電荷泵單元由若干第二基本單元級聯(lián)而成，所述第二基本單元至少包括第二開關(guān)單元和第二輸出電容，兩個串聯(lián)的第二開關(guān)單元之間連接有第二輸出電容，所述第二輸出電容為MOS電容；所述輸出單元用于輸出第一電荷泵單元輸出的電壓和第二電荷泵單元輸出的電壓?？蛇x的，所述PPS電容的結(jié)構(gòu)包括位于半導(dǎo)體襯底表面的第一介質(zhì)層和第一導(dǎo)電插塞，所述第一導(dǎo)電插塞與第一介質(zhì)層隔離；位于所述第一介質(zhì)層表面的第一多晶硅層； 位于所述第一多晶硅層表面的第二介質(zhì)層和第二導(dǎo)電插塞，所述第二導(dǎo)電插塞與第二介質(zhì)層隔離；位于所述第二介質(zhì)層表面的第二多晶硅層；位于所述第二多晶硅層表面的第三導(dǎo)電插塞?？蛇x的，所述第二導(dǎo)電插塞構(gòu)成PPS電容的一端，所述第一導(dǎo)電插塞和第三導(dǎo)電插塞電連接并構(gòu)成PPS電容的另一端。可選的，所述第一電荷泵單元用于將電源電壓升壓到第一電壓?？蛇x的，所述第一電壓為用于閃速存儲器數(shù)據(jù)編程的電壓?？蛇x的，所述第二電荷泵單元用于將第一電荷泵單元輸出的電壓升壓到第二電壓?？蛇x的，所述第二電壓為用于閃速存儲器數(shù)據(jù)擦除的電壓?？蛇x的，還包括第一電壓控制單元和第二電壓控制單元，所述第一電壓控制單元根據(jù)第一電荷泵單元輸出的電壓對第一電荷泵單元進(jìn)行控制，所述第二電壓控制單元根據(jù)第二電荷泵單元輸出的電壓對第二電荷泵單元進(jìn)行控制?？蛇x的，所述第一電壓控制單元包括第一比較單元和第一時鐘控制單元，第一電荷泵單元的輸出端與第一比較單元相連，第一比較單元的輸出端與第一時鐘控制單元相連，所述第一時鐘控制單元向第一電荷泵單元輸出時鐘控制信號?？蛇x的，所述第一比較單元比較第一電荷泵單元輸出的電壓和第一參考電壓，并向第一時鐘控制單元輸出相應(yīng)的控制信號?？蛇x的，所述第一參考電壓為閃速存儲器數(shù)據(jù)編程所需的電壓。可選的，所述第二電壓控制單元包括第二比較單元和第二時鐘控制單元，第二電荷泵單元的輸出端與第二比較單元相連，第二比較單元的輸出端與第二時鐘控制單元相連，所述第二時鐘控制單元向第二電荷泵單元輸出時鐘控制信號。可選的，所述第二比較單元比較第二電荷泵單元輸出的電壓和第二參考電壓，并向第二時鐘控制單元輸出相應(yīng)的控制信號。可選的，所述第二參考電壓為閃速存儲器數(shù)據(jù)擦除所需的電壓。可選的，所述輸出單元包括對第一電荷泵單元輸出電壓進(jìn)行整形的整形電路。可選的，所述整形電路具體為MOS管，所述MOS管的漏極與第一電荷泵單元的輸出端相連，柵極與第二電荷泵單元的輸出端相連，源極用于輸出整形后的第一電荷泵單元的輸出電壓。本發(fā)明技術(shù)方案還提供一種采用所述的電荷泵電路的閃速存儲器。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)由于PPS電容單位面積電容量大約為MOS電容單位面積電容量的兩倍，本發(fā)明利用PPS電容作為第一輸出電容，能大幅減小第一輸出電容的面積，從而減小整個電路的面積，提高了芯片集成度；同時，利用PPS電容作為第一輸出電容能大幅提高第一電荷泵單元的電流驅(qū)動能力。
所述第一電壓控制單元和第二電壓控制單元可分別對第一電荷泵單元輸出的電壓和第二電荷泵輸出的電壓進(jìn)行控制，并且輸出單元可通過整流單元對第一電荷泵單元輸出的電壓進(jìn)行整流，使輸出的電壓的紋波變小，更有利于后續(xù)電路的工作。


圖1是本發(fā)明實(shí)施例PPS電容的結(jié)構(gòu)示意圖；圖2是本發(fā)明電荷泵電路第一實(shí)施例的電路結(jié)構(gòu)示意圖；圖3是本發(fā)明電荷泵電路中的基本單元的第一實(shí)施例的電路圖；圖4是本發(fā)明電荷泵電路中的基本單元的第二實(shí)施例的電路圖；圖5是本發(fā)明電荷泵電路第二實(shí)施例的電路模塊示意圖；圖6是本發(fā)明電荷泵電路中的輸出單元的一種實(shí)施例的電路圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。由于在電荷泵升壓到數(shù)據(jù)編程所需的電壓之前的各級基本單元中，輸出電壓較低，輸出電容中存儲的電荷較少，利用大容量的MOS電容存儲較少電荷會造成浪費(fèi)，且大容量的MOS電容所占芯片的面積較大，不利于提高芯片集成度。并且由于閃速存儲器數(shù)據(jù)的編程采用熱電子注入的方式，電荷泵輸出要求有較大的電荷泵電流驅(qū)動能力，需要采用單位面積電容值較大的電容；由于閃速存儲器數(shù)據(jù)的擦除采用隧道效應(yīng)的方式，電荷泵輸出可以要求相對較小的電荷泵電流驅(qū)動能力，即只需采用單位面積電容值較小的電容。為了解決上述問題，發(fā)明人經(jīng)過研究發(fā)現(xiàn)，在電荷泵升壓到數(shù)據(jù)編程所需的電壓之前的各級基本單元內(nèi)利用？ 3( 017寸017^，多晶硅-多晶硅-硅)電容代替MOS電容， 能大大地降低電路的面積，提高電荷泵的電流驅(qū)動能力。所述PPS電容的結(jié)構(gòu)示意圖請參考圖1，具體結(jié)構(gòu)包括位于半導(dǎo)體襯底10表面的第一介質(zhì)層11和第一導(dǎo)電插塞16，所述第一導(dǎo)電插塞16與第一介質(zhì)層11隔離；位于所述第一介質(zhì)層11表面的第一多晶硅層12 ；位于所述第一多晶硅層12表面的第二介質(zhì)層13 和第二導(dǎo)電插塞15，所述第二導(dǎo)電插塞15與第二介質(zhì)層13隔離；位于所述第二介質(zhì)層13 表面的第二多晶硅層14 ；位于所述第二多晶硅層14表面的第三導(dǎo)電插塞17。所述第二多晶硅層14-第二介質(zhì)層13-第一多晶硅層12形成一個電容，第一多晶硅層12-第一介質(zhì)層 11-襯底10形成另一個電容，兩個電容并聯(lián)后形成了所述PPS電容，其中，第二導(dǎo)電插塞15 構(gòu)成所述PPS電容的一端，第一導(dǎo)電插塞16和第三導(dǎo)電插塞電17電連接且構(gòu)成所述PPS 電容的另一端。由于所述PPS電容是由兩個電容并聯(lián)而成，PPS電容的單位面積電容量約為MOS 電容的單位面積電容量的兩倍，對于相同的電容值，PPS電容的面積僅為MOS電容面積的二分之一，且PPS電容的輸出電流可以為MOS電容的兩倍，因此，對于前端的基本單元，采用 PPS電容作為輸出電容能極大減小電容在芯片中所占的面積，并能增加電荷泵的電流驅(qū)動能力，是一種較為理想的輸出電容。
6
為此，發(fā)明人提出一種電荷泵電路，其中，第一電荷泵單元、第二電荷泵單元和輸出單元依次串聯(lián)，第一電荷泵單元、第二電荷泵單元的輸出端連接到輸出單元，所述第一電荷泵單元由若干第一基本單元級聯(lián)而成，所述第一基本單元至少包括第一開關(guān)單元和第一輸出電容，兩個串聯(lián)的第一開關(guān)單元之間連接有第一輸出電容，所述第一輸出電容為PPS 電容；所述第二電荷泵單元由若干第二基本單元級聯(lián)而成，所述第二基本單元至少包括第二開關(guān)單元和第二輸出電容，兩個串聯(lián)的第二開關(guān)單元之間連接有第二輸出電容，所述第二輸出電容為MOS電容；所述輸出單元用于輸出第一電荷泵單元輸出的電壓和第二電荷泵單元輸出的電壓。所述電荷泵電路的電路結(jié)構(gòu)示意圖請參考圖2，具體包括第一電荷泵單元100、 第二電荷泵單元200和輸出單元500，電源電壓從第一電荷泵單元100的輸入端m輸入，經(jīng)第一電荷泵單元100升壓后在第一電荷泵單元100的輸出端N2輸出第一電壓，所述第一電壓經(jīng)第二電荷泵單元200升壓后在第二電荷泵單元200的輸出端N3輸出第二電壓，所述第一電荷泵單元100的輸出端N2和第二電荷泵單元200的輸出端N3連接輸出單元150。在本實(shí)施例中，所述第一電壓是用于閃速存儲器數(shù)據(jù)存儲的電壓，所述第二電壓是用于控制閃速存儲器數(shù)據(jù)擦除的電壓。所述第一電荷泵單元100由若干第一基本單元110級聯(lián)而成，利用所述若干第一基本單元將電源電壓升壓到第一電壓。所述第二電荷泵單元200由若干第二基本單元210級聯(lián)而成，利用所述若干第二基本單元將第一電壓升壓到第二電壓。請參考圖3，為本發(fā)明的第一基本單元110的一種實(shí)施例示意圖，包括兩個開關(guān)單元111和112、兩個輸出電容Cl和C2。所述輸出電容Cl和C2為PPS電容，所述開關(guān)單元為開關(guān)MOS管Ml和M2。在本發(fā)明實(shí)施例中，所有MOS管都為NMOS晶體管，但PMOS晶體管也可用在本發(fā)明的電荷泵電路中，MOS管的具體類型不應(yīng)限制本發(fā)明的保護(hù)范圍。所述開關(guān)MOS管Ml的漏極和柵極與第一基本單元的輸入端相連，開關(guān)MOS管Ml 的源極與輸出電容Cl的一端相連，所述輸出電容Cl的另一端連接時鐘控制信號CLK1，所述開關(guān)MOS管M2的漏極、柵極與開關(guān)MOS管Ml的源極相連并與輸出電容Cl的一端相連， 開關(guān)MOS管M2的源極與輸出電容C2的一端相連并與第一基本單元的輸出端相連，所述輸出電容C2的另一端連接時鐘控制信號/CLK1。所述時鐘控制信號/CLKl與時鐘控制信號 CLKl反相。當(dāng)所述時鐘控制信號CLKl處于低電位，時鐘控制信號/CLKl處于高電位時，Ml導(dǎo)通，M2截止，前一級基本單元的輸出電容向所述輸出電容Cl充電，所述輸出電容C2向后一級基本單元的輸出電容充電；當(dāng)所述時鐘控制信號CLKl處于高電位，時鐘控制信號/CLKl 處于低電位時，M2導(dǎo)通，Ml截止，輸出電容Cl向輸出電容C2充電，且由于Ml截止，輸出電容Cl中的電荷不能流回上一級基本單元的輸出電容，保證了電流的單向傳輸。當(dāng)所述時鐘控制信號CLKl和/CLKl連續(xù)循環(huán)時，輸出電容C2內(nèi)積累的電荷在輸出端形成一個穩(wěn)定的輸出電壓，該輸出電壓的大小可由時鐘控制信號CLKl和/CLKl的頻率和占空比來控制。當(dāng)每個基本單元的輸出電壓都比輸入電壓大時，所述電荷泵電路即為一個升壓電路。
本發(fā)明的第一基本單元還可以有其他實(shí)施方式。請參考圖4，為本發(fā)明的第一基本單元的另一種實(shí)施例示意圖，包括兩個開關(guān)MOS管M3和M5，兩個輔助MOS管M4和M6，兩個輸出電容C3和C5，兩個輔助電容C4和C6，所述開關(guān)MOS管M3、輔助MOS管M4、輔助電容 C4構(gòu)成開關(guān)單元111，所述開關(guān)MOS管M5、輔助MOS管M6、輔助電容C6構(gòu)成開關(guān)單元112， 所述輸出電容C3和C5為PPS電容。由于所述輔助電容C4和C6的電容量遠(yuǎn)小于輸出電容 C3和C5的電容量，輔助電容C4和C6可以為PPS電容，也可以為MOS電容。所述第一基本單元的輸入端與開關(guān)MOS管M3的漏極相連并與輔助MOS管M4的漏極相連，所述輔助電容C4的一端連接時鐘控制信號CLK2，另一端與輔助MOS管M4的源極相連并與開關(guān)MOS管M3的柵極相連，所述輸出電容C3的一端連接時鐘控制信號CLK3，另一端與開關(guān)MOS管M3的源極相連并與輔助MOS管M4的柵極相連，所述輸出電容C3的另一端還與開關(guān)MOS管M5的漏極相連并與輔助MOS管M6的漏極相連，所述輔助電容C6的一端連接時鐘控制信號/CLK2，另一端與輔助MOS管M6的源極相連并與開關(guān)MOS管M5的柵極相連， 所述輸出電容C5的一端連接時鐘控制信號/CLK3，另一端與開關(guān)MOS管M5的源極相連并與輔助MOS管M6的柵極相連，同時還與第一基本單元的輸出端相連。所述時鐘控制信號/ CLK2和時鐘控制信號CLK2反相，所述時鐘控制信號/CLK3和時鐘控制信號CLK3反相。當(dāng)所述時鐘控制信號CLK2處于高電位，時鐘控制信號/CLK2處于低電位，時鐘控制信號CLK3處于低電位，時鐘控制信號/CLK3處于高電位時，開關(guān)MOS管M3導(dǎo)通，開關(guān)MOS 管M5截止，輸入電壓對輸出電容C3進(jìn)行充電，由于時鐘控制信號/CLK3處于高電位，輔助 MOS管M6導(dǎo)通，輸入電壓對輔助電容C4進(jìn)行預(yù)充電操作；當(dāng)所述時鐘控制信號CLK2處于低電位，時鐘控制信號/CLK2處于高電位，時鐘控制信號CLK3處于高電位，時鐘控制信號/ CLK3處于低電位時，開關(guān)MOS管M3截止，開關(guān)MOS管M5導(dǎo)通，輸出電容C3對輸出電容C5 進(jìn)行充電，并且由于時鐘控制信號/CLK2處于高電位，預(yù)充的電壓與/CLK2高電位的電壓通過輔助電容C6耦合后疊加到開關(guān)MOS管M5的柵極，所述疊加電壓可使開關(guān)MOS管M5徹底導(dǎo)通，同時由于時鐘控制信號CLK3處于高電位，輔助MOS管M4導(dǎo)通，輸入電壓對輔助電容 C3進(jìn)行預(yù)充電操作。由于開關(guān)MOS管M3截止時，開關(guān)MOS管M5導(dǎo)通，輸出電容的C3的電荷只能傳輸給輸出電容的C5，保證了電流的單向傳輸。當(dāng)所述時鐘控制信號CLK2、/CLK2、CLK3、/CLK3連續(xù)循環(huán)時，輸出電容C5內(nèi)積累的電荷在輸出端形成一個穩(wěn)定的輸出電壓，該輸出電壓的大小可由時鐘控制信號CLK3和/ CLK3的頻率和占空比來控制。當(dāng)每個基本單元的輸出電壓都比輸入電壓大時，所述電荷泵電路即為一個升壓電路。所述第二電荷泵單元200的第二基本單元210與第一電荷泵單元100的第一基本單元110的電路結(jié)構(gòu)相同，但由于PPS電容的擊穿電壓為IOV左右，閃速存儲器數(shù)據(jù)擦除所需的電壓大于PPS電容的擊穿電壓，第二電荷泵單元中不能利用PPS電容作為輸出電容，因此第二電荷泵單元中的輸出電容為MOS電容，所述第二電荷泵單元的輔助電容可以為PPS 電容，也可以為MOS電容。為了消除電荷泵輸出電壓的起伏對后續(xù)應(yīng)用造成影響，需要在最末級的輸出端后加一個MOS管，以保證電流的單向傳輸。請參考圖2，所述輸出單元500包括M0S管M7和 MOS管M8，所述MOS管M7的漏極和柵極與第一電荷泵單元的輸出端N2相連，MOS管M7的源極用于輸出第一電壓，所述MOS管M8的漏極和柵極與第一電荷泵單元的輸出端N3相連，MOS管M8的源極用于輸出第二電壓。進(jìn)一步的，電荷泵電路還可以包括第一電壓控制單元和第二電壓控制單元，請參考圖5，為所述電荷泵電路的模塊結(jié)構(gòu)示意圖。第一電壓控制單元300用于控制第一電荷泵單元100輸出的第一電壓，使第一電壓穩(wěn)定在第一參考電壓值。在本實(shí)施例中，所述第一參考電壓值為閃速存儲器數(shù)據(jù)編程所需的電壓值。所述第一電壓控制單元300包括第一時鐘控制單元310和第一比較單元320。 第一電荷泵單元100的輸出端N2與所述第一比較單元320相連，第一比較單元320的輸出端與第一時鐘控制單元310相連，所述第一時鐘控制單元310向第一電荷泵單元100輸出時鐘控制信號。當(dāng)?shù)谝槐容^單元320比較第一電荷泵單元100輸出的第一電壓和第一參考電壓值的大小后發(fā)現(xiàn)第一電荷泵單元100輸出的第一電壓較小，所述第一比較單元320產(chǎn)生相應(yīng)的控制信號，所述控制信號控制第一時鐘控制單元310產(chǎn)生相應(yīng)的時鐘控制信號，利用時鐘控制信號控制開關(guān)MOS管的導(dǎo)通和截止，實(shí)現(xiàn)將第一電壓提高到第一參考電壓值；當(dāng)?shù)谝浑姾杀脝卧?00輸出的第一電壓比第一參考電壓值大時，第一比較單元320輸出相應(yīng)控制信號控制第一時鐘控制單元310產(chǎn)生相應(yīng)的時鐘控制信號，利用所述時鐘控制信號控制開關(guān)MOS管的導(dǎo)通和截止，實(shí)現(xiàn)將第一電壓降低到第一參考電壓值。利用時鐘控制信號控制輸出電壓大小的方法有很多種，包括對時鐘控制信號進(jìn)行調(diào)頻或者調(diào)制時鐘控制信號的占空比等，由于利用時鐘控制信號控制輸出電壓的方法為本領(lǐng)域技術(shù)人員公知技術(shù)，在此不加詳述。第二電壓控制單元400用于控制第二電荷泵單元200輸出的第二電壓，使第二電壓穩(wěn)定在第二參考電壓值。在本實(shí)施例中，所述第二參考電壓值為閃速存儲器數(shù)據(jù)擦除所需的電壓值。所述第二電壓控制單元400包括第一時鐘控制單元410和第一比較單元420。 第二電荷泵單元200的輸出端N3與所述第二比較單元420相連，第二比較單元420的輸出端與第一時鐘控制單元410相連，所述第一時鐘控制單元410向第二電荷泵單元200輸出時鐘控制信號。第二電壓控制單元400的工作原理與第一電壓控制單元300相同，在此不加贅述。進(jìn)一步的，所述輸出單元還可以包括整形單元對輸出的第一電壓進(jìn)行整形，使之輸出的第一電壓的紋波變小，更有利于后續(xù)電路的工作。由于PPS電容單位面積電容值較大，第一電荷泵單元的電流驅(qū)動能力較大，輸出的第一電壓會有較大的紋波。較大的紋波會導(dǎo)致電源效率降低，并會在電路中產(chǎn)生不期望的諧波，嚴(yán)重影響電路性能，因此需要降低第一電壓的波紋。在本發(fā)明優(yōu)選實(shí)施例中，請參考圖6，利用MOS管M7對第一電壓進(jìn)行整形，使第一電壓的波紋變小。所述MOS管M7的柵極連接第二電荷泵單元的輸出端N3的MOS管M7，所述MOS管M7的漏極與第一電荷泵單元的輸出端N2相連，柵極與第二電荷泵單元的輸出端N3相連，源極用于輸出第一電壓。當(dāng)電荷泵電路需要輸出第一電壓時，通過控制開關(guān)Sl使第二電壓連接到MOS管M7 的柵極，第一電壓連接到MOS管M7的漏極。電荷泵電路通過控制第二電壓控制單元輸出的時鐘控制信號，使得第二電壓的大小與第一電壓一致，并且第一電壓經(jīng)過第二電荷泵單元的傳輸，輸出的第二電壓的波紋變得很小。所述波紋很小的第二電壓連接在MOS管M7的柵極，連接在漏極的第一電壓在通過MOS管M7時跟隨輸出，MOS管M7源極輸出的第一電壓的波紋也會變小。本發(fā)明還提供一種閃速存儲器，所述閃速存儲器包括本發(fā)明實(shí)施例的電荷泵電路、存儲單元陣列和存儲控制單元，存儲控制單元控制電荷泵電路的時鐘控制信號和控制開關(guān)，使得電荷泵電路有選擇地輸出第一電壓或第二電壓，從而控制存儲單元浮置柵中的電荷數(shù)量，實(shí)現(xiàn)所述閃速存儲器數(shù)據(jù)的存儲和擦除。雖然本發(fā)明實(shí)施例中的電荷泵電路是以應(yīng)用在閃速存儲器中作的介紹，但本發(fā)明的電荷泵電路也可以應(yīng)用在任何要求輸入電壓不同于輸出電壓的電路中，如靜態(tài)隨機(jī)存儲器、動態(tài)隨機(jī)存儲器、通信終端、個人電腦等等。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)力要求所限定的范圍為準(zhǔn)。
10
權(quán)利要求
1.一種電荷泵電路，其中，第一電荷泵單元、第二電荷泵單元和輸出單元依次串聯(lián)，第一電荷泵單元、第二電荷泵單元的輸出端連接到輸出單元，其特征在于，所述第一電荷泵單元由若干第一基本單元級聯(lián)而成，所述第一基本單元至少包括第一開關(guān)單元和第一輸出電容，兩個串聯(lián)的第一開關(guān)單元之間連接有第一輸出電容，所述第一輸出電容為PPS電容；所述第二電荷泵單元由若干第二基本單元級聯(lián)而成，所述第二基本單元至少包括第二開關(guān)單元和第二輸出電容，兩個串聯(lián)的第二開關(guān)單元之間連接有第二輸出電容，所述第二輸出電容為MOS電容；所述輸出單元用于輸出第一電荷泵單元輸出的電壓和第二電荷泵單元輸出的電壓。
2.如權(quán)利要求1所述的電荷泵電路，其特征在于，所述PPS電容的結(jié)構(gòu)包括位于半導(dǎo)體襯底表面的第一介質(zhì)層和第一導(dǎo)電插塞，所述第一導(dǎo)電插塞與第一介質(zhì)層隔離；位于所述第一介質(zhì)層表面的第一多晶硅層；位于所述第一多晶硅層表面的第二介質(zhì)層和第二導(dǎo)電插塞，所述第二導(dǎo)電插塞與第二介質(zhì)層隔離；位于所述第二介質(zhì)層表面的第二多晶硅層；位于所述第二多晶硅層表面的第三導(dǎo)電插塞。
3.如權(quán)利要求2所述的電荷泵電路，其特征在于，所述第二導(dǎo)電插塞構(gòu)成PPS電容的一端，所述第一導(dǎo)電插塞和第三導(dǎo)電插塞電連接并構(gòu)成PPS電容的另一端。
4.如權(quán)利要求1所述的電荷泵電路，其特征在于，所述第一電荷泵單元用于將電源電壓升壓到第一電壓。
5.如權(quán)利要求4所述的電荷泵電路，其特征在于，所述第一電壓為用于閃速存儲器數(shù)據(jù)編程的電壓。
6.如權(quán)利要求1所述的電荷泵電路，其特征在于，所述第二電荷泵單元用于將第一電荷泵單元輸出的電壓升壓到第二電壓。
7.如權(quán)利要求6所述的電荷泵電路，其特征在于，所述第二電壓為用于閃速存儲器數(shù)據(jù)擦除的電壓。
8.如權(quán)利要求1所述的電荷泵電路，其特征在于，還包括第一電壓控制單元和第二電壓控制單元，所述第一電壓控制單元根據(jù)第一電荷泵單元輸出的電壓對第一電荷泵單元進(jìn)行控制，所述第二電壓控制單元根據(jù)第二電荷泵單元輸出的電壓對第二電荷泵單元進(jìn)行控制。
9.如權(quán)利要求8所述的電荷泵電路，其特征在于，所述第一電壓控制單元包括第一比較單元和第一時鐘控制單元，第一電荷泵單元的輸出端與第一比較單元相連，第一比較單元的輸出端與第一時鐘控制單元相連，所述第一時鐘控制單元向第一電荷泵單元輸出時鐘控制信號。
10.如權(quán)利要求9所述的電荷泵電路，其特征在于，所述第一比較單元比較第一電荷泵單元輸出的電壓和第一參考電壓，并向第一時鐘控制單元輸出相應(yīng)的控制信號。
11.如權(quán)利要求10所述的電荷泵電路，其特征在于，所述第一參考電壓為閃速存儲器數(shù)據(jù)編程所需的電壓。
12.如權(quán)利要求8所述的電荷泵電路，其特征在于，所述第二電壓控制單元包括第二比較單元和第二時鐘控制單元，第二電荷泵單元的輸出端與第二比較單元相連，第二比較單元的輸出端與第二時鐘控制單元相連，所述第二時鐘控制單元向第二電荷泵單元輸出時鐘控制信號。
13.如權(quán)利要求12所述的電荷泵電路，其特征在于，所述第二比較單元比較第二電荷泵單元輸出的電壓和第二參考電壓，并向第二時鐘控制單元輸出相應(yīng)的控制信號。
14.如權(quán)利要求13所述的電荷泵電路，其特征在于，所述第二參考電壓為閃速存儲器數(shù)據(jù)擦除所需的電壓。
15.如權(quán)利要求1所述的電荷泵電路，其特征在于，所述輸出單元包括對第一電荷泵單元輸出電壓進(jìn)行整形的整形電路。
16.如權(quán)利要求15所述的電荷泵電路，其特征在于，所述整形電路具體為MOS管，所述 MOS管的漏極與第一電荷泵單元的輸出端相連，柵極與第二電荷泵單元的輸出端相連，源極用于輸出整形后的第一電荷泵單元的輸出電壓。
17.一種采用如權(quán)利要求1至16任意一項(xiàng)所述的電荷泵電路的閃速存儲器。
全文摘要
一種電荷泵電路，其中，第一電荷泵單元、第二電荷泵單元和輸出單元依次串聯(lián)，第一電荷泵單元、第二電荷泵單元的輸出端連接到輸出單元，所述第一電荷泵單元、第二電荷泵單元由若干基本單元級聯(lián)而成，所述基本單元至少包括開關(guān)單元和輸出電容，兩個串聯(lián)的開關(guān)單元之間連接有輸出電容，所述第一電荷泵單元的第一輸出電容為PPS電容，所述第二電荷泵單元的第二輸出電容為MOS電容；所述輸出單元用于輸出第一電荷泵單元輸出的電壓和第二電荷泵單元輸出的電壓。還提供一種采用所述電荷泵電路的閃速存儲器。利用所述PPS電容作為第一電荷泵單元的輸出電容，能大幅減小輸出電容的面積，提高了芯片集成度，并提高了第一電荷泵單元的電流驅(qū)動能力。
文檔編號G11C16/06GK102290981SQ20111013454
公開日2011年12月21日 申請日期2011年5月23日 優(yōu)先權(quán)日2011年5月23日
發(fā)明者楊光軍, 王磊 申請人:上海宏力半導(dǎo)體制造有限公司