專利名稱：增益eDRAM存儲單元結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于存儲器技術(shù)領(lǐng)域，提出了一種改善增益型eDRAM器件結(jié)構(gòu)。
背景技術(shù)：
如圖I 所示，是 intel 的 2T Gain Cell eDRAM 單元。該 Gain Cell eDRAM 100 包括寫MOS晶體管101、讀MOS晶體管102、寫字線(Write Word Line，ffffL) 105、讀字線(ReadWord Line，RWL) 106、寫位線(Write Bit Line，WBL) 107、讀位線(Read Bit Line, RBL) 108以及等效寄生電容104(等效寄生電容不是作為一個獨(dú)立器件而存在的，圖中只是示意性地單獨(dú)圖示出)。其中，寫MOS晶體管101的漏區(qū)連接于讀MOS晶體管102的柵極，MN點(diǎn) 103為存儲節(jié)點(diǎn)，等效寄生電容104 —端與103連接，另一端接地，因此，麗點(diǎn)的電位的高低能控制讀MOS晶體管102的導(dǎo)通與關(guān)斷；例如，電容104存儲電荷時，代表存儲“1”，MN點(diǎn)103為高電位，可以控制讀MOS晶體管102關(guān)斷。讀MOS晶體管102的一端接RBL，另一端接RWL ;寫MOS晶體管101的一端接WBL，另一端接讀MOS晶體管102的柵極。通常地，等效寄生電容104為寫MOS晶體管101的有源區(qū)寄生電容(也即漏區(qū)的寄生電容)或讀MOS晶體管102的柵電容，也或者是兩者的結(jié)合。該存儲單元基于標(biāo)準(zhǔn)邏輯工藝，其漏電途徑有三條I、通過選通管101的亞閾值漏電110 ；2、存儲結(jié)點(diǎn)104處的PN結(jié)漏電111 ;3、通過101和102的柵氧的漏電112。根據(jù)文獻(xiàn)分析和器件仿真，其中亞閾值漏電110和PN結(jié)漏電111是漏電流的主要組成部分。該單元存在的問題是漏電比較嚴(yán)重，數(shù)據(jù)保持時間太短，在65nm下采用標(biāo)準(zhǔn)邏輯工藝只有IOus左右的數(shù)據(jù)保持時間，從而刷新頻率很高，功耗增大。如圖2所示，2T Gain Cell eDRAM單元的版圖。其中201代表寫入管101的有源區(qū)，202代表寫入管的柵極，205代表讀取管102的有源區(qū)，206代表讀取管的柵極，由讀取管的柵極206和寫入管的漏區(qū)203通過金屬線207連接共同構(gòu)成存儲結(jié)點(diǎn)204。存儲結(jié)點(diǎn)204處電容的大小和漏電流共同決定該存儲單元的數(shù)據(jù)存儲時間的長短，從而決定了刷新頻率的快慢和功耗的大小。而這樣的以MOS管有源區(qū)電容和柵電容構(gòu)成的存儲電容是相當(dāng)小的，所以其數(shù)據(jù)保持時間較短，刷新頻率要求較高。增益型eDRAM器件最大的問題是數(shù)據(jù)保持時間過小(僅為μ s量級)，尤其是當(dāng)器件等比例縮小以后，問題更加突出，原因如下為了降低亞閾值漏電110，需增大襯底摻雜濃度，但是較大的襯底摻雜提高了存儲節(jié)點(diǎn)104附近的電場強(qiáng)度，PN結(jié)漏電111隨之增加，成為漏電流的主要組成部分，而104附近的高電場也可能加劇隧穿效應(yīng)，引起另外的隧穿電流，因此總的漏電流并沒有減小，反而有所增大；本發(fā)明是65nm及以下節(jié)點(diǎn)揮發(fā)隨機(jī)存儲器(特別是嵌入式存儲器)的一種解決方案，可以明顯改善器件的數(shù)據(jù)保持特性。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種65nm及以下節(jié)點(diǎn)揮發(fā)隨機(jī)存儲器(特別是嵌入式存儲器)的一種解決方案，可以明顯改善器件的數(shù)據(jù)保持特性。為了達(dá)到上述目的，本發(fā)明提供一種增益eDRAM單元，包括讀MOS晶體管、寫MOS晶體管、寫字線、寫位線、讀字線、讀位線，讀MOS管的柵極和寫MOS管的漏區(qū)通過金屬線連接共同構(gòu)成存儲結(jié)點(diǎn)，寫MOS管、讀MOS管分別具有柵極介質(zhì)，其特征在于，寫MOS管、讀MOS管具有溝槽溝道，寫MOS管、讀MOS管的柵極介質(zhì)位于硅襯底溝槽中，柵極為凸面圓柱狀。優(yōu)選的，讀MOS晶體管和寫MOS晶體管的結(jié)構(gòu)包括N阱雜質(zhì)摻雜區(qū)域，定義于半導(dǎo)體基底中；有源區(qū)域，由溝槽絕緣區(qū)域隔離定義；柵極溝槽，設(shè)于N阱雜質(zhì)摻雜區(qū)域中，呈凸面圓柱狀，溝槽底部具有下凸的曲面輪廓；柵極，設(shè)于柵極溝槽中；以及正常的源漏結(jié)構(gòu)。 為了達(dá)到上述目的，本發(fā)明還提供一種一種增益eDRAM存儲器，其特征在于，包括增益單元eDRAM陣列，其包括按行和列的形式排列的多個權(quán)利要求I至3任一所述的增益eDRAM單元；行譯碼器；列譯碼器；靈敏放大器；字線驅(qū)動模塊；位線驅(qū)動模塊；邏輯控制模塊，用于控制所述字線驅(qū)動模塊和所述位線驅(qū)動模塊在讀操作、寫操作、數(shù)據(jù)保持操作以及刷新操作中的時序。


附圖I為現(xiàn)有技術(shù)Intel的2T Gain Cell eDRAM單元；附圖2為現(xiàn)有技術(shù)Intel的2T Gain Cell eDRAM單元的版圖；附圖3(a)為根據(jù)本發(fā)明一個實(shí)施例存儲單元的版圖；附圖3(b)為根據(jù)本發(fā)明一個實(shí)施例存儲單元沿著AA’和BB’兩個方向的剖面圖；附圖4(a)為根據(jù)本發(fā)明另一個實(shí)施例存儲單元的版圖；附圖4(b)為根據(jù)本發(fā)明另一個實(shí)施例存儲單元沿著AA’和BB’兩個方向的剖面圖；附圖5為本發(fā)明eDRAM存儲器結(jié)構(gòu)示意圖；附圖6為本發(fā)明eDRAM存儲器結(jié)構(gòu)再一個實(shí)施例溝槽溝道結(jié)構(gòu)。
具體實(shí)施例方式參考附圖3，為根據(jù)本發(fā)明一個實(shí)施例存儲單元的版圖及其剖面圖。該實(shí)施例的eDRAM單元300同樣為圖I所示的包括寫MOS晶體管、讀MOS晶體管、寫字線、寫位線、讀字線和讀字線的結(jié)構(gòu)，因此，eDRAM單元300的電路結(jié)構(gòu)示意圖與圖I所示的eDRAM單元的電路結(jié)構(gòu)示意圖相同，寫MOS晶體管、讀MOS晶體管、寫字線、寫位線、讀字線和讀字線之間的連接關(guān)系以及所實(shí)現(xiàn)的功能也相同，在此不再作贅述。具體地，301代表寫入MOS管101的源區(qū)，302代表寫入MOS管的柵極，305代表讀取MOS管102的有源區(qū)，306代表讀取MOS管的柵極，由讀取MOS管的柵極306和寫入MOS管的漏區(qū)303通過金屬線307連接共同構(gòu)成存儲結(jié)點(diǎn)304。308,309分別為寫入MOS管101、讀取MOS管102的柵極介質(zhì)。寫入MOS管、讀取MOS管均為PM0S，如圖3 (b)，包含有N阱雜質(zhì)摻雜區(qū)域313，定義于半導(dǎo)體基底中；有源區(qū)域305，由溝槽絕緣區(qū)域312隔離定義；柵極溝槽310、311，設(shè)于N阱雜質(zhì)摻雜區(qū)域313中，呈凸面圓柱狀，溝槽底部具有下凸的曲面輪廓，圓柱的高(垂直側(cè)壁部分的深度)為hl、h2，圓柱底部曲面下凸的深度表示為rl、r2，一般而言，hi ^ rl，h2 ^ r2。柵極302、306，設(shè)于柵極溝槽中；柵極氧化層308、309，設(shè)于柵極溝槽之上，介于N型雜質(zhì)摻雜區(qū)域313與柵極之間，為高介電常數(shù)材料(如氧化鉿)；正常的源漏摻雜結(jié)構(gòu)。這里提供的一種改善增益eDRAM 2T gaincell器件的有效方法，與平面管相比，寫入管的溝槽溝道增大了晶體管的有效溝道長度(effect channel length)，使得器件在等比例縮小的同時保持一定的柵長，短溝道效應(yīng)得到有效抑制，亞閾值電流110減小，因此襯底的摻雜濃度不必太高，存儲節(jié)點(diǎn)附近電場強(qiáng)度有效降低，PN結(jié)漏電111也隨之減小。這樣總的漏電流能夠有效減小，減少的程度與溝道的幾何形狀、深度(hl，rl，h2，r2)有關(guān)，如果不考慮工藝的難度，hi，rl，h2,r2越大，漏電流就越小，在工藝允許的范圍內(nèi)，漏電流可以降低至少一個數(shù)量級，數(shù)據(jù)保持時間因此增大。讀取管柵極電容主要用來存儲電荷(正常情況下柵極電容大約是總存儲電容的50% 70% )，溝道/柵極溝槽將二維電容擴(kuò)展為三 維電容器，電容面積顯著增大，總的存儲電容增大，也可以改善存儲器件的數(shù)據(jù)保持特性，增大的程度也與溝槽溝道的幾何尺寸有關(guān)。另外，讀取管的亞閾值漏電也將減小，這有利于提高讀出信號的信噪比，增強(qiáng)抗干擾能力。使用本發(fā)明，可以使得增益eDRAM單元的數(shù)據(jù)保持時間得到至少一個數(shù)量級的明顯提高。特別適用于65nm及以下技術(shù)節(jié)點(diǎn)低功耗、高性能嵌入式隨機(jī)存儲應(yīng)用。附圖4(a)為根據(jù)本發(fā)明另一個實(shí)施例存儲單元的版圖；附圖4(b)為根據(jù)本發(fā)明另一個實(shí)施例存儲單元沿著AA’和BB’兩個方向的剖面圖。以32nm工藝節(jié)點(diǎn)為例，存儲器件如圖400。32nm邏輯器件采用High k Metal Gate技術(shù),鉿基柵介質(zhì)。為了制造溝槽溝道器件，并分別優(yōu)化寫入管和讀取管不同的溝槽形狀，版圖上增加兩塊特殊的掩膜板410和411。其中402和406為金屬柵，408、409為高介電常數(shù)的柵介質(zhì)，其他介紹同附圖3。附圖5為本發(fā)明eDRAM存儲器結(jié)構(gòu)示意圖。該增益單元eDRAM存儲器包括增益單元陣列，增益單元陣列是由增益單元eDRAM單元按行和列的形式排列而成，其中，增益單元eDRAM單元是以上圖3或者圖4實(shí)施例的增益單元eDRAM單元。字線和位線交叉排列，增益單元置于交叉排列點(diǎn)。該增益單元eDRAM存儲器還包括行譯碼器、列譯碼器、靈敏放大器、字線驅(qū)動模塊、位線驅(qū)動模塊、邏輯控制模塊。邏輯控制模塊的功能是控制字線驅(qū)動模塊和位線驅(qū)動模塊在讀操作、寫操作、數(shù)據(jù)保持操作以及刷新操作中的時序。其中選中行選中列的位線電壓變化可通過靈敏放大器分辨，并與Vref (參考電壓)比較，得到讀出數(shù)據(jù)。行地址數(shù)輸入行譯碼器，用于選中陣列中的WffL和RWL，列地址輸入列譯碼器。盡管示出和描述了本發(fā)明的優(yōu)選實(shí)施例，對本領(lǐng)域技術(shù)人員顯而易見的是在其更寬的方面不脫離本發(fā)明的情況下可以作出很多變化和修改。本發(fā)明包括SOI襯底，以及FinFET、環(huán)柵等所有先進(jìn)的結(jié)構(gòu)；可能有許多工藝和版圖實(shí)現(xiàn)方案；可能有多種改進(jìn)的溝道溝槽形狀或結(jié)構(gòu)，用來進(jìn)一步增大存儲電容或減小漏電流，如圖6所示。
權(quán)利要求
1.一種增益eDRAM存儲單元結(jié)構(gòu)，包括讀MOS晶體管、寫MOS晶體管、寫字線、寫位線、讀字線、讀位線，讀MOS管的柵極和寫MOS管的漏區(qū)通過金屬線連接共同構(gòu)成存儲結(jié)點(diǎn)，寫MOS管、讀MOS管分別具有柵極介質(zhì)，其特征在于，寫MOS管、讀MOS管具有溝槽溝道，寫MOS管、讀MOS管的柵極介質(zhì)位于硅襯底溝槽中，柵極為向下凸起的凸面圓柱狀。
2.如權(quán)利要求I所述的增益eDRAM單元，其特征在于，寫MOS管的溝槽溝道增大了晶體管的有效溝道長度。
3.如權(quán)利要求I所述的增益eDRAM存儲單元結(jié)構(gòu)，其特征在于，讀MOS晶體管溝槽溝道增大了柵極寄生電容，將柵極電容由二維擴(kuò)展為三維結(jié)構(gòu)。
4.如權(quán)利要求I所述的增益eDRAM存儲單元結(jié)構(gòu)，其特征在于，讀MOS晶體管和寫MOS晶體管具有正常的源漏結(jié)構(gòu)，柵極位于N阱雜質(zhì)摻雜區(qū)域中向下凸的溝槽之中，溝槽呈圓柱狀，溝槽底部具有下凸的曲面輪廓。
5.如權(quán)利要求4所述的增益eDRAM存儲單元結(jié)構(gòu)，其特征在于，垂直側(cè)壁部分的深度(圓柱側(cè)面高度)為hl、h2，底部曲面下凸的深度表示為rl、r2，一般而言，hi彡rl，h2彡r2。
6.如權(quán)利要求5所述的增益eDRAM存儲單元結(jié)構(gòu)，其特征在于，柵極介質(zhì)為高介電常數(shù)柵介質(zhì)。
7.如權(quán)利要求5所述的增益eDRAM存儲單元結(jié)構(gòu)，其特征在于，柵極介質(zhì)為鉿基高介電常數(shù)柵介質(zhì)。
8.如權(quán)利要求4所述的增益eDRAM存儲單元結(jié)構(gòu)，其特征在于，進(jìn)一步包括掩膜板。
9.一種增益eDRAM存儲器，其特征在于，包括 增益單元eDRAM陣列，其包括按行和列的形式排列的多個權(quán)利要求I至8任一所述的增益eDRAM單元結(jié)構(gòu)； 行譯碼器； 列譯碼器； 靈敏放大器； 字線驅(qū)動模塊； 位線驅(qū)動模塊； 邏輯控制模塊，用于控制所述字線驅(qū)動模塊和所述位線驅(qū)動模塊在讀操作、寫操作、數(shù)據(jù)保持操作以及刷新操作中的時序。
全文摘要
本發(fā)明屬于存儲器技術(shù)領(lǐng)域，提出了一種改善增益型eDRAM器件結(jié)構(gòu)。本發(fā)明的一種增益eDRAM單元，包括讀MOS晶體管、寫MOS晶體管、寫字線、寫位線、讀字線、讀位線，讀MOS管的柵極和寫MOS管的漏區(qū)通過金屬線連接共同構(gòu)成存儲結(jié)點(diǎn)，寫MOS管、讀MOS管分別具有柵極介質(zhì)，其特征在于，所述的寫MOS管、讀MOS管具有溝槽溝道，寫MOS管、讀MOS管的柵極介質(zhì)位于硅襯底溝槽中，柵極為向下凸起的凸面圓柱狀。本發(fā)明可以明顯改善器件的數(shù)據(jù)保持特性。
文檔編號G11C11/4063GK102867539SQ20111018844
公開日2013年1月9日 申請日期2011年7月5日 優(yōu)先權(quán)日2011年7月5日
發(fā)明者林殷茵, 李慧 申請人:復(fù)旦大學(xué)