專利名稱：記憶體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種可避免字元線斷線(opening)或者線寬頸縮(necking)的記憶體結(jié)構(gòu)。
背景技術(shù)：
記憶體是用以儲存資料或數(shù)據(jù)的半導(dǎo)體元件，其廣為應(yīng)用于電腦或電子設(shè)備中，隨著微處理器功能的日漸強(qiáng)大，對于各種類型的記憶體的需求也隨之增加。根據(jù)不同的記憶體類型的需求會有不同的記憶體結(jié)構(gòu)設(shè)計，例如設(shè)置有垂直通道結(jié)構(gòu)設(shè)計的垂直通道記憶體(vertical channel memory, VC memory)、具有氧化物凹陷(oxide recess)結(jié)構(gòu)的浮置柵極記憶體(floating gate memory, FG memory)以及具有薄膜堆疊結(jié)構(gòu)的三維記憶體(3D memory)等。在一般記憶體布局中，字元線(word line)是橫跨主動區(qū)域(active region)的， 亦即設(shè)置有多個記憶胞的元件密集區(qū)域，或稱記憶胞區(qū)。通常，在半導(dǎo)體元件前段工藝中會因為記憶體結(jié)構(gòu)的設(shè)計，而造成用以形成字元線的導(dǎo)體層在橫跨至元件密集區(qū)域的交界處產(chǎn)生較大的階差(st印difference) 0此階差會使得在后續(xù)對導(dǎo)體層進(jìn)行圖案化的微影步驟中產(chǎn)生光失焦(defocus)的現(xiàn)象，而使得所形成的字元線產(chǎn)生斷線或者線寬頸縮的問題，進(jìn)而降低記憶體元件的生產(chǎn)品質(zhì)與效率。隨著半導(dǎo)體元件的積集化，更需要針對此問題提出適當(dāng)?shù)慕鉀Q方法。由此可見，上述現(xiàn)有的記憶體結(jié)構(gòu)在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型結(jié)構(gòu)的記憶體結(jié)構(gòu)，實屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的記憶體結(jié)構(gòu)存在的缺陷，而提供一種新型結(jié)構(gòu)的記憶體結(jié)構(gòu)，所要解決的技術(shù)問題是使其可以避免字元線斷線或線寬頸縮，提高記憶體元件的生產(chǎn)品質(zhì)，非常適于實用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶體結(jié)構(gòu)，其區(qū)分為記憶胞區(qū)與非記憶胞區(qū)，且包括多個記憶胞以及導(dǎo)體材料。多個記憶胞設(shè)置于記憶胞區(qū)中，且在此些記憶胞中具有多個第一凹部。導(dǎo)體材料跨越記憶胞區(qū)與非記憶胞區(qū)，并覆蓋記憶胞且深入多個第一凹部。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。前述的記憶體結(jié)構(gòu)，其中位于上述的記憶胞區(qū)與非記憶胞區(qū)中的導(dǎo)體材料具有實質(zhì)上平坦的上表面。前述的記憶體結(jié)構(gòu)，其中在上述的記憶胞區(qū)與非記憶胞區(qū)中，導(dǎo)體材料的實質(zhì)上平坦的上表面的高度變化量與線寬的比為O I. O。前述的記憶體結(jié)構(gòu)，其中所述的非記憶胞區(qū)為半空曠區(qū)。前述的記憶體結(jié)構(gòu)，其中所述的非記憶胞區(qū)為虛擬記憶胞區(qū)，且記憶體結(jié)構(gòu)更包括設(shè)置于虛擬記憶胞區(qū)中的多個虛擬結(jié)構(gòu)，相鄰兩個虛擬結(jié)構(gòu)之間具有第二凹部，第二凹部的底部與第一凹部的底部實質(zhì)上位于相同的水平高度，且具有實質(zhì)上相同的深度。本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種記憶體結(jié)構(gòu)，其區(qū)分為記憶胞區(qū)與非記憶胞區(qū)，且包括多個記憶胞以及字元線。多個記憶胞設(shè)置于記憶胞區(qū)中，且在此些記憶胞中具有非共平面的介電結(jié)構(gòu)。字元線跨越記憶胞區(qū)與非記憶胞區(qū)，并覆蓋記憶胞，且位于記憶胞區(qū)與非記憶胞區(qū)中的字元線具有實質(zhì)上平坦的上表面以及非共平面的底表面，非共平面的底表面連接至非共平面的介電結(jié)構(gòu)。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。
前述的記憶體結(jié)構(gòu)，其中在上述的記憶胞區(qū)與非記憶胞區(qū)中，字元線的實質(zhì)上平坦的上表面的高度變化量與線寬的比為O O. 5。前述的記憶體結(jié)構(gòu)，其中在上述的記憶胞區(qū)與非記憶胞區(qū)中，字元線的實質(zhì)上平坦的上表面的高度變化量為0A~ 300A。前述的記憶體結(jié)構(gòu)，其中所述的非記憶胞區(qū)為半空曠區(qū)。前述的記憶體結(jié)構(gòu)，其中所述的非記憶胞區(qū)為虛擬記憶胞區(qū)，且記憶體結(jié)構(gòu)更包括設(shè)置于虛擬記憶胞區(qū)中的多個虛擬結(jié)構(gòu)，此些虛擬結(jié)構(gòu)的上表面與非共平面的介電結(jié)構(gòu)的最高平面實質(zhì)上位于相同的水平高度。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明記憶體結(jié)構(gòu)至少具有下列優(yōu)點及有益效果本發(fā)明的記憶體結(jié)構(gòu)，通過使記憶胞區(qū)與非記憶胞區(qū)中的字元線具有實質(zhì)上平坦的上表面，可以防止字元線產(chǎn)生斷線或者線寬頸縮的問題。此外，更可以將本發(fā)明的記憶體結(jié)構(gòu)應(yīng)用于不同類型的記憶體元件中，以提高半導(dǎo)體記憶元件的生產(chǎn)品質(zhì)及效率。綜上所述，本發(fā)明是有關(guān)于一種記憶體結(jié)構(gòu)，其區(qū)分為記憶胞區(qū)與非記憶胞區(qū)，且包括多個記憶胞以及導(dǎo)體材料。多個記憶胞設(shè)置于記憶胞區(qū)中，且在此些記憶胞中具有多個第一凹部。導(dǎo)體材料跨越記憶胞區(qū)與非記憶胞區(qū)并覆蓋記憶胞且深入多個第一凹部。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠為一新穎、進(jìn)步、實用的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖IA 圖ID是依照本發(fā)明一實施例的記憶體結(jié)構(gòu)的制造流程的剖面圖。圖IE是根據(jù)圖ID所繪示的本發(fā)明一實施例的記憶體結(jié)構(gòu)的俯視圖。圖2A 圖2B是依照本發(fā)明一實施例的記憶體結(jié)構(gòu)的制造流程的剖面圖。圖2C是根據(jù)圖2B所繪示的本發(fā)明一實施例的記憶體結(jié)構(gòu)的俯視圖。圖3是依照本發(fā)明另一實施例所繪示的記憶體結(jié)構(gòu)的剖面圖。圖4是依照本發(fā)明又一實施例所繪示的記憶體結(jié)構(gòu)的剖面圖。
100a、200a、300a、400a :非記憶胞區(qū)100b、200b、300b、400b :記憶胞區(qū)110、210、310、410 :基底120、220、350、430 :介電結(jié)構(gòu)120a、220a、430a :頂介電層120b、220b、430b :電荷捕捉層120c、220c、430c :底介電層122、222、422 :凹部124,224 :突出部 126a、226a :第一慘雜區(qū)126b,226b :第二摻雜區(qū)130a、134a、140、230a、234a、360a、380a、460a :上表面132、132a、232、232a、370、470 :硅化金屬層134、234、360、460 :字元線134b、234b :字元線主體134c>234c :字元線頭134d、234d、360d :底表面150、250、312、412 :記憶胞290:區(qū)域160a、160b、222b、260a、260b、270a、270b :表面dl、d2、d3、d4 :距離H:階差Η1、Η2:高度Λ h I、Λ h2 :高度變化量380、480:虛擬結(jié)構(gòu)320:隔離結(jié)構(gòu)330:穿隧介電層340 :柵極區(qū)350a、350b、350c :介電層350d :最高平面420 :絕緣層440 :導(dǎo)體層
具體實施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的記憶體結(jié)構(gòu)其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實施方式
的說明，應(yīng)當(dāng)可對本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對本發(fā)明加以限制。下文中參照所附圖式來更充分地描述本發(fā)明的實施例。然而，本發(fā)明可以多種不同的形式來實踐，并不限于文中所述的實施例。以下實施例中所提到的方向用語，例如“上”等，僅是參考附加圖式的方向，因此使用的方向用語是用來詳細(xì)說明，而非用來限制本發(fā)明。此外，在圖式中為明確起見可能將各層的尺寸以及相對尺寸作夸張的描繪。
圖IA 圖ID是依照本發(fā)明一實施例的記憶體結(jié)構(gòu)的制造流程的剖面圖。在此實施例中的記憶體結(jié)構(gòu)是以垂直通道記憶體為例進(jìn)行說明。首先，請參閱圖IA所示，提供基底110?；?10可區(qū)分為非記憶胞區(qū)IOOa與記憶胞區(qū)100b。在此實施例中，非記憶胞區(qū)IOOa例如是半空曠區(qū)，且在半空曠區(qū)中不具有任何記憶胞。此外，在記憶胞區(qū)IOOb中的基底110已形成有多個突出部124。在記憶胞區(qū)IOOb中，基底110更可具有多個第一摻雜區(qū)126a及多個第二摻雜區(qū)126b，其中第一摻雜區(qū)126a設(shè)置于突出部124的上部中，而第二摻雜區(qū)126b設(shè)置于相鄰?fù)怀霾?24間的基底110中。然后，在基底110上形成介電結(jié)構(gòu)120。介電結(jié)構(gòu)120的形成方法例如是以化學(xué)氣相沉積法，依序在基底Iio上形成底介電層120c、電荷捕捉層120b及頂介電層120a。底介電層120c及頂介電層120a的材料例如分別是氧化硅，而電荷捕捉層120b的材料例如是氮化硅。此外，由于介電結(jié)構(gòu)120形成在具有多個突出部124的基底110上，因而使得在記憶胞區(qū)IOOb中的介電結(jié)構(gòu)120具有多個凹部122，而形成非共平面的結(jié)構(gòu)。非共平面的介電結(jié)構(gòu)120例如是具有多個第一表面160a及多個第二表面160b，且第一表面160a在垂直方向上高于第二表面160b。于此,第一表面160a為介電結(jié)構(gòu)120的最高平面。然后，請參閱圖IB所示，在介電結(jié)構(gòu)120上形成導(dǎo)體層130。導(dǎo)體層130的材料例如是摻雜多晶硅。導(dǎo)體層130的形成方法例如是化學(xué)氣相沉積法。此時，由于記憶胞區(qū)IOOb中的非共平面的介電結(jié)構(gòu)120的第一表面160a在垂直方向上高于非記憶胞區(qū)IOOa中介電結(jié)構(gòu)120的上表面140，因而在沉積用以形成字元線的導(dǎo)體層130之后，導(dǎo)體層130的上表面130a在非記憶胞區(qū)IOOa與記憶胞區(qū)IOOb中的高度不同，產(chǎn)生如圖IB中所示的階差H。接下來，請參閱圖IC所示，對導(dǎo)體層130進(jìn)行化學(xué)機(jī)械研磨，使得導(dǎo)體層130的上表面130a變得更平整。此時，由于消除了階差H，因此可避免在后續(xù)對導(dǎo)體層130進(jìn)行圖案化的微影步驟中產(chǎn)生光失焦(defocus)的現(xiàn)象，進(jìn)而可防止字元線產(chǎn)生斷線(open)或者線寬頸縮(necking)的問題。然后，可選擇性地在導(dǎo)體層130上形成硅化金屬層132，以降低后續(xù)形成的字元線的阻值。硅化金屬層132的材料例如是硅化鎢。硅化金屬層132的形成方法例如是金屬硅化工藝。之后，請參閱圖ID所示，對硅化金屬層132及導(dǎo)體層130進(jìn)行圖案化工藝，而分別形成圖案化的硅化金屬層132a及字元線134。對硅化金屬層132及導(dǎo)體層130所進(jìn)行的圖案化工藝?yán)缡且佬蜻M(jìn)行微影工藝及蝕刻工藝。然而，在此實施例中，雖然字元線134是利用上述方法所形成，但字元線134的形成方法并不以此為限。
基于上述可知，藉由于工藝中對導(dǎo)體層130施加化學(xué)機(jī)械研磨，可使得導(dǎo)體層130的上表面130a變得更平整。因此，避免了在對導(dǎo)體層130進(jìn)行圖案化的微影步驟中產(chǎn)生光失焦，因此可防止所形成的字元線134斷線或者線寬頸縮。圖IE是根據(jù)圖ID所繪示的本發(fā)明一實施例的記憶體結(jié)構(gòu)的俯視圖。以下，藉由圖ID及圖IE來說明上述實施例所提出的記憶體結(jié)構(gòu)。請先參閱圖ID所示，記憶體結(jié)構(gòu)可區(qū)分為記憶胞區(qū)IOOb與非記憶胞區(qū)100a。在此實施例中，非記憶胞區(qū)IOOa例如是半空曠區(qū)，且半空曠區(qū)中不具有任何記憶胞。在記憶胞區(qū)IOOb中設(shè)置有多個記憶胞150，且在此些記憶胞150中具有非共平面的介電結(jié)構(gòu)120。非共平面的介電結(jié)構(gòu)120例如是具有多個第一表面160a及多個第二表面160b，且第一表面160a在垂直方向上高于第二表面160b。另外，此記憶體結(jié)構(gòu)更包括字元線134，其跨越記憶胞區(qū)IOOb與非記憶胞區(qū)100a，并覆蓋前述的多個記憶胞150，且深入凹部122。此外，位于記憶胞區(qū)IOOb與非記憶胞區(qū)IOOa中的字元線134具有實質(zhì)上平坦的上表面134a以及非共平面的底表面134d，且此底表面134d連接非共平面的介電結(jié)構(gòu)120。此記憶體結(jié)構(gòu)中各構(gòu)件的材料、設(shè)置方式、形成方法及功效等已于上述實施例中進(jìn)行詳盡地描述，故在此 不再贅述。此外，字元線134的上表面134a的平坦化程度(平整度)可由在字元線134的上表面134a上的高度變化量Ahl與字元線134的線寬的比值來定義，此比值例如是O 1.0，更可為O O. 5。此外，上表面134a上的高度變化量Λ hi例如是在θΑ ~ 300A的范圍內(nèi)。請同時參閱圖IE所示，字元線134包括字元線頭134c以及字元線主體134b，且字元線頭134c的線寬大于字元線主體134b的線寬。此外，可選擇性地在字元線134上覆蓋圖案化的硅化金屬層132a，以降低字元線134的阻值。硅化金屬層132a的材料例如是硅化鎢。其中，字元線頭134c位于非記憶胞區(qū)IOOa中，而字元線主體134b位在非記憶胞區(qū)IOOa和記憶胞區(qū)IOOb中(字元線主體134b也可跨到非記憶胞區(qū)100a)。字元線頭134c可用以連接至外部電源(未繪示)，而外部電源通過字元線頭134c可施加電壓至字元線主體134b，以操作各個記憶胞150?；谏鲜隹芍?，記憶體結(jié)構(gòu)中的字元線134具有實質(zhì)上平坦的上表面，且不易產(chǎn)生斷線或者線寬頸縮的問題。圖2A 圖2B是依照本發(fā)明另一實施例的記憶體結(jié)構(gòu)的制造流程的剖面圖。在此實施例中的記憶體結(jié)構(gòu)是以垂直通道記憶體為例進(jìn)行說明。首先，請參閱圖2A所示，提供基底210?；?10可區(qū)分為非記憶胞區(qū)200a與記憶胞區(qū)200b。在此實施例中，非記憶胞區(qū)200a例如是虛擬記憶胞區(qū)，而虛擬記憶胞區(qū)是用以形成虛擬結(jié)構(gòu)，而不具有可操作的記憶胞的區(qū)域。在非記憶胞區(qū)200a與記憶胞區(qū)200b的基底210已形成有多個突出部224。基底210更可具有多個第一摻雜區(qū)226a及多個第二摻雜區(qū)226b，其中第一摻雜區(qū)226a設(shè)置于突出部224的上部中，而第二摻雜區(qū)226b設(shè)置于相鄰?fù)怀霾?24間的基底210中。然后，于基底210上形成介電結(jié)構(gòu)220。此時，于非記憶胞區(qū)200a中形成多個虛擬結(jié)構(gòu)290。介電結(jié)構(gòu)220的形成方法例如是以化學(xué)氣相沉積法依序在基底210上形成底介電層220c、電荷捕捉層220b及頂介電層220a。底介電層220c及頂介電層220a的材料例如分別是氧化硅，而電荷捕捉層220b的材料例如是氮化硅。此外，由于介電結(jié)構(gòu)220形成在具有突出部224的基底210上，因而使得介電結(jié)構(gòu)220不論是在非記憶胞區(qū)200a或是記憶胞區(qū)200b中均為非共平面的結(jié)構(gòu)。在記憶胞區(qū)200b中的介電結(jié)構(gòu)220例如是具有多個第一表面260a及多個第二表面260b，且第一表面260a在垂直方向上高于第二表面260b。于此,第一表面260a為介電結(jié)構(gòu)220的最高平面。此外，在非記憶胞區(qū)200a中的虛擬結(jié)構(gòu)290的上表面290a與第一表面260a實質(zhì)上位于相同的水平高度。且相鄰兩個虛擬結(jié)構(gòu)290之間的距離dl實質(zhì)上等于相鄰兩個第一表面260a之間的距離d2。在記憶胞區(qū)200b中具有多個第一凹部228，而在非記憶胞區(qū)200a的虛擬結(jié)構(gòu)290之間具有多個第二凹部222。其中，第一凹部228的底部與第二凹部222的底部實質(zhì)上位于相同的水平高度，且具有實質(zhì)上相同的深度。即，每一個第一凹部228的深度H2實質(zhì)上等于每一個第二凹部222的深度Hl。此外，相鄰兩個第二凹部222的距離d3實質(zhì)上等于相鄰兩個第一凹部228的距離d4。 即，在非記憶胞區(qū)200a中的虛擬結(jié)構(gòu)290及第二凹部222的組合結(jié)構(gòu)與在記憶胞區(qū)200b中的介電結(jié)構(gòu)220具有實質(zhì)上相同的輪廓。接下來，在介電結(jié)構(gòu)220上形成導(dǎo)體層230。導(dǎo)體層130的材料例如是摻雜多晶硅。導(dǎo)體層230的形成方法例如是化學(xué)氣相沉積法。由于在非記憶胞區(qū)200a中的虛擬結(jié)構(gòu)290及第二凹部222的組合結(jié)構(gòu)與在記憶胞區(qū)200b中的介電結(jié)構(gòu)220具有實質(zhì)上相同的輪廓，因而在沉積導(dǎo)體層230之后，導(dǎo)體層230的上表面230a在非記憶胞區(qū)200a與記憶胞區(qū)200b中的高度一致，而不會有前述的階
差廣生。此時，因為在非記憶胞區(qū)200a與記憶胞區(qū)200b中的導(dǎo)體層230的上表面230a是平整的，藉此可避免在后續(xù)對導(dǎo)體層230進(jìn)行圖案化的微影步驟中產(chǎn)生光失焦的現(xiàn)象，進(jìn)而可防止字元線產(chǎn)生斷線或者線寬頸縮的問題。而后，可選擇性地在導(dǎo)體層230上形成硅化金屬層232，以降低后續(xù)形成的字元線的阻值。硅化金屬層232的材料例如是硅化鎢。硅化金屬層232的形成方法例如是金屬硅化工藝。之后，請參閱圖2B所示，對硅化金屬層232及導(dǎo)體層230進(jìn)行圖案化工藝，而分別形成圖案化的硅化金屬層232a及字元線234。對硅化金屬層232及導(dǎo)體層230所進(jìn)行的圖案化工藝?yán)缡且佬蜻M(jìn)行微影工藝及蝕刻工藝。在此實施例中，雖然字元線234是利用上述方法所形成，但字元線234的形成方法并不以此為限?；谏鲜隹芍?，在此實施例中，在非記憶胞區(qū)200a中的虛擬結(jié)構(gòu)290及第二凹部222的組合結(jié)構(gòu)與在記憶胞區(qū)200b中的介電結(jié)構(gòu)220具有實質(zhì)上相同的輪廓，使得在沉積導(dǎo)體層230后，導(dǎo)體層230的上表面230a為平整的，避免了在對導(dǎo)體層230進(jìn)行圖案化的微影步驟中產(chǎn)生光失焦的現(xiàn)象，因此可防止所形成的字元線234產(chǎn)生斷線或者線寬頸縮的問題。值得注意的是，在此實施例中，雖然虛擬結(jié)構(gòu)290是在形成記憶胞250的過程中一起形成，而具有與記憶胞250相似的結(jié)構(gòu)。然而，藉由布局上的設(shè)計，可使得虛擬結(jié)構(gòu)290失去作為記憶胞的能力。舉例來說，當(dāng)連接到虛擬結(jié)構(gòu)290中的第一摻雜區(qū)226a及第二摻雜區(qū)226b的位元線不外接到外部電壓時，可使得虛擬結(jié)構(gòu)290失去作為記憶胞的能力。此夕卜，在此實施例中，雖然虛擬結(jié)構(gòu)290具有與記憶胞250相似的結(jié)構(gòu)，但本發(fā)明的虛擬結(jié)構(gòu)290的結(jié)構(gòu)并不限于此，只要虛擬結(jié)構(gòu)290及第二凹部222的組合結(jié)構(gòu)與記憶胞區(qū)200b中的介電結(jié)構(gòu)220具有實質(zhì)上相同的輪廓，即屬于本發(fā)明所保護(hù)的范圍。此外，在其他實施例中，虛擬結(jié)構(gòu)290不一定要與記憶胞250 —起形成，虛擬結(jié)構(gòu)290也可藉由其他工藝單獨形成。圖2C是根據(jù)圖2B所繪示的本發(fā)明一實施例的記憶體結(jié)構(gòu)的俯視圖。以下，藉由圖2B及圖2C來說明上述實施例所提出的記憶體結(jié)構(gòu)。請先參閱圖2B所示,本實施例的記憶體結(jié)構(gòu)區(qū)分為記憶胞區(qū)200b與非記憶胞區(qū)200a。在此實施例中，非記憶胞區(qū)200a為一虛擬記憶胞區(qū)，其中設(shè)置有多個虛擬結(jié)構(gòu)290。多個記憶胞250設(shè)置在記憶胞區(qū)200b中。此記憶體結(jié)構(gòu)包括設(shè)置在基底210上的介電結(jié)構(gòu)220。在記憶胞區(qū)200b中的介電結(jié)構(gòu)220例如是具有多個第一表面260a及多個第二表面260b,且第一表面260a在垂直方向上高于第二表面260b。于此,第一表面260a為介電 結(jié)構(gòu)220的最高平面。此外，在非記憶胞區(qū)200a中的虛擬結(jié)構(gòu)290的上表面290a與第一表面260a實質(zhì)上位于相同的水平高度。且相鄰兩個虛擬結(jié)構(gòu)290之間的距離dl實質(zhì)上等于相鄰兩個第一表面260a之間的距尚d2。在記憶胞區(qū)200b中具有多個第一凹部228，而在非記憶胞區(qū)200a的虛擬結(jié)構(gòu)290之間具有多個第二凹部222。其中，第一凹部228的底部與第二凹部222的底部實質(zhì)上位于相同的水平高度，且具有實質(zhì)上相同的深度。即，每一個第一凹部228的深度H2實質(zhì)上等于每一個第二凹部222的深度Hl。此外，相鄰兩個第二凹部222的距離d3實質(zhì)上等于相鄰兩個第一凹部228的距離d4。亦即，在非記憶胞區(qū)200a中的多個虛擬結(jié)構(gòu)290及第二凹部222的組合結(jié)構(gòu)與在記憶胞區(qū)200b中的介電結(jié)構(gòu)220具有實質(zhì)上相同的輪廓。另外，此記憶體結(jié)構(gòu)更包括字元線234，其跨越記憶胞區(qū)200b與非記憶胞區(qū)200a，并覆蓋前述的多個記憶胞250，且字元線234可深入第一凹部228。位于記憶胞區(qū)200b與非記憶胞區(qū)200a中的字元線234具有實質(zhì)上平坦的上表面234a以及非共平面的底表面234d，且底表面234d連接非共平面的介電結(jié)構(gòu)220。字元線234的上表面234a的平坦化程度(平整度)可由在字元線234的上表面234a上的高度變化量Ah2與字元線234的線寬的比值來定義，此比值較佳為O I. 0，更佳為O O. 5。此外，上表面234a上的高度變化量Λ h2例如是在θΑ ~ 300A的范圍內(nèi)。請參閱圖2C所示,在此實施例的記憶體結(jié)構(gòu)上包括由字元線頭234c以及字元線主體234b所構(gòu)成的字元線234，而其上可選擇性地覆蓋硅化金屬層232a。硅化金屬層232a例如是硅化鎢。其中，字元線頭234c位于非記憶胞區(qū)200a中，而字元線主體234b位于非記憶胞區(qū)200a和記憶胞區(qū)200b中，且字元線頭234c的線寬大于字元線主體234b的線寬。字元線頭234c可用以連接至外部電源(未繪示)，而外部電源通過字元線頭234c可施加電壓至字元線主體234b，以操作各個記憶胞250。
此外，由于字元線頭234c設(shè)置在虛擬結(jié)構(gòu)290上方，而使得在圖2B的虛擬結(jié)構(gòu)290中的結(jié)構(gòu)無法成為具有完整功能的記憶胞。因此，在此實施例中，非記憶胞區(qū)200a為一虛擬記憶胞區(qū)。基于上述可知，記憶體結(jié)構(gòu)中的字元線234具有實質(zhì)上平坦的上表面，且不易產(chǎn)生斷線或者線寬頸縮的問題。圖3是依照本發(fā)明之另一實施例所繪示的記憶體結(jié)構(gòu)的面圖。請參閱圖3所示，本實施例中的記憶體結(jié)構(gòu)為浮置柵極記憶體。本實施例的記憶體結(jié)構(gòu)的基底310也可區(qū)分為記憶胞區(qū)300b與非記憶胞區(qū)300a。 此記憶體結(jié)構(gòu)包括設(shè)置于記憶胞區(qū)300b中的多個記憶胞312，在此些記憶胞312中具有非共平面的介電結(jié)構(gòu)350。此記憶體結(jié)構(gòu)更包括字元線360，其跨越記憶胞區(qū)300b與非記憶胞區(qū)300a，并覆蓋前述的多個記憶胞312。此外，位于記憶胞區(qū)300b與非記憶胞區(qū)300a中的字元線360具有實質(zhì)上平坦的上表面360a以及非共平面的底表面360d，且底表面360d連接非共平面的介電結(jié)構(gòu)350。此記憶體結(jié)構(gòu)可更包括隔離結(jié)構(gòu)320、穿隧介電層330、浮置柵極340、并可選擇性地具有硅化金屬層370。此外，此記憶體結(jié)構(gòu)可選擇性地包括多個虛擬結(jié)構(gòu)380。具體而言，當(dāng)非記憶胞區(qū)300a作為一虛擬記憶胞區(qū)時，在非記憶胞區(qū)300a中具有多個虛擬結(jié)構(gòu)380，此些虛擬結(jié)構(gòu)380的上表面380a與介電結(jié)構(gòu)350的最高平面350d實質(zhì)上位于相同的水平高度；而當(dāng)非記憶胞區(qū)300a作為一半空曠區(qū)時，則不具有虛擬結(jié)構(gòu)380。在本實施例中，介電結(jié)構(gòu)350可由多層介電層疊合而成。介電結(jié)構(gòu)350例如是包括底介電層350c、電荷捕捉層350b及頂介電層350a。然而，介電結(jié)構(gòu)350的結(jié)構(gòu)并不限于此，實際上介電結(jié)構(gòu)350也可為單層結(jié)構(gòu)。此外，在本實施例所提出的浮置柵極記憶體中，用以制作具有實質(zhì)上平坦的上表面的字元線的技術(shù)內(nèi)容、特點與功效已在上述實施例中進(jìn)行詳盡地說明，故于此不再贅述。圖4是依照本發(fā)明之又一實施例所繪示的記憶體結(jié)構(gòu)的剖面圖。本實施例中的記憶體結(jié)構(gòu)為三維記憶體，其結(jié)構(gòu)也可區(qū)分為記憶胞區(qū)400b與非記憶胞區(qū)400a。此記憶體結(jié)構(gòu)包括設(shè)置于記憶胞區(qū)400b中的多個記憶胞412，在此些記憶胞412中具有非共平面的介電結(jié)構(gòu)430。此記憶體結(jié)構(gòu)更包括字元線460，其跨越記憶胞區(qū)400b與非記憶胞區(qū)400a，并覆蓋前述的多個記憶胞412。此外，位于記憶胞區(qū)400b與非記憶胞區(qū)400a中的字元線460具有實質(zhì)上平坦的上表面460a。此記憶體結(jié)構(gòu)還可包括基底410、多個絕緣層420、多個導(dǎo)體層440、介電結(jié)構(gòu)430與選擇性存在的硅化金屬層470。此外，此記憶體結(jié)構(gòu)可選擇性地包括多個虛擬結(jié)構(gòu)480。具體而言，當(dāng)非記憶胞區(qū)400a作為一虛擬記憶胞區(qū)時，在非記憶胞區(qū)400a中具有多個虛擬結(jié)構(gòu)480，在虛擬結(jié)構(gòu)480之間具有多個凹部422，且此些虛擬結(jié)構(gòu)480及凹部422的組合結(jié)構(gòu)與在記憶胞區(qū)400b中的介電層430具有實質(zhì)上相同的輪廓；而當(dāng)非記憶胞區(qū)400a作為一半空曠區(qū)時，則不具有虛擬結(jié)構(gòu)480。在本實施例中，介電結(jié)構(gòu)430可由多層介電層疊合而成，例如包括底介電層430c、電荷捕捉層430b及頂介電層430a。此外，在本實施例所提出的三維記憶體中，用以制作具有實質(zhì)上平坦的上表面的字元線的技術(shù)內(nèi)容、特點與功效已在上述實施例中進(jìn)行詳盡地說明，故于此不再贅述。綜上所述，在本發(fā)明實施例的記憶體結(jié)構(gòu)中，字元線在記憶胞區(qū)與非記憶胞區(qū)中具有實質(zhì)上平坦的上表面，且不易產(chǎn)生斷線或者線寬頸縮的問題。此外，本發(fā)明的記憶體結(jié)構(gòu)可應(yīng)用于不同類型的記憶體元件中，而能提高各種記憶體元件的生產(chǎn)品質(zhì)及效率。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶體結(jié)構(gòu)，其特征在于其區(qū)分為一記憶胞區(qū)與一非記憶胞區(qū)，且包括 多個記憶胞，設(shè)置于該記憶胞區(qū)中，且在該些記憶胞中具有多個第一凹部；以及 一導(dǎo)體材料，跨越該記憶胞區(qū)與該非記憶胞區(qū)并覆蓋該些記憶胞且深入該些第一凹部。
2.根據(jù)權(quán)利要求I所述的記憶體結(jié)構(gòu)，其特征在于其中位于該記憶胞區(qū)與該非記憶胞區(qū)中的該導(dǎo)體材料具有一平坦的上表面。
3.根據(jù)權(quán)利要求I所述的記憶體結(jié)構(gòu)，其特征在于其中在該記憶胞區(qū)與該非記憶胞區(qū)中，該導(dǎo)體材料的該平坦的上表面的高度變化量與線寬的比為O I. O。。
4.根據(jù)權(quán)利要求I所述的記憶體結(jié)構(gòu)，其特征在于其中所述的非記憶胞區(qū)為一半空曠區(qū)。
5.根據(jù)權(quán)利要求I所述的記憶體結(jié)構(gòu)，其特征在于其中所述的非記憶胞區(qū)為一虛擬記憶胞區(qū)，且記憶體結(jié)構(gòu)更包括設(shè)置于該虛擬記憶胞區(qū)中的多個虛擬結(jié)構(gòu)，相鄰兩個該些虛擬結(jié)構(gòu)之間具有一第二凹部，該第二凹部的底部與該些第一凹部的底部位于相同的水平高度且具有相同的深度。
6.一種記憶體結(jié)構(gòu)，其特征在于其區(qū)分為一記憶胞區(qū)與一非記憶胞區(qū)，且包括 多個記憶胞，設(shè)置于該記憶胞區(qū)中，且在該些記憶胞中具有一非共平面的介電結(jié)構(gòu)；以及 一字元線，跨越該記憶胞區(qū)與該非記憶胞區(qū)并覆蓋該些記憶胞，且位于該記憶胞區(qū)與該非記憶胞區(qū)中的該字元線具有一平坦的上表面以及一非共平面的底表面，該非共平面的底表面連接該非共平面的介電結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的記憶體結(jié)構(gòu)，其特征在于其中在該記憶胞區(qū)與該非記憶胞區(qū)中，該字元線的該平坦的上表面的高度變化量與線寬的比為O O. 5。
8.根據(jù)權(quán)利要求6所述的記憶體結(jié)構(gòu)，其特征在于其中在該記憶胞區(qū)與該非記憶胞區(qū)中，該字元線的該平坦的上表面的高度變化量為OA ~ 300A。
9.根據(jù)權(quán)利要求6所述的記憶體結(jié)構(gòu)，其特征在于其中所述的非記憶胞區(qū)為一半空曠區(qū)。
10.根據(jù)權(quán)利要求6所述的記憶體結(jié)構(gòu)，其特征在于其中所述的非記憶胞區(qū)為一虛擬記憶胞區(qū)，且記憶體結(jié)構(gòu)更包括設(shè)置于該虛擬記憶胞區(qū)中的多個虛擬結(jié)構(gòu)，該些虛擬結(jié)構(gòu)的上表面與該非共平面的介電結(jié)構(gòu)的最高平面位于相同的水平高度。
全文摘要
本發(fā)明是有關(guān)于一種記憶體結(jié)構(gòu)，其區(qū)分為記憶胞區(qū)與非記憶胞區(qū)，且包括多個記憶胞以及導(dǎo)體材料。多個記憶胞設(shè)置于記憶胞區(qū)中，且在此些記憶胞中具有多個第一凹部。導(dǎo)體材料跨越記憶胞區(qū)與非記憶胞區(qū)并覆蓋記憶胞且深入多個第一凹部。藉此，本發(fā)明的記憶體結(jié)構(gòu)，通過使記憶胞區(qū)與非記憶胞區(qū)中的字元線具有實質(zhì)上平坦的上表面，可以防止字元線產(chǎn)生斷線或者線寬頸縮的問題。此外，還可以將本發(fā)明的記憶體結(jié)構(gòu)應(yīng)用于不同類型的記憶體元件中，以提高半導(dǎo)體記憶元件的生產(chǎn)品質(zhì)及效率。
文檔編號G11C16/04GK102891147SQ20111020755
公開日2013年1月23日 申請日期2011年7月19日 優(yōu)先權(quán)日2011年7月19日
發(fā)明者黃育峰 申請人:旺宏電子股份有限公司