專利名稱：半導體系統(tǒng)和半導體裝置的制作方法
技術(shù)領(lǐng)域：
本申請涉及一種半導體系統(tǒng)，更具體而言涉及一種包括發(fā)送電路的半導體系統(tǒng)。
背景技術(shù)：
一般而言，半導體存儲裝置包括與被配置為控制半導體裝置的控制器通信的多個數(shù)據(jù)焊盤，所述控制器諸如中央處理單元(CPU)和圖像處理單元(GPU)。另外，半導體存儲裝置可以產(chǎn)生用于外部時鐘信號的具有多個相位的多相位時鐘信號，以便更加快速地輸出數(shù)據(jù)。半導體存儲裝置可以通過根據(jù)多相位時鐘信號將數(shù)據(jù)輸出至數(shù)據(jù)焊盤來實現(xiàn)高速數(shù)據(jù)輸出。被配置為控制半導體存儲裝置的控制器可以與數(shù)據(jù)選通信號同步地接收從數(shù)據(jù)焊盤輸出的數(shù)據(jù)。隨著半導體存儲裝置的集成化，多個數(shù)據(jù)焊盤之間的物理距離越來越小。因此，在多個數(shù)據(jù)焊盤之間、或者在用于將數(shù)據(jù)傳送至數(shù)據(jù)焊盤/或從數(shù)據(jù)焊盤傳送數(shù)據(jù)的傳輸線之間可能會出現(xiàn)嚴重的串擾(crosstalk)。另外，甚至在與半導體存儲裝置通信的控制器的通道中也可能會出現(xiàn)這種串擾。隨著半導體存儲裝置的數(shù)據(jù)焊盤之間的物理距離減小，控制器的通道之間的距離也減小。這種串擾可能會受到施加給相鄰的數(shù)據(jù)焊盤和傳輸線的數(shù)據(jù)的邏輯值轉(zhuǎn)變模式的影響。更具體而言，如果施加給相鄰的數(shù)據(jù)焊盤和相鄰的傳輸線的數(shù)據(jù)的邏輯值同時轉(zhuǎn)變，則串擾可能會增加，且因而數(shù)據(jù)可靠性會惡化。

發(fā)明內(nèi)容
在本發(fā)明的一個示例性實施例中，一種半導體裝置包括奇數(shù)數(shù)據(jù)時鐘緩沖器組，所述奇數(shù)數(shù)據(jù)時鐘緩沖器組被配置為保持多相位源時鐘信號的相位或?qū)⒍嘞辔辉磿r鐘信號的相位移位，并輸出第一多相位時鐘信號；偶數(shù)數(shù)據(jù)時鐘緩沖器組，所述偶數(shù)數(shù)據(jù)時鐘緩沖器組被配置為保持多相位源時鐘信號的相位或?qū)⒍嘞辔辉磿r鐘信號的相位移位，并輸出第二多相位時鐘信號；奇數(shù)數(shù)據(jù)輸出緩沖器組，所述奇數(shù)數(shù)據(jù)輸出緩沖器組被配置為響應(yīng)于第一多相位時鐘信號來驅(qū)動奇數(shù)數(shù)據(jù)，并將驅(qū)動的數(shù)據(jù)輸出至奇數(shù)數(shù)據(jù)焊盤組；以及偶數(shù)數(shù)據(jù)輸出緩沖器組，所述偶數(shù)數(shù)據(jù)輸出緩沖器組被配置為響應(yīng)于第二多相位時鐘信號來驅(qū)動偶數(shù)數(shù)據(jù)，并將驅(qū)動的數(shù)據(jù)輸出至偶數(shù)數(shù)據(jù)焊盤組，其中，第一多相位時鐘信號和第二多相位時鐘信號的時鐘信號的相位彼此不同。在本發(fā)明的另一個示例性實施例中，一種半導體裝置包括奇數(shù)數(shù)據(jù)時鐘緩沖器，所述奇數(shù)數(shù)據(jù)時鐘緩沖器組被配置為保持源時鐘信號的相位或?qū)⒃磿r鐘信號的相位移位，并輸出第一時鐘信號；偶數(shù)數(shù)據(jù)時鐘緩沖器，所述偶數(shù)數(shù)據(jù)時鐘緩沖器組被配置為保持源時鐘信號的相位或?qū)⒃磿r鐘信號的相位移位，并輸出第二時鐘信號；奇數(shù)數(shù)據(jù)輸出緩沖器，所述奇數(shù)數(shù)據(jù)輸出緩沖器被配置為響應(yīng)于第一時鐘信號輸出數(shù)據(jù)；偶數(shù)數(shù)據(jù)輸出緩沖器，所述偶數(shù)數(shù)據(jù)輸出緩沖器被配置為響應(yīng)于第二時鐘信號輸出數(shù)據(jù)，其中，第一時鐘信號和第二時鐘信號的相位彼此不同。在本發(fā)明的另一個示例性實施例中，一種半導體系統(tǒng)包括發(fā)送單元和接收單元。這里，發(fā)送單元被配置為響應(yīng)于第一多相位時鐘信號而將奇數(shù)數(shù)據(jù)輸出至奇數(shù)數(shù)據(jù)焊盤組，并響應(yīng)于第二多相位時鐘信號而將偶數(shù)數(shù)據(jù)輸出至偶數(shù)數(shù)據(jù)焊盤組，其中，第一多相位時鐘信號和第二多相位時鐘信號的時鐘信號的相位彼此不同。


結(jié)合附圖描述本發(fā)明的特征、方面和實施例，在附圖中圖I是根據(jù)本發(fā)明一個示例性實施例的半導體系統(tǒng)的簡單框圖；圖2是圖I所示的發(fā)送單元的簡單框圖；圖3是根據(jù)本發(fā)明上述實施例的在圖2中示出的奇數(shù)數(shù)據(jù)時鐘緩沖器組和偶數(shù)數(shù)據(jù)時鐘緩沖器組的電路圖；以及圖4是根據(jù)本發(fā)明另一個實施例的在圖2中示出的奇數(shù)數(shù)據(jù)時鐘緩沖器組和偶數(shù)數(shù)據(jù)時鐘緩沖器組的電路圖。
具體實施例方式在下文，以下將參照附圖結(jié)合示例性實施例來描述根據(jù)本發(fā)明的半導體系統(tǒng)和半導體裝置。根據(jù)本發(fā)明一個示例性實施例的半導體系統(tǒng)包括發(fā)送單元和接收單元。半導體系統(tǒng)可以控制施加給數(shù)據(jù)焊盤的數(shù)據(jù)的邏輯值的轉(zhuǎn)變點，從而將在相鄰的焊盤或傳輸線中出現(xiàn)的串擾減少/最小化。另外，在用于發(fā)送單元與接收單元之間的通信的通道中，可以通過控制施加給相鄰通道的數(shù)據(jù)的邏輯值的轉(zhuǎn)變點來減少通道的串擾。作為參考，接收單元可以執(zhí)行訓練操作(training operation),所述訓練操作用于即使數(shù)據(jù)具有不同的邏輯值轉(zhuǎn)變點也能毫無問題地正常地識別從各個數(shù)據(jù)焊盤接收的數(shù)據(jù)。作為參考，在半導體系統(tǒng)中，可以將發(fā)送單元設(shè)置在半導體存儲裝置中，且可以將接收單元設(shè)置在用于控制半導體存儲裝置的控制器中。然而，發(fā)送單元和接收單元的位置不限于特定的位置，因而可以將發(fā)送單元設(shè)置在控制器中，將接收單元布置在半導體存儲裝置中。圖I是根據(jù)本發(fā)明一個示例性實施例的半導體系統(tǒng)的簡單框圖。半導體系統(tǒng)可以包括發(fā)送單元1000和接收單元2000。接收單元可以被配置為響應(yīng)于第一多相位時鐘信號而將奇數(shù)數(shù)據(jù)輸出至奇數(shù)數(shù)據(jù)焊盤組，并響應(yīng)于第二多相位時鐘信號而將偶數(shù)數(shù)據(jù)輸出至偶數(shù)數(shù)據(jù)焊盤組。發(fā)送單元1000被配置為響應(yīng)于第一多相位時鐘信號而將奇數(shù)數(shù)據(jù)datal〈0:3>和data3〈0:3>輸出至奇數(shù)數(shù)據(jù)焊盤組310和330，并響應(yīng)于第二多相位時鐘信號而將偶數(shù)數(shù)據(jù)data2〈0:3>和data4〈0:3>輸出至偶數(shù)數(shù)據(jù)焊盤組320和340。奇數(shù)數(shù)據(jù)datal〈0: 3> 和 data3〈0: 3> 以及偶數(shù)數(shù)據(jù) data2〈0: 3> 和 data4〈0: 3> 具有用于高速數(shù)據(jù)傳輸——例如雙數(shù)據(jù)速率(DDR)——的數(shù)據(jù)形式。舉例而言，在上述半導體系統(tǒng)中，奇 數(shù)數(shù)據(jù)datal〈0: 3>和data3〈0: 3>是與時鐘信號的上升沿同步地處理的，而偶數(shù)數(shù)據(jù)data2〈0:3>和data4〈0:3>是與時鐘信號的下降沿同步地處理的。半導體系統(tǒng)包括用于在接收單元2000與奇數(shù)數(shù)據(jù)焊盤組310和330之間通信的通道cnll和cnl3，以及在接收單元2000與偶數(shù)數(shù)據(jù)焊盤組320和340之間通信的通道cnl2和cnl4。通道cnll和cnl3以及通道cnl2和cnl4可以交替地設(shè)置。接收單元2000與通道cnll至cnl4相耦接，且與奇數(shù)和偶數(shù)數(shù)據(jù)焊盤310至340通信。接收單元2000從奇數(shù)數(shù)據(jù)焊盤組310和330以及偶數(shù)數(shù)據(jù)焊盤組320和340接收奇數(shù)數(shù)據(jù) datal〈0:3> 和 data3〈0:3> 以及偶數(shù)數(shù)據(jù) data2〈0:3> 和 data4〈0:3>。接收單元2000可以對從奇數(shù)和偶數(shù)數(shù)據(jù)焊盤310至340接收的奇數(shù)和偶數(shù)數(shù)據(jù)datal<0:3>至data4〈0:3>執(zhí)行訓練操作。訓練操作可以包括測試用于奇數(shù)和偶數(shù)數(shù)據(jù)焊盤組310至340的一定訓練模式的操作，以及根據(jù)測試結(jié)果搜索用于識別施加給各個數(shù)據(jù)焊盤310至340的數(shù)據(jù)的最優(yōu)定時的操作。為了執(zhí)行訓練操作，接收單元2000可以要求接收一定的定時信號。這里，定時信號不需限于特定的信號。例如，接收單元2000可以利用數(shù)據(jù)選通信號(未示出)來執(zhí)行訓練操作。然而，也可以使用在不利用數(shù)據(jù)選通信號的情況下輸入和輸出數(shù)據(jù)的方法。例如，接收單元2000和發(fā)送單元1000可以使用具有不同用途的兩種時鐘信號來執(zhí)行數(shù)據(jù)輸入/輸出操作。在這種情況下，接收單元2000可以經(jīng)由這兩種時鐘信號中的至少一個來執(zhí)行訓練操作。由于接收單元2000執(zhí)行訓練操作，接收單元2000可以從奇數(shù)和偶數(shù)數(shù)據(jù)焊盤310至340接收具有不同的邏輯值轉(zhuǎn)變點的數(shù)據(jù)而不發(fā)生任何問題。圖2是圖I所示的發(fā)送單元1000的簡單框圖。圖2所示的發(fā)送單元1000可以包括多相位時鐘發(fā)生部210至240、奇數(shù)數(shù)據(jù)輸出緩沖器組110和130、奇數(shù)數(shù)據(jù)焊盤組310和330、偶數(shù)數(shù)據(jù)輸出緩沖器組120和140、以及偶數(shù)數(shù)據(jù)焊盤組320和340。多相位時鐘發(fā)生部210至240被配置為對第三多相位時鐘信號clkl至clk4進行插值(interpolate),并產(chǎn)生第一多相位時鐘信號Iclkl至lclk4和第二多相位時鐘信號2clkl至2clk4。多相位時鐘發(fā)生部210至240位于發(fā)送單元1000中。多相位時鐘發(fā)生單元210至240可以包括奇數(shù)數(shù)據(jù)時鐘緩沖器組210和230以及偶數(shù)數(shù)據(jù)時鐘緩沖器組220和240。這里，奇數(shù)數(shù)據(jù)時鐘緩沖器組210和230被配置為將第三多相位時鐘信號clkl至clk4緩沖并產(chǎn)生第一多相位時鐘信號Iclkl至lclk4，而偶數(shù)數(shù)據(jù)時鐘緩沖器組220和240被配置為將第三多相位時鐘信號clkl至clk4緩沖并產(chǎn)生第二多相位時鐘信號2clkl至2clk4。奇數(shù)數(shù)據(jù)輸出緩沖器組110和130被配置為響應(yīng)于第一多相位時鐘信號Iclkl至lclk4而將奇數(shù)數(shù)據(jù)datal〈0:3>和data3〈0:3>輸出至奇數(shù)數(shù)據(jù)焊盤組310和330。奇數(shù)數(shù)據(jù)輸出緩沖器組110和130與奇數(shù)數(shù)據(jù)焊盤組310和330經(jīng)由奇數(shù)傳輸線組til和tl3耦接例如，當?shù)谝欢嘞辔粫r鐘信號Iclkl至lclk4分別在0度、90度、180度和270度處被激活時，奇數(shù)數(shù)據(jù)輸出緩沖器Iio在0度、90度、180度和270度處順序地輸出奇數(shù)數(shù)據(jù)datal〈0:3>的各個比特。偶數(shù)數(shù)據(jù)輸出緩沖器組120和140被配置為響應(yīng)于第二多相位時鐘信號2clkl至2clk4而將偶數(shù)數(shù)據(jù)data2〈0:3>和data4〈0:3>輸出至偶數(shù)數(shù)據(jù)焊盤組320和340。偶數(shù)數(shù)據(jù)輸出緩沖器組120和140與偶數(shù)數(shù)據(jù)焊盤組320和340經(jīng)由偶數(shù)傳輸線組tl2和tl4耦接。奇數(shù)和偶數(shù)數(shù)據(jù)輸出緩沖器組110至140可以包括被配置為分別響應(yīng)于第一多相位時鐘信號Iclkl至lclk4和第二多相位時鐘信號2clkl至2clk4而輸出奇數(shù)和偶數(shù)數(shù)據(jù)datal<0:3>至data4〈0:3>的通常的緩沖器電路。以上述方式配置的半導體系統(tǒng)可以將第一多相位時鐘信號Iclkl至lclk4的相位設(shè)置為不同于第二多相位時鐘信號2clkl至2clk4的相位，其中所述第一多相位時鐘信號用于決定奇數(shù)數(shù)據(jù)輸出緩沖器組110和130的數(shù)據(jù)輸出時間點，所述第二多相位時鐘信號用于決定偶數(shù)數(shù)據(jù)輸出緩沖器組120和140的數(shù)據(jù)輸出時間點。因此，所述半導體系統(tǒng)可以減少奇數(shù)傳輸線組til和tl3與偶數(shù)傳輸線tl2和tl4之間的串擾效應(yīng)。這里，奇數(shù)傳輸線組til和tl3用于將奇數(shù)數(shù)據(jù)輸出緩沖器組110和130與奇數(shù)數(shù)據(jù)焊盤組310和330相耦接，而偶數(shù)傳輸線組tl2和tl4用于將偶數(shù)數(shù)據(jù)輸出緩沖器組120和140與偶數(shù)數(shù)據(jù)焊盤組320和340相耦接。如圖I所示，可以交替地設(shè)置用于接收單元2000與奇數(shù)數(shù)據(jù)焊盤組310和330之間的通信的通道cnll和cnl3以及用于接收單元2000與偶數(shù)數(shù)據(jù)焊盤組320和340之間的通信的通道cnl2和cnl4，這對減少串擾效應(yīng)是有效的。如圖2所示，可以交替地設(shè)置包括奇數(shù)數(shù)據(jù)焊盤組310和330的奇數(shù)傳輸線組til和tl3和包括偶數(shù)數(shù)據(jù)焊盤組320和340的偶數(shù)傳輸線組tl2和tl4。根據(jù)這種配置，施加給奇數(shù)數(shù)據(jù)焊盤組310和330的奇數(shù)數(shù)據(jù)datal〈0:3>和data3〈0:3>的邏輯值轉(zhuǎn)變點可以不同于施加給偶數(shù)數(shù)據(jù)焊盤組320和340的偶數(shù)數(shù)據(jù)data2〈0:3>和data4〈0:3>的邏輯值轉(zhuǎn)變點。因此，可以減少各個數(shù)據(jù)焊盤之間的串擾效應(yīng)。分別具有第一至第三相位的多相位時鐘信號Iclkl至lclk4、2clkl至2clk4和clkl至clk4可以被配置為分別具有四個相位。然而，所述多相位時鐘信號所擁有的相位的數(shù)量僅僅是一個例子。將分別具有第一至第三相位的多相位時鐘信號Iclkl至lclk4、2clkl至2clk4和clkl至clk4設(shè)置為具有四個相位的這種配置僅僅是一個例子,并非限制本發(fā)明。另外，如圖2所示，奇數(shù)數(shù)據(jù)時鐘緩沖器組210和230以及偶數(shù)數(shù)據(jù)時鐘緩沖器組220和240分別被配置為具有兩個時鐘緩沖器。然而，這僅僅是一個例子。奇數(shù)數(shù)據(jù)時鐘緩沖器組210和230以及偶數(shù)數(shù)據(jù)時鐘緩沖器組220和240可以分別具有兩個或更多個時鐘緩沖器。圖3是根據(jù)本發(fā)明一個示例性實施例的在圖2示出的奇數(shù)數(shù)據(jù)時鐘緩沖器組210和230以及偶數(shù)數(shù)據(jù)時鐘緩沖器組220和240的電路圖。圖3示出了奇數(shù)數(shù)據(jù)時鐘緩沖器210a和偶數(shù)數(shù)據(jù)時鐘緩沖器220a?？梢砸耘c奇數(shù)數(shù)據(jù)時鐘緩沖器210a和偶數(shù)數(shù)據(jù)時鐘緩沖器220a相同的方式來配置奇數(shù)數(shù)據(jù)時鐘緩沖器230和偶數(shù)時鐘緩沖器240。如圖3所示，奇數(shù)數(shù)據(jù)時鐘緩沖器 210a可以包括多個反相器3013至3024。反相器3013被配置為將第三多相位時鐘信號的時鐘信號clkl反相。反相器3014被配置為將第三多相位時鐘信號的時鐘信號clkl反相。反相器3013和3014的輸出信號在第二節(jié)點n2混合。反相器3015被配置為將第二節(jié)點n2的電壓反相并放大，并將反相并放大了的電壓輸出作為第一多相位時鐘信號的時鐘信號lclkl。因此，第一多相位時鐘信號的時鐘信號Iclkl的相位變得與第三多相位時鐘信號的時鐘信號clkl的相位相同。除了輸入和輸出信號不同以外，可以采用與反相器3013至3015相同的方式來配置反相器3016至3024。因此，省略其詳細描述。根據(jù)如圖3配置的奇數(shù)數(shù)據(jù)時鐘緩沖器210a的操作所產(chǎn)生的第一多相位時鐘信號Iclkl至lclk4分別具有與第三多相位時鐘信號clkl至clk4相同的相位。例如，當假設(shè)第三多相位時鐘信號clkl至clk4的相位分別是0、90、180、270度時，第一多相位時鐘信號Iclkl至lclk4的相位可以分別變成0、90、180、270度，但是不限于此。如圖3所示,偶數(shù)數(shù)據(jù)時鐘緩沖器220a可以包括插值(interpolation)電路,所述插值電路被配置為對第三多相位時鐘信號clkl至clk4進行插值并產(chǎn)生第二多相位時鐘信號 2clkl 至 2clk4。偶數(shù)數(shù)據(jù)時鐘緩沖器220a可以包括多個反相器3001至3012。反相器3001被配置為將第三多相位時鐘信號的時鐘信號clkl反相。反相器3002被配置為將第三多相位時鐘信號的時鐘信號clk2反相。反相器3001和3002的輸出信號在第一節(jié)點nl處混合。相應(yīng)地，反相器3003被配置為將第一節(jié)點nl的電壓反相并放大，并將反相并放大了的電壓輸出作為第二多相位時鐘信號的時鐘信號2clkl。相應(yīng)地,第二多相位時鐘信號的時鐘信號2clkl的相位變成位于第三多相位時鐘信號的兩個時鐘信號clkl和clk2之間的相位。除了輸入和輸出信號不同以外，可以采用與反相器3001至3003相同的方式來配置反相器3004至3012。因此，省略其詳細描述。根據(jù)如圖3所示配置的偶數(shù)數(shù)據(jù)時鐘緩沖器220a的操作所產(chǎn)生的第二多相位時鐘信號2clkl至2clk4的相位變?yōu)槲挥诘谌嘞辔粫r鐘信號clkl至clk4的相應(yīng)的兩個時鐘信號之間的相位。例如，當假設(shè)第三多相位時鐘信號clkl至clk4的相位分別是0、90、180、270度時，第二多相位時鐘信號2clkl至2clk4的相位可以分別變成45、135、225、315度，但是不限于此。當將第一多相位時鐘信號clkl至clk4的相位分別示例為0、90、180、270度且第二多相位時鐘信號2clkl至2clk4的相位分別是45、135、225、315度時，奇數(shù)數(shù)據(jù)輸出緩沖器組110和130以及偶數(shù)數(shù)據(jù)輸出緩沖器組120和140分別以45度的間隔將數(shù)據(jù)交替地輸出至奇數(shù)數(shù)據(jù)焊盤組310和330以及偶數(shù)數(shù)據(jù)焊盤組320和340。
在施加給奇數(shù)數(shù)據(jù)焊盤組310和330的奇數(shù)數(shù)據(jù)datal〈0:3>和data3〈0:3>的邏輯值轉(zhuǎn)變(即，在0度相位、90度相位、180度相位和270度相位)的時間點，施加給偶數(shù)數(shù)據(jù)焊盤組320和340的偶數(shù)數(shù)據(jù)data2〈0:3>和data4〈0:3>保持它們的邏輯值。另一方面，在施加給偶數(shù)數(shù)據(jù)焊盤組320和340的偶數(shù)數(shù)據(jù)data2〈0:3>和data4<0:3>的邏輯值轉(zhuǎn)變(即，在45度相位、135度相位、225度相位和315度相位)的時間點，施加給奇數(shù)數(shù)據(jù)焊盤組310和330的奇數(shù)數(shù)據(jù)datal〈0:3>和data3〈0:3>保持它們的邏輯值。圖4是根據(jù)另一個示例性實施例的在圖2示出的奇數(shù)數(shù)據(jù)時鐘緩沖器組210和230以及偶數(shù)數(shù)據(jù)時鐘緩沖器組220和240的電路圖。圖4示出了奇數(shù)數(shù)據(jù)時鐘緩沖器210b。除了輸入和輸出關(guān)系以外，可以采用與奇數(shù)數(shù)據(jù)時鐘緩沖器210b和偶數(shù)數(shù)據(jù)時鐘緩沖器(未示出)相同的方式來配置偶數(shù)數(shù)據(jù)時鐘緩沖器220、奇數(shù)數(shù)據(jù)時鐘緩沖器230和偶數(shù)數(shù)據(jù)時鐘緩沖器240。圖4所示的奇數(shù)數(shù)據(jù)時鐘緩沖器210b被配置為根據(jù)控制信號sl〈0:3>來控制第一多相位時鐘信號Iclkl至lclk4的相位。參見圖4，奇數(shù)數(shù)據(jù)時鐘緩沖器210被配置為對第三多相位時鐘信號clkl至clk4進行插值，并輸出第一多相位時鐘信號Iclkl至lclk4。更具體而言，奇數(shù)數(shù)據(jù)時鐘緩沖器210b通過根據(jù)控制信號sl〈0:3>來改變插值角度從而控制第一多相位時鐘信號Iclkl至lclk4的相位?？梢岳媚Ｊ郊拇嫫髟O(shè)置(MRS，未示出)或測試模式信號來配置控制信號sl〈0:3>。奇數(shù)數(shù)據(jù)時鐘緩沖器210b可以包括第一至第十六選擇部4001至4016以及第一至第四輸出部4017至4020。第一至第四選擇部4001至4004被配置為接收第三多相位時鐘信號clkl至clk4的兩個時鐘信號clkl和clk2。另外，第一至第四選擇部4001至4004根據(jù)控制信號sl〈0: 3>的各個比特來選擇并輸出這兩個時鐘信號clkl和clk2之一。第一至第四選擇部4001至4004的輸出信號在第三節(jié)點n3混合。第一至第四選擇部4001至4004可以包括多路復用器電路。第一輸出部4017可以包括反相器4021和4022。反相器4021被配置為將第三節(jié)點n3的電壓反相并放大。反相器4022被配置為將反相器4021的輸出信號反相并放大，并將反相并放大了的信號輸出作為第一多相位時鐘信號Iclkl至lclk4的時鐘信號lclkl。除了輸入和輸出關(guān)系之外，可以分別采用與第一至第四選擇部4001至4004和第一輸出部4017相同的方式來配置第五至第十六選擇部4005至4016以及第二至第四輸出部4018至4020。因此，省略其詳細描述。如圖4配置的奇數(shù)數(shù)據(jù)時鐘緩沖器210b對第三多相位時鐘信號clkl至clk4進行插值，并產(chǎn)生第一多相位時鐘信號Iclkl至lclk4，而插值角度根據(jù)控制信號sl〈0:3>改變。
例如，當控制信號sl〈0:3>的每個比特都是0時，奇數(shù)數(shù)據(jù)時鐘緩沖器210b的第一至第四選擇部4001至4004輸出時鐘信號clkl。因此，時鐘信號Iclkl具有與時鐘信號clkl相同的相位。又例如，當控制信號sl〈0:3>的兩個比特sl〈0:l>為0而其它兩個比特sl〈2:3>為I時，奇數(shù)數(shù)據(jù)時鐘緩沖器210b的第一和第二選擇部4001和4002輸出時鐘信號clkl，而第三和第四選擇部4003和4004輸出時鐘信號clk2。因此，相位時鐘信號Iclkl具有位于相位時鐘信號clkl與相位時鐘信號clk2之間的相位。
奇數(shù)數(shù)據(jù)時鐘緩沖器210b可以根據(jù)控制信號sl〈0:3>而不同地控制第一多相位時鐘信號Iclkl至lclk4的相位。此外，奇數(shù)數(shù)據(jù)時鐘緩沖器210b可以根據(jù)第一至第十六選擇部4001至4016的驅(qū)動能力而不同地控制相位。另外，可以通過增加選擇部的數(shù)量、以及用于控制選擇部的控制信號的比特數(shù)量，來準確地控制第一多相位時鐘信號Iclkl至lclk4的相位。圖4所示的奇數(shù)數(shù)據(jù)時鐘緩沖器210b包括四組，每組具有四個選擇部，且控制信號sl〈0: 3>的比特數(shù)量為4，但是這并非限制本發(fā)明?？梢圆捎门c圖4所示的奇數(shù)數(shù)據(jù)時鐘緩沖器210b類似的方式來配置偶數(shù)數(shù)據(jù)時鐘緩沖器(未示出)。偶數(shù)數(shù)據(jù)時鐘緩沖器可以被配置為接收不同的控制信號，而不接收圖4所示的奇數(shù)數(shù)據(jù)時鐘緩沖器210b的控制信號sl〈0:3>。奇數(shù)數(shù)據(jù)時鐘緩沖器210b可以被配置為響應(yīng)于控制信號sl〈0:3>而產(chǎn)生第一多相位時鐘信號Iclkl至lclk4，而偶數(shù)數(shù)據(jù)時鐘緩沖器可以被配置為響應(yīng)于所述不同的控制信號來產(chǎn)生第二多相位時鐘信號。除了輸入和輸出關(guān)系之外，可以采用與圖4所示的奇數(shù)數(shù)據(jù)時鐘緩沖器210b相同的方式來配置偶數(shù)數(shù)據(jù)時鐘緩沖器。因此，省略其詳細描述。理論上，當多相位時鐘信號具有上述四個相位時，第一多相位時鐘信號Iclkl至lclk4的相位與第二多相位時鐘信號2clkl至2clk4的相位之差可以被設(shè)置為45度。這是因為四個相位彼此之間具有90度的間隔。然而，可以在實際地配置半導體系統(tǒng)之后根據(jù)偶數(shù)和奇數(shù)數(shù)據(jù)焊盤組310至340周圍的電磁場而將第一多相位時鐘信號Iclkl至lclk4的相位與第二多相位時鐘信號2clkl至2clk4的相位之差設(shè)置為不同的值，而不是45度。結(jié)果，可以減少偶數(shù)和奇數(shù)傳輸線組til至tl4與包括偶數(shù)和奇數(shù)數(shù)據(jù)焊盤組310至340的通道cnll至cnl4之間的的串擾效應(yīng)?；趫D2和圖4的偶數(shù)和奇數(shù)數(shù)據(jù)時鐘緩沖器組210至240可以根據(jù)控制信號sl〈0: 3>和s2〈0: 3>來控制第一和第二相位。因此，根據(jù)本實施例的半導體系統(tǒng)適合于被配置成控制第一相位與第二相位之差。另夕卜，當多相位時鐘信號具有四個相位時，第一多相位時鐘與第二多相位時鐘的相位之差理論上可以被設(shè)置為45度。然而，相位差可以根據(jù)多相位時鐘信號所包括的相位的數(shù)量而不同。例如，如果多相位時鐘信號具有八個相位，則第一多相位時鐘與第二多相位時鐘之間的相位差理論上可以被設(shè)置成22. 5度。也就是說，如果多相位時鐘信號具有與2n(n是大于等于I的整數(shù))相對應(yīng)的相位，則第一多相位時鐘與第二多相位時鐘之間的相位差理論上可以設(shè)置成360/4n度。
雖然已經(jīng)描述了某些實施例，但是對于本領(lǐng) 域技術(shù)人員將會理解的是，描述的實施例僅僅是示例性的。因此，本文描述的半導體系統(tǒng)和半導體裝置不應(yīng)當基于所描述的實施例來限定。確切地說，本文描述的半導體系統(tǒng)和半導體裝置應(yīng)僅僅根據(jù)所附權(quán)利要求書并結(jié)合以上說明書和附圖來限定。
權(quán)利要求
1.一種半導體裝置，包括 奇數(shù)數(shù)據(jù)時鐘緩沖器組，所述奇數(shù)數(shù)據(jù)時鐘緩沖器組被配置為對多相位源時鐘信號的相位進行緩沖，并輸出第一多相位時鐘信號； 偶數(shù)數(shù)據(jù)時鐘緩沖器組，所述偶數(shù)數(shù)據(jù)時鐘緩沖器組被配置為對所述多相位源時鐘信號的相位進行緩沖，并輸出第二多相位時鐘信號； 奇數(shù)數(shù)據(jù)輸出緩沖器組，所述奇數(shù)數(shù)據(jù)輸出緩沖器組被配置為響應(yīng)于所述第一多相位時鐘信號來驅(qū)動奇數(shù)數(shù)據(jù)，并將驅(qū)動的數(shù)據(jù)輸出至奇數(shù)數(shù)據(jù)焊盤組；以及 偶數(shù)數(shù)據(jù)輸出緩沖器組，所述偶數(shù)數(shù)據(jù)輸出緩沖器組被配置為響應(yīng)于所述第二多相位時鐘信號來驅(qū)動偶數(shù)數(shù)據(jù)，并將驅(qū)動的數(shù)據(jù)輸出至偶數(shù)數(shù)據(jù)焊盤組，其中，所述第一多相位時鐘信號和所述第二多相位時鐘信號的時鐘信號的相位彼此不同。
2.如權(quán)利要求I所述的半導體裝置，其中，將所述奇數(shù)數(shù)據(jù)輸出緩沖器組與所述奇數(shù)數(shù)據(jù)焊盤組相耦接的傳輸線、以及將所述偶數(shù)數(shù)據(jù)緩沖器組與所述偶數(shù)數(shù)據(jù)焊盤組相耦接的傳輸線是交替設(shè)置的。
3.如權(quán)利要求I所述的半導體裝置，其中，所述奇數(shù)數(shù)據(jù)時鐘緩沖器組和所述偶數(shù)數(shù)據(jù)時鐘緩沖器組中的每個包括插值電路，所述插值電路被配置為對所述多相位源時鐘信號進行插值并分別產(chǎn)生所述第一多相位時鐘信號和所述第二多相位時鐘信號。
4.如權(quán)利要求I所述的半導體裝置，其中，所述奇數(shù)數(shù)據(jù)時鐘緩沖器組和所述偶數(shù)數(shù)據(jù)時鐘緩沖器組中的每個被配置為響應(yīng)于控制信號而分別控制所述第一多相位時鐘信號和所述第二多相位時鐘信號的相位移位量。
5.如權(quán)利要求4所述的半導體裝置，其中， 所述奇數(shù)數(shù)據(jù)時鐘緩沖器組和所述偶數(shù)數(shù)據(jù)時鐘緩沖器組中的每個包括 第一選擇部，所述第一選擇部被配置為響應(yīng)于所述控制信號來選擇輸入的所述多相位源時鐘信號中的一個； 第二選擇部，所述第二選擇部被配置為響應(yīng)于所述控制信號來選擇輸入的所述多相位源時鐘信號中的一個；以及 輸出部，所述輸出部被配置為將所述第一選擇部的輸出信號與所述第二選擇部的輸出信號混合，并輸出混合的信號。
6.如權(quán)利要求I所述的半導體裝置，其中，施加給所述偶數(shù)數(shù)據(jù)輸出緩沖器組的數(shù)據(jù)的邏輯值轉(zhuǎn)變點與施加給所述奇數(shù)數(shù)據(jù)輸出緩沖器組的數(shù)據(jù)的邏輯值轉(zhuǎn)變點不同。
7.如權(quán)利要求I所述的半導體裝置，其中， 所述第一多相位時鐘信號和所述第二多相位時鐘信號分別具有2n個相位，以及所述第一多相位時鐘與所述第二多相位時鐘之間的相位差是360/4n度，其中n是等于或大于I的整數(shù)。
8.一種半導體裝置，包括 奇數(shù)數(shù)據(jù)時鐘緩沖器，所述奇數(shù)數(shù)據(jù)時鐘緩沖器被配置為保持源時鐘信號的相位或?qū)⑺鲈磿r鐘信號的相位移位，并輸出第一時鐘信號； 偶數(shù)數(shù)據(jù)時鐘緩沖器，所述偶數(shù)數(shù)據(jù)時鐘緩沖器被配置為保持所述源時鐘信號的相位或?qū)⑺鲈磿r鐘信號的相位移位，并輸出第二時鐘信號； 奇數(shù)數(shù)據(jù)輸出緩沖器，所述奇數(shù)數(shù)據(jù)輸出緩沖器被配置為響應(yīng)于所述第一時鐘信號來輸出數(shù)據(jù)；以及 偶數(shù)數(shù)據(jù)輸出緩沖器，所述偶數(shù)數(shù)據(jù)輸出緩沖器被配置為響應(yīng)于所述第二時鐘信號來輸出數(shù)據(jù)，其中，所述第一時鐘信號和所述第二時鐘信號的相位彼此不同。
9.如權(quán)利要求8所述的半導體裝置，其中，所述奇數(shù)數(shù)據(jù)時鐘緩沖器和所述偶數(shù)數(shù)據(jù)時鐘緩沖器中的每個被配置為響應(yīng)于控制信號而分別控制所述第一時鐘信號和所述第二時鐘信號的相位移位量。
10.如權(quán)利要求9所述的半導體裝置，其中， 所述奇數(shù)數(shù)據(jù)時鐘緩沖器和所述偶數(shù)數(shù)據(jù)時鐘緩沖器中的每個包括 第一選擇部，所述第一選擇部被配置為響應(yīng)于所述控制信號來選擇輸入的所述源時鐘信號中的一個； 第二選擇部，所述第二選擇部被配置為響應(yīng)于所述控制信號來選擇輸入的所述源時鐘信號中的一個；以及 輸出部，所述輸出部被配置為將所述第一選擇部的輸出信號與所述第二選擇部的輸出信號混合，并輸出混合的信號。
11.一種半導體系統(tǒng)，包括 發(fā)送單元；和 接收單元， 其中，所述發(fā)送單元被配置為響應(yīng)于第一多相位時鐘信號而將奇數(shù)數(shù)據(jù)輸出至奇數(shù)數(shù)據(jù)焊盤組，并響應(yīng)于第二多相位時鐘信號而將偶數(shù)數(shù)據(jù)輸出至偶數(shù)數(shù)據(jù)焊盤組，其中，所述第一多相位時鐘信號和所述第二多相位時鐘信號的相位彼此不同。
12.如權(quán)利要求11所述的半導體系統(tǒng)，其中，所述發(fā)送單元包括 多相位時鐘發(fā)生部,所述多相位時鐘發(fā)生部被配置為對多相位源時鐘進行插值,并產(chǎn)生所述第一多相位時鐘信號和所述第二多相位時鐘信號； 奇數(shù)數(shù)據(jù)輸出緩沖器組，所述奇數(shù)數(shù)據(jù)輸出緩沖器組被配置為與所述第一多相位時鐘信號同步地將所述奇數(shù)數(shù)據(jù)輸出至所述奇數(shù)數(shù)據(jù)焊盤組；以及 偶數(shù)數(shù)據(jù)輸出緩沖器組，所述偶數(shù)數(shù)據(jù)輸出緩沖器組被配置為與所述第二多相位時鐘信號同步地將所述偶數(shù)數(shù)據(jù)輸出至所述偶數(shù)數(shù)據(jù)焊盤組。
13.如權(quán)利要求12所述的半導體系統(tǒng)，其中，所述多相位時鐘發(fā)生部被配置為響應(yīng)于控制信號而控制所述第一多相位時鐘信號和所述第二多相位時鐘信號的相位中的一個或更多個。
14.如權(quán)利要求13所述的半導體系統(tǒng)，其中， 所述多相位時鐘發(fā)生部包括 第一選擇部，所述第一選擇部被配置為響應(yīng)于所述控制信號來選擇輸入的所述多相位源時鐘信號中的一個； 第二選擇部，所述第二選擇部被配置為響應(yīng)于所述控制信號來選擇輸入的所述多相位源時鐘信號中的一個；以及 輸出部，所述輸出部被配置為將所述第一選擇部的輸出信號與所述第二選擇部的輸出信號混合，并輸出混合的信號。
15.如權(quán)利要求11所述的半導體系統(tǒng)，其中，施加給所述偶數(shù)數(shù)據(jù)焊盤組的數(shù)據(jù)的邏輯值轉(zhuǎn)變點與施加給所述奇數(shù)數(shù)據(jù)焊盤組的數(shù)據(jù)的邏輯值轉(zhuǎn)變點不同。
16.如權(quán)利要求11所述的半導體系統(tǒng)，其中，所述第一多相位時鐘信號和所述第二多相位時鐘信號分別具有2n個相位，以及 所述第一多相位時鐘與所述第二多相位時鐘之間的相位差是360/4n度，其中n是等于或大于I的整數(shù)。
17.如權(quán)利要求11所述的半導體系統(tǒng)，其中，將所述奇數(shù)數(shù)據(jù)輸出緩沖器組與所述奇數(shù)數(shù)據(jù)焊盤組耦接的傳輸線、以及將所述偶數(shù)數(shù)據(jù)輸出緩沖器組與偶數(shù)數(shù)據(jù)焊盤組相耦接的傳輸線是交替設(shè)置的。
18.如權(quán)利要求11所述的半導體系統(tǒng)，其中，所述接收單元被配置為執(zhí)行訓練操作，所述訓練操作用于校正時鐘信號與從所述奇數(shù)數(shù)據(jù)焊盤組和所述偶數(shù)數(shù)據(jù)焊盤組接收的數(shù)據(jù)之間的歪斜。
19.如權(quán)利要求11所述的半導體系統(tǒng)，其中，所述發(fā)送單元設(shè)置在半導體存儲裝置中，所述接收單元設(shè)置在用于控制所述半導體存儲裝置的控制器中。
20.如權(quán)利要求11所述的半導體系統(tǒng)，其中，所述接收單元設(shè)置在半導體存儲裝置中，所述發(fā)送單元設(shè)置在用于控制所述半導體存儲裝置的控制器中。
全文摘要
本發(fā)明公開了一種半導體裝置，包括奇數(shù)數(shù)據(jù)時鐘緩沖器組，被配置為保持多相位源時鐘信號的相位或?qū)⒍嘞辔辉磿r鐘信號的相位移位，并輸出第一多相位時鐘信號；偶數(shù)數(shù)據(jù)時鐘緩沖器組，被配置為保持多相位源時鐘信號的相位或?qū)⒍嘞辔辉磿r鐘信號的相位移位，并輸出第二多相位時鐘信號；奇數(shù)數(shù)據(jù)輸出緩沖器組，被配置為響應(yīng)于第一多相位時鐘信號來驅(qū)動奇數(shù)數(shù)據(jù)，并將驅(qū)動的數(shù)據(jù)輸出至奇數(shù)數(shù)據(jù)焊盤組；以及偶數(shù)數(shù)據(jù)輸出緩沖器組，被配置為響應(yīng)于第二多相位時鐘信號來驅(qū)動偶數(shù)數(shù)據(jù)，并將驅(qū)動的數(shù)據(jù)輸出至偶數(shù)數(shù)據(jù)焊盤組，其中，第一多相位時鐘信號和第二多相位時鐘信號的時鐘信號相位彼此不同。
文檔編號G11C11/4096GK102623043SQ201110270990
公開日2012年8月1日 申請日期2011年9月14日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者宋澤相, 崔昌奎, 權(quán)大韓, 李埈宇 申請人:海力士半導體有限公司