專利名稱：一種具有讀寫分離的雙端口sram單元6t結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的嵌入式存儲器技術(shù)領(lǐng)域，具體涉及一種具有讀寫分離的雙端口 SRAM單元6T結(jié)構(gòu)。
背景技術(shù)：
靜態(tài)隨機(jī)存取存儲器(SRAM)嵌入到幾乎所有的大規(guī)模集成電路(VLSI)中，并且在要求高速、高集成度、低功耗、低電壓、低成本、短周期的應(yīng)用中起到了關(guān)鍵性的作用。嵌入式SRAM相比動態(tài)隨機(jī)存取存儲器(DRAM)等其他嵌入式半導(dǎo)體存儲器能夠提供更快的訪問速度，所以在高端應(yīng)用中占據(jù)著統(tǒng)治地位。首先，SRAM單元從整體上可以分為外圍電路和單元陣列兩大部分。其中外圍電路包括全局輸入輸出電路、時序產(chǎn)生電路、行譯碼電路、列選電路、靈敏放大器電路等基本模塊；單元陣列則由SRAM存儲單元按照行和列整齊排列而成。SRAM單元設(shè)計是整個SRAM設(shè)計中重要的組成部分。隨著工藝尺寸的縮小，單元的面積顯著縮小，工作速度提高，但是工藝起伏和工藝偏差對噪聲容限(SNM)的影響以及漏電流對單元設(shè)計提出了挑戰(zhàn)。SRAM單元設(shè)計的首要問題是結(jié)構(gòu)設(shè)計。傳統(tǒng)的SRAM單元結(jié)構(gòu)是6管(6T)，之后有人針對不同的問題提出了 4管、7管、8管(8T)和9管單元。4管單元采用兩個電阻替代六管單元中的負(fù)載管，目的是減小面積。但是靜態(tài)電流會顯著增加，并且由于兩個電阻的不匹配會減小噪聲容限。8管單元采用了另外兩個晶體管隔離了讀和寫操作，提高了讀操作的噪聲容限。這種隔離方法提供了一類有效提高讀操作噪聲容限的設(shè)計方法。按照這種思路，先后有7管、9管和10管等不同結(jié)構(gòu)單元的提出。但是，8管、9管和10管增加的面積較大，不符合高密度的要求，同時MOS管的增加增大了單元的漏電。7管單元增加的面積較小，但是內(nèi)部節(jié)點會在讀操作時出現(xiàn)暫時的浮空，不是全靜態(tài)結(jié)構(gòu)。如何在不增加面積，不減小讀電流的基礎(chǔ)上增加SRAM單元的S匪和減小漏電成為 SRAM單元設(shè)計亟待解決的難題。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種具有讀寫分離的雙端口 SRAM單元6T結(jié)構(gòu)，實現(xiàn)SRAM單元中提高S匪、減小漏電、增大讀電流的目的。為了實現(xiàn)上述目的，本發(fā)明提出的技術(shù)方案為一種具有讀寫分離的雙端口 SRAM單元6T結(jié)構(gòu)，其6T單元300包括鎖存電路、第一傳輸晶體管360和第一讀出晶體管365，鎖存電路由相互耦合的第一反相器380及第二反相器390形成，第一反相器380及第二反相器390連接在單元電壓310和單元地315之間；第一反相器380包括第一 PMOS上拉晶體管350和第一 NMOS下拉晶體管370，第二反相器390包括第二 PMOS上拉晶體管355和第二 NMOS下拉晶體管375，第一 PMOS上拉晶體管350、第二 PMOS上拉晶體管355源極接單元電壓310，柵極接另一反相器的輸出，第一NMOS下拉晶體管370、第二 NMOS下拉晶體管375源極接單元地315，柵極接另一反相器的輸出，第一 PMOS上拉晶體管350漏極和第一 NMOS下拉晶體管370的漏極相連，形成6T結(jié)構(gòu)的第一存儲節(jié)點340，第二 PMOS上拉晶體管355漏極和第二 NMOS下拉晶體管375的漏極相連，形成6T結(jié)構(gòu)的第二存儲節(jié)點345，第一存儲節(jié)點340和第二存儲節(jié)點345用來存儲一對相反數(shù)據(jù)，第一傳輸晶體管360的源極和漏極分別連接第一存儲節(jié)點340和第一位線330， 其柵極連接第一字線320，第一讀出晶體管365的源極和漏極分別連接第二字線325和第二位線335，其柵極連接第二存儲節(jié)點345 ；第一反相器380、第二反相器390和第一傳輸晶體管360形成鎖存?zhèn)鬏旊娐?05。所述第一位線330為寫入位線，第一字線320為寫入字線。所述第二位線335為讀出位線，第二字線325為讀出字線。所述第一傳輸晶體管360為NMOS晶體管。所述第一讀出晶體管365為NMOS晶體管。所述鎖存?zhèn)鬏旊娐?05中的第一 PMOS上拉晶體管350、第二 PMOS上拉晶體管355、 第一 NMOS下拉晶體管370、第二 NMOS下拉晶體管375、第一傳輸晶體管360使用高閾值器件模型，以減小漏電。因為不同工藝下的器件閾值不相同。這里的高閾值模型，指的是工藝提供的高、中、低閾值器件中的高閾值器件。本發(fā)明使單元的讀操作和寫操作分離開來，顯著提高單元的S匪；鎖存?zhèn)鬏旊娐分懈唛撝导夹g(shù)的應(yīng)用，減小了單元漏電；同時第一讀出晶體管365的閾值和尺寸不會影響單元S匪，有利于獲得較大的讀電流。與傳統(tǒng)6T單元相比，沒有增加晶體管的數(shù)目，因此不會帶來面積代價，實現(xiàn)提高SNM、減小漏電、增大讀電流的目的。


附圖為本發(fā)明的電路圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明做詳細(xì)描述。參照附圖，一種具有讀寫分離的雙端口 SRAM單元6T結(jié)構(gòu)，其6T單元300包括鎖存電路、第一傳輸晶體管360和第一讀出晶體管365，鎖存電路由相互耦合的第一反相器380 及第二反相器390形成，第一反相器380及第二反相器390連接在單元電壓310和單元地 315之間；第一反相器380包括第一 PMOS上拉晶體管350和第一 NMOS下拉晶體管370，第二反相器390包括第二 PMOS上拉晶體管355和第二 NMOS下拉晶體管375，第一 PMOS上拉晶體管350、第二 PMOS上拉晶體管355源極接單元電壓310，柵極接另一反相器的輸出，第一 NMOS下拉晶體管370、第二 NMOS下拉晶體管375源極接單元地315，柵極接另一反相器的輸出，第一 PMOS上拉晶體管350漏極和第一 NMOS下拉晶體管370的漏極相連，形成6T結(jié)構(gòu)的第一存儲節(jié)點340，第二 PMOS上拉晶體管355漏極和第二 NMOS下拉晶體管375的漏極相連，形成6T結(jié)構(gòu)的第二存儲節(jié)點345，第一存儲節(jié)點340和第二存儲節(jié)點345用來存儲一對相反數(shù)據(jù)，第一傳輸晶體管360的源極和漏極分別連接第一存儲節(jié)點340和第一位線330， 其柵極連接第一字線320，第一讀出晶體管365的源極和漏極分別連接第二字線325和第二位線335，其柵極連接第二存儲節(jié)點345 ；第一反相器380、第二反相器390和第一傳輸晶體管360形成的鎖存?zhèn)鬏旊娐?305。所述第一位線330為寫入位線，第一字線320為寫入字線。所述第二位線335為讀出位線，第二字線325為讀出字線。所述第一傳輸晶體管360為NMOS晶體管。所述第一讀出晶體管365為NMOS晶體管。所述鎖存?zhèn)鬏旊娐?05中的第一 PMOS上拉晶體管350、第二 PMOS上拉晶體管355、 第一 NMOS下拉晶體管370、第二 NMOS下拉晶體管375、第一傳輸晶體管360使用高閾值器件模型，以減小漏電。本發(fā)明的工作原理為定義電源電壓為VDD，也為高電平’ 1’；電源地為VSS，也為低電平’ 0’；寫輔助電壓為VDDL;寫入位線預(yù)充電壓為VWBL_pre。在本發(fā)明6T單元工作過程中，單元各端口信號控制如下首先，在本發(fā)明6T SRAM單元保持?jǐn)?shù)據(jù)時，單元電壓310為VDD，單元地315接VSS ； 第一字線320保持為’ 0’，第一傳輸晶體管360處于關(guān)斷狀態(tài)；第一位線330預(yù)充至VWBL_ pre ；第二字線325和第二位線335都保持為’ 1’，第一讀出晶體管365處于關(guān)斷狀態(tài)。然后，在本發(fā)明6T SRAM單元開始寫操作時，數(shù)據(jù)送到第一位線330上，單元電壓 310降至VDDL ；然后第一字線320在單元電壓310降低之后，變化為’ 1’，將第一傳輸晶體管 360開啟，對單元寫入數(shù)據(jù)。寫操作結(jié)束時，先將第一字線320降為’ 0’，再將單元電壓升高至VDD和預(yù)充寫入位線至VWBL_pre。最后，在本發(fā)明6T SRAM單元進(jìn)行讀操作時，將第二字線325降為’ 0’。此時，如果第二存儲節(jié)點345存的是’ 1’，第一讀出晶體管365開啟，第二位線335則通過第一讀出晶體管365和與第二字線相連的驅(qū)動器下拉管放電，讀出與第二存儲節(jié)點345相反的數(shù)據(jù)；如果第二存儲節(jié)點345存的是’0’，第一讀出晶體管365關(guān)斷，第二位線335不發(fā)生變化，仍然讀出與第二存儲節(jié)點345相反的數(shù)據(jù)。
權(quán)利要求
1.一種具有讀寫分離的雙端口 SRAM單元6T結(jié)構(gòu)，其特征在于其6T單元(300)包括鎖存電路、第一傳輸晶體管(360)和第一讀出晶體管(365)，鎖存電路由相互耦合的第一反相器(380)及第二反相器(390)形成，第一反相器(380)及第二反相器(390)連接在單元電壓(310)和單元地(315)之間；第一反相器(380)包括第一 PMOS上拉晶體管(350)和第一 NMOS下拉晶體管(370)， 第二反相器(390)包括第二 PMOS上拉晶體管(355)和第二 NMOS下拉晶體管(375)，第一 PMOS上拉晶體管(350)、第二 PMOS上拉晶體管(355)源極接單元電壓(310)，柵極接另一反相器的輸出，第一 NMOS下拉晶體管(370)、第二 NMOS下拉晶體管(375)源極接單元地 (315)，柵極接另一反相器的輸出，第一 PMOS上拉晶體管(350)漏極和第一 NMOS下拉晶體管(370)的漏極相連，形成6T結(jié)構(gòu)的第一存儲節(jié)點(340)，第二 PMOS上拉晶體管(355)漏極和第二 NMOS下拉晶體管(375)的漏極相連，形成6T結(jié)構(gòu)的第二存儲節(jié)點(345)，第一存儲節(jié)點(340)和第二存儲節(jié)點(345)用來存儲一對相反數(shù)據(jù)，第一傳輸晶體管(360)的源極和漏極分別連接第一存儲節(jié)點(340)和第一位線(330)，其柵極連接第一字線(320)，第一讀出晶體管(365)的源極和漏極分別連接第二字線(325)和第二位線(335)，其柵極連接第二存儲節(jié)點(345)；第一反相器(380)、第二反相器(390)和第一傳輸晶體管(360)形成的鎖存?zhèn)鬏旊娐?(305)。
2.根據(jù)權(quán)利要求1所述的一種具有讀寫分離的雙端口SRAM單元6T結(jié)構(gòu)，其特征在于 所述第一位線(330)為寫入位線，第一字線(320)為寫入字線。
3.根據(jù)權(quán)利要求1所述的一種具有讀寫分離的雙端口SRAM單元6T結(jié)構(gòu)，其特征在于 所述第二位線(335)為讀出位線，第二字線(325)為讀出字線。
4.根據(jù)權(quán)利要求1所述的一種具有讀寫分離的雙端口SRAM單元6T結(jié)構(gòu)，其特征在于 所述第一傳輸晶體管(360)為NMOS晶體管。
5.根據(jù)權(quán)利要求1所述的一種具有讀寫分離的雙端口SRAM單元6T結(jié)構(gòu)，其特征在于 所述第一讀出晶體管(365)為NMOS晶體管。
6.根據(jù)權(quán)利要求1所述的一種具有讀寫分離的雙端口SRAM單元6T結(jié)構(gòu)，其特征在于 所述鎖存?zhèn)鬏旊娐?305)中的第一 PMOS上拉晶體管(350)、第二 PMOS上拉晶體管(355)、 第一 NMOS下拉晶體管(370)、第二 NMOS下拉晶體管(375)、第一傳輸晶體管(360)使用高閾值器件模型。
全文摘要
一種具有讀寫分離的雙端口SRAM單元6T結(jié)構(gòu)，其鎖存電路由相互耦合的兩個反相器形成，并連接在單元電壓和單元地之間，第一反相器包括第一上拉晶體管、第一下拉晶體管，第二反相器包括第二上拉晶體管、第二下拉晶體管，兩個上拉晶體管源極接單元電壓，柵極接另一反相器輸出，兩個下拉晶體管源極接單元地，柵極接另一反相器輸出，第一上拉晶體管漏極和第一下拉晶體管的漏極相連，形成第一存儲節(jié)點，第二上拉晶體管漏極和第二下拉晶體管的漏極相連，形成第二存儲節(jié)點，傳輸晶體管分別連接第一存儲節(jié)點、第一位線和第一字線，讀出晶體管分別連接第二字線、第二位線和第一存儲節(jié)點，本發(fā)明實現(xiàn)了提高SNM、減小漏電、增大讀電流的目的。
文檔編號G11C11/413GK102385916SQ20111028276
公開日2012年3月21日 申請日期2011年9月21日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者劉鳴, 曹華敏, 王志華, 王聰, 鄭翔, 陳虹, 高志強(qiáng) 申請人:清華大學(xué)