專利名稱：非易失性半導(dǎo)體存儲器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括可變電阻元件的非易失性半導(dǎo)體存儲器設(shè)備，該可變電阻元件具有第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，其中金屬氧化物在初始狀態(tài)是絕緣體，其電阻通過成形工藝減小，其電阻狀態(tài)通過在成形工藝之后在第一和第二電極之間施加的電壓而在兩個(gè)或更多不同電阻狀態(tài)之間變化， 且在變化之后的電阻狀態(tài)以非易失性方式維持。
背景技術(shù)：
與諸如便攜式電子設(shè)備的移動設(shè)備的突破相結(jié)合，閃存被廣泛地用作高容量和不昂貴的非易失性存儲器，其即使在斷電狀態(tài)也能夠保持存儲的數(shù)據(jù)。然而，最近，因?yàn)榭吹搅碎W存微型化的限制，諸如MRAM (磁電阻隨機(jī)存取存儲器)、PCRAM (相變隨機(jī)存取存儲器)、 CBRAM (導(dǎo)電橋接隨機(jī)存取存儲器)或RRAM (電阻隨機(jī)存取存儲器)的非易失性存儲器得到積極發(fā)展。在這些非易失性存儲器中，因?yàn)榭梢酝ㄟ^施加的電壓執(zhí)行高速寫入、簡單的二元過渡金屬氧化物可以用于其材料，使得制作簡單，且與現(xiàn)有CMOS工藝的相似性高，RRAM吸引了注意。常規(guī)地已經(jīng)報(bào)告，電阻變化由用作可以在RRAM中使用的電阻變化材料的很多金屬氧化物中的施加脈沖電壓導(dǎo)致。例如，電阻切換元件(可變電阻元件)可以通過夾置由諸如ft~xCai_xMn03 (PCMO)的三元鈣鈦材料形成的金屬氧化物薄膜的兩端形成，或者由金屬電極之間的 Ni、Co、Ti、Fe、Cu、Ta、Hf、Zr、Nb 或Al 形成(參考 W. W. Zhuang, et al. , "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)”， IEDM Technical Digest, pp. 193—196， December, 2002 和 Baek, I. G. et al. , "Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses，，， IEDM Technical Digest, pp. 587-590，2004)。此后，為了方便描述，用在RRAM中的電阻切換元件被稱為“可變電阻元件”以與不同于RRAM的存儲器中使用的電阻變化元件區(qū)分開來。在上述材料中，對于金屬氧化物材料和金屬電極材料的何種組合導(dǎo)致最佳特性，積累了一些實(shí)踐知識。例如，已知可以通過針對諸如Ti和Ta的氧化物的η型金屬氧化物使用諸如Pt的具有大功函數(shù)的材料作為電極且針對諸如Co或M的氧化物的ρ型金屬氧化物使用諸如Ti或Ta的具有小功函數(shù)的材料作為電極，可以實(shí)現(xiàn)優(yōu)選切換。因此，認(rèn)為，RRAM的電阻切換動作優(yōu)選地在金屬氧化物和電極之間具有肖特基勢壘的結(jié)界面中執(zhí)行(參考日本專利No. 40883Μ)。同時(shí)，已知相對于元件的每個(gè)動作模式適當(dāng)?shù)乜刂拼?lián)連接到可變電阻元件的負(fù)載電阻的值是重要的， 且適當(dāng)?shù)卦诳勺冸娮柙拓?fù)載電阻之間分布施加的電壓是重要的。另外，對于通過施加的電壓改變電阻的金屬氧化物的電阻變化的機(jī)制，認(rèn)為，在鈣鈦材料、Ti氧化物或Ni氧化物的情況中，電阻變化通過氧化物中氧缺陷的產(chǎn)生和消失或通過電場導(dǎo)致的其運(yùn)動而引起。同時(shí)，在出貨之前對于諸如RRAN的非易失性半導(dǎo)體存儲器設(shè)備執(zhí)行各種測試(諸
6如功能測試或質(zhì)量測試)，且僅經(jīng)過測試的芯片或區(qū)塊(存儲器單元陣列的一部分)作為產(chǎn)品出貨。此時(shí)，專用于單獨(dú)產(chǎn)品的信息(諸如在存儲器單元陣列的一部分中的存儲器單元用于冗余補(bǔ)救的情況中的補(bǔ)救信息、諸如在缺陷區(qū)塊的一部分不被使用的情況中的缺陷區(qū)塊地址的信息，或者產(chǎn)品信息(諸如產(chǎn)品號)等)被編程在提供為用于存儲特定信息的非易失性存儲器元件中，以執(zhí)行用于缺陷存儲器單元的冗余補(bǔ)救、使缺陷區(qū)塊失效且保持產(chǎn)品信息。同時(shí)，對于用于存儲用戶數(shù)據(jù)的存儲器單元陣列，所有存儲器單元被統(tǒng)一設(shè)置在相同的存儲狀態(tài)且在正常出貨時(shí)不存儲特定信息。作為產(chǎn)品出貨的非易失性存儲器設(shè)備一般通過樹脂密封等安裝在封裝中，且在用戶端，焊接在預(yù)定基板上且結(jié)合在最終產(chǎn)品中。此時(shí)，由于在用戶端的諸如焊料回流處理 (諸如在約沈0 °c執(zhí)行的高溫處理)的高溫處理，而意外寫入存儲在用于存儲特定信息的非易失性存儲器元件中的產(chǎn)品特定信息的情況中，存在這種可能性冗余補(bǔ)救和缺陷區(qū)塊的失效不能正常地工作，這導(dǎo)致動作故障。另外，當(dāng)產(chǎn)品信息被寫入時(shí)，當(dāng)市場上的缺陷出現(xiàn)時(shí)，在生產(chǎn)階段的正確歷史信息不能被獲知，使得難以分析缺陷。再者，當(dāng)用于存儲用戶數(shù)據(jù)的存儲器單元陣列的數(shù)據(jù)被部分地寫入時(shí)，用戶將懷疑產(chǎn)品是其中編程了一些數(shù)據(jù)的已使用產(chǎn)品或者是缺陷產(chǎn)品。因而，本發(fā)明人檢查是否存在這種可能性出貨之后在用戶端使用可變電阻元件時(shí)由于高溫處理，寫入可變電阻元件的電阻狀態(tài)(存儲的信息)，該可變電阻元件包括第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器， 其中金屬氧化物在初始狀態(tài)是絕緣體，其電阻通過成形工藝減小，其電阻狀態(tài)在成形工藝之后通過在第一電極和第二電極之間施加的電壓在兩個(gè)或更多電阻狀態(tài)之間變化，且在變化之后的電阻狀態(tài)以非易失性方式維持。因而，已經(jīng)確認(rèn)，當(dāng)在正常編程條件(標(biāo)準(zhǔn)編程條件設(shè)置為滿足產(chǎn)品規(guī)范)下執(zhí)行用于將可變電阻元件的電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作時(shí)，在編程到低電阻狀態(tài)的可變電阻元件在150°C或更高的高溫下置于未偏置狀態(tài)之后，在若干小時(shí)內(nèi)可變電阻元件的電阻增加到多于2倍，且已經(jīng)確認(rèn)，溫度越高，電阻增加得越快。再者，通過本申請的發(fā)明人的認(rèn)真研究發(fā)現(xiàn)，在實(shí)際使用中，通過在編程條件下進(jìn)一步減小可變電阻元件的電阻以使得和正常編程條件相比電阻狀態(tài)更低，可以在可允許的程度明顯防止在置于上述高溫之后從低電阻狀態(tài)到高電阻狀態(tài)的電阻變化。再者，對于已經(jīng)在正常編程條件下編程到高電阻狀態(tài)的可變電阻元件，即使它被置于類似于上面的高溫時(shí)，盡管電阻具有小的增加(至于幾個(gè)百分比)，在實(shí)際使用中有問題的大電阻變化沒有被證實(shí)。

發(fā)明內(nèi)容
鑒于以下事實(shí)提出本發(fā)明對于通過施加的電壓在兩個(gè)或更多不同狀態(tài)之間改變電阻狀態(tài)且在變化之后以非易失性方式維持電阻狀態(tài)的可變電阻元件，可以在出貨之后在焊料回流處理所需的高溫下產(chǎn)生從低電阻狀態(tài)到高電阻狀態(tài)的電阻變化，且本發(fā)明的目的是提供一種在約260°C的高溫下在數(shù)據(jù)記憶特性方面優(yōu)越的非易失性半導(dǎo)體存儲器設(shè)備。為了獲得該目的，根據(jù)本發(fā)明，在非易失性半導(dǎo)體存儲器設(shè)備中，包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，其通過布置多個(gè)存儲器單元提供，每個(gè)存儲器單元設(shè)置有可變
7電阻元件，該可變電阻元件具有第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓，該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，且變化之后的電阻狀態(tài)以非易失性方式維持，
該非易失性半導(dǎo)體存儲器設(shè)備提供為具有第一特性在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)中，存儲器單元陣列中的所有存儲器單元的可變電阻元件被設(shè)置為兩個(gè)或更多不同電阻狀態(tài)的最高電阻狀態(tài)，并且，
提供該非易失性半導(dǎo)體存儲器設(shè)備中的編程方法，其具有第一特征在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)中，存儲器單元陣列中的所有存儲器單元的可變電阻元件被設(shè)置為兩個(gè)或更多不同電阻狀態(tài)的最高電阻狀態(tài)。另外，為了獲得上述目的，根據(jù)本發(fā)明，在非易失性半導(dǎo)體存儲器設(shè)備中，包括存儲器單元陣列，用于存儲用戶數(shù)據(jù)；特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及以將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作，
該非易失性半導(dǎo)體存儲設(shè)備提供為具有第二特性在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)中，和當(dāng)編程電路執(zhí)行存儲器單元陣列中的可變電阻元件的電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一增加的增強(qiáng)施加條件下，特定存儲器區(qū)域的可變電阻元件的至少一部分的電阻通過電阻減小動作減小，以及
非易失性半導(dǎo)體存儲器設(shè)備中的編程方法提供為具有第二特性在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)中，和當(dāng)編程電路執(zhí)行存儲器單元陣列中的可變電阻元件的電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一增加的增強(qiáng)施加條件下，特定存儲器區(qū)域的可變電阻元件的至少一部分的電阻通過電阻減小動作減小。另外，為了獲得上述目的，根據(jù)本發(fā)明，在非易失性半導(dǎo)體設(shè)備中，包括存儲器單元陣列，用于存儲用戶數(shù)據(jù)；特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作，
該非易失性半導(dǎo)體存儲設(shè)備提供為具有第三特性和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，當(dāng)編程電路在存儲器單元陣列中的可變電阻元件中編程用戶數(shù)據(jù)時(shí)，編程電路執(zhí)行電阻減小動作，并且
非易失性半導(dǎo)體存儲器設(shè)備中的編程方法的特征在于第三特征和當(dāng)對未使用狀態(tài)中的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，當(dāng)編程電路在存儲器單元陣列中的可變電阻元件中編程用戶數(shù)據(jù)時(shí)，編程電路執(zhí)行電阻減小動作。另外，在本說明書的描述中，用戶表示在出貨之后非易失性半導(dǎo)體存儲器設(shè)備的用戶，且用戶數(shù)據(jù)表示將要被用戶存儲在非易失性半導(dǎo)體存儲器設(shè)備中的數(shù)據(jù)。另外，本發(fā)明提供在第一特性、第二特性和第三特性中具有至少兩個(gè)特性的非易失性半導(dǎo)體存儲器設(shè)備和非易失性半導(dǎo)體存儲器設(shè)備中的編程方法。另外，第二特性和第三特性在特定存儲器區(qū)域和存儲器單元陣列的電阻減小動作中具有相同的編程條件相對關(guān)系，盡管電阻減小動作的聚焦視點(diǎn)不同。再者，根據(jù)具有第一、第二或第三特性的非易失性半導(dǎo)體存儲器設(shè)備或非易失性半導(dǎo)體存儲器設(shè)備中的編程方法，優(yōu)選地，可變電阻器由顯示η型導(dǎo)電性的金屬氧化物形成，第二電極的功函數(shù)大于第一電極的功函數(shù)，或者可變電阻器包含選自Ti、Ta、Hf和^ 的金屬氧化物。基于發(fā)明人獲得的事實(shí)對于通過施加的電壓在兩個(gè)或更多不同電阻狀態(tài)之間改變電阻狀態(tài)且在變化之后以非易失性方式維持電阻狀態(tài)的可變電阻元件，在出貨之后的焊料回流處理所需的高溫下，僅產(chǎn)生從低電阻狀態(tài)到高電阻狀態(tài)的電阻變化，且與正常編程條件相比，通過在增強(qiáng)編程條件下執(zhí)行電阻減小動作使得電阻狀態(tài)變成進(jìn)一步降低的狀態(tài)，可以顯著防止電阻變化從而在實(shí)際使用中是沒有問題的，具有上述特性的非易失性半導(dǎo)體存儲器設(shè)備或非易失性半導(dǎo)體存儲器設(shè)備中的編程方法可以解決當(dāng)出貨之后產(chǎn)品置于焊料回流工藝所需的高溫時(shí)產(chǎn)生的問題。更具體而言，具有第一特性的非易失性半導(dǎo)體存儲器設(shè)備和非易失性半導(dǎo)體存儲器設(shè)備中的編程方法可以解決這種問題存儲在用于存儲用戶數(shù)據(jù)的存儲器單元陣列中的數(shù)據(jù)被不期望地寫入，且具有第二或第三特性的非易失性半導(dǎo)體存儲器設(shè)備和非易失性半導(dǎo)體存儲器設(shè)備中的編程方法可以防止由于可變電阻元件的電阻變化而導(dǎo)致諸如冗余補(bǔ)救信息或產(chǎn)品號的專用于單獨(dú)產(chǎn)品的信息被不期望地寫入，使得可以防止引入上述導(dǎo)致的動作缺陷等。


圖1是示意性示出在根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備中使用的可變電阻元件的基本結(jié)構(gòu)的剖面圖2A至2C是示出在根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備中使用的存儲器單元的配置的一個(gè)示例的電路圖3是示意性示出在根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備中使用的可變電阻元件的電阻增加動作和電阻減小動作中電阻相對于電壓施加時(shí)間變化的視圖4是示出在處于低電阻狀態(tài)的可變電阻元件在高溫置于非偏置狀態(tài)之后消逝的時(shí)間和電阻值的偏移的測量結(jié)果的視圖5是示出在處于高電阻狀態(tài)的可變電阻元件在高溫置于非偏置狀態(tài)之后消逝的時(shí)間和電阻值的偏移的測量結(jié)果的視圖6是示出在電阻減小動作時(shí)編程電流值變化的條件下在處于低電阻狀態(tài)的可變電阻元件在高溫置于非偏置狀態(tài)之后消逝的時(shí)間和電阻值的偏移的測量結(jié)果的視圖；圖7是示出在電阻減小動作時(shí)脈沖寬度變化的條件下在處于低電阻狀態(tài)的可變電阻元件在高溫置于非偏置狀態(tài)之后消逝的時(shí)間和電阻值的偏移的測量結(jié)果的視圖8是示意性示出根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備的一個(gè)實(shí)施例中的配置的框圖9是示意性示出在根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備的一個(gè)實(shí)施例中使用的用于存儲用戶數(shù)據(jù)的存儲器單元陣列的一個(gè)區(qū)塊的配置的電路圖10是示意性示出在根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備的一個(gè)實(shí)施例中使用的缺陷區(qū)塊地址存儲器中的存儲器單元的布置的一個(gè)示例的電路圖；以及
圖11是示意性示出在根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備的另一實(shí)施例中使用的存儲器單元陣列的配置的電路圖。
具體實(shí)施例方式參考附圖，將對根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器設(shè)備(此后，稱為“本發(fā)明的設(shè)備”)、其中的編程方法(此后稱為“本發(fā)明的方法”)做出描述。首先，將對本發(fā)明的設(shè)備中使用的可變電阻元件做出描述。圖1是示意性示出可變電阻元件1的基本結(jié)構(gòu)的視圖?？勺冸娮柙?具有3層結(jié)構(gòu)，包括簡單的平面類型結(jié)構(gòu)的第一電極2、第二電極3以及夾置在兩個(gè)電極之間的可變電阻器4。另外，可變電阻元件的結(jié)構(gòu)不限于平面類型結(jié)構(gòu)，且它例如可以包括具有開孔的平板電極、位于開孔的中心的柱狀電極以及夾置在平板電極和柱狀電極之間的環(huán)行可變電阻器，即，結(jié)構(gòu)只需具有二端結(jié)構(gòu)即可，其中可變電阻器4夾置在兩個(gè)電極2和3之間。再者，根據(jù)該實(shí)施例，使用具有不同功函數(shù)的兩個(gè)電極(用于說明性目的，假設(shè)第一電極具有較小功函數(shù)，第二電極具有較大功函數(shù))，且例如，在圖1中示出的平面類型結(jié)構(gòu)中，第一電極2是上電極且第二電極3是下電極。另外，可變電阻器4由顯示η型導(dǎo)電性的金屬氧化物制成。用于可變電阻器4的η型金屬氧化物包括諸如Ti、Ta、Hf或&的金屬氧化物。在該實(shí)施例中，HfOx (諸如HfO2)用作可變電阻器4。另外，當(dāng)η型金屬氧化物用作可變電阻器4時(shí)，第一電極需要由具有小功函數(shù)的導(dǎo)電材料形成，使得與可變電阻器4的界面變成歐姆結(jié)，且第二電極需要由具有大功函數(shù)的導(dǎo)電材料形成，使得與可變電阻器4的界面變成非歐姆結(jié)(肖特基結(jié))。功函數(shù)的特定值取決于與由于可變電阻器4的氧化物中的氧缺陷產(chǎn)生的電子俘獲能級的關(guān)系，且在η型金屬氧化物的情況中，第二電極的功函數(shù)優(yōu)選地為4. 5 eV或更大，且第一電極的功函數(shù)優(yōu)選地為 4. 2eV或更小。在滿足上述條件的材料中，可以在半導(dǎo)體工藝中使用的電極材料包括例如用于第一電極的Ti (4. 2eV),Hf (3. 9eV)、Al (4. IeV)和Ta (4. 2eV)以及用于第二電極的W (4.5eV)、Ni (5eV),TiN (4. 7eV)、WN (5eV),NiSi (4. 9eV)和 TaCxNy (4.4至4.86乂)。在每個(gè)材料后示出的括號中的數(shù)字是功函數(shù)。根據(jù)本實(shí)施例，將對在可變電阻器4由HfOx形成的情況中Ta用于第一電極且TiN用于第二電極的實(shí)施例做出描述。具有上述結(jié)構(gòu)的可變電阻元件的電阻變化(切換動作)的機(jī)制考慮如下。即，剛在形成可變電阻器4以及電極2和3之后，電極2和3之間的可變電阻器的電阻狀態(tài)處于比切換動作的電阻變化范圍高的高電阻狀態(tài)，且即使當(dāng)在正常編程條件下在電極2和3之間施加電壓時(shí)，不產(chǎn)生切換動作。因而，可以執(zhí)行成形工藝，以將可變電阻元件初始化(減小電阻)為可以執(zhí)行切換動作的電阻狀態(tài)，且在可變電阻器中形成電流路徑(細(xì)絲路徑)，使得在切換動作時(shí)電流(編程電流)流動。一旦形成了細(xì)絲路徑，由于當(dāng)向電極2和3施加電壓時(shí)細(xì)絲路徑中氧缺陷的產(chǎn)生和消失，電阻狀態(tài)變化。注意，在下面的描述中，通過在電極2和3之間施加電壓將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)移動到高電阻狀態(tài)的編程動作被稱為電阻增加動作，而將其電阻狀態(tài)從高電阻狀態(tài)移動到低電阻狀態(tài)的編程動作被稱為電阻減小動作，且兩個(gè)編程動作(電阻增加動作和電阻減小動作)統(tǒng)稱為編程動作。接下來，將對本發(fā)明的設(shè)備中高溫下的數(shù)據(jù)記憶特性做出描述。首先，將對用作高溫下數(shù)據(jù)記憶特性的測量目標(biāo)存儲器單元的結(jié)構(gòu)以及將要測量的存儲器單元的電壓施加條件做出描述。如圖2A示意性示出，用于測量的存儲器單元5包括具有圖1所示的可變電阻元件1以及選擇晶體管6的串聯(lián)電路。更具體而言，選擇晶體管6是增強(qiáng)型N溝道 M0SFET，其中源極和漏極的導(dǎo)電類型是N型，且閾值電壓是正電壓(例如約+0. IV至+1. 5V)。 因而，可變電阻元件1的第二電極3連接到選擇晶體管6的漏極，可變電阻元件1的第一電極2連接到位線BL，選擇晶體管6的源極連接到源極線SL，且選擇晶體管6的柵極連接到字線WL。根據(jù)用作測量目標(biāo)的可變電阻元件1的電阻增加動作，位線BL接地，預(yù)定柵極電壓Vpgl施加于字線WL以導(dǎo)通選擇晶體管6，正電壓脈沖Vreset施加于源極線SL，且電阻增加動作所需的閾值電壓(或更大)的編程電壓Vw的電壓脈沖施加于可變電阻元件1 (參考圖2B)。根據(jù)用作測量目標(biāo)的可變電阻元件的電阻減小動作，源極線SL接地，預(yù)定柵極電壓 Vpg2施加于字線WL以導(dǎo)通選擇晶體管6，正電壓脈沖Vset施加于位線BL，且電阻減小動作所需的閾值電壓(或更大)的電壓脈沖施加于可變電阻元件1以保持恒定的編程電流Iw在可變電阻元件1中流動(參考圖2C)。施加于字線WL的柵極電壓Vpgl和Vpg2被調(diào)節(jié)為使得所需的編程電流Iw在可變電阻元件1中流動。如圖3中示意性示出，在電阻減小動作中， 可變電阻元件1的電阻狀態(tài)在電壓施加之后以納秒量級立即減小，且電阻減小之后的電阻值取決于編程電流Iw的值和電壓施加時(shí)間tp，使得編程電流Iw越大，電阻值越低，且電阻還通過允許編程電流在電阻一旦減小之后連續(xù)地流動而進(jìn)一步減小。同時(shí)，在電阻增加動作中，可變電阻元件1的電阻狀態(tài)隨著電壓施加時(shí)間逐漸增加。認(rèn)為，這是因?yàn)?，由于在編程電流Iw連續(xù)流動時(shí)產(chǎn)生的焦耳熱，細(xì)絲路徑中的氧缺陷逐漸消失。圖4至7示出當(dāng)在高溫下置于非偏置狀態(tài)下時(shí)通過測量電阻值隨著消逝時(shí)間(暴露時(shí)間)的變化獲得的結(jié)果。圖4示出當(dāng)在正常編程條件(編程電流Iw=IOO 4 4且脈沖寬度1 =501^)下經(jīng)歷電阻減小動作的用作測量目標(biāo)的存儲器單元被分別置于260°C、20(TC、15(rC和125°C時(shí)的測量結(jié)果。如圖4所示，盡管在125°C，即使在放置1000小時(shí)之后，電阻僅增加到1.5倍，在 2600C，電阻在幾十或幾秒之后增加到2倍或更多，在100秒后增加到3至4倍，且在200秒后增加到5倍或更多。當(dāng)溫度是200°C時(shí)，100秒之后的電阻增加減小到約1. 5倍的增加程度。因?yàn)楹噶匣亓魈幚硪话阍?60°C執(zhí)行100秒，可變電阻元件的電阻值在該溫度下增加到3至4倍。例如，當(dāng)可變電阻元件用于存儲冗余補(bǔ)救信息時(shí)，存在這種可能性因?yàn)榈碗娮锠顟B(tài)中的可變電阻元件電阻的增加，冗余補(bǔ)救信息可能不被正確地讀取且冗余補(bǔ)救不能正常進(jìn)行。另外，當(dāng)假設(shè)存儲器單元置于260°C約200秒時(shí)，存在這種可能性在用于存儲用戶數(shù)據(jù)的存儲器單元陣列的讀取動作中，低電阻狀態(tài)中的可變電阻元件被確定為處于高
11電阻狀態(tài)。即，圖4中的測量結(jié)果顯示在上述高溫下的數(shù)據(jù)記憶特性惡化。然而，由于數(shù)據(jù)記憶特性中的惡化導(dǎo)致具體什么缺陷現(xiàn)象出現(xiàn)極大地取決于讀出電路等的電路配置以及可變電阻元件、存儲器單元和存儲器單元陣列的結(jié)構(gòu)。圖5示出當(dāng)在正常編程條件(編程電壓Vw=L 5V，且脈沖寬度tp=50ns)下經(jīng)歷電阻增加動作的用作測量目標(biāo)的存儲器單元被分別置于260°C、20(TC、15(rC和125°C時(shí)的測量結(jié)果。如圖5所示，電阻在125°C和150°C在放置1000小時(shí)之后幾乎不改變，且在200°C 和260°C在放置1000小時(shí)之后僅增加一點(diǎn)(約幾個(gè)百分點(diǎn))。因此，當(dāng)可變電阻元件的電阻狀態(tài)處于高電阻狀態(tài)時(shí)，電阻狀態(tài)在260°C的高溫在放置很長時(shí)間之后幾乎不改變。圖6示出當(dāng)在編程電流Iw變化的三個(gè)編程條件(編程電流Iw=IOO μΑ、200 μΑ 和300 μ A且脈沖寬度tp=50ns)下經(jīng)歷電阻減小動作的用作測量目標(biāo)的存儲器單元被置于沈01時(shí)的測量結(jié)果。當(dāng)在正常編程條件(編程電流Iw=IOO μΑ，且脈沖寬度tp=50ns) 下經(jīng)歷電阻減小動作的存儲器單元的測量結(jié)果如圖4所示。如圖6所示，在編程電流Iw大于正常編程條件的情況中，盡管當(dāng)編程電流 Iw=IOO μ A時(shí)，花費(fèi)約20秒使得電阻值增加到2倍，當(dāng)編程電流增加到兩倍為Iw=200 μ A 時(shí)，花費(fèi)約1000秒使得電阻值增加到上面相同的值。因?yàn)橐话愫噶匣亓魈幚碓?60°C執(zhí)行 100秒，置于100秒之后的電阻處于與當(dāng)正常編程條件下減小時(shí)提供的電阻值相同的值。另外，當(dāng)編程電流Iw進(jìn)一步增加到300 μ A時(shí)，在放置1000小時(shí)或更長時(shí)間之后，電阻值與當(dāng)在正常編程條件下減小時(shí)提供的電阻值相同或更小?；谠摐y量結(jié)果，發(fā)現(xiàn)，可以通過在電阻減小動作中將編程電流Iw設(shè)置為比正常設(shè)置值高的值來防止由于放置在260°C的高溫導(dǎo)致的電阻的增加。更具體而言，通過將編程電流Iw設(shè)置為正常設(shè)置值的2倍或更大，只要消逝時(shí)間處于1000秒內(nèi)，即使在放置在260°C之后，電阻值增加到不超過當(dāng)在正常編程條件下減小時(shí)提供的電阻值的2倍。因此，只要可以在讀出電路等的電路配置中允許電阻增加到2倍或更小，通過將編程電流Iw設(shè)置為正常設(shè)置值的2倍而允許由于放置1000小時(shí)產(chǎn)生的效果。因此，根據(jù)本發(fā)明，推測通過將編程電流IW設(shè)置為正常設(shè)置值的2倍，優(yōu)選地3倍，可以有效地防止在高溫放置長時(shí)間導(dǎo)致的數(shù)據(jù)記憶特性中的惡化。圖7示出當(dāng)在脈沖寬度變化的三個(gè)編程條件(其中編程電流Iw=IOO μ A且脈沖寬度tp=50ns、5 μ下經(jīng)歷電阻減小動作的用作測量目標(biāo)的存儲器單元被置于沈01 時(shí)的測量結(jié)果。當(dāng)在正常編程條件(編程電流Iw=IOO 114且脈沖寬度丨 =50118)下經(jīng)歷電阻減小動作的存儲器單元的測量結(jié)果如圖4所示。如圖7所示，在脈沖寬度tp大于正常編程條件的情況中，盡管當(dāng)脈沖寬度tp=50ns 時(shí)花費(fèi)20秒使得電阻值增加到2倍，當(dāng)脈沖寬度tp=5 μ s時(shí)花費(fèi)約600秒使得電阻值增加到上述相同值。因?yàn)橐话愫噶匣亓魈幚碓?60°C執(zhí)行100秒，置于100秒之后的電阻增加處于與在正常編程條件下減小時(shí)提供的電阻值相同值。另外，當(dāng)脈沖寬度tp進(jìn)一步增加到 5ms時(shí)，在放置1000小時(shí)或更長時(shí)間之后的電阻值與當(dāng)在正常編程條件下減小的電阻值相同或更小?；谠摐y量結(jié)果，發(fā)現(xiàn)，可以通過將脈沖寬度tp設(shè)置為比電阻減小動作下正常設(shè)置值長的值來防止由于放置在260°C的高溫導(dǎo)致的電阻的增加。更具體而言，通過將脈沖寬度tp設(shè)置為正常設(shè)置值的100倍，只要消逝時(shí)間處于600秒內(nèi)，即使在放置于260°C之后，電阻值增加到不超過當(dāng)在正常編程條件下減小時(shí)提供的電阻值的2倍。因此，只要可以在讀出電路等電路配置中允許2倍或更少的電阻增加，通過將脈沖寬度tp設(shè)置為正常設(shè)置值的100倍允許由于放置600小時(shí)產(chǎn)生的效果。因此，根據(jù)本發(fā)明，推測通過將脈沖寬度 tp設(shè)置為正常設(shè)置值的100倍或更大，優(yōu)選地1000倍或更大，更優(yōu)選地100000倍，可以有效地防止在高溫放置長時(shí)間導(dǎo)致的數(shù)據(jù)記憶特性中的惡化。另外，根據(jù)圖6和7中的測量結(jié)果，與正常編程條件相比，編程電流Iw和脈沖寬度 tp 二者都可以增加，且在這種情況中，效果與進(jìn)一步增加它們之一獲得的效果相同。另外，如上所述，對于包含HfOx的η型金屬氧化物，認(rèn)為，通過成形處理形成的金屬氧化物中的細(xì)絲路徑中氧缺陷通過電場產(chǎn)生、消失或移動，由此產(chǎn)生電阻切換，且氧缺陷通過由編程電流引起的焦耳熱而消失。因此，圖4至7中示出的測量結(jié)果適用于不同于HfOx 的用于可變電阻器4的η型金屬氧化物。另外，如下所述，該結(jié)果還適用于ρ型金屬氧化物?；趶膱D4至7中的測量結(jié)果獲得的新知識，根據(jù)本發(fā)明的設(shè)備，首先，在使用可變電阻元件1的存儲器區(qū)域中(每個(gè)可變電阻元件1具有如圖1所述的結(jié)構(gòu))，對于通過布置存儲器單元提供的用于用戶數(shù)據(jù)存儲的存儲器單元陣列(每個(gè)存儲器單元具有可變電阻元件1)，在數(shù)據(jù)通過用戶編程到存儲器單元陣列之前的未使用狀態(tài)中，存儲器單元陣列中的所有存儲器單元的可變電阻元件的電阻狀態(tài)增加到最高電阻狀態(tài)。另外，其次，在未使用狀態(tài)中，對于為使用相同可變電阻元件存儲不同于用戶數(shù)據(jù)的專用于單獨(dú)產(chǎn)品的數(shù)據(jù)(下文稱作特定數(shù)據(jù))提供的特定存儲器區(qū)域，當(dāng)可變電阻元件的電阻需要在特定存儲器區(qū)域中部分或全部地編程到低電阻狀態(tài)時(shí)，基于特定數(shù)據(jù)的內(nèi)容，與用于存儲用戶數(shù)據(jù)的存儲器單元陣列的可變電阻元件的電阻減小動作的編程條件相比，使用增加的編程電流和電壓脈沖的施加時(shí)間其中至少之一執(zhí)行電阻減小動作。根據(jù)本實(shí)施例，未使用狀態(tài)假設(shè)本發(fā)明的設(shè)備的出貨之前的狀態(tài)。另外，特定數(shù)據(jù)假設(shè)當(dāng)針對存儲器單元陣列執(zhí)行冗余補(bǔ)救時(shí)的冗余補(bǔ)救數(shù)據(jù)、或者諸如產(chǎn)品號的產(chǎn)品參考數(shù)據(jù)(不是不同于用戶數(shù)據(jù)的任意數(shù)據(jù))可以存儲在特定存儲器區(qū)域中。根據(jù)本實(shí)施例，對如下所述的用于區(qū)塊冗余補(bǔ)救的缺陷區(qū)塊地址作為特定數(shù)據(jù)存儲在特定存儲器區(qū)域且執(zhí)行區(qū)塊冗余補(bǔ)救的情況做出描述。圖8示出具有存儲器單元陣列配置以適應(yīng)區(qū)塊冗余補(bǔ)救的本發(fā)明的設(shè)備的一個(gè)實(shí)施例中的示意性配置。如圖8所示，本發(fā)明的設(shè)備包括存儲器單元陣列10以及其周圍的字線解碼器11、位線解碼器12、區(qū)塊解碼器113、缺陷區(qū)塊地址存儲器14、電壓切換電路15、 讀出電路16、電壓產(chǎn)生電路17以及控制電路18。如圖8所示，存儲器單元陣列10在行方向中分割成9個(gè)區(qū)塊，且包括8個(gè)正常區(qū)塊 BLKO至7以及一個(gè)冗余區(qū)塊BLK8。區(qū)塊BLKO至8具有相同的配置，其中如圖9所示，mXn 個(gè)圖2中示出的存儲器單元5布置在列方向延伸的m個(gè)位線BLl至BLm與行方向延伸的η 個(gè)字線至WLn的交叉點(diǎn)處。如圖9所示，在區(qū)塊BLKO至8中的每一個(gè)中，位線BLl至 BLm中的每一個(gè)連接屬于相同列的存儲器單元5的可變電阻元件1的第一電極2且在列方向中延伸，且字線WLl至WLn中每一個(gè)連接屬于相同行的存儲器單元5的選擇晶體管6的柵極且在行方向中延伸。存儲器單元5的選擇晶體管6的源極連接到公共源極線SL。另外，在圖9中，源極線SL在行方向中平行于字線WLl至WLn延伸且在每一行中提供且在區(qū)塊BLKO至8中的每一個(gè)的外部彼此相連，從而被區(qū)塊驅(qū)動，但是所有區(qū)塊BLKO 至8的源極線SL可以被共同驅(qū)動，一個(gè)源極線SL可以被相鄰兩個(gè)行共享，或者可以在列方向而不是行方向延伸。再者，類似于字線和位線，源極線SL可以在區(qū)塊BLKO至8中的每一個(gè)中提供，從而被選擇為選擇預(yù)定存儲器單元或存儲器單元組。字線解碼器11解碼從地址線19輸入到控制電路18的地址信號中的行地址信號 22，且向連接到用作動作目標(biāo)的所選存儲器單元的所選字線以及不同于上述字線的未選擇字線施加預(yù)定柵極電壓，以在讀取動作和編程動作中在區(qū)塊BLKO至8的每一個(gè)中通過行來選擇存儲器單元。對于區(qū)塊BLKO至8中的每一個(gè)提供位線解碼器12。對應(yīng)于區(qū)塊解碼器13選擇的區(qū)塊BLKO至8中的所選區(qū)塊的位線解碼器12解碼從地址線19輸入到控制電路18的地址信號中的列地址信號23，且向連接到所選區(qū)塊中的所選存儲器單元的所選位線施加預(yù)定電壓以通過列來選擇所選區(qū)塊中的存儲器單元。塊解碼器13解碼從地址線19輸入到控制電路18的地址信號中的區(qū)塊地址信號 M且向區(qū)塊BLKO至8中的每一個(gè)輸出區(qū)塊選擇信號，例如以選擇區(qū)塊BLKO至8其中之一。 區(qū)塊解碼器13將區(qū)塊地址信號M與從缺陷區(qū)塊地址存儲器14輸出的缺陷區(qū)塊地址進(jìn)行比較，且當(dāng)它們彼此不相符時(shí)，它向區(qū)塊BLKO至7中對應(yīng)于區(qū)塊地址信號M的所選區(qū)塊輸出區(qū)塊選擇信號，且使得不同于所選區(qū)塊和冗余區(qū)塊BLK8的正常區(qū)塊失效。同時(shí)，當(dāng)它們彼此相符時(shí)，區(qū)塊解碼器13強(qiáng)制性地使得區(qū)塊BLKO至7失效且激活冗余區(qū)塊BLK8。另外， 為了檢測區(qū)塊地址信號M和缺陷區(qū)塊地址之間的符合度，作為示例，可以提供邏輯電路以對對應(yīng)的位執(zhí)行專用的OR或?qū)Ｓ玫腁ND。另外，當(dāng)提供多個(gè)冗余區(qū)塊時(shí)，可以對每個(gè)冗余區(qū)塊提供缺陷區(qū)塊地址存儲器14，且可以執(zhí)行相同的過程。缺陷區(qū)塊地址存儲器14使用圖2中示出的存儲器單元5存儲3位(當(dāng)正常塊的數(shù)目是8時(shí))缺陷區(qū)塊地址。例如，如圖10所示，一對(兩個(gè))存儲器單元5用于缺陷區(qū)塊地址的一個(gè)位，且該對存儲器單元的一個(gè)可變電阻元件的電阻減小而另一個(gè)的電阻增加。此處，例如，提供6個(gè)存儲器單元5，使得選擇晶體管6的源極連接到公共源極線SLx (與存儲器單元陣列10的源極線SL分開提供)，選擇晶體管6的柵極連接到公共字線WLx (與存儲器單元陣列10的字線WLl至WLn分開提供)，可變電阻元件1的第一電極連接到相應(yīng)位線 BLla, BLlb, BL2a、BL2b、BL3a 和 BL3b,且成對的位線 BLla 和 BLlb、位線 BL2a 和 BL2b 以及位線BL3a和BUb分別對應(yīng)于缺陷區(qū)塊地址的位。在本發(fā)明的設(shè)備的測試階段，即，出貨之前，以測試模式通過從控制信號線21等輸入的控制信號激勵的方式執(zhí)行組成如圖10中示出的缺陷區(qū)塊地址存儲器14的可變電阻元件1的編程動作。在這種情況中，如上所述，電阻減小動作的編程條件使得，與存儲器單元陣列10的電阻減小動作的編程條件相比，編程電流和電壓脈沖的施加時(shí)間其中至少之一增加。編程電流的電流值通過選擇晶體管6的柵極電壓和施加于存儲器單元5的兩端的電壓值調(diào)節(jié)，且電壓脈沖的施加時(shí)間通過同時(shí)施加選擇晶體管6的柵極電壓和向存儲器單元5的兩端施加電壓的時(shí)間調(diào)節(jié)。在用于缺陷區(qū)塊地址存儲器14的存儲器單元5的電阻減小動作時(shí)，當(dāng)調(diào)節(jié)編程電流時(shí)，其優(yōu)選地設(shè)置為用于存儲器單元陣列10的電阻減小動作時(shí)提供的2至3倍。另外，當(dāng)調(diào)節(jié)電壓脈沖的施加時(shí)間時(shí)，其優(yōu)選地設(shè)置為存儲器單元陣列 10的電阻減小動作時(shí)提供的100至100000倍。編程條件可以預(yù)先設(shè)置在控制電路18中或可以外部地設(shè)置。用于缺陷區(qū)塊地址存儲器14的可變電阻元件的編程動作和讀取動作的電路配置可以包括各種類型的電路配置，且電路配置的細(xì)節(jié)不是本發(fā)明的主要目的，所以省略其描述。控制電路18控制存儲器單元陣列10和缺陷區(qū)塊地址存儲器14中的每一個(gè)的編程動作(電阻增加動作和電阻減小動作)以及讀取動作?？刂齐娐?8基于從地址線19輸入的地址信號、從數(shù)據(jù)線20輸入的數(shù)據(jù)輸入(在編程動作時(shí))以及從控制信號線21輸入的控制輸入信號控制字線解碼器11、位線解碼器12、電壓切換電路15、讀出電路16和電壓產(chǎn)生電路17，以控制存儲器單元陣列10的讀取動作和編程動作。另外，在缺陷區(qū)塊地址存儲器 14的編程動作和讀取動作中，字線解碼器11、位線解碼器12和讀出電路16不被控制。根據(jù)圖7中示出的示例，盡管沒有示出，控制電路18包括一般地用作地址緩沖器電路、數(shù)據(jù)輸入/輸出緩沖器電路和控制輸入緩沖器電路的功能。電壓切換電路15基于動作模式切換存儲器單元陣列100和缺陷區(qū)塊地址存儲器 14中的每一個(gè)的讀取動作和編程動作所需的電壓，且用作向存儲器單元陣列10和缺陷區(qū)塊地址存儲器14中的每一個(gè)供應(yīng)電壓的電壓供應(yīng)電路。在附圖中，參考符號Vcc代表本發(fā)明的設(shè)備的電源電壓，參考符號Vss代表接地電壓、參考符號Vppl和Vpp2代表編程電壓， 參考符號Vpgl和Vpg2代表編程柵極電壓，參考符號Vrd代表讀出電壓，且參考符號Vrg代表讀出柵極電壓。另外，電源電壓Vcc和接地電壓Vss從本發(fā)明的設(shè)備的外部供應(yīng)到電壓切換電路15，且讀出電壓Vrd、讀出柵極電壓Vrg、編程電壓Vppl和Vpp2以及編程柵極電壓Vpgl和Vpg2在本發(fā)明的設(shè)備中產(chǎn)生，即，例如通過電壓產(chǎn)生電路17從電源電壓Vcc或另一電源電壓產(chǎn)生，但是其詳細(xì)配置不是本發(fā)明的主要目的，所以省略其描述。另外，編程電壓Vpp設(shè)置為電壓范圍(絕對值)的下限值或更大值，在該電壓范圍內(nèi)當(dāng)電壓施加于存儲器單元5的兩端時(shí)，可變電阻元件1的電阻在電阻增加動作和電阻減小動作中實(shí)際增加和減小；且讀出電壓Vrd比電壓范圍(絕對值)的上限值明顯更低，在該電壓范圍內(nèi)當(dāng)電壓施加于存儲器單元5的兩端時(shí)，可變電阻元件1的電阻在電阻增加動作和電阻減小動作中并不增加和減小。再者，編程柵極電壓Vpgl (用于電阻增加動作)、編程柵極電壓Vpg2 (用于電阻減小動作)、讀出柵極電壓Vrg設(shè)置為使得所選存儲器單元中的選擇晶體管6的導(dǎo)通電阻變?yōu)檫m合于每個(gè)動作時(shí)相應(yīng)動作的電阻狀態(tài)。讀出電路16將在位線解碼器12選擇的所選位線中流動的讀出電流轉(zhuǎn)換成電壓， 判斷用作連接到所選位線的讀出目標(biāo)的存儲器單元的存儲數(shù)據(jù)的狀態(tài)，將其結(jié)果傳輸?shù)娇刂齐娐?8以輸出到數(shù)據(jù)線20。接下來，將對用于存儲用戶數(shù)據(jù)的存儲器單元陣列10的正常編程條件下的編程動作做出簡單描述。在電阻增加動作時(shí)，接地電壓Vss (OV)施加于連接到所選存儲器單元的所選位線，編程柵極電壓Vpgl (諸如5V)施加于連接到所選存儲器單元的所選字線，且正編程電壓 Vppl (諸如1. 5V)施加于連接到所選存儲器單元的源極線SL，使得所選存儲器單元的選擇晶體管6導(dǎo)通，且當(dāng)選擇晶體管6的漏極和源極之間的電壓降接近OV時(shí)，基于第一電極(在所選位線側(cè))大約等于正編程電壓Vppl的電壓施加于第二電極(在所選晶體管側(cè))，由此執(zhí)行電阻增加動作。此時(shí)，當(dāng)接地電壓Vss (=OV)施加于不連接到所選存儲器單元的未選擇字線時(shí)，連接到未選擇字線的第一和第二未選擇存儲器單元的選擇晶體管6截止，且電壓不施加在未選擇存儲器單元的可變電阻元件1的第一和第二電極之間。另外，當(dāng)不連接到所選存儲器單元的未選擇位線置于不施加電壓的浮置狀態(tài)時(shí)，電壓不施加在連接到未選擇位線和所選字線的第三未選擇存儲器單元的可變電阻元件1的第一和第二電極之間。因此，在未選擇存儲器單元其中任意一個(gè)中不執(zhí)行電阻增加動作和電阻減小動作。在電阻減小動作時(shí)，正編程電壓Vpp2 (諸如3V)施加于連接到所選存儲器單元的所選位線，編程柵極電壓Vpg2 (諸如2V)施加于連接到所選存儲器單元的所選字線，且接地電壓Vss (OV)施加于連接到所選存儲器單元的源極線SL，使得所選存儲器單元的選擇晶體管6導(dǎo)通，且當(dāng)選擇晶體管6的漏極和源極之間的電壓降接近OV時(shí)，基于第一電極(所選位線側(cè))大約等于負(fù)編程電壓(_Vpp2)的電壓施加于第二電極(選擇晶體管側(cè))，由此執(zhí)行電阻減小動作。此處，考慮在電阻減小動作時(shí)減小功耗且改善諸如寫入次數(shù)的可靠性，單個(gè)存儲器單元中的編程電流Iw優(yōu)選地小于200 μ Α,且更優(yōu)選地100 μ A或更小。此時(shí)，當(dāng)接地電壓Vss (=OV)施加于不連接到所選存儲器單元的未選擇字線時(shí)，連接到未選擇字線的第一和第二未選擇存儲器單元的選擇晶體管6截止且電壓不施加在未選擇存儲器單元的可變電阻元件1的第一和第二電極之間。另外，當(dāng)不連接到所選存儲器單元的未選擇位線置于不施加電壓的浮置狀態(tài)時(shí)，電壓不施加在連接到未選擇位線和所選字線的第三未選擇存儲器單元的可變電阻元件1的第一和第二電極之間。因此，在未選擇存儲器單元任意一個(gè)中不執(zhí)行電阻增加動作和電阻減小動作。接下來，將對讀取動作時(shí)施加于存儲器單元陣列10的電壓的一個(gè)示例做出描述。 讀出電壓Vrd (諸如0. 5V)施加于連接到用作讀出目標(biāo)的所選存儲器單元的所選位線，讀出柵極電壓Vrg (諸如3V)施加于連接到所選存儲器單元的所選字線，且接地電壓Vss (OV) 施加于連接到所選存儲器單元的源極線SL，使得所選存儲器單元的選擇晶體管6導(dǎo)通，且對應(yīng)于所選存儲器單元中的可變電阻元件1的電阻狀態(tài)的讀出電流從所選位線流到源極線SL。該讀出電流通過位線解碼器12由讀出電路14檢測，由此執(zhí)行讀出動作。此時(shí)，當(dāng)接地電壓Vss (OV)施加于不連接到所選存儲器單元的未選擇字線時(shí)，連接到未選擇字線的第一和第二未選擇存儲器單元的選擇晶體管6截止，且電壓不施加到未選擇存儲器單元的可變電阻元件1的第一和第二電極。另外，當(dāng)不連接到所選存儲器單元的未選擇位線置于不施加電壓的浮置狀態(tài)時(shí)，電壓不施加到連接到未選擇位線和所選字線的第三未選擇存儲器單元的可變電阻元件1的第一和第二電極。因而，僅讀出電流通過所選存儲器單元在所選位線中流動。另外，電流不在未選擇位線中流動，但是因?yàn)槲催x擇位線不被位線解碼器12選擇，電流不流動的狀態(tài)不通過位線解碼器12由讀出電路14檢測，所以僅所選存儲器單元的讀出電流被正確地檢測。另外，對于用于存儲用戶數(shù)據(jù)的存儲器單元陣列10，在出貨之前的未使用狀態(tài)中， 所有存儲器單元5的可變電阻元件1的電阻狀態(tài)通過上述電阻增加動作初始化到高電阻狀態(tài)。因而，即使當(dāng)本發(fā)明的設(shè)備在出貨之后通過用戶暴露于焊料回流處理中約^KTC的高溫，存儲器單元陣列10的電阻狀態(tài)波動的可能性極大地減小。接下來，將參考圖10對組成缺陷區(qū)塊地址存儲器14的3對存儲器單元5的編程動作做出描述。在電阻增加動作時(shí)，接地電壓Vss (OV)施加到連接到一個(gè)所選存儲器單元的所選位線，在3對存儲器單元5的每一對中，編程柵極電壓Vpgl (諸如5V)施加于字線WLx，且正編程電壓Vppl (諸如1.5V)施加于源極線SLx，使得所選存儲器單元的選擇晶體管6導(dǎo)通，
16且當(dāng)選擇晶體管6的漏極和源極之間的電壓降接近OV時(shí)，基于第一電極(所選位線側(cè))大約等于正編程電壓Vppl的電壓施加于第二電極(選擇晶體管側(cè))，由此執(zhí)行電阻增加動作。在該電阻增加動作中，每個(gè)部分的電壓施加條件與用于存儲器單元陣列10的電阻增加動作的相同。另外，3對存儲器單元5中的每一對中，連接到其他未選擇存儲器單元的未選擇位線置于無電壓施加的浮置狀態(tài)，或者編程電壓Vppl施加到其上，使得，因?yàn)樵谖催x擇存儲器單元的可變電阻元件1的第一和第二電極之間沒有施加電壓，不執(zhí)行電阻增加動作。在電阻減小動作時(shí)，3對存儲器單元5中的每一對中，正編程電壓Vppx施加于連接到一個(gè)所選存儲器單元的所選位線，編程柵極電壓Vpgx施加于字線WLx且接地電壓Vss (OV)施加于源極線SLx，使得所選存儲器單元的選擇晶體管6導(dǎo)通且每個(gè)所選存儲器單元中基于第一電極(所選位線側(cè))正編程電壓施加于第二電極(選擇晶體管側(cè))，且編程電流 Iwx從第二電極流到第一電極，由此執(zhí)行電阻增加動作。編程電壓Vppx和柵極電壓Vpgx， 或柵極電壓Vpgx分別設(shè)置得高于在存儲器單元陣列10的電阻減小動作時(shí)的編程電壓Vpp2 和柵極電壓Vpg2，使得編程電流Iwx調(diào)節(jié)為存儲器單元陣列10的電阻減小動作時(shí)的2至3 倍。更具體而言，編程電流Iwx調(diào)節(jié)為200 μ A或更多，優(yōu)選地約300 μ Α。不像用于存儲器單元陣列10的電阻減小動作，其不必考慮功耗的增加以及寫入動作的次數(shù)的減小。此處， 不是調(diào)節(jié)編程電壓Vppx和柵極電壓Vpgx的電壓值，或者連同他們一起，同時(shí)施加編程電壓 Vppx和柵極電壓Vpgx的時(shí)間可以設(shè)置為存儲器單元陣列10的電阻減小動作時(shí)的100至 100000倍。更具體而言，電壓施加時(shí)間調(diào)節(jié)到5μ s或更多，優(yōu)選地50μ s至5ms。另外，3 對存儲器單元5中的每一對中，當(dāng)連接到其他未選擇存儲器單元的未選擇位線置于不施加電壓的浮置狀態(tài)或接地電壓Vss施加到其上時(shí)，電壓不施加到未選擇存儲器單元的可變電阻元件1的第一和第二電極，使得不執(zhí)行電阻減小動作。接下來，將參考圖10對組成缺陷區(qū)塊地址存儲器14的3對存儲器單元5的讀取動作做出描述。根據(jù)該讀取動作，全部3對存儲器單元5是讀取目標(biāo)。讀出電壓Vrd (諸如0. 5V)施加于所有的位線BLla, BLlb, BL2a、BL2b、LB3a和BL3b,讀出柵極電壓Vrg (諸如3V)施加于字線m^x，且接地電壓Vss (OV)施加于源極線SLxs，使得每個(gè)存儲器單元5 的選擇晶體管6導(dǎo)通，且對應(yīng)于每個(gè)存儲器單元5中的可變電阻元件1的電阻狀態(tài)的讀出電流從相應(yīng)位線BLla、BLlb、BUa、BL2b、BL3a和BUb流到源極線SL。連接到位線BLia和 BLib (i=l至3)對的存儲器單元對5的可變電阻元件1的電阻狀態(tài)使得，一個(gè)處于高電阻狀態(tài)且另一處于低電阻狀態(tài)，所以因?yàn)樵谧x出電流中存在差異，缺陷區(qū)塊地址的每一位可以通過檢測哪個(gè)讀出電流大而判斷。讀取的缺陷區(qū)塊地址曾經(jīng)存儲在寄存器中，所以它不必在每次存儲器單元陣列10的讀取動作時(shí)讀取缺陷區(qū)塊地址。接下來，將對本發(fā)明的設(shè)備的其他實(shí)施例做出描述。(1)在上述實(shí)施例中對η型金屬氧化物用于可變電阻元件1的可變電阻器4的情況做出描述，在使用P型金屬氧化物的情況中，類似于使用η型金屬氧化物的情況，存在這種可能性在置于高溫之后，低電阻狀態(tài)中的可變電阻元件的電阻增加，因?yàn)檎J(rèn)為，通過成形工藝形成的金屬氧化物中的細(xì)絲路徑中通過電場導(dǎo)致的氧缺陷的產(chǎn)生和消失或者氧缺陷的移動導(dǎo)致電阻切換。當(dāng)可變電阻器4是ρ型金屬氧化物時(shí)，第一電極和第二電極其中之一需要由具有大功函數(shù)的導(dǎo)電材料形成，使得在與可變電阻器4的界面中形成歐姆結(jié)， 且另一個(gè)需要由具有小功函數(shù)的導(dǎo)電材料形成，使得在與可變電阻器4的界面中形成非歐姆結(jié)(肖特基結(jié))。盡管通過與由于可變電阻器4的氧化物中的氧缺陷的產(chǎn)生而產(chǎn)生的電子俘獲能級的關(guān)系判斷功函數(shù)的特定值，當(dāng)使用P型金屬氧化物時(shí)，非歐姆結(jié)的側(cè)的電極的功函數(shù)優(yōu)選地為4. 5eV或更小。可以用于可變電阻器4的ρ型金屬氧化物包括選自Cu、Co 或Ni的金屬氧化物。(2 )在上述實(shí)施例中，盡管存儲器單元5具有其中可變電阻元件1的第二電極3連接到選擇晶體管6的漏極、可變電阻元件1的第一電極2連接到位線BL且選擇晶體管6的源極連接到源極線SL的三端配置，存儲器單元5的配置不限于圖2中示出的配置。例如， 其他三端配置包括其中可變電阻元件1的第一電極2連接到選擇晶體管6的漏極、可變電阻元件1的第二電極3連接到位線BL且選擇晶體管6的源極連接到源極線SL的配置，其中可變電阻元件1的第二電極3連接到選擇晶體管6的源極、可變電阻元件1的第一電極 2連接到源極線SL且選擇晶體管6的漏極連接到位線BL的配置或其中可變電阻元件1的第一電極2連接到選擇晶體管6的源極、可變電阻元件1的第二電極3連接到源極線SL且選擇晶體管6的漏極連接到位線BL的配置。然而，施加到每個(gè)部分的電壓值和電壓的極性將基于每個(gè)配置適當(dāng)?shù)刈兓Ｔ僬?，存儲器單?可以具有兩端配置。例如，當(dāng)兩端類型的存儲器單元僅由可變電阻元件1制成時(shí)，存儲器單元陣列10的每個(gè)區(qū)塊存儲器單元陣列10具有如圖11所示的配置。另外，兩端類型的存儲器單元可以配置成使得可變電阻元件1串聯(lián)連接到兩端類型的雙向電流限制元件(諸如變阻器)。(3)在上述實(shí)施例中示出可變電阻器4夾置在第一和第二電極2和3之間的結(jié)構(gòu)作為可變電阻元件1的結(jié)構(gòu)，且當(dāng)上述材料用于可變電阻器4時(shí)，它必須在形成可變電阻元件1之后執(zhí)行成形工藝，使得，與編程動作時(shí)相比電壓脈沖施加相對長的時(shí)間，以將可變電阻元件1的電阻狀態(tài)(初始電阻狀態(tài))減小到可以執(zhí)行切換動作的電阻狀態(tài)。當(dāng)電流被防止在成形工藝中在可變電阻元件中流動時(shí)，在成形工藝之后可以防止電阻狀態(tài)變化，使得可以在可變電阻器4與第一和第二電極2和3之一(優(yōu)選地非歐姆結(jié)側(cè))之間提供緩沖層以防止電流在成形工藝時(shí)流動。另外，可以提供緩沖層，其不僅用于防止變化，而且用于在編程動作時(shí)調(diào)節(jié)編程阻斷電壓。(4)盡管假設(shè)存儲器單元陣列配置中適應(yīng)區(qū)塊冗余補(bǔ)救的缺陷區(qū)塊地址作為特定數(shù)據(jù)做出描述，特定數(shù)據(jù)不限于缺陷區(qū)塊地址。例如，當(dāng)通過行或列而不是區(qū)塊(或者與區(qū)塊一起)提供冗余補(bǔ)救時(shí)，切換缺陷行或缺陷列到冗余行或冗余列的切換電路的編程信息優(yōu)選地作為特定數(shù)據(jù)存儲在特定存儲器區(qū)域中。另外，即使當(dāng)缺陷區(qū)塊地址存儲為特定數(shù)據(jù)時(shí)，存儲器單元陣列并不必須對應(yīng)于區(qū)塊冗余補(bǔ)救。即，本發(fā)明可以適用于其中僅簡單地避免缺陷區(qū)塊且僅使用沒有缺陷存儲器單元的正常區(qū)塊的實(shí)施例。另外，作為特定數(shù)據(jù)，諸如產(chǎn)品號的與產(chǎn)品相關(guān)的數(shù)據(jù)優(yōu)選地存儲在專用特定存儲器區(qū)域中而不管是否提供冗余補(bǔ)救。因?yàn)樘囟ù鎯ζ鲄^(qū)域假設(shè)數(shù)據(jù)在特定讀出模式被讀出到外部，特定存儲器區(qū)域優(yōu)選地結(jié)合在用戶數(shù)據(jù)的讀出系統(tǒng)中。再者，特定數(shù)據(jù)可以是不期望被單獨(dú)讀取的數(shù)據(jù)。例如，當(dāng)在存儲器單元陣列10 的所選存儲器單元的讀取動作時(shí)使用的參考存儲器單元通過組合固定到高電阻狀態(tài)的存儲器單元和固定到低電阻狀態(tài)的存儲器單元配置時(shí)，固定到組成參考存儲器單元的存儲器單元的電阻狀態(tài)優(yōu)選地處理為特定數(shù)據(jù)。即，優(yōu)選地與上述區(qū)缺陷塊地址存儲器14中的電阻減小動作類似地執(zhí)行固定到低電阻狀態(tài)的存儲器單元的電阻減小動作。另外，在用于控制諸如本發(fā)明的設(shè)備的編程動作的存儲器動作的算法存儲在設(shè)備中的電路配置的情況中，即，在編程動作通過內(nèi)置狀態(tài)機(jī)或微處理器控制的情況中，用于描述狀態(tài)機(jī)或微處理器的執(zhí)行程序(微代碼)的代碼可以存儲為特定數(shù)據(jù)。(5)盡管在上述實(shí)施例中對編程動作和讀取動作中向位線、字線和源極線施加電壓的情況做出描述，電壓值僅是一個(gè)示例，且可以根據(jù)使用的可變電阻元件的特性適當(dāng)?shù)刈兓?。另外，盡管在上述實(shí)施例中分別在電阻增加動作和電阻減小動作中使用不同的編程電壓Vppl和Vpp2，取決于使用的可變電阻元件的編程特性，電壓可以相同。另外，選擇晶體管6的導(dǎo)通電阻設(shè)置為變成適合于相應(yīng)動作的電阻狀態(tài)，但是當(dāng)與可變電阻元件1的電壓降相比選擇晶體管6的漏極和源極之間的電壓降不可忽略時(shí)，在編程動作時(shí)，可以在位線和源極線之間施加用于補(bǔ)償選擇晶體管6的電壓降的電壓。再者，盡管對電阻增加動作時(shí)接地電壓Vss施加于所選位線且正編程電壓Vppl施加于源極線SL的情況做出描述，接地電壓Vss可以施加于源極線SL，且負(fù)編程電壓(-Vppl)可以施加于所選位線。然而，應(yīng)當(dāng)注意，負(fù)柵極電壓(-Vppl)需要施加于未選擇字線以完全截止連接到所選位線的未選擇存儲器單元的選擇晶體管。(6)盡管在上述實(shí)施例中對編程動作中電阻增加動作和電阻減小動作時(shí)用于反轉(zhuǎn)施加在可變電阻元件1的第一電極2和第二電極3之間的編程電壓的極性的雙極切換的情況做出描述，取決于在電阻增加動作和電阻減小動作時(shí)使用的可變電阻元件的特性，通過改變連接到可變電阻元件的負(fù)載電路的特性，施加在第一電極2和第二電極3之間的編程電壓的極性可以是相同的極性。(7)在上述實(shí)施例中假設(shè)用于存儲用戶數(shù)據(jù)的存儲器單元陣列10的每個(gè)存儲器單元中存儲雙值數(shù)據(jù)，但是當(dāng)類似于上述實(shí)施例存儲三值或更多數(shù)據(jù)時(shí)，優(yōu)選地，存儲器單元陣列中的所有存儲器單元的可變電阻元件的電阻狀態(tài)在用戶編程存儲器單元陣列中的數(shù)據(jù)之前的未使用狀態(tài)中增加到最高水平。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器設(shè)備，包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，通過布置多個(gè)存儲器單元提供，每個(gè)存儲器單元設(shè)置有可變電阻元件，該可變電阻元件包括第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，其中該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓，該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，變化之后的電阻狀態(tài)以非易失性方式維持，并且在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)，存儲器單元陣列中的所有存儲器單元的可變電阻元件被設(shè)置為兩個(gè)或更多不同電阻狀態(tài)的最高電阻狀態(tài)。
2.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲器設(shè)備，還包括特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)，該特定存儲器區(qū)域與存儲器單元陣列分開提供；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作， 其中在未使用狀態(tài)，和當(dāng)編程電路執(zhí)行存儲器單元陣列中的可變電阻元件的電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值至少之一增加的增強(qiáng)施加條件下，特定存儲器區(qū)域的可變電阻元件的至少一部分的電阻通過電阻減小動作減
3.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲器設(shè)備，還包括特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)，該特定存儲器區(qū)域與存儲器單元陣列分開提供；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作， 其中和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在編程電路在存儲器單元陣列中的可變電阻元件中編程用戶數(shù)據(jù)時(shí)，編程電路執(zhí)行電阻減小動作。
4.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲器設(shè)備，其中和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在編程電路在存儲器單元陣列中的可變電阻元件中編程用戶數(shù)據(jù)時(shí)，編程電路執(zhí)行電阻減小動作。
5.一種非易失性半導(dǎo)體存儲器設(shè)備，包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，通過布置多個(gè)存儲器單元提供，每個(gè)存儲器單元設(shè)置有可變電阻元件，該可變電阻元件包括第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓，該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，并且變化之后的電阻狀態(tài)以非易失性方式維持，特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及以將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作，其中，在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)，和當(dāng)編程電路執(zhí)行存儲器單元陣列中的可變電阻元件的電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一增加的增強(qiáng)施加條件下，該特定存儲器區(qū)域的可變電阻元件的至少一部分的電阻通過電阻減小動作減小。
6.根據(jù)權(quán)利要求5所述的非易失性半導(dǎo)體存儲器設(shè)備，其中和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在編程電路在存儲器單元陣列中的可變電阻元件中編程用戶數(shù)據(jù)時(shí)，編程電路執(zhí)行電阻減小動作。
7.一種非易失性半導(dǎo)體存儲器設(shè)備，包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，通過布置多個(gè)存儲器單元提供，每個(gè)存儲器單元設(shè)置有可變電阻元件，該可變電阻元件包括第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓，該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，并且變化之后的電阻狀態(tài)以非易失性方式維持，特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及以將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作，其中，和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在編程電路在存儲器單元陣列中的可變電阻元件中編程用戶數(shù)據(jù)時(shí)，編程電路執(zhí)行電阻減小動作。
8.根據(jù)權(quán)利要求1至7其中任一項(xiàng)所述的非易失性半導(dǎo)體存儲器設(shè)備，其中3該可變電阻器由顯示η型導(dǎo)電性的金屬氧化物形成，且第二電極的功函數(shù)大于第一電極的功函數(shù)。
9.根據(jù)權(quán)利要求8所述的非易失性半導(dǎo)體存儲器設(shè)備，其中該可變電阻器包含選自Ti、Ta、Hf和rLx的金屬的氧化物。
10.一種非易失性半導(dǎo)體存儲器設(shè)備中的編程方法，該設(shè)備包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，其通過布置多個(gè)存儲器單元提供，每個(gè)存儲器單元設(shè)置有可變電阻元件， 該可變電阻元件包括第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓，該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，并且變化之后的電阻狀態(tài)以非易失性方式維持，該方法包括在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)，將存儲器單元陣列中的所有存儲器單元的可變電阻元件設(shè)置為兩個(gè)或更多不同電阻狀態(tài)的最高電阻狀態(tài)。
11.根據(jù)權(quán)利要求10所述的編程方法，該非易失性半導(dǎo)體存儲器設(shè)備還包括特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)，該特定存儲器區(qū)域與存儲器單元陣列分開提供；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作， 該方法還包括和當(dāng)編程電路執(zhí)行存儲器單元陣列中的可變電阻元件的電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一增加的增強(qiáng)施加條件下，未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分的電阻通過電阻減小動作減小。
12.根據(jù)權(quán)利要求10或11所述的編程方法，該非易失性半導(dǎo)體存儲器設(shè)備還包括特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)，該特定存儲器區(qū)域與存儲器單元陣列分開提供；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作， 該方法還包括和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在用戶數(shù)據(jù)在存儲器單元陣列中的可變電阻元件中編程時(shí)，使用編程電路執(zhí)行電阻減小動作。
13.一種非易失性半導(dǎo)體存儲器設(shè)備中的編程方法，該設(shè)備包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，其通過布置多個(gè)存儲器單元提供，每個(gè)存儲器單元設(shè)置有可變電阻元件，該可變電阻元件包括第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓，該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，并且變化之后的電阻狀態(tài)以非易失性方式維持，特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及以將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作，該方法包括在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)，和當(dāng)編程電路執(zhí)行存儲器單元陣列中的可變電阻元件的電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一增加的增強(qiáng)施加條件下，通過電阻減小動作減小該特定存儲器區(qū)域的可變電阻元件的至少一部分的電阻。
14.根據(jù)權(quán)利要求13所述的編程方法，還包括和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在用戶數(shù)據(jù)在存儲器單元陣列中的可變電阻元件中編程時(shí)，使用編程電路執(zhí)行電阻減小動作。
15.一種非易失性半導(dǎo)體存儲器設(shè)備的編程方法，該設(shè)備包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，通過布置多個(gè)存儲器單元提供，每個(gè)單元設(shè)置有可變電阻元件，該可變電阻元件具有第一電極、第二電極以及由金屬氧化物制成且夾置在第一電極和第二電極之間的可變電阻器，該金屬氧化物在初始狀態(tài)是絕緣體，該可變電阻元件的電阻通過成形工藝減小，在成形工藝之后通過在第一和第二電極之間施加電壓， 該可變電阻元件的電阻狀態(tài)在兩個(gè)或更多不同電阻狀態(tài)之間變化，并且變化之后的電阻狀態(tài)以非易失性方式維持，特定存儲器區(qū)域，用于使用一個(gè)或更多可變電阻元件存儲不同于用戶數(shù)據(jù)的特定數(shù)據(jù)；以及編程電路，通過在第一電極和第二電極之間施加編程電壓以使得編程電流經(jīng)過存儲器單元陣列中的可變電阻元件，執(zhí)行將可變電阻元件的電阻狀態(tài)從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻增加動作以及以將其電阻狀態(tài)從高電阻狀態(tài)變化為低電阻狀態(tài)的電阻減小動作，該方法包括和當(dāng)對未使用狀態(tài)的特定存儲器區(qū)域的可變電阻元件的至少一部分執(zhí)行電阻減小動作時(shí)施加的編程電壓的條件相比，在電壓施加時(shí)間和編程電流的電流值其中至少之一減小的條件下，在用戶數(shù)據(jù)在存儲器單元陣列中的可變電阻元件中編程時(shí)，使用編程電路執(zhí)行電阻減小動作。
全文摘要
非易失性半導(dǎo)體存儲器設(shè)備。非易失性半導(dǎo)體存儲器設(shè)備包括用于存儲用戶數(shù)據(jù)的存儲器單元陣列，其通過布置存儲器單元提供，每個(gè)存儲器單元具有可變電阻元件，該可變電阻元件具有第一電極2、第二電極3以及夾置在第一電極和第二電極之間由金屬氧化物制成的可變電阻器4。第一和第二電極分別由與該可變電阻器4形成歐姆結(jié)的導(dǎo)電材料和與該可變電阻器4形成非歐姆結(jié)的導(dǎo)電材料形成?？勺冸娮杵魍ㄟ^在電極之間施加電壓在兩個(gè)或更多不同電阻狀態(tài)之間變化。變化之后的電阻狀態(tài)以非易失性方式維持。在存儲器單元陣列用于存儲用戶數(shù)據(jù)之前的未使用狀態(tài)，存儲器單元陣列中的所有存儲器單元的可變電阻元件被設(shè)置為兩個(gè)或更多不同電阻狀態(tài)的最高電阻狀態(tài)。
文檔編號G11C13/00GK102446548SQ201110292340
公開日2012年5月9日 申請日期2011年9月30日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者大西潤哉, 山崎信夫, 川端優(yōu), 玉井幸夫, 石原數(shù)也, 粟屋信義 申請人:夏普株式會社