專利名稱：一種電流模靈敏放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器技術(shù)領(lǐng)域，特別是涉及一種電流模靈敏放大器。
背景技術(shù)：
靈敏放大器是存儲器的讀取路徑關(guān)鍵電路之一，它的作用是對存儲單元進行讀取并與參考存儲單元的輸出進行比較，輸出判斷結(jié)果(邏輯“0”或邏輯“1”)。根據(jù)工作原理， 靈敏放大器分為電壓模和電流模兩種，它們的輸入信號分別是電壓量和電流量。其中，電流模靈敏放大器(AACSA)是一種低電源電壓、高響應(yīng)速度且低功耗的電路，它通過地址變換轉(zhuǎn)換器(ATD，Address Transition Detector)提供的時鐘控制位線進行電流的預(yù)沖和放電。但是，電流模靈敏放大器的電流比較時間與所比較的兩個電流之間的差額(即電流差)成反比關(guān)系。在電流差較小時，傳統(tǒng)的電流模靈敏放大器需要花費較長的時間進行比較，不利于數(shù)據(jù)的快速讀取。

發(fā)明內(nèi)容
為解決上述技術(shù)問題，本發(fā)明實施例提供了一種電流模靈敏放大器，以提高數(shù)據(jù)讀取的速度，技術(shù)方案如下一種電流模靈敏放大器，應(yīng)用于存儲器，包括反饋鉗位電路、電流比較放大器，所述反饋鉗位電路的輸入端與存儲單元相連接，為存儲單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元的穩(wěn)定的傳輸電流，并通過輸出端將所述傳輸電流輸入所述電流比較放大器的同相輸入端；所述電流比較放大器的反相輸入端與參考存儲單元相連接，用于比較從所述參考存儲單元獲得的電流和從所述反饋鉗位電路中獲得的電流的大小，并通過輸出端輸出比較結(jié)果，所述電流比較放大器的輸出端反饋回所述電流比較放大器中，形成正反饋電路，用于增大從所述參考存儲單元獲得的電流和從所述反饋鉗位電路獲得的電流之間的電流差。優(yōu)選的，所述電流比較放大器包括前級放大單元和正反饋加速單元，所述前級放大單元的第一輸入端為所述電流比較放大器的同相輸入端，所述前級放大單元的第二輸入端為所述電流比較放大器的反相輸入端，所述前級放大單元用于比較從所述參考存儲單元獲得的電流和從所述反饋鉗位電路中獲得的電流的大小，并通過第一輸出端輸出第一比較結(jié)果；所述正反饋加速單元，用于獲得所述第一輸出端輸出的比較結(jié)果，并對其進行正反饋處理，增大從所述參考存儲單元獲得的電流和從所述反饋鉗位電路中獲得的電流之間的電流差。優(yōu)選的，該電流模靈敏放大器還包括輸出整形電路，用于對所述電流差信號進行整形，所述輸出整形電路的輸入端與所述電流比較放大器的輸出端相連接，所述輸出整形電路的輸出端反饋回所述電流比較放大器中，形成正反饋電路。優(yōu)選的，所述反饋鉗位電路包括第一反相器、第四NMOS管和第六NMOS管，
所述第一反相器的輸入端與所述第四NMOS管的源極相連接，輸出端與所述第四 NMOS管的柵極相連接；所述第四NMOS管的漏極為所述反饋鉗位電路的輸出端，源極為所述反饋鉗位電路的輸入端且與所述存儲單元浮柵管的漏極相連接；所述第六NMOS管的漏極與供能電源相連接，柵極輸入一預(yù)充電信號，以控制所述存儲單元浮柵管的漏極快速充電到鉗位電位，源極與所述第四NMOS管的源極相連接。優(yōu)選的，所述前級放大單元包括第二 PMOS管、第一 PMOS管、第八NMOS管、第一電容和第五NMOS管，所述第二 PMOS管的漏極為所述電流比較放大器的同相輸入端，源極與供電電源相連接，柵極與自身漏極相連接；所述第一 PMOS管的柵極與所述第二 PMOS管的柵極連接在一起，源極與供電電源相連接，漏極與第五NMOS管的漏極相連接；所述第二 PMOS管和所述第一 PMOS管構(gòu)成電流鏡像電路，將所述第二 PMOS管漏極獲取的電流信號鏡像到所述第一 PMOS管的漏極；所述第八NMOS管的漏極為所述電流比較放大器的反相輸入端，與參考存儲單元相連接，獲取參考存儲單元中流出的電流，所述第八NMOS管的源極接地，柵極與自身的漏極相連接；所述第五NMOS管的柵極與所述第八NMOS管的柵極相連接，構(gòu)成電流鏡像電路，用于將所述第八NMOS管漏極獲得的電流鏡像到所述第五NMOS管的漏極，所述第五NMOS管的源極接地，漏極與所述第一 PMOS管的漏極相連接，連接點為公共點A，用于在公共點A處比較所述第一 PMOS管的漏極電流和所述第五匪OS管的漏極電流，并通過公共點A輸出比較結(jié)果，其中A點即為所述前級放大單元的第一輸出端。優(yōu)選的，所述正反饋加速單元包括第二 NMOS管、第三NMOS管和第四PMOS管，所述第二 NMOS管的漏極與供電電源相連接，柵極與所述電流比較放大器的輸出端相連接，源極與所述公共點A相連接，用于在所述電流比較放大器的輸出端輸出高電平時，增大所述第一 PMOS管的漏極電流和所述第五NMOS管的漏極電流之間的電流差；所述第四PMOS管的源極與所述公共點A相連接，漏極接地，柵極與所述第二 NMOS 管的柵極相連接，用于在所述電流比較放大器的輸出端輸出低電平時，增大所述第一 PMOS 管的漏極電流和所述第五NMOS管的漏極電流之間的電流差；所述第三NMOS管的柵極接供電電源，源極接所述第二 NMOS管的柵極，漏極接所述公共點A，用于為所述第二 NMOS管和所述第四PMOS管提供靜態(tài)偏置；所述電流比較放大器的輸出端接所述第二 NMOS管柵極和所述第四PMOS管的柵極，形成反饋。優(yōu)選的，所述輸出整形電路包括第二反相器和第三反相器，所述第二反相器的輸入端為所述輸出整形電路的輸入端，所述第二反相器的輸出端與所述第三反相器的輸入端相連接，所述第三反相器的輸出端為所述輸出整形電路的輸出端。本發(fā)明實施例所提供的技術(shù)方案，可以使用反饋鉗位電路為存儲單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲單元獲取的電流進行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了正反饋電路，因此能夠有效提高電流差。由于電流模靈敏放大器的電流比較時間與所比較的兩個電流之間的差額(即電流差)成反比關(guān)系，因此本發(fā)明能夠有效提高數(shù)據(jù)的讀取速度。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實施例提供的一種電流模靈敏放大器的電路圖；圖2為本發(fā)明實施例提供的另一種電流模靈敏放大器的電路圖；圖3為本發(fā)明實施例提供的另一種電流模靈敏放大器的電路圖；圖4為本發(fā)明實施例提供的另一種電流模靈敏放大器的電路圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。如圖1所示，本發(fā)明實施例提供的一種電流模靈敏放大器，應(yīng)用于存儲器，包括 反饋鉗位電路100、和電流比較放大器300，反饋鉗位電路100的輸入端與存儲單元400相連接，為存儲單元400提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元400的穩(wěn)定的傳輸電流，并通過輸出端將所述傳輸電流輸入電流比較放大器300的同相輸入端；具體的，反饋鉗位電路100的輸入端可以與存儲單元400中浮柵管的漏極相連接。反饋鉗位電路100是一種常用于固定電壓的電路，本發(fā)明在此不再進行說明。電流比較放大器300的反相輸入端與參考存儲單元500相連接，用于比較從參考存儲單元500 獲得的電流和從反饋鉗位電路300中獲得的電流的大小，并通過輸出端輸出比較結(jié)果，電流比較放大器300的輸出端反饋回電流比較放大器300內(nèi)，形成正反饋電路，用于增大從參考存儲單元500獲得的電流和從反饋鉗位電路100獲得的電流之間的電流差。其中，將從反饋鉗位電路100流入電流比較放大器300的電流記為Irell，從參考存儲單元500流入電流比較放大器300的電流記為Iref。當(dāng)I。ell大于Iref時，電流比較放大器300感知到電流差，其輸出判定為邏輯‘1’。由于正反饋電路的存在，當(dāng)輸出判定趨向為邏輯‘1’時，在判定過程中額外增加與Irell同相的電流，使得Irell和Iref的電流差被放大。 按照前述的電流比較時間與所比較的兩個電流之間的差額(即電流差)成反比關(guān)系，放大電流差就可以縮短電流比較的判定時間。反之，當(dāng)U1小于時，電流比較放大器300輸出判定為邏輯‘0’，在判定過程中額外增加與同相的電流，使得Irell和的電流差被放大，同樣縮短了電流比較的判定時間。本發(fā)明實施例提供的一種電流模靈敏放大器，可以使用反饋鉗位電路為存儲單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲單元獲取的電流進行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了正反饋電路，因此能夠有效提高電流差。由于電流模靈敏放大器的電流比較時間與所比較的兩個電流之間的差額(即電流差)成反比關(guān)系，因此本發(fā)明能夠有效提高數(shù)據(jù)的讀取速度。如圖2所示，本發(fā)明實施例提供的另一種電流模靈敏放大器中，電流比較放大器 300可以包括前級放大單元310和正反饋加速單元320，所述前級放大單元310的第一輸入端1為所述電流比較放大器300的同相輸入端，所述前級放大單元310的第二輸入端2為所述電流比較放大器300的反相輸入端，所述前級放大單元310用于比較從所述參考存儲單元500獲得的電流和從所述反饋鉗位電路 100中獲得的電流的大小，并通過第一輸出端3輸出第一比較結(jié)果；正反饋加速單元320，用于獲得所述第一輸出端3輸出的比較結(jié)果，并對其進行正反饋處理，增大從所述參考存儲單元500獲得的電流和從所述反饋鉗位電路100中獲得的電流之間的電流差。如圖3所示，本發(fā)明實施例提供的另一種電流模靈敏放大器，還包括輸出整形電路600，用于對所述電流差信號進行整形，輸出整形電路600的輸入端與電流比較放大器 300的輸出端相連接，輸出整形電路600的輸出端反饋回電流比較放大器300內(nèi)，形成正反饋電路。本領(lǐng)域技術(shù)人員可以理解的是，輸出整形電路600可以對所輸出的信號進行波形整理，使其電平值更滿足標(biāo)準(zhǔn)數(shù)字邏輯‘0’、‘1’值。其中，輸出整形電路600可以由兩個串聯(lián)在一起的反相器組成，分別進行模數(shù)轉(zhuǎn)換和增加驅(qū)動能力的處理。如圖4所示，本發(fā)明實施例提供的另一種電流模靈敏放大器中，反饋鉗位電路100包括第一反相器II、第四NMOS管NM4和第六NMOS管NM6，第一反相器Il的輸入端與第四NMOS管NM4的源極相連接，第一反相器Il的輸出端與第四 NMOS管NM4的柵極相連接，第四NMOS管NM4的漏極為反饋鉗位電路100的輸出端，第四 NMOS管NM4的源極為反饋鉗位電路100的輸入端，與存儲單元中MOS管Celli的漏極相連接，第六NMOS管NM6的漏極與供能電源VDD相連接，第六NMOS管NM6的柵極輸入一預(yù)充電信號SA_PC，以控制存儲單元浮柵管的漏極快速充電到鉗位電位，第六NMOS管NM6的源極與第四NMOS管NM4的源極相連接。電流比較放大器300中前級放大單元310可以包括第二 PMOS管PM2、第一 PMOS管PMl、第八NMOS管NM8、第一電容Cp和第五NMOS管匪5，第二 PMOS管PM2的漏極為電流比較放大器300的同相輸入端，源極與供電電源 VDD相連接，柵極與自身漏極相連接；第一 PMOS管PMl的柵極與第二 PMOS管PM2的柵極連接在一起，源極與供電電源VDD相連接，漏極與第五NMOS管匪5的漏極相連接；第二 PMOS 管PM2和第一 PMOS管PMl構(gòu)成電流鏡像電路，將第二 PMOS管PM2漏極獲取的電流信號鏡像到第一 PMOS管PMl的漏極；第八NMOS管NM8的漏極為電流比較放大器300的反相輸入端，與參考存儲單元相連接，獲取參考存儲單元中流出的電流，第八NMOS管NM8的源極接地，柵極與自身的漏極相連接；第五NMOS管匪5的柵極與第八NMOS管NM8的柵極相連接，構(gòu)成電流鏡像電路，用于將第八NMOS管NM8漏極獲得的電流鏡像到第五NMOS管匪5的漏極，第五NMOS管匪5的源極接地，漏極與第一 PMOS管PMl的漏極相連接，連接點為公共點A，用于在公共點A處比較第一 PMOS管PMl的漏極電流和第五NMOS管匪5的漏極電流，并通過公共點A輸出比較結(jié)^ ο電流比較放大器300中正反饋加速單元320可以包括第二NMOS管匪2、第三NMOS 管NM3和第四PMOS管NM4，第二 NMOS管匪2的漏極與供電電源VDD相連接，柵極與電流比較放大器300的輸出端相連接，源極與公共點A相連接，用于在電流比較放大器300的輸出端輸出高電平時， 增大第一 PMOS管PMl的漏極電流和第五NMOS管的漏極電流之間的電流差；第四PMOS管PM4的源極與公共點A相連接，漏極接地，柵極與第二 NMOS管匪2的柵極相連接，用于在電流比較放大器300的輸出端輸出低電平時，增大第一 PMOS管PMl的漏極電流和第五NMOS管匪5的漏極電流之間的電流差；第三NMOS管匪3的柵極接供電電源，源極接第二 NMOS管匪2的柵極，漏極接公共點A，用于為第二 NMOS管匪2和第四PMOS管NM4提供靜態(tài)偏置；正反饋加速單元320的輸出端接第二 NMOS管匪2柵極和第四PMOS管PM4的柵極。輸出整形電路600包括第二反相器12和第三反相器13，第二反相器12的輸入端為輸出整形電路600的輸入端，第二反相器12的輸出端與第三反相器13的輸入端相連接，第三反相器13的輸出端為輸出整形電路600的輸出端。第三反相器13的輸出端與第二 NMOS管匪2的柵極相連接。圖4所示的電路中，NM2、PM4、NM3、12和13構(gòu)成正反饋環(huán)路。前級放大單元310分別通過第一輸入端1和第二輸入端2采樣取得存儲單元 Celli的電流I。ell和參考存儲單元的電流Iref,并作為電流比較放大器300的兩個輸入信號。通過第一 PMOS管PMl和第二 PMOS管PM2、第五匪OS管匪5和第八匪OS管NM8的電流鏡像作用，第一 PMOS管PMl和第五匪OS管匪5執(zhí)行對Ieell和Iref的比較，比較結(jié)果在公共點A轉(zhuǎn)化為電壓信號。在讀取存儲單元Celli時，由于第一 PMOS管PMl和第二 PMOS管 PM2、以及第五NMOS管匪5和第八NMOS管NM8的鏡像作用，在A點產(chǎn)生了大小為| Ieell-Iref | 的電流差，并對第一電容Cp進行充電或放電。當(dāng)I。ell > Iref時，第一電容Cp充電，A點電位升高；反之放電，A點電位降低。正反饋加速單元320能檢測A點的電位變化，并能通過正反饋正向加速A點的電位變化。在本發(fā)明的電流模靈敏放大器沒有讀取存儲單元Celli的時候，正反饋加速單元 320通過第三NMOS管匪3的偏置使反饋環(huán)路處于平衡穩(wěn)態(tài)，即流經(jīng)第二 NMOS管匪2和第四 PMOS管PM4的電流平衡(INM2 = Ipm4)。在此平衡狀態(tài)下，第二反相器12、第三反相器13的作用等效于放大器。當(dāng)A點電位上升，經(jīng)過第二反相器12、第三反相器13的同相放大作用，B點電位也上升，并且比A點上升的值要多，所以第二 NMOS管匪2的柵源電壓增大。由MOS管導(dǎo)通特性可知，流過第二 NMOS管匪2的電流I匪2也增大。同理，當(dāng)A點電位下降時，Ipm4增大。 總之，正反饋加速單元320檢測A點的電位變化后，在A點產(chǎn)生了大小為IInm2-Ipm4I的電流差。由于前級放大單元310及正反饋加速單元320的以上作用，A點獲得的實際充電或放電電流大小為I Irell-Id I +1 Inm2-Ipm4 I，而傳統(tǒng)方案僅能達到I Irell-Id I，可見本方案的設(shè)計能加快A點電位變化的瞬態(tài)過渡，最終也就加快了 B點的電平轉(zhuǎn)移。本發(fā)明實施例提供的一種電流模靈敏放大器，可以使用反饋鉗位電路為存儲單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲單元獲取的電流進行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了正反饋電路，因此能夠有效提高電流差。由于電流模靈敏放大器的電流比較時間與所比較的兩個電流之間的差額(即電流差)成反比關(guān)系，因此本發(fā)明能夠有效提高數(shù)據(jù)的讀取速度。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。以上所述僅是本申請的具體實施方式
，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本申請原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本申請的保護范圍。
權(quán)利要求
1.一種電流模靈敏放大器，應(yīng)用于存儲器，其特征在于，包括反饋鉗位電路、電流比較放大器，所述反饋鉗位電路的輸入端與存儲單元相連接，為存儲單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元的穩(wěn)定的傳輸電流，并通過輸出端將所述傳輸電流輸入所述電流比較放大器的同相輸入端；所述電流比較放大器的反相輸入端與參考存儲單元相連接，用于比較從所述參考存儲單元獲得的電流和從所述反饋鉗位電路中獲得的電流的大小，并通過輸出端輸出比較結(jié)果，所述電流比較放大器的輸出端反饋回所述電流比較放大器中，形成正反饋電路，用于增大從所述參考存儲單元獲得的電流和從所述反饋鉗位電路獲得的電流之間的電流差。
2.根據(jù)權(quán)利要求1所述的電流模靈敏放大器，其特征在于，所述電流比較放大器包括 前級放大單元和正反饋加速單元，所述前級放大單元的第一輸入端為所述電流比較放大器的同相輸入端，所述前級放大單元的第二輸入端為所述電流比較放大器的反相輸入端，所述前級放大單元用于比較從所述參考存儲單元獲得的電流和從所述反饋鉗位電路中獲得的電流的大小，并通過第一輸出端輸出第一比較結(jié)果；所述正反饋加速單元，用于獲得所述第一輸出端輸出的比較結(jié)果，并對其進行正反饋處理，增大從所述參考存儲單元獲得的電流和從所述反饋鉗位電路中獲得的電流之間的電流差。
3.根據(jù)權(quán)利要求1所述的電流模靈敏放大器，其特征在于，還包括輸出整形電路，用于對所述電流差信號進行整形，所述輸出整形電路的輸入端與所述電流比較放大器的輸出端相連接，所述輸出整形電路的輸出端反饋回所述電流比較放大器中，形成正反饋電路。
4.根據(jù)權(quán)利要求1或3所述的電流模靈敏放大器，其特征在于，所述反饋鉗位電路包括第一反相器、第四NMOS管和第六NMOS管，所述第一反相器的輸入端與所述第四NMOS管的源極相連接，輸出端與所述第四NMOS 管的柵極相連接；所述第四NMOS管的漏極為所述反饋鉗位電路的輸出端，源極為所述反饋鉗位電路的輸入端且與所述存儲單元中浮柵管的漏極相連接；所述第六NMOS管的漏極與供能電源相連接，柵極輸入一預(yù)充電信號，以控制所述存儲單元中浮柵管的漏極快速充電到鉗位電位，源極與所述第四NMOS管的源極相連接。
5.根據(jù)權(quán)利要求2所述的電流模靈敏放大器，其特征在于，所述前級放大單元包括第二 PMOS管、第一 PMOS管、第八NMOS管、第一電容和第五NMOS管，所述第二 PMOS管的漏極為所述電流比較放大器的同相輸入端，源極與供電電源相連接，柵極與自身漏極相連接；所述第一 PMOS管的柵極與所述第二 PMOS管的柵極連接在一起，源極與供電電源相連接，漏極與第五NMOS管的漏極相連接；所述第二 PMOS管和所述第一 PMOS管構(gòu)成電流鏡像電路，將所述第二 PMOS管漏極獲取的電流信號鏡像到所述第一 PMOS管的漏極；所述第八NMOS管的漏極為所述電流比較放大器的反相輸入端，與參考存儲單元相連接，獲取參考存儲單元中流出的電流，所述第八NMOS管的源極接地，柵極與自身的漏極相連接；所述第五NMOS管的柵極與所述第八NMOS管的柵極相連接，構(gòu)成電流鏡像電路，用于將所述第八NMOS管漏極獲得的電流鏡像到所述第五NMOS管的漏極，所述第五NMOS管的源極接地，漏極與所述第一 PMOS管的漏極相連接，連接點為公共點A，用于在公共點A處比較所述第一 PMOS管的漏極電流和所述第五NMOS管的漏極電流，并通過公共點A輸出比較結(jié)果， 其中A點即為所述前級放大單元的第一輸出端。
6.根據(jù)權(quán)利要求5所述的電流模靈敏放大器，其特征在于，所述正反饋加速單元包括 第二 NMOS管、第三NMOS管和第四PMOS管，所述第二 NMOS管的漏極與供電電源相連接，柵極與所述電流比較放大器的輸出端相連接，源極與所述公共點A相連接，用于在所述電流比較放大器的輸出端輸出高電平時，增大所述第一 PMOS管的漏極電流和所述第五NMOS管的漏極電流之間的電流差；所述第四PMOS管的源極與所述公共點A相連接，漏極接地，柵極與所述第二 NMOS管的柵極相連接，用于在所述電流比較放大器的輸出端輸出低電平時，增大所述第一 PMOS管的漏極電流和所述第五NMOS管的漏極電流之間的電流差；所述第三NMOS管的柵極接供電電源，源極接所述第二 NMOS管的柵極，漏極接所述公共點A，用于為所述第二 NMOS管和所述第四PMOS管提供靜態(tài)偏置；所述電流比較放大器的輸出端接所述第二 NMOS管柵極和所述第四PMOS管的柵極，形成反饋。
7.根據(jù)權(quán)利要求3所述的電流靈敏放大器，其特征在于，所述輸出整形電路包括第二反相器和第三反相器，所述第二反相器的輸入端為所述輸出整形電路的輸入端，所述第二反相器的輸出端與所述第三反相器的輸入端相連接，所述第三反相器的輸出端為所述輸出整形電路的輸出端。
全文摘要
本發(fā)明公開了一種電流模靈敏放大器，可以使用反饋鉗位電路為存儲單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲單元獲取的電流進行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了正反饋電路，因此能夠有效提高電流差。由于電流模靈敏放大器的電流比較時間與所比較的兩個電流之間的差額(即電流差)成反比關(guān)系，因此本發(fā)明能夠有效提高數(shù)據(jù)的讀取速度。
文檔編號G11C7/06GK102420002SQ20111036693
公開日2012年4月18日 申請日期2011年11月17日 優(yōu)先權(quán)日2011年11月17日
發(fā)明者楊詩洋, 陳嵐, 陳巍巍, 龍爽 申請人:中國科學(xué)院微電子研究所