專利名稱：存儲器裸片、堆疊式存儲器、存儲器裝置及方法
技術領域：
背景技術：
電子設備及系統(tǒng)的市場正使工業(yè)驅向更高的處理器操作速度及以此些處理器操作的裝置中的增強的存儲容量。與此些電子裝置的增強的功能性及容量同時出現(xiàn)的是增加的復雜性及功率消耗。電力的消耗可導致電源資源的損耗、增加的操作成本及與裝置中的發(fā)熱及電流流動相關聯(lián)的效能降級。 發(fā)明內容


在附圖的各圖中以舉例方式而非限制方式圖解說明實施例，在附圖中圖I根據(jù)各個實例性實施例展示包括存儲器裸片堆疊的存儲器裝置的框圖。圖2根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、使用浮動檢測電路、包括存儲器裸片堆疊的存儲器裝置的框圖。圖3根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、使用電壓檢測電路、包括存儲器裸片堆疊的存儲器裝置的框圖。圖4根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、具有上覆外部連接、使用浮動檢測電路、包括存儲器裸片堆疊的存儲器裝置的框圖。圖5根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、具有上覆外部連接、使用電壓檢測電路、包括存儲器裸片堆疊的存儲器裝置的框圖。圖6根據(jù)各個實例性實施例展示具有二芯片選擇規(guī)格、包括存儲器裸片堆疊的存儲器裝置的框圖。圖7根據(jù)各個實例性實施例展示具有一個芯片選擇規(guī)格、包括存儲器裸片堆疊的存儲器裝置的框圖。圖8根據(jù)各個實例性實施例展示浮動檢測電路的框圖。圖9根據(jù)各個實例性實施例展示電壓檢測電路的框圖。圖10根據(jù)各個實例性實施例展示存儲器裸片上的識別檢測波形。圖11根據(jù)各個實例性實施例展示用于具有四芯片選擇規(guī)格的存儲器裸片堆疊中的存儲器裸片的識別電路的框圖。圖12根據(jù)各個實例性實施例展示用于具有二芯片選擇規(guī)格的存儲器裸片堆疊中的存儲器裸片的識別電路的框圖。
圖13根據(jù)各個實例性實施例展示用于具有一個芯片選擇規(guī)格的存儲器裸片堆疊中的存儲器裸片的識別電路的框圖。圖14根據(jù)各個實例性實施例展示刷新時存儲器裸片堆疊中的存儲器裸片的經激活區(qū)域。圖15根據(jù)各個實施例展示用以管理存儲器裸片堆疊的方法的實施例的特征。圖16根據(jù)各個實施例展示用以識別存儲器裸片堆疊中的存儲器裸片的方法的實施例的特征。圖17根據(jù)本發(fā)明的各個實施例展示電子系統(tǒng)的各特征的框圖。
具體實施例方式以下詳細說明參考以圖解說明方式而非以限制方式展示本發(fā)明的各個實施例的 附圖。對這些實施例進行充分詳細地描述，以使所屬領域的技術人員能夠實踐這些及其它實施例。也可利用其它實施例，且可對這些實施例作出結構、邏輯及電的改變。各個實施例未必相互排斥，因為一些實施例可與一個或一個以上其它實施例組合以形成新實施例。因此，不應在限定意義上理解以下詳細說明。圖I展示包括存儲器裸片112-1、. . .、112_N的堆疊110的存儲器裝置100的框圖。堆疊110包括多個外部“選擇”(例如，芯片選擇)連接節(jié)點114-1-1、. ..、114-1-M。舉例來說，“連接節(jié)點”可為一離散導電結構(或若干結構)，例如端子、引腳、導線、導電球、焊縫、墊、金屬層(經圖案化或未經圖案化)或其它類似結構，或可僅為兩個導電結構之間的介接點(例如兩個以導電方式耦合的穿襯底導通體交會之處)。舉例來說，此些連接節(jié)點可用于將裸片以導電方式耦合到其它某物(例如，另一裸片或某一其它結構)?！靶酒x擇相關”連接節(jié)點可為經配置以取決于裸片如何布置于堆疊中而潛在地接收芯片選擇信號的連接節(jié)點?！靶酒x擇”連接節(jié)點可為在裸片布置于堆疊中時經配置以接收芯片選擇信號的連接節(jié)點。舉例來說，“外部”連接節(jié)點(例如芯片選擇連接節(jié)點
114-1-1.....114-1-M)可用于以導電方式將堆疊(例如堆疊110)耦合到在存儲器裸片堆
疊外部的其它某物(例如結構105)。舉例來說，外部結構105可為將各種各樣的信號提供到存儲器裸片堆疊的總線。舉例來說，外部結構105也可為在存儲器裸片堆疊與一個或一個以上處理器或其它外部裝置之間提供介接功能的邏輯裸片或其它介接結構。堆疊110的每一存儲器裸片112_i(i = I. . . N)可分別具有(例如，可包括)對應識別電路120-i(i = I... N)，在至少一些實施例中，所述對應識別電路可耦合到相關聯(lián)輸入緩沖器130-i(i = I...N)用于芯片選擇。每一存儲器裸片112-i上的識別電路120-i
可耦合(或不耦合)到多個外部芯片選擇連接節(jié)點114-1-1.....114-1-M中的一者或一者
以上。每一存儲器裸片114-i上的識別電路120-i可響應于(舉例來說)識別電路如何耦合到多個外部芯片選擇連接節(jié)點114-1-1、...、114-1-M中的一者或一者以上(例如，如果有的話，那么響應于其耦合到多少個外部芯片選擇連接節(jié)點，)而確定(例如檢測)其相應存儲器裸片的識別(ID)。在各個實施例中，N可等于Μ。識別電路120-i可經由在其相應存儲器裸片112-i中的穿襯底導通體(TSV) 116-1、. . .、116-M而耦合到外部芯片選擇連接節(jié)點114-1-1、. . .、114_1_M中的一者或一者以上。TSV可包含基本上從裸片的一個表面(例如，裸片的襯底的一個表面)延伸到(例如裸片的所述襯底的)相對表面的導電材料。然而，注意，TSV未必需要完全穿過特定襯底/裸片。在硅襯底或基于硅的襯底中，這些穿襯底導通體稱作穿硅導通體。TSV可在z方向上將堆疊的裸片與下伏或上覆外部結構互連，例如總線系統(tǒng)、邏輯裸片、或其它介接結構。數(shù)千個或更多個這些TSV可形成傳輸路徑的一部分，所述傳輸路徑可用這些裸片與具有至少同等傳輸能力而好像布置于同一水平(x-y)平面上的下伏或上覆外部結構來實施。TSV可經布置以取決于此3-D整合的應用而提供數(shù)據(jù)總線、地址總線、控制線及其它通信路徑的各種組合。在本文中耦合到芯片選擇相關連接節(jié)點的TSV稱作芯片選擇相關TSV，而在本文中實際上耦合到芯片選擇連接節(jié)點的芯片選擇相關TSV稱作芯片選擇TSV。在大規(guī)模生產環(huán)境中，如果待用于堆疊110中的每一存儲器裸片112可基本上為相同產品(例如，如果其可使用相同工藝形成且具有相同設計)，則將是有利的，而無論最終其如何布置于堆疊中。為幫助慮及所述情形，可實施根據(jù)下文將論述的各個實施例的識別(ID)確定方案。使用此ID確定(例如，檢測)方案，存儲器裸片可取決于其如何布置于堆疊中而自動地改變(舉例來說)其芯片選擇路線或存儲器映射。 圖2根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、使用浮動檢測電路、包括
存儲器裸片212-1.....212-4的堆疊210的存儲器裝置200的框圖。在存儲器裝置的N芯
片選擇規(guī)格中，在借助外部裝置(例如處理器)操作存儲器裝置中使用N個芯片選擇信號。每一存儲器裸片212-i(i = I至4)可包括浮動檢測電路以確定其自身的識別，例如安置于相應存儲器裸片上的識別電路220-i (i = I至4)中的浮動檢測電路。關于圖8更詳細地論述在各個實施例中所使用的浮動檢測電路。每一個別存儲器裸片212-i包括若干個TSV。在堆疊210中，存儲器裸片212的一側上的至少一個芯片選擇連接節(jié)點將所述裸片的芯片選擇TSV耦合到鄰近存儲器裸片212的芯片選擇TSV。如在圖2中所定向，舉例來說，存儲器裸片212-4的芯片選擇TSV216-4-4經由存儲器裸片212-4的一個側上的芯片選擇連接節(jié)點214-4-4耦合到鄰近存儲器裸片212-3的芯片選擇TSV 216-3-3。在圖2中，針對每一存儲器裸片212_i展示連接節(jié)點214-i-l、214-i-2、214-i-3、214-i-4，其中 i = 1、2、3、4。在存儲器裸片 212-4 的相對側上，無連接節(jié)點。存儲器裸片212-4不耦合到另一裸片(即，其在堆疊210的“頂部”處)。同時，如在圖2中所定向，存儲器裸片212-1的一個側上的芯片選擇連接節(jié)點214-2-2,214-2-3 及 214-2-4 將存儲器裸片 212-1 的芯片選擇 TSV 216-1-1,216-1-2 及216-1-3耦合到鄰近存儲器裝置212-2的芯片選擇TSV 216_2-2、216-2_3及216-2-4。存儲器裸片212-1的相對側上的外部芯片選擇連接節(jié)點214-1-1到214-1-4可將存儲器裸片212-1的芯片選擇TSV耦合到一個或一個以上外部裝置?？墒褂美缦惹瓣P于圖I所描述的介接結構中的一者的外部結構來完成外部耦合。存儲器裸片212-1是堆疊210中的第一裸片，以使得在與存儲器裸片212_2相對的側上的芯片選擇連接節(jié)點214-1-1到214-1-4為堆疊210的外部芯片選擇連接節(jié)點。存儲器裸片212-i中的每一者中的TSV將適當信號路由到對應存儲器裸片212-i。舉例來說，外部連接節(jié)點217可將命令信號(例如遠程地址選通(RAS))經由TSV、連接節(jié)點及內部(例如，裸片上，例如形成于裸片的襯底上)節(jié)點(例如墊219)從外部處理器耦合到存儲器裝置200的存儲器裸片212-1.....212-4。為集中于本文中所論述的各個實施例的特征，未展示存儲器裝置常用的眾多(如果不是大多數(shù))連接。在具有四芯片選擇規(guī)格的存儲器裝置200中，存儲器裝置200具有四個外部芯
片選擇連接節(jié)點214-1-1.....214-1-4。存儲器裝置200可接收四個芯片選擇信號，在
外部芯片選擇連接節(jié)點214-1-1.....214-1-4中的每一者處接收一個信號。四個芯片
選擇信號為可各自具有相同格式的不同信號，例如為低(L)或高(H)的二進制信號。如在堆疊中所布置，外部芯片選擇連接節(jié)點214-1-1、...、214-1-4分別經由個別芯片選擇TSV216-l-l、216-l-2、216-l-3及216-1-4耦合到對應內部芯片選擇節(jié)點(后文中稱作(舉例來說)“墊”)218-1-1、218-1-2、218-1-3 及 218-1-4。存儲器裸片 212-1 上的墊 218-1-1、218-1-2,218-1-3及218-1-4耦合到通常位于存儲器裸片212-1的包括有源電路的側上的識別電路220-1。識別電路220-1響應于其如何耦合到一個或一個以上外部芯片選擇連接節(jié)點214-1-1.....214-1-4(如果有的話)而確定其自身的識別。
每一存儲器裸片212-j (j = 2、3、4)可類似于存儲器裸片212_1結構化。舉例來說，每一存儲器裸片212可包括耦合到墊218-j-l、218-j-2、218-j-3及218_j_4的芯片選擇相關TSV 216-j-l、216-j-2、216-j-3及216-j-4。由于待耦合到芯片選擇相關節(jié)點的TSV是芯片選擇相關TSV，因此并非堆疊中的所有TSV 216均為芯片選擇相關TSV。取決于裸片212在堆疊210中的布置，TSV 216-j-l、216-j-2、216-j-3及216-j-4中的一者或一者以上及墊218-j-l、218-j-2、218-j-3及218-j-4中的相應一者或一者以上可將所述裸片的識別電路220-j耦合到外部芯片選擇連接節(jié)點214-1-1、214-1-2、214-1-3及214-1-4中的一者或一者以上。在此配置中，每一存儲器裸片212-j也可確定其自身的識別。可通過若干種
方法完成在存儲器裸片212-1.....212-4之間的允許識別電路220-j選擇性地耦合到一個
或一個以上外部芯片選擇連接節(jié)點214-1、214-2、214-3及214-4的耦合。舉例來說，可以類似樣式配置存儲器裸片212-1.....212-4中的每一者內的芯片
選擇相關TSV 216以使得當將存儲器裸片212-1.....212-4布置成堆疊210時，個別存儲
器裸片的芯片選擇相關TSV垂直對準。然而，在各個實施例中，一對垂直對準的鄰近TSV中的TSV 216未必彼此耦合。而是，堆疊200中的至少一個裸片的至少一個芯片選擇相關TSV可耦合到所述堆疊中的另一裸片的芯片選擇相關TSV，其中經耦合芯片選擇相關TSV并未垂直對準(例如，其彼此水平偏移(例如)一個TSV放置)。舉例來說，裸片212-1的TSV216-1-1可經由內部節(jié)點218-1-1耦合到TSV 216_2_2。因此，在各個實施例，堆疊210中的至少一個存儲器裸片212-i (i = 1、2、3、4)的多個芯片選擇相關TSV216-i-l、216-i-2、216- -3及216-i-4中的每一者可耦合到或可不耦合到鄰近存儲器裸片的芯片選擇相關TSV。包括四個存儲器裸片212-1.....212-4的存儲器裝置200可使用四個識別。舉
例來說，此些識別可為十進制數(shù)O到3中的一者。在實施例中，賦予在堆疊210頂部(即，
在堆疊210的與外部連接節(jié)點217及214-1-1.....214-1-4相對的端)處的存儲器裸片
212-4ID#0、賦予存儲器裸片212-3ID#1、賦予存儲器裸片212_2ID#2，且賦予在堆疊210底部(且直接耦合到外部連接節(jié)點217及214-1-1.....14-1-4))的存儲器裸片212_1ID#3。存儲器裸片211-i的識別可由其識別電路220-i來確定，例如具有使用電流感測電路的浮動檢測電路的識別電路。術語“浮動”用于表示到浮動檢測電路的輸入可為浮動的，即，所述輸入并不耦合到外部芯片選擇連接節(jié)點。如在圖2中所展示，存儲器裸片212-2、212-3及212-4中的與外部芯片選擇連接節(jié)點214-1-1 (CS#0)垂直對準的TSV216-i-l中的每一者并不特定地耦合到所述外部芯片選擇連接節(jié)點214-1-1(而是，在此實施例中其耦合到浮動墊218-i-l)。每一存儲器裸片可具有不同數(shù)目及位置的與外部芯片選
擇連接節(jié)點214-1-1.....214-1-4垂直對準的浮動墊，以使得每一存儲器裸片312_i可使
用連接到其墊218-i-l、218-i-2、218-i-3及218-i-4(其中在此實施例中i = I到4)的電流感測電路來確定其識別。圖3根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、使用電壓檢測電路、包括
存儲器裸片312-1.....312-4的堆疊310的存儲器裝置300的框圖。每一存儲器裸片
312-i (i = I到4)可包括安置于相應存儲器裸片上的相應識別電路320-i (i = I到4)中 的電壓檢測電路以確定其自身的識別。關于圖9論述在各個實施例中所使用的電壓檢測電路。每一個別存儲器裸片312-i類似于圖2的存儲器裸片212-i配置，除了存儲器裸片312-2、312-3及312-4中的與外部芯片選擇連接節(jié)點314-1-1 (CS#0)垂直對準的芯片選擇相關TSV 316-i-l中的每一者耦合到內部參考，例如內部電壓源Vra，內部電壓源Veep可由存儲器裸片312-2、312-3及312-4的識別電路320_2、320_3及320-4中的電壓檢測電路
使用。如在圖3中所定向，外部連接節(jié)點317及314-1-1.....314-1-4經配置以將存儲器
裸片312-1耦合到一個或一個以上外部裝置?？墒褂美缦惹瓣P于圖I所論述的介接結構的外部結構來完成外部耦合。存儲器裸片312-1是堆疊310中的第一裸片，且在與存儲器裸片312_2相對的側上的外部連接節(jié)點317及314-1-1、. . . >314-1-4經提供以將堆疊310在外部耦合到外部結構。存儲器裸片312-i中的每一者中的TSV將適當信號路由到對應存儲器裸片312-i。舉例來說，外部連接節(jié)點317可將命令信號(例如RAS)從外部處理器經由TSV、連接節(jié)點及內
部節(jié)點(例如墊319)耦合到存儲器裝置300的存儲器裸片312-1.....312-4。為集中于
本文中所論述的各個實施例的特征，未展示存儲器裝置常用的眾多(如果不是大多數(shù))連接。具有四芯片選擇規(guī)格的存儲器裝置300具有四個外部芯片選擇連接節(jié)點
314-1-1.....314-1-4。存儲器裝置300可接收四個芯片選擇信號，在外部芯片選擇連接
節(jié)點314-1-1.....314-1-4中的每一者處接收一個信號。四個芯片選擇信號為可各自具
有相同格式的不同信號，例如為邏輯低(L)或邏輯高(H)的二進制信號。外部芯片選擇連接節(jié)點 314-1-1、314-1-2、314-1-3 及 314-1-4 經由個別芯片選擇 TSV 316_1-1、316-1_2、316-1-3及316-1-4耦合到對應芯片選擇墊318_1-1、318-1-2、318-1_3及318_1_4。存儲器裸片212-1上的墊318-1-1、318-1-2、318-1-3及318-1-4耦合到識別電路320-1，識別電路320-1可位于存儲器裸片312-1的包括有源電路的側上。識別電路320-1響應于其如何耦合到外部芯片選擇連接節(jié)點314-1-1、314-1-2、314-1-3、314-1-4中的一者或一者以上(如果有的話)而確定其自身的識別。每一存儲器裸片312-j (j = 2、3、4)可類似于存儲器裸片312_1結構化。舉例來說，每一存儲器裸片312-j可包括耦合到相應芯片選擇相關墊318-j-l、318-j-2、318-j-3及 318-j-4 的芯片選擇相關 TSV 316-j-l、316-j-2、316-j-3 及 316_j_4。取決于裸片 312-j在堆疊中的布置，芯片選擇相關TSV 316-j-l、316-j-2、316-j-3及316-j-4中的一者或一者以上及芯片選擇相關墊318-j-l、318-j-2、318-j-3及318_j_4中的相應一者可將所述裸片的識別電路320-j耦合到外部芯片選擇連接節(jié)點314-1-1、314-1-2、314-1-3及314-1-4中的一者或一者以上。在此配置中，每一存儲器裸片312-j也可確定其自身的識別?？赏?br> 過若干種方法完成在存儲器裸片312-1.....312-4之間的允許識別電路320-j選擇性地耦
合到外部芯片選擇連接節(jié)點314-1-1、314-1-2、314-1-3及314-1-4中的一者或一者以上的耦合。舉例來說，可以類似樣式配置存儲器裸片312-1.....312-4中的每一者內的芯片
選擇相關TSV 316，以使得當將存儲器裸片312-1.....312-4布置成堆疊310時，個別存儲
器裸片的芯片選擇相關TSV是對準的。然而，在各個實施例中，一對垂直對準的鄰近芯片選擇相關TSV中的TSV 316未必彼此耦合。而是，堆疊300中的至少一個裸片的至少一個芯片選擇相關TSV可耦合到所述堆疊中的另一裸片的芯片選擇相關TSV，其中經耦合芯片選·擇相關TSV并不垂直對準(例如，其彼此水平偏移(例如)一個TSV放置)。舉例來說，裸片312-1的TSV 316-1-1可經由內部節(jié)點318-1-1耦合到TSV 316-2-2。因此，在各個實施例中，堆疊310中的至少一個存儲器裸片312-i (i = 1、2、3、4)的多個芯片選擇相關TSV316-i-l、316-i-2、316-i-3及316_i_4中的每一者可耦合或可不耦合到鄰近存儲器裸片的芯片選擇相關TSV。包括四個存儲器裸片312-1.....312-4的存儲器裝置300可使用四個識別。舉例
來說，此些識別可為十進制數(shù)O到3中的一者。在實施例中，賦予在堆疊310頂部(即，在堆疊310的與外部連接節(jié)點317及314-1相對的端)處的存儲器裸片312_4ID#0，賦予存儲器裸片312-3ID#1，賦予存儲器裸片312-2ID#2，且賦予在堆疊310底部(且直接耦合到外部連接節(jié)點317及314-1)的存儲器裸片312-1ID#3。存儲器裸片311_i的識別可由其識別電路320-i來確定，舉例來說，所述識別電路可包括電壓檢測電路。圖4根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、包括存儲器裸片
412-1.....412-4的堆疊410的存儲器裝置400的框圖，其具有上覆外部連接節(jié)點且其中
所述存儲器裸片各自包括相應浮動檢測電路。存儲器裝置400類似于圖2的存儲器裝置200，除了存儲器堆疊410經定向而用于相對于存儲器裝置200的存儲器堆疊210的定向顛倒的外部耦合。存儲器裝置400可連接到外部結構，例如先前關于圖I所論述的介接結構中的一者，其中所述外部結構安置于存儲器裝置400頂部上。存儲器裸片412-1的外部芯片選擇連接節(jié)點414-1-1、414-1-2、414-1-3及414-1-4可為存儲器裝置400提供至少一些
外部連接。如同存儲器裝置200，存儲器裸片412-2.....412-4中與外部芯片選擇連接節(jié)點
414-1-1 (CS#0)對準的芯片選擇相關TSV 416-i-l是浮動的，且識別電路420-1、. . . ,420-4中的每一者可包括浮動檢測電路。圖5根據(jù)各個實例性實施例展示具有四芯片選擇規(guī)格、包括存儲器裸片
512-1.....512-4的堆疊的存儲器裝置500的框圖，其具有上覆外部連接節(jié)點且其中所述
存儲器裸片各自包括相應電壓檢測電路。存儲器裝置500類似于圖3的存儲器裝置300，除了存儲器堆疊510經定向而用于相對于存儲器裝置300的存儲器堆疊310的定向顛倒的外部耦合。存儲器裝置500可連接到外部結構，例如先前關于圖I所論述的介接結構中的一者，其中所述外部結構安置于存儲器裝置500頂部上。存儲器裸片512-1的外部芯片選擇連接節(jié)點514-1-1、514-1-2、514-1-3及514-1-4可為存儲器裝置500提供至少一些外部連接。如同存儲器裝置300，存儲器裸片512-2.....512-4中與外部芯片選擇連接節(jié)點
514-1-1 (CS#0)對準的芯片選擇相關TSV 516-i-l各自耦合到內部參考，例如內部電壓源Vot，且識別電路520-1、. . .、520-4中的每一者可包括電壓檢測電路。圖6根據(jù)各個實例性實施例展示具有二芯片選擇規(guī)格、包括存儲器裸片
612-1.....612-4的堆疊610的存儲器裝置600的框圖。每一存儲器裸片612_i (i = I到
4)可包括(舉例來說)安置于相應存儲器裸片上的相應識別電路620-i (i = I到4)中的浮動檢測電路以確定其自身的識別。每一個別存儲器裸片612-i包括若干個TSV。在堆疊610中，在至少一個存儲器裸片612的一側上的至少一個芯片選擇連接節(jié)點將所述裸片的芯片選擇TSV耦合到鄰近存儲器裸片612的芯片選擇TSV。舉例來說，如圖6中所定向，存儲器裸片612-4的芯片選擇TSV 616-4-4在存儲器裸片612-4的一個側上耦合到鄰近存儲器裝置612-3的芯片選擇 TSV 616-3-3。在存儲器裸片612-4的相對側上，不存在外部連接節(jié)點。存儲器裸片612-4未耦合到另一裸片(即，其在堆疊610的“頂部”)。同時，如在圖6中所定向，存儲器裸片612-1的一個側上的芯片選擇連接節(jié)點614-2-2及614-2-3將存儲器裸片612-1的芯片選擇TSV 616-1-1及616-1-2耦合到鄰近存儲器裝置612-2的芯片選擇TSV 616-2-2及616_2_3。存儲器裸片621-1的相對側上的外部芯片選擇連接節(jié)點614-1-1及614-1-2可將存儲器裸片612-1的芯片選擇TSV 616-1-1及616-1-2分別耦合到一個或一個以上外部裝置?？墒褂美缦惹瓣P于圖I所論述的介接結構中的一者的外部結構來完成外部耦合。存儲器裸片612-1是堆疊610中的第一裸片，且在與存儲器裸片612_2相對的側上的外部連接節(jié)點617及614-1-1、. . . >614-1-2經提供以在外部將堆疊610耦合到外部結構。存儲器裸片612-i中的每一者中的TSV將適當信號路由到對應存儲器裸片612-i。舉例來說，外部連接節(jié)點617可將命令信號(例如RAS)從外部處理器經由TSV、連接節(jié)點及內
部節(jié)點(例如墊619)耦合到存儲器裝置600的存儲器裸片612-1.....612-4。為集中于
本文中所論述的各個實施例的特征，未展示存儲器裝置常用的眾多(如果不是大多數(shù))連接。具有二芯片選擇規(guī)格的存儲器裝置600具有兩個外部芯片選擇連接節(jié)點614-1-1及614-1-2以關于存儲器裝置600的芯片選擇功能為堆疊610提供外部連接節(jié)點。存儲器裝置600可接收兩個芯片選擇信號，在外部芯片選擇連接節(jié)點614-1-1及614-1-2中的每一者處接收一個信號。兩個芯片選擇信號為可具有相同格式的不同信號，例如為邏輯低(U或邏輯高(H)的二進制信號。外部芯片選擇連接節(jié)點614-1-1及614-1-2經由個別TSV 616-1-1及616-1-2耦合到對應墊618-1-1及618-1-2。存儲器裸片612-1上的墊618-1-1、618-1-2、618-1_3及618-1-4耦合到識別電路620-1，所述識別電路可位于存儲器裸片612-1的包括有源電路的偵讓。識別電路620-1響應于其如何耦合到外部芯片選擇連接節(jié)點614-1-1及614-1-2中的一者或一者以上(如果有的話)而確定其自身的識別。每一存儲器裸片612-j (j = 2、3、4)可類似于存儲器裸片612_1結構化。舉例來說，每一存儲器裸片612-j可包括耦合到相應墊618-j-l、618-j-2、618-j-3及618_j_4的芯片選擇相關TSV 616-j-l、616-j-2、616-j-3及616-j-4。取決于裸片612-j在堆疊中的布置，芯片選擇相關TSV 616-j-l、616-j-2、616-j-3及616-j-4中的一者或一者以上及墊618-j-l、618-j-2、618-j-3及618_j_4中的相應一者或一者以上可將所述裸片的識別電路620-j耦合到外部芯片選擇連接節(jié)點614-1-1及614-1-2中的一者或一者以上。在此配置中，每一存儲器裸片612-j也可確定其自身的識別?？赏ㄟ^若干種方法完成在存儲器裸片612-1、. . . ,614-4之間的允許識別電路620-j選擇性地耦合到外部芯片選擇連接節(jié)點614-1-1及614-1-2中的一者或一者以上的耦合。舉例來說，可以類似樣式配置存儲器裸片612-1.....612-4中的每一者內的芯片
選擇相關TSV 616，以使得當將存儲器裸片612-1.....612-4布置成堆疊610時，個別存儲
器裸片的TSV是垂直對準的。然而，在各個實施例中，一對垂直對準的鄰近TSV中的芯片選擇相關TSV 616未必彼此耦合。而是，堆疊600中的至少一個裸片的至少一個芯片選擇相關TSV可耦合到所述堆疊中的另一裸片的芯片選擇相關TSV，其中經耦合芯片選擇相關TSV 并不垂直對準(例如，其彼此水平偏移達(例如)一個TSV放置)。舉例來說，裸片612-1的TSV 616-1-1可通過內部節(jié)點618-1-1耦合到TSV 616_2_2。因此，在各個實施例，堆 疊610中的至少一個存儲器裸片612-i (i = 1、2、3、4)的多個芯片選擇相關TSV 616_i_l、616-i-2,616-i-3及616_i_4中的每一者可耦合或可不耦合到鄰近存儲器裸片的芯片選擇相關TSV。包括四個存儲器裸片612-1.....612-4的存儲器裝置600可使用四個識別。舉例
來說，此些識別可為十進制數(shù)O到3中的一者。在實施例中，賦予在堆疊610頂部(即，在堆疊610的與外部連接節(jié)點617及614-1相對的端)處的存儲器裸片612_4ID#0，賦予存儲器裸片612-3ID#1，賦予存儲器裸片612-2ID#2，且賦予在堆疊610底部(且直接耦合到外部連接節(jié)點617及614-1)的存儲器裸片612-1ID#3。存儲器裸片611_i的識別可由識別電路620-i確定，例如具有浮動檢測電路(例如，使用電流感測電路的浮動檢測電路)的識別電路。如在圖6中所展示，存儲器裸片612-2、612-3及612-4中的與外部芯片選擇連接節(jié)點614-1-1 (CS#0)垂直對準的TSV 616-i-l中的每一者并不特定地耦合到所述外部連接節(jié)點614-1-1(而是，在此實施例中其耦合到浮動墊618-i-l)。圖7根據(jù)各個實例性實施例展示具有一個芯片選擇規(guī)格、包括存儲器裸片
712-1.....712-4的堆疊710的存儲器裝置700的框圖。每一存儲器裸片712_i (i = I到
4)可包括(舉例來說)安置于相應存儲器裸片上的識別電路720-i (i = I到4)中的浮動檢測電路以確定其自身的識別。每一個別存儲器裸片712-i包括若干個TSV。在堆疊710中，在至少一個存儲器裸片712的一側上的一個芯片選擇連接節(jié)點將所述裸片的一個芯片選擇TSV耦合到鄰近存儲器裸片712的芯片選擇TSV。如在圖7中所定向，舉例來說，存儲器裸片712-4的芯片選擇TSV 716-4-4在存儲器裸片712-4的一個側上耦合到鄰近存儲器裸片712-3的芯片選擇TSV 716-3-3。在存儲器裸片712-4的相對側上，不存在外部連接節(jié)點。存儲器裸片712-4不耦合到另一裸片(即，其在堆疊710的“頂部”)。同時，如在圖7中所定向，在存儲器裸片712-1的一個側上的芯片選擇連接節(jié)點714-2-2將存儲器裸片712-1的芯片選擇TSV 716-1-1耦合到鄰近存儲器裝置712-2的芯片選擇TSV 716-2-2。在存儲器裸片712-1的相對側上的外部芯片選擇連接節(jié)點714-1-1可將存儲器裸片712-1的芯片選擇TSV 716-1-1耦合到一個或一個以上外部裝置。可使用例如先前關于圖I所描述的介接結構中的一者的外部結構來完成外部耦合。存儲器裸片712-1是堆疊710中的第一裸片，且在與存儲器裸片712_2相對的側上的外部連接節(jié)點717及714-1-1經提供以在外部將堆疊710耦合到外部結構。存儲器裸片712-i中的每一者中的TSV將適當信號路由到對應存儲器裸片712-i。舉例來說，外部連接節(jié)點717可將命令信號(例如RAS)從外部處理器經由TSV、連接節(jié)點及內部節(jié)點(例如
墊719)耦合到存儲器裝置700的存儲器裸片712-1.....712-4。為集中于本文中所論述
的各個實施例的特征，未展示存儲器裝置常用的眾多(如果不是大多數(shù))連接。具有一個芯片選擇規(guī)格的存儲器裝置700具有單個外部芯片選擇連接節(jié)點714-1-1以關于存儲器裝置700的芯片選擇功能為堆疊710提供外部連接節(jié)點。存儲器裝置700可在芯片選擇連接節(jié)點714-1-1處接收芯片選擇信號且所述芯片選擇信號可為二進 制信號。TSV 716-1-2、716-1-3及716-1-4并不連接到外部結構且不從所述外部結構接收芯片選擇信號用于存儲器操作。芯片選擇相關墊718-1-1、718-1-2、718-1-3 及 718-1-4 耦合到對應 TSV 716-1-1、716-1-2,716-1-3及716-1-4。在那些墊及TSV中，外部芯片選擇連接節(jié)點714-1-1經由TSV 716-1-1 耦合到墊 718-1-1。存儲器裸片 712-1 上的墊 718-1-1、718-1-2、718-1_3 及718-1-4耦合到識別電路720-1，所述識別電路可位于存儲器裸片712-1的包括有源電路的側上。識別電路720-1響應于其如何耦合到外部芯片選擇連接節(jié)點714-1-1 (如果真會發(fā)生的話)而確定其自身的識別。每一存儲器裸片712-j (j = 2、3、4)可類似于存儲器裸片712_1結構化。舉例來說，每一存儲器裸片712-j具有耦合到相應墊718-j-l、718-j-2、718-j-3及718-J-4的TSV716-j-l、716-j-2、716-j-3 及 716-j-4。取決于裸片在堆疊中的布置，TSV 716-j-l、716-j-2、716-j-3 及 716-J-4 中的一者及墊 718-j-l、718-j-2、718-j_3 及 718-J-4 中的相應一者可將所述裸片的識別電路720-j耦合到芯片選擇連接節(jié)點714-1-1。在此配置中，每一存儲器裸片712-j也可確定其自身的識別。可通過若干種方法完成在存儲器裸片712-1、. . . ,712-4之間的允許識別電路720-j選擇性地耦合到芯片選擇連接節(jié)點714-1-1的耦合。舉例來說，可以類似樣式配置存儲器裸片712-1.....712-4中的每一者內的芯片
選擇相關TSV 716，以使得當將存儲器裸片712-1.....712-4布置成堆疊710時，個別存儲
器裸片的TSV是垂直對準的。然而，在各個實施例中，一對垂直對準的鄰近芯片選擇相關TSV中的芯片選擇相關TSV 716未必彼此耦合。而是，堆疊700中的至少一個裸片的一個芯片選擇相關TSV可耦合到所述堆疊中的另一裸片的芯片選擇相關TSV，其中經耦合芯片選擇相關TSV并不垂直對準(例如，其彼此水平偏移達(例如)一個TSV放置)。舉例來說，裸片712-1的TSV 716-1-1可經由內部節(jié)點718-1-1耦合到TSV 716-2-2。因此，在各個實施例，堆疊710中的至少一個存儲器裸片712-i (i = 1、2、3、4)的多個芯片選擇相關TSV716-i-l、716-i-2、716-i-3及716_i_4中的每一者可耦合或可不耦合到鄰近存儲器裸片的芯片選擇相關TSV。包括四個存儲器裸片712-1.....712-4的存儲器裝置700可使用四個識別。舉例
來說此，此些識別可為十進制數(shù)O到3中的一者。在實施例中，賦予在堆疊710頂部(即，在堆疊710的與外部連接節(jié)點717及714-1-1相對的端)處的存儲器裸片712_4ID#0，賦予存儲器裸片712-3ID#1，賦予存儲器裸片712-2ID#2，且賦予在堆疊710底部(且直接耦合到外部連接節(jié)點717及714-1-1)的存儲器裸片712-1ID#3。存儲器裸片711_i的識別可由其識別電路720-i，例如具有浮動檢測電路(例如，使用電流感測電路的浮動檢測電路)的識別電路。如在圖7中所展示，存儲器裸片712-2、712_3及712-4中的與外部連接節(jié)點714-1-1 (CS#0)垂直對準的TSV 716-i-l中的每一者并不特定地耦合到所述外部連接節(jié)點714-1-1 (而是，在此實施例中其耦合到浮動墊718-i-l)。如同關于圖2到6所論述的堆疊式存儲器裝置，存儲器裝置700的存儲器裸片712具有共同設計，且存儲器裝置700在芯片選擇相關TSV與每一存儲器裸片上的識別電路之間使用經移位連接。在(舉例來說)存儲器裝置700的浮動檢測電路耦合到其相應芯片選擇相關內部節(jié)點的情況下，每一存儲器裸片712-i可確定其識別(例如，其在堆疊內的位置)。如先前所論述，存儲器裝置(例如圖2、4、6及7的分別存儲器裝置200、400、600及
700)可在存儲器裝置的每一存儲器裸片上包括一個或一個以上浮動檢測電路824(例如，每一存儲器裸片可針對裸片的每一芯片選擇相關TSV包括一個浮動檢測電路)。圖8根據(jù)各個實例性實施例展示在存儲器裸片上的一個此類浮動檢測電路824的框圖。浮動檢測電路824包括電流感測電路825，電流感測電路825耦合到所述存儲器裸片上的內部節(jié)點，例如墊818。舉例來說，墊818可對應于先前所論述的墊218、418、618或718中的一者。浮動檢測電路824可經由靜電放電電路(ESD)826與墊818耦合。浮動檢測電路824也可經配置以接收重設信號RST。重設信號可作為在接通電源循環(huán)期間所產生的脈沖輸入被引導到浮動檢測電路824。關于電流感測電路825，感測電流込經配置以經由墊818流動到經耦合連接節(jié)點(如果有的話)。Iref是鏡射感測電流k的參考電流。當墊818浮動(例如，經耦合連接節(jié)點是浮動的或無連接節(jié)點耦合到墊)時，感測電流k將變得接近O。由于參考電流Iref是受由n-MOS晶體管828偏置的其反向電流來支配，因而將其輸出信號“檢測”設定為邏輯低電平。當將墊818連接到不浮動的連接節(jié)點時，感測電流込將變成受限制器827限制的某一值，限制器827可由p-MOS晶體管形成。由于參考電流IMf大于其由n-MOS晶體管828偏置的反向電流，因而將其輸出信號“檢測”設定為邏輯高電平。因此，從浮動檢測電路824提供檢測輸出信號DT#N，其中檢測輸出信號的狀態(tài)取決于耦合到墊818的連接節(jié)點是浮動還是不浮動的(其中N對應于耦合到墊818的裸片的相應連接節(jié)點)。浮動檢測電路824包括源節(jié)點829以提供相對高電壓VeATE?？蓪eATE的電壓電平設定為高于供應電壓V。。。舉例來說，可將Vmte電平設定為Vee+Vt，其中Vt是輸入n-MOS晶體管的閾值電壓。可將Vmte設定為其它電平?？蓪㈦娖揭莆黄饔糜诮浽O定高于V。。的VeATE。如前文所論述，存儲器裝置(例如圖3及5的相應存儲器裝置300及500)可替代地或額外地在存儲器裝置的每一存儲器裸片上包括一個或一個以上電壓檢測電路824(例如，每一存儲器裸片可針對所述裸片的每一芯片選擇相關TSV包括一個電壓檢測電路)。圖9根據(jù)各個實例性實施例展示在存儲器裸片上的一個此類電壓檢測電路924的框圖。電壓檢測電路924耦合到所述存儲器裸片上的內部節(jié)點，例如墊918。舉例來說，墊918可對應于先前所論述的墊318或518中的一者。電壓檢測電路924可經由靜電放電電路(ESD)926與墊918耦合。電壓檢測電路924也可經配置以接收重設信號RST。重設信號可作為在接通電源循環(huán)期間所產生的脈沖輸入被引導到電壓檢測電路924。在將墊918以操作方式耦合到晶體管927的情況下，墊918處的信號的狀態(tài)控制晶體管928的輸出，晶體管928的柵極耦合到偏壓。來自晶體管的輸出用以提供“檢測”信號。因此，從電壓檢測電路924提供檢測輸出信號DT#N，其中檢測輸出信號的狀態(tài)取決于墊918處的信號的狀態(tài)(其中N對應于耦合到墊918的裸片的相應連接節(jié)點)。電壓檢測電路924包括源節(jié)點939以提供相對高電壓VOT。將Vot的電壓電平設定為高于供應電壓V。。?？蓪eep電平設定為Vee+Vt，其中Vt是n-MOS晶體管的閾值電壓?？蓪㈦娖揭莆黄饔糜诮浽O定高于\c的Vra。圖10根據(jù)各個實例性實施例展示存儲器裸片上的識別檢測波形。波形指示來自圖8中所展示的浮動檢測電路或圖9中所展示的電壓檢測電路的檢測信號DT#N 1022的改變。DT#N 1022的改變跟隨被引導到圖8及9的檢測電路的重設信號RST的后沿1023。
圖11根據(jù)各個實例性實施例展示待用于具有四芯片選擇規(guī)格的存儲器裸片堆疊中的存儲器裸片的識別電路1120的框圖。識別電路1120包括四個檢測電路1124及一解碼器1135。雖然在圖11中展示四個檢測電路1124，但檢測電路的數(shù)目可變化，舉例來說，檢測電路的數(shù)目可取決于解碼器1135的結構、安置在存儲器裸片堆疊中的存儲器裸片的數(shù)目、及/或芯片選擇規(guī)格。對于圖11中所展示的非限制性實例性實施例，識別電路1120耦合到四個墊 1118-1、···、1118-4(分別經由 ESD 電路 1126-1、···、1126-4)。識別電路(例如識別電路1120)可配置在堆疊中的存儲器裸片中的每一者上，且
每一存儲器裸片上的墊1118-1.....1118-4可耦合到堆疊式存儲器裝置的芯片選擇相關
連接節(jié)點。芯片選擇相關連接節(jié)點中的一者或一者以上經配置以取決于相應裸片在堆疊中的布置而選擇性地耦合到芯片選擇。舉例來說，識別電路1120可用于圖2到5中所展示的存儲器裸片中的每一者上。檢測電路1124可各自為浮動檢測電路，例如分別關于圖2及4的存儲器裝置200及400所描述的浮動檢測電路，或為電壓檢測電路，例如分別關于圖3及5的存儲器裝置300及500所描述的電壓檢測電路。如在圖11中所展示，識別電路1120包括檢測電路1124-1、...、1123-4。在這些檢測電路中的每一者均相同(雖然其各自從裸片的墊
1118-1.....1118-4中的不同墊接收輸入)的情況下，可基于形成這些電路的一致性來簡
化制作。然而，如所屬領域的技術人員可了解，在替代實施例中，識別電路1120可不包括檢測電路1124-4，因為在以下所論述的方案中不需要DT#3來識別存儲器裸片。將分別從檢測電路1124-1、. . .、1123-3輸出的檢測信號DT#0、DT#1及DT#2輸入到解碼器1135，解碼器1135響應于檢測信號的狀態(tài)而檢測其相應存儲器裸片的識別。識別作為信號ID〈0>及ID〈1>輸出。在堆疊式存儲器裝置中具有四個或更少的存儲器裸片的情況下，解碼器1135可提供兩個二進制ID信號，其中每一存儲器裸片被識別為0( 二進制00)、1(二進制01)、2(二進制 10)或 3( 二進制 11)。輸入圖表1139展示響應于包括識別電路1120的裸片如何布置于堆疊中的識別確定的實例。舉例來說，假定對應于識別電路1120的存儲器裸片是堆疊210中的存儲器裸片212-1 (其中檢測電路1124是浮動檢測電路)，那么在識別期間，浮動檢測電路1124-1將輸出具有高狀態(tài)的檢測信號DT#0。這是由于墊1118-1(在此實例中其對應于墊218-1-1)耦合到外部芯片選擇連接節(jié)點214-1-1，且因此在此實施例中是不浮動的。在此實例中，墊1118-2,1118-3 R 1118-4將分別對應于墊218_1-2、218-1_3及218-1-4，且所述墊也分別耦合到外部芯片選擇連接節(jié)點214-1-2、214-1-3及214_1_4。因此，墊1118-2、1118-3及1118-4中無一者是浮動的。因此，在識別期間分別由浮動檢測電路1124-2、1124-3及1124-4輸出的檢測信號0了#1、0了#2及0了#3將全部處于高狀態(tài)。響應于在檢測信號DT#0、DT#1及DT#2上接收到高狀態(tài)，解碼器1135在ID〈0>及ID〈1>兩者上輸出高狀態(tài)，此在此實施例中可被解釋為ID#3。相反，假定對應于識別電路1120的存儲器裸片是堆疊210中的存儲器裸片212-4(其中檢測電路1124是浮動檢測電路)，那么在識別期間，浮動檢測電路1124-1將輸出具有低狀態(tài)的檢測信號DTW。這由于墊1118-1 (在此實例中其對應于墊218-4-1)在此實施例中是浮動的。同樣，浮動檢測電路1124-2及1124-3也將分別輸出具有低狀態(tài)的檢測信號DT#1及DT#2。這是由于在此實例中墊1118-2及1118-3將對應于墊218-4-2及218-4-3，在此實例中，其也是浮動的。
另一方面，如果包括浮動檢測電路1124-4，那么浮動檢測電路1124-4將輸出具有高狀態(tài)的檢測信號DT#3。這是由于墊1118-4在此實施例中將對應于墊218-4-4。在此布置中，墊218-4-4最終耦合到外部芯片選擇連接節(jié)點214-1-1。響應于在檢測信號DT#0、DT#1及DT#2上接收低狀態(tài)，解碼器1135在ID〈0>及ID〈1>兩者上輸出低狀態(tài)，此在此實施例中可解釋為ID#0。以基于圖2中所描繪的實施例的實例繼續(xù)，外部芯片選擇連接節(jié)點(例如節(jié)點214-1-1)與存儲器裸片212-4上的輸入緩沖器1130之間的輸入阻抗將可能遠大于(舉例來說)外部芯片選擇連接節(jié)點(例如節(jié)點214-1-1)與存儲器裸片212-1上的輸入緩沖器1130之間的輸入阻抗。阻抗差將可能不可忽略，因為常規(guī)TSV的寄生阻抗是不可忽略的。因此，在至少一個實施例中，每一存儲器裸片(例如存儲器裸片212)可進一步包括延遲電路1137。在此實施例中，舉例來說，延遲電路1137可用以響應于相應存儲器裸片212如何布置于堆疊210中來調整所述裸片中的信號時序。舉例來說，延遲電路1137可耦合于裸片的識別電路1120與所述裸片的輸入緩沖器1130之間。在至少一個實施例中，延遲電路1137進一步經由傳遞閘1131耦合到墊1118-4。在基于圖2及11的實施例中，耦合到墊1118-4的芯片選擇信號實際上將是選擇對應于識別電路1120的裸片212的信號(例如，其中取決于裸片如何布置于堆疊中，對應芯片選擇信號為CS#0、CS#1、CS#2或CS#3)。延遲電路1137可經配置以響應于所確定的識別(例如，響應于識別信號ID〈0>的狀態(tài)及識別信號ID〈1>的狀態(tài))而將所述相應信號選擇性延遲某一量，以(例如)取決于裸片在堆疊中的布置來計及輸入阻抗的差。圖12根據(jù)各個實例性實施例展示待用于具有二芯片選擇規(guī)格的存儲器裸片堆疊
中的存儲器裸片的識別電路1220的框圖。識別電路1220包括若干個檢測電路1224-1.....
1224-4及一解碼器1235。然而，檢測電路1224的數(shù)目及解碼器1235的結構可取決于(舉例來說)安置于存儲器裸片堆疊中的存儲器裸片的數(shù)目及/或芯片選擇規(guī)格而變化。對
于圖12中所展示的非限制性實例性實施例，識別電路1220耦合到四個墊1218-1.....
1218-4(分別經由 ESD 電路 1226-1、· · ·、1226-4)。識別電路(例如識別電路1220)配置在堆疊中的存儲器裸片中的每一者上，且每一存儲器裸片上的墊1218-1.....1218-4可耦合到、堆疊式存儲器裝置的芯片選擇相關連
接節(jié)點。芯片選擇相關連接節(jié)點中的一者或一者以上經配置以取決于相應裸片在堆疊中的布置而選擇性地耦合到芯片選擇。舉例來說，識別電路1220可用于圖6中所展示的存儲器裸片中的每一者上。檢測電路1224-1、. . .、1224-4可各自配置為浮動檢測電路，例如圖8中所展示的浮動檢測電路824。另一選擇為，檢測電路1224-1、...、1224-4可各自配置為電壓檢測電路，例如圖9中所展示的電壓檢測電路924。如在圖12中所展示，識別電路1220包括
檢測電路1224-1.....1223-4。在這些檢測電路中的每一者均相同(雖然其從裸片的墊
1218-1.....1218-4中的不同墊接收輸入)的情況下，可基于形成這些電路的一致性來簡
化制作。然而，如所屬領域的技術人員可了解，在替代實施例中，識別電路1220可不包括檢測電路1224-4，因為以下所論述的方案中不需要DT#3來識別存儲器裸片。 出于此實例的目的，假定檢測電路1224是浮動檢測電路，那么響應于對應墊1218-1、1218-2、1218-3或1218-4是浮動的還是不浮動的而確定每一相應檢測信號DT#0、DT#1、DT#2及DT#3的狀態(tài)。將來自檢測電路1224-1、...、1223-3的輸出輸入到解碼器1235，解碼器1235在此實例中響應于信號DT#0、DT#1及DT#2而檢測相應存儲器裸片的識另O。在所圖解說明的實施例中所輸出的識別是兩個二進制識別信號ID〈0>及ID〈1>。在堆疊式存儲器裝置中具有四個存儲器裸片的情況下，可將相應存儲器裸片識別為(舉例來說)ID#0 ( 二進制 00)、ID#I ( 二進制 10)、ID#2 ( 二進制 01)或 ID#3 ( 二進制 11)。輸入圖表1239展示響應于包括識別電路1220的裸片如何布置于堆疊中的識別確定的實例。舉例來說，假定對應于識別電路1220的存儲器裸片是堆疊610中的存儲器裸片 612-1 (其中檢測電路1224系浮動檢測電路)，那么在識別期間，浮動檢測電路1224-1將輸出具有高狀態(tài)的檢測信號DT#0。這是由于墊1218-1(在此實例中其對應于墊618-1-1)耦合到外部芯片選擇連接節(jié)點614-1-1，且因此在此實施例中是不浮動的。在此實例中，墊1218-2、1218-3及1218-4將分別對應于墊618_1-2、618-1_3及618-1-4。通過參考圖6，墊1218-2/618-1-2也耦合到外部芯片選擇連接節(jié)點614-1-2。因此墊1218-2/618-1-2也是不浮動的。因此，由浮動檢測電路1224-2輸出的檢測信號DT#2將也處于高狀態(tài)。同時，墊1218-3/618-1-3 及 1218-4/618-1-4 分別耦合到 TSV 616+3 及616-1-4。TSV616-1-3及616-1-4并不耦合到外部芯片選擇連接節(jié)點。因此，墊1218-3/618-1-3及1218-4/618-1-4是浮動的。因此，在識別期間，分別由浮動檢測電路1224-3及1224-4輸出的檢測信號DT#2及DT#3將全部處于低狀態(tài)。響應于在檢測信號DT#0及DT#1上接收到高狀態(tài)且在檢測信號DT#2上接收到低狀態(tài)，解碼器1235在ID〈0>及ID〈1>兩者上輸出高狀態(tài)。在此實施例中，可將ID〈0>及ID〈1>兩者上的高狀態(tài)解釋為ID#30相反，假定對應于識別電路1220的存儲器裸片是堆疊610中的存儲器裸片612-4 (其中檢測電路1224的浮動檢測電路)，那么在識別期間，浮動檢測電路1224-1將輸出具有低狀態(tài)的檢測信號DT#0o這是由于墊1218-1 (在此實例中其對應于墊618-4-1)在此實施例中是浮動的。同樣，浮動檢測電路1224-2及1224-3也將分別輸出具有低狀態(tài)的檢測信號DT#1及DT#2。這是由于在此實例中墊1218-2及1218-3將對應于墊618-4-2及618-4-3，在此實例中，墊618-4-2及618-4-3也是浮動的。另一方面，如果包括浮動檢測電路1224-4，那么浮動檢測電路1224-4將輸出具有高狀態(tài)的檢測信號DT#3。這是由于在此實施例中墊1218-4將對應于圖6中的墊618_4_4。墊618-4-4最終耦合到外部芯片選擇連接節(jié)點614-1-1。響應于在檢測信號DT#0、DT#1及DT#2上接收到低狀態(tài)，解碼器1235在ID〈0>及ID〈1>兩者上輸出低狀態(tài)。在此實施例中，可將ID〈0>及ID〈1>兩者上的低狀態(tài)解釋為ID#0。可將ID〈1>及其反演分別作為用于傳遞閘1231-1及1231-2的控制信號施加以控制到輸入緩沖器1230的輸入。圖13根據(jù)各個實例性實施例展示待用于具有一個芯片選擇規(guī)格的存儲器裸片堆疊中的存儲器裸片的識別電路1320的框圖。識別電路1320包括若干個檢測電路1324-1、...、1324-4及一解碼器1335。然而，檢測電路1324的數(shù)目及解碼器1335的結構可取決于(舉例來說)安置于存儲器裸片堆疊中的存儲器裸片的數(shù)目及/或芯片選擇規(guī)格而變化。對于圖13中所展示的非限制性實例性實施例，識別電路1320耦合到四個墊1318-1、···、1318-4(分別經由 ESD 電路 1326-1、···、1326-4)。識別電路(例如電路1320)配置在堆疊中的存儲器裸片中的每一者上，且每一存
儲器裸片上的墊1318-1.....1318-4可耦合到堆疊式存儲器裝置的芯片選擇相關連接節(jié)
點。每一裸片的一個芯片選擇相關連接節(jié)點經配置以取決于相應裸片在堆疊中的布置而選擇性地耦合到芯片選擇。舉例來說，識別電路1320可用于圖7中所展示的存儲器裸片中的
每一者上。檢測電路1324-1、. . . >1324-4可各自配置為浮動檢測電路，例如圖8中所展示的浮動檢測電路824。另一選擇為，檢測電路1324-1、. . .、1324-4可各自配置為電壓檢測電 路，例如圖9中所展示的電壓檢測電路924。如在圖13中所展示，識別電路1320包括檢測電路 1324-1、· · ·、1323-4。出于此實例的目的，假定檢測電路1324是浮動檢測電路，那么響應于對應墊1318-1、1318-2、1318-3或1318-4是浮動的還是不浮動的而確定每一相應檢測信號DT#0、DT#1、DT#2及DT#3的狀態(tài)。將來自檢測電路1324-1、...、1323-3的輸出輸入到解碼器1335，解碼器1335在此實例中響應于信號DT#0、DT#1及DT#2而檢測相應存儲器裸片的識另O。在所圖解說明的實施例中輸出的識別是兩個二進制識別信號ID〈0>及ID〈1>。在堆疊式存儲器裝置中具有四個存儲器裸片的情況下，可將相應存儲器裸片識別為(舉例來說)ID#0 ( 二進制 00)、ID#I ( 二進制 01)、ID#2 ( 二進制 10)或 ID#3 ( 二進制 11)。輸入圖表1339展示響應于包括識別電路1320的裸片如何布置于堆疊中的識別確定的實例。舉例來說，假定對應于識別電路1320的存儲器裸片是堆疊710中的存儲器裸片712-1 (其中檢測電路1324是浮動檢測電路)，那么在識別期間，浮動檢測電路1324-1將輸出具有高狀態(tài)的檢測信號DT#0o這是由于墊1318-1 (在此實例中其對應于墊718-1-1)耦合到外部芯片選擇連接節(jié)點714-1-a，且因此在此實施例中是不浮動的。在此實例中，墊1318-2、1318-3及1318-4將分別對應于墊718_1-2、718-1_3及718-1-4。墊 1318-2/718-1-2、1318-3/718-1-3 及 1318-4/718-1-4 是非連接節(jié)點，因為其分別耦合到 TSV 716-1-2、716-1-3 及 716-1-4。TSV 716_1-2、716-1_3 及 716-1-4 不耦合到外部芯片選擇連接節(jié)點。因此，墊1318-2/718-1-2、1318-3/718-1-3及1318-4/718-1-4是浮動的。因此，在識別期間分別由浮動檢測電路1324-2、1324-3及1324-4輸出的檢測信號DT#1、DT#2及DT#3將全部處于低狀態(tài)。響應于在檢測信號DT#0上接收到高狀態(tài)且在檢測信號DT#1及DT#2中的每一者上接收到低狀態(tài)，解碼器1235在ID〈0>及ID〈1>兩者上輸出高狀態(tài)。在此實施例中，可將ID〈0>及ID〈1>兩者上的高狀態(tài)解釋為ID#3。相反，假定對應于識別電路1320的存儲器裸片是堆疊710中的存儲器裸片712-4 (其中檢測電路1324是浮動檢測電路)，那么在識別期間，浮動檢測電路1324-1將輸出具有低狀態(tài)的檢測信號DT#0o這是由于墊1318-1 (在此實例中其對應于墊718-4-1)在此實施例中是浮動的。同樣，浮動檢測電路1324-2及1324-3也將分別輸出具有低狀態(tài)的檢測信號DT#1及DT#2。這是由于在此實例中墊1318-2及1318-3將對應于墊718-4-2及718-4-3，在此實例中，墊718-4-2及718-4-3也是浮動的。另一方面，浮動檢測電路1324-4將輸出具有高狀態(tài)的檢測信號DT#3。這是由于在此實施例中墊1318-4將對應于圖7中的墊718-4-4。墊718-4-4最終耦合到外部芯片選擇連接節(jié)點714-1-1。響應于在檢測信號DT#0、DT#1及DT#2上接收到低狀態(tài)，解碼器1235在 ID<0>及ID〈1>兩者上輸出低狀態(tài)。分別從檢測電路1324-1、. . .、1323-4輸出的檢測信號DT#0、DT#1、DT#2及DT#3可分別作為傳遞閘1331-1、1331-2、1331-3及1331-4的控制信號施加以控制到輸入緩沖器1330的輸入。圖14根據(jù)各個實例性實施例展示刷新時存儲器裸片1412-1、. . .、1412-4的堆疊1410中的存儲器裸片的經激活區(qū)域。在堆疊式存儲器裝置的常規(guī)情形中，堆疊的每一存儲器裝置具有相同存儲器映射，但不具有ID信息。當對堆疊執(zhí)行刷新操作時，相同存儲器區(qū)域同時被激活，以使得其激活電流流入規(guī)定電力-總線及電力-供應墊中。因此，電力供應噪聲因其電流集中而增加，尤其在多個裝置中。然而，在存儲器裝置1400中使用存儲器映射及ID信息，可將存儲器裝置1400中的刷新電流分布于其它電力供應墊及電力總線中，以便避免經激活區(qū)域中的電流集中且減小電力供應噪聲。圖15根據(jù)各個實施例展示用以管理存儲器裸片堆疊的方法的實施例的特征。在1510處，在存儲器裸片堆疊處接收芯片選擇信號。在1520處，確定堆疊中的存儲器裸片的識別以管理堆疊的操作。對存儲器裸片進行的識別的確定可響應于所述裸片如何經耦合以接收芯片選擇信號。在確定存儲器裸片的識別的過程中，可施加重設信號以在重設信號的后沿上設定輸入到存儲器裸片上的解碼器的檢測信號?？梢龑碜越獯a器的輸出或檢測信號以提供控制信號來驅動輸入緩沖器用于存儲器裸片的芯片選擇?？墒褂米R別來調整存儲器堆疊所耦合到的外部輸入/輸出總線的延遲?？墒褂盟鲎R別來自動地切換存儲器映射。圖16根據(jù)各個實施例展示用以識別存儲器裸片堆疊中的存儲器裸片的方法的實施例的特征。在1610處，將芯片選擇信號路由到存儲器裸片堆疊中的每一存儲器裸片。在1620處，在堆疊中的存儲器裸片上，響應于芯片選擇如何路由到相應存儲器裸片來確定所述裸片的識別。路由芯片選擇信號可包括路由在堆疊處接收的若干個芯片選擇信號，其中芯片選擇信號的數(shù)目等于堆疊中的存儲器裸片的數(shù)目。在確定存儲器裸片的識別的過程中，可施加重設信號以設定輸入到存儲器裸片上的解碼器的檢測信號?？墒褂米R別來自動地切換存儲器映射。圖17根據(jù)本發(fā)明的各個實施例展示電子系統(tǒng)1700的各個特征的框圖。系統(tǒng)1700可包括控制器1701及存儲器裝置1702。存儲器裝置1702可根據(jù)本文中所教示的實施例配置為存儲器裸片堆疊，且可與關于圖I到16所論述的實施例中的一者或一者以上類似或相同。系統(tǒng)1700可以各種方法形成，例如將系統(tǒng)1700的個別組件耦合在一起或使用常規(guī)技術將組件集成到一個或若干個基于芯片的單元中。在實施例中，系統(tǒng)1700也包括電子設備1704及總線1703，其中總線1703在系統(tǒng)1700的各組件之間提供導電性。在實施例中，總線1703包括各自獨立配置的地址總線、數(shù)據(jù)總線及控制總線。在替代實施例中，總線1703使用共同導電線來提供地址、數(shù)據(jù)或控制中的一者或一者以上，總線1703的使用是由控制器1701來調節(jié)。在實施例中，電子設備1704可包括額外存儲器用于電子系統(tǒng)1700的既定功能性應用。對于布置為存儲器裸片堆疊的存儲器1702，存儲器裸片的類型可包括但不限于根據(jù)本文中所教示的各個實施例布置的動態(tài)隨機存取存儲器、靜態(tài)隨機存取存儲器、同步動態(tài)隨機存取存儲器(SDRAM)、同步圖形隨機存取存儲器(SGRAM)、雙倍數(shù)據(jù)速率動態(tài)隨機存取存儲器(DDR)、及雙倍數(shù)據(jù)速率SDRAM?？梢阅M封裝的形式實現(xiàn)根據(jù)圖I至16中所圖解說明的各個實施例的堆疊式存儲器裝置1702的各個實施例的結構，所述模擬封裝可布置為用以模擬各個實施例及/或各個實施例的操作的軟件、硬件或軟件封裝與硬件封裝的組合。 在各個實施例中，外圍裝置1706耦合到總線1703。外圍裝置1706可包括顯示器、成像裝置、印刷裝置、無線裝置、無線接口(例如，無線收發(fā)器)、額外存儲存儲器、可結合控制器1701操作的控制裝置。在實施例中，控制器1701可包括一個或一個以上處理器。在各個實施例中，系統(tǒng)1700包括(但不限于)光纖系統(tǒng)或裝置、光電系統(tǒng)或裝置、光學系統(tǒng)或裝置、成像系統(tǒng)或裝置、及信息處置系統(tǒng)或裝置(例如無線系統(tǒng)或裝置)、電信系統(tǒng)或裝置及計算機。雖然本文中已圖解說明并描述特定實施例，但所屬領域的技術人員將了解，任何旨在實現(xiàn)相同目的的布置均可替換所展示的特定實施例。各個實施例使用本文中所描述的實施例的排列及/或組合。應理解，以上說明打算為說明性的，而非限定性的，且本文中所采用的措詞或術語是出于說明目的。
權利要求
1.一種存儲器裸片堆疊，其包含 多個選擇相關連接節(jié)點，所述多個選擇相關連接節(jié)點中的每一者經配置以取決于所述裸片如何布置成所述存儲器裸片堆疊而接收選擇信號，且其中所述選擇相關連接節(jié)點中的至少一者包含經配置以接收選擇信號的外部選擇連接節(jié)點；及 多個識別電路，其中所述識別電路中的每一者對應于所述堆疊中的所述存儲器裸片中的相應一者，其中所述識別電路中的每一者可取決于所述相應裸片如何布置于所述堆疊中而耦合到所述多個選擇相關連接節(jié)點中的一者或一者以上，且其中所述識別電路中的每一者經配置以響應于所述識別電路如果耦合的話那么如何耦合到所述選擇相關連接節(jié)點中的經配置以接收選擇信號的所述至少一者而確定其相應存儲器裸片的識別。
2.根據(jù)權利要求I所述的存儲器裸片堆疊，其中所述識別電路中的每一者耦合到其相應存儲器裸片中的多個選擇相關穿襯底導通體。
3.根據(jù)權利要求I所述的存儲器裸片堆疊，其中每一裸片具有一定數(shù)目個對應選擇相關連接節(jié)點，且其中對應于每一裸片的選擇相關連接節(jié)點的所述數(shù)目等于所述堆疊中的存儲器裸片的數(shù)目。
4.根據(jù)權利要求I所述的存儲器裸片堆疊，其中所述堆疊中的存儲器裸片的所述數(shù)目等于四且所述裸片中的每一者具有所述選擇相關連接節(jié)點中的相應四個對應者，其中所述裸片中的一者的所述選擇相關連接節(jié)點中的所述相應四個對應者包含四個外部選擇連接節(jié)點。
5.根據(jù)權利要求I所述的存儲器裸片堆疊，其中所述堆疊中的存儲器裸片的所述數(shù)目等于四且所述裸片中的每一者具有所述選擇相關連接節(jié)點中的至少相應兩個對應者，其中所述裸片中的一者的所述選擇相關連接節(jié)點中的所述相應兩個對應者包含兩個外部選擇連接節(jié)點，其中所述裸片中的每一者包含至少兩個浮動選擇相關穿襯底導通體。
6.根據(jù)權利要求I所述的存儲器裸片堆疊，其中所述堆疊中的存儲器裸片的所述數(shù)目等于四且所述裸片中的每一者具有所述選擇相關連接節(jié)點中的至少一相應對應者，其中所述裸片中的一者的所述相應選擇相關連接節(jié)點包含一選擇連接節(jié)點，其中所述裸片中的每一者包含至少三個浮動選擇相關穿襯底導通體。
7.根據(jù)權利要求I所述的存儲器裸片堆疊，其中所述堆疊中的所述存儲器裸片中的一者的選擇相關穿襯底導通體耦合到所述存儲器裸片中的鄰近者的選擇相關穿襯底導通體，其中所述經耦合選擇相關穿襯底導通體不垂直對準。
8.一種存儲器裝置，其包含 外部選擇連接節(jié)點；及 多個存儲器裸片，其布置成堆疊，其中所述存儲器裸片中的每一者包含多個內部選擇相關節(jié)點，其中多個識別電路中的每一者對應于所述堆疊中的所述存儲器裸片中的相應一者，所述識別電路中的每一者包含多個檢測電路，所述識別電路中的相應一者的所述檢測電路中的每一者耦合到所述對應裸片的所述多個內部選擇相關節(jié)點中的相應一者，且其中所述識別電路中的每一者經配置以響應于其相應存儲器裸片的所述內部節(jié)點中如果有的話那么哪些內部節(jié)點耦合到所述外部選擇連接節(jié)點而確定所述相應裸片的識別。
9.根據(jù)權利要求8所述的存儲器裝置，其中所述外部選擇連接節(jié)點經配置而上覆于所述堆疊上。
10.根據(jù)權利要求8所述的存儲器裝置，其中所述外部選擇連接節(jié)點經配置而下伏于所述堆疊下。
11.根據(jù)權利要求8所述的存儲器裝置，其中所述存儲器裝置包括多個外部選擇連接節(jié)點。
12.根據(jù)權利要求11所述的存儲器裝置，其中所述多個外部選擇連接節(jié)點經配置而上覆于所述堆疊上。
13.根據(jù)權利要求11所述的存儲器裝置，其中所述多個外部選擇連接節(jié)點經配置而下伏于所述堆疊下。
14.根據(jù)權利要求8所述的存儲器裝置，其中所述存儲器裝置包含多個外部芯片選擇連接節(jié)點以使得對其相應存儲器裸片的所述識別的所述確定是響應于所述內部節(jié)點中如果有的話那么哪些內部節(jié)點耦合到所述外部芯片選擇連接節(jié)點中的一者。
15.根據(jù)權利要求8所述的存儲器裝置，其中每一檢測電路包括一電流感測電路。
16.根據(jù)權利要求15所述的存儲器裝置，其中所述電流感測電路包括限流器，所述限流器用以限制引導到相關聯(lián)選擇相關連接節(jié)點的感測電流。
17.根據(jù)權利要求15所述的存儲器裝置，其中所述電流感測電路包括源節(jié)點，從所述源節(jié)點產生參考電流以鏡射感測電流以便設定來自所述相應檢測電路的檢測信號。
18.根據(jù)權利要求8所述的存儲器裝置，其中每一檢測電路包括一電壓檢測電路。
19.根據(jù)權利要求18所述的存儲器裝置，其中所述電壓檢測電路包括重設輸入，所述重設輸入經配置以在重設信號的后沿上設定來自所述相應檢測電路的所述檢測信號。
20.一種經配置以布置于存儲器裸片堆疊中的存儲器裸片，其中所述堆疊包含外部選擇連接節(jié)點，所述存儲器裸片包含 多個檢測電路，每一檢測電路經配置以確定其是否耦合到所述外部選擇連接節(jié)點；及 解碼器，其經配置以從所述多個檢測電路中的至少一部分接收檢測信號且使用所述檢測信號中的所述所接收者響應于所述檢測電路中如果有的話那么哪一檢測電路耦合到所述外部選擇連接節(jié)點而輸出所述存儲器裸片的識別。
21.根據(jù)權利要求20所述的存儲器裸片，其進一步包含輸入緩沖器，所述輸入緩沖器經配置以從所述外部選擇連接節(jié)點接收信號。
22.根據(jù)權利要求21所述的存儲器裸片，其進一步包含延遲電路，其中所述延遲電路經配置以響應于所述識別而延遲從所述外部選擇連接節(jié)點接收的信號。
23.根據(jù)權利要求20所述的存儲器裸片，其中所述存儲器裸片經配置以經由四個選擇相關連接節(jié)點耦合到所述堆疊中的另一存儲器裸片，其中所述多個檢測電路包含至少三個檢測電路，其中所述至少三個檢測電路中的每一者經配置以當所述裸片布置于所述堆疊中時耦合到所述選擇相關連接節(jié)點中的相應一者。
24.—種方法,其包含 確定存儲器裸片堆疊中的存儲器裸片的識別以管理所述堆疊的操作，對所述存儲器裸片進行的對所述識別的所述確定是響應于所述裸片如何耦合以接收選擇信號。
25.根據(jù)權利要求24所述的方法，其中所述方法包括使用所述識別來調整外部輸入/輸出總線的延遲。
26.根據(jù)權利要求24所述的方法，其中所述方法包括使用所述識別來自動地切換存儲器映射。
27.根據(jù)權利要求24所述的方法，其中所述方法包括使用所述堆疊中的存儲器映射及識別信息以便使所述堆疊中的刷新電流分布于若干電力供應墊及一電力總線中，以便避免所述堆疊中的經激活區(qū)域中的電流集中且減小電力供應噪聲。
28.根據(jù)權利要求24所述的方法，其中確定存儲器裸片的識別包括施加重設信號以在所述重設信號的后沿上設定檢測信號，所輸入的所述檢測信號提供到所述存儲器裸片上的解碼器。
29.根據(jù)權利要求28所述的方法，其中確定存儲器裸片的識別包括引導來自所述解碼器的輸出或所述檢測信號以將控制信號提供到所述存儲器裸片的輸入緩沖器。
30.一種方法,其包含 將選擇信號路由到存儲器裸片堆疊中的每一存儲器裸片； 在所述堆疊中的存儲器裸片上，響應于所述選擇信號如何被路由到所述相應存儲器裸片而確定所述裸片的識別。
31.根據(jù)權利要求30所述的方法，其中所述方法包括使用所述識別來自動地切換存儲器映射。
32.根據(jù)權利要求30所述的方法，其中確定所述相應存儲器裸片的所述識別包括施加重設信號以設定輸入到所述存儲器裸片上的解碼器的檢測信號。
33.根據(jù)權利要求30所述的方法，其中路由所述選擇信號包括路由在所述堆疊處接收的一定數(shù)目個選擇信號，選擇信號的所述數(shù)目等于所述堆疊中的存儲器裸片的數(shù)目。
34.根據(jù)權利要求30所述的方法，其中路由所述選擇信號包括路由在所述堆疊處接收的一定數(shù)目個選擇信號。
全文摘要
本發(fā)明提供存儲器裸片、存儲器裸片堆疊、存儲器裝置及方法，例如用以構造及操作此類裸片、堆疊及/或存儲器裝置的方法。一個此類存儲器裸片包括經配置以取決于所述裸片如何布置于堆疊中而選擇性地耦合到外部選擇連接節(jié)點的識別。識別電路可響應于所述識別電路如果耦合的話那么如何耦合到所述外部選擇連接節(jié)點而確定其相應存儲器裸片的識別。
文檔編號G11C29/00GK102804281SQ201180014442
公開日2012年11月28日 申請日期2011年2月10日 優(yōu)先權日2010年2月11日
發(fā)明者中西琢也, 伊藤豐 申請人:美光科技公司