專利名稱：：具有直通電流隔離的電平偏移器的制作方法
技術(shù)領(lǐng)域：
：本申請(qǐng)一般涉及集成電路半導(dǎo)體器件，更具體地，涉及高電壓開關(guān)。
背景技術(shù)：
：在集成電路中，通常需要用于響應(yīng)于輸入信號(hào)從源向輸出提供電壓的電路。例子是非易失性存儲(chǔ)器中的字線選擇電路。在這樣的電路中，響應(yīng)于處于器件到器件邏輯電平的輸入信號(hào)，相對(duì)高的編程電壓被提供給字線。例如，在對(duì)于NAND型快閃存儲(chǔ)器的相當(dāng)?shù)湫偷闹抵?，響?yīng)于從地來(lái)到3-5V的“高”值的輸入而在字線上提供10-30V。能夠處理這樣的高電壓的這樣的電平偏移器在可編程非易失性存儲(chǔ)器的外圍電路中多處得到應(yīng)用。為了改進(jìn)電路的操作，重要的是當(dāng)被使能時(shí)在輸出上的電壓達(dá)到其完全的值，以及還有當(dāng)被禁用時(shí)電平偏移器迅速關(guān)閉。存在許多對(duì)于這樣的開關(guān)的設(shè)計(jì)。一些普通的設(shè)計(jì)使用NMOS晶體管和邏輯電荷泵來(lái)升高用于導(dǎo)通晶體管的柵極電壓值以及將高電壓從源傳遞到輸出。由于NMOS晶體管的體偏壓(bodybias)以及電荷泵斜升(ramping)速度,這些開關(guān)通常花費(fèi)相當(dāng)長(zhǎng)的時(shí)間來(lái)達(dá)到用于傳遞完全高電壓的傳遞電壓電平需要。所需的較高的編程電壓電平和較低的器件供應(yīng)電壓兩者加重了這些問(wèn)題，因?yàn)橛捎陔姾杀弥械腘MOS晶體管的體效應(yīng)，這些組合使得更難有效并及時(shí)地泵浦。從而，存在對(duì)于能夠處理高電壓并且當(dāng)被使能和禁用時(shí)具有迅速的響應(yīng)的電平偏移器電路的持續(xù)需求。
發(fā)明內(nèi)容根據(jù)一般的一些方面，給出了一種電平偏移器電路。該電平偏移器被連接以在第一節(jié)點(diǎn)處接收輸入電壓、接收第一使能信號(hào)以及在第二節(jié)點(diǎn)處提供輸出電壓。響應(yīng)于第一使能信號(hào)被賦值，從輸入電壓提供輸出電壓，并且當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，輸出電壓被提供為低電壓值。該電平偏移電路包括:耗盡型NMOS晶體管，其具有連接到第二節(jié)點(diǎn)的柵極；以及PMOS晶體管，其具有連接到第一使能信號(hào)的柵極。該電路還包括與NMOS晶體管和PMOS晶體管不同的第一電阻元件。匪OS晶體管、PMOS晶體管和第一電阻元件串聯(lián)連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，其中NMOS晶體管連接到第一節(jié)點(diǎn)。該電平偏移器還包括放電電路，連接到第二節(jié)點(diǎn)并且用于接收第二使能信號(hào)。當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，第二使能信號(hào)被賦值，以及當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，第二使能信號(hào)被賦值，并且當(dāng)?shù)诙鼓苄盘?hào)被賦值時(shí)，放電電路將第二節(jié)點(diǎn)連接到低電壓值，并且當(dāng)?shù)诙鼓苄盘?hào)被去賦值時(shí)，放電電路將第二節(jié)點(diǎn)與地隔尚。在其他方面，一種電平偏移器電路連接在輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間并且包括第一電流路徑和第二電流路徑。第一電流路徑在輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間并且連接以接收第一使能信號(hào)。第一電流路徑包括:耗盡型NMOS晶體管，連接到輸入節(jié)點(diǎn)并且具有連接到輸出節(jié)點(diǎn)的柵極；以及PMOS晶體管，在所述輸入和輸出節(jié)點(diǎn)之間與該耗盡型NMOS晶體管串聯(lián)。PMOS晶體管具有連接以接收第一使能信號(hào)的柵極，由此，當(dāng)?shù)谝皇鼓苄盘?hào)被賦值時(shí)，PMOS晶體管導(dǎo)通。第二電流路徑在輸出節(jié)點(diǎn)和地之間，被連接以接收第二使能信號(hào)，由此當(dāng)?shù)诙鼓苄盘?hào)被賦值時(shí)，輸出節(jié)點(diǎn)連接到地。當(dāng)?shù)谝皇鼓茈娐繁毁x值并且第二使能信號(hào)未被賦值時(shí)，電平偏移器電路被使能，并且當(dāng)?shù)诙鼓茈娐繁毁x值并且第一使能信號(hào)未被賦值時(shí)，電平偏移器電路被禁用。第一電流路徑還包括與耗盡型NMOS晶體管和PMOS晶體管不同的一個(gè)或多個(gè)電阻元件，該一個(gè)或多個(gè)電阻元件在耗盡型NMOS晶體管和輸出節(jié)點(diǎn)之間與PMOS晶體管串聯(lián)。本發(fā)明的各個(gè)方面、優(yōu)點(diǎn)、特征和實(shí)施例被包括在其示例性例子的以下描述中，該描述應(yīng)結(jié)合附圖來(lái)考慮。在此引用的所有專利、專利申請(qǐng)、文章、其他出版物、文獻(xiàn)和事物為了所有目的通過(guò)在此的全部引用合并于此。至于任何所并入的出版物、文獻(xiàn)或事物與本申請(qǐng)之間在術(shù)語(yǔ)的定義或使用上的任何不一致或沖突，應(yīng)以本申請(qǐng)中的為準(zhǔn)。圖1是電平偏移器的電路圖。圖2是例示圖1的電路的操作的波形集。圖3是圖1和圖4的細(xì)節(jié)。圖4是采用在此所述的方面的電平偏移器的示例實(shí)施例。圖5是例示圖4的電路的操作的波形集。具體實(shí)施例方式當(dāng)需要響應(yīng)于使能信號(hào)在給定節(jié)點(diǎn)處提供特定電壓時(shí)，電平偏移器在集成電路中得到許多應(yīng)用。例如，它們經(jīng)常作為非易失性存儲(chǔ)器器件上的外圍電路的一部分出現(xiàn)，其中它們需要提供在這些器件中使用的諸如10-30伏范圍內(nèi)的一些相當(dāng)高的電壓電平。這樣的非易失性存儲(chǔ)器器件的例子在美國(guó)專利n0.5，570，315,5,903，495和6，046，935中描述，例如，其中在與本申請(qǐng)同時(shí)提交的JonathanHoangHuynh和FengPan的題為“HighVoltageSwitchSuitableforuseinFlashMemory”的美國(guó)專利申請(qǐng)中給出可以使用這樣的電平偏移器的開關(guān)的具體例子。通常重要的是這樣的電平偏移器電路對(duì)用于開啟和關(guān)閉兩者的使能信號(hào)響應(yīng)迅速?？梢詤⒖紙D1簡(jiǎn)要例示此情況。思想是能夠響應(yīng)于使能信號(hào)(EN)向電路的輸出(在節(jié)點(diǎn)Y處的TG_0UT)提供輸入電壓(在節(jié)點(diǎn)X處的TG_IN)。在此，輸出正被提供給傳遞柵極(passgate)121。當(dāng)被使能時(shí)，電流Il用于充電節(jié)點(diǎn)Y。當(dāng)被禁用時(shí)，電流Idis用于將節(jié)點(diǎn)Y取為地。在圖1的例子中，電平偏移器使用耗盡101器件和p溝道器件103作為在無(wú)需使用電荷泵的情況下從輸入(TG_IN)向輸出(TG_0UT)傳遞高電壓的開關(guān)。在復(fù)位期間，當(dāng)輸入仍為高并且輸出正被放電到地時(shí)，隨著在電流Idis嘗試將節(jié)點(diǎn)Y取為地的同時(shí)電流Il繼續(xù)嘗試對(duì)節(jié)點(diǎn)Y充電，出現(xiàn)直通電流(shoot-throughcurrent)、以及相應(yīng)的功率損耗。該電流的持續(xù)時(shí)間將依賴于輸入電壓電平。為了減少此直通電流的量，電平偏移器電路的示例實(shí)施例在充電路徑中添加電阻，在放電階段期間創(chuàng)建隔離以最小化輸入的功率損耗。進(jìn)一步考慮圖1，圖1示出克服了在
背景技術(shù)：
部分中所述的問(wèn)題中的許多的一個(gè)設(shè)計(jì)。響應(yīng)于使能信號(hào)EN，電平偏移器將從輸入電壓源TG_IN得到的電壓TG_0UT在此情況下提供給晶體管121的柵極，允許其傳遞電壓Vin到Vout。開關(guān)將輸入電壓TG_IN從節(jié)點(diǎn)X經(jīng)過(guò)串聯(lián)的耗盡型NMOS晶體管NFETD101和PMOS晶體管HPFET103提供給輸出節(jié)點(diǎn)Y。HPFET103的柵極連接到使能信號(hào)EN，并且NFETD的柵極連接以接收電壓電平TG_0UT。放電電路110也連接到節(jié)點(diǎn)Y以在電平偏移被禁用時(shí)對(duì)此節(jié)點(diǎn)放電。在此實(shí)施例中，放電塊110接收第二放電使能信號(hào)EN_DIS，其與第一使能信號(hào)EN的關(guān)系將在以下描述。因?yàn)樵贜AND存儲(chǔ)器結(jié)構(gòu)的情況下，節(jié)點(diǎn)X處的電壓電平TG_IN可能具有10_30伏的值，所以器件NFETD101和HPFET103可能需要是被形成為處理在具體應(yīng)用中預(yù)期的電壓的高電壓器件。在在此給出的示例實(shí)施例中，電路上的低電壓電平Vss將被取為地并且高值Vdd通常是1.8到2.2V?？梢詤⒖紙D2的波形描述圖1的電平偏移器電路的功能。首先，電路被禁用，EN被去賦值(de-assert)并且EN_DIS被賦值。如在此布置的，EN_DIS信號(hào)在被賦值時(shí)處于Vdd，并且在被去賦值時(shí)處于Vss。EN信號(hào)在被賦值時(shí)處于低值(Vss)并且處于值VA。選取VA的值以足夠有效地截止HPFET103。如從圖2可見(jiàn)(并且對(duì)于圖5類似地，如下所述)，EN和EN_DIS同時(shí)是高并且同時(shí)是低，僅其幅度不同。在某種程度上，它們可以被認(rèn)為是相同的使能信號(hào)(或者取決于定義，彼此相反)，但是由于為了有效地截止P型器件HPFET103而對(duì)于EN信號(hào)的需要，EN信號(hào)在其高值(如在此的)上可能不同。如將理解的，EN和EN_DIS的每個(gè)何時(shí)為高或低以及何時(shí)認(rèn)為它們被賦值或者去賦值的定義可以顛倒，因?yàn)檫@些信號(hào)在其相反版本方面可以容易地被定義。對(duì)于此討論，EN信號(hào)可以被認(rèn)為控制電平偏移器何時(shí)被使能以將輸入電壓從節(jié)點(diǎn)X傳遞到輸出節(jié)點(diǎn)Y，并且EN_DIS信號(hào)可以被認(rèn)為控制放電塊110(或者圖4中的210，以下討論)何時(shí)被使能以將節(jié)點(diǎn)Y放電到Vss。返回圖2，首先輸入電壓TG_IN處于Vdd，EN處于VA，并且EN_DIS處于Vdd。從而，節(jié)點(diǎn)Y經(jīng)過(guò)塊110連接到Vss，并且輸出電平TG_0UT也處于Vss。由于EN處于VA，HPFET103截止，使得即使NFETD101是其柵極處于Vss的耗盡型器件，電流Il也是O。為了使能電平偏移器，在h時(shí)TG_IN被取為高值的VHIGH。在t:，EN被賦值并且EN_DIS被去賦值；即，在在此使用的布置下，EN和EN_DIS被降落到Vss。這斷開了經(jīng)過(guò)節(jié)點(diǎn)Y的放電塊110到地的路徑。隨著EN來(lái)到Vss，HPFET103導(dǎo)通并且TG_0UT開始升高，并且因?yàn)镹FETD101的柵極也連接到節(jié)點(diǎn)Y，這進(jìn)一步增加了電流II。這有效地降低了節(jié)點(diǎn)X和Y之間的阻抗，并且允許電流路徑Il充電TG_OUT=TG_IN=VHIGH，得到經(jīng)過(guò)傳遞柵極121的Vin=Vout。在示例實(shí)施例中，放電塊110(以及類似地圖4的210，如下所述)包括連接以接收EN_DIS作為輸入并且具有連接到輸出節(jié)點(diǎn)的其輸出的反相器111。反相器電路的簡(jiǎn)單例子在圖3中示出。如圖3中所示，當(dāng)較低晶體管被處于高的EN_DIS信號(hào)導(dǎo)通時(shí)，此晶體管將對(duì)于電流Idis提供到地(或更通常地到Vss)的路徑。為了保護(hù)反相器111不受到可能在節(jié)點(diǎn)Y上的高電壓值影響，可以將一個(gè)或多個(gè)晶體管放置在反相器111的輸出和節(jié)點(diǎn)Y之間。在示例實(shí)施例中，每個(gè)具有連接到EN_DIS的其柵極的一對(duì)晶體管113和115被用于在電平偏移器被使能時(shí)(以及EN_DIS為低時(shí))保護(hù)反相器111不受VHIGH影響。當(dāng)被禁用并且EN_DIS被賦值(在此處于Vdd)時(shí)，晶體管將向反相器111傳遞放電電流Idis并將其傳遞到地/Vss。返回到圖1和圖2，并且考慮電平偏移器的禁用，這開始于時(shí)間t2，此時(shí)EN_DIS被使能(在此例子中被取為Vdd)以將TG_OUT放電到Vss以便將VTD降低到NFETD101的閾值電壓。為了放電節(jié)點(diǎn)Y并且截止傳遞柵極121，經(jīng)過(guò)塊110放電的電流Idis將包括來(lái)自NFETD101的柵極的12、來(lái)自傳遞柵極121的電流13以及仍從節(jié)點(diǎn)X流入電平偏移器中的任何殘余電流II。同時(shí)，EN_DIS升高，EN升高到電壓VA，這與VTD大約相同以完全切斷該路徑。(如上所述，VA可能需要不同于Vdd以實(shí)現(xiàn)此點(diǎn)，像在此情況下下，其稍高于Vdd。)換句話說(shuō)，為了禁用電平偏移器，這大約是用于(通過(guò)放電節(jié)點(diǎn)Y)降低NFETD101的柵極并且將HPFET103的柵極上的電壓升高到VTD的電阻分壓器電路要增加節(jié)點(diǎn)X和Y之間的路徑上的有效阻抗以降低電流Il的導(dǎo)通水平(onlevel)。電平偏移器的供應(yīng)電壓(TG_IN)將影響切換時(shí)間的持續(xù)時(shí)間以及在t2和〖3之間的放電階段期間損失的直通電流(II對(duì)于Idis電流的貢獻(xiàn))的幅度。最終，在t3，TG_0UT的電平降到Vss，電平偏移器被禁用，并且供應(yīng)電平TG_IN被取為回降到Vdd。(在美國(guó)專利6，696，880號(hào)中討論了與圖1的電路類似的電路，其還提供了與其操作以及關(guān)于可以并入到圖1和圖4兩種的電路中的變化的細(xì)節(jié)有關(guān)的進(jìn)一步討論，包括用于更迅速地使能電平偏移器的技術(shù)。)在電平偏移器的操作中，期望除了從被禁用迅速轉(zhuǎn)變到被使能狀態(tài)之外，該電路還可以迅速轉(zhuǎn)變回到被禁用狀態(tài)。如何迅速禁用電平偏移器(從t2到t3的時(shí)間)是要看能夠如何迅速截止器件NFETD101，其中電流Idis試圖吸收電流12和13，同時(shí)電流Il繼續(xù)試圖充電節(jié)點(diǎn)Y。在在此給出的原則方面，向圖1的電平偏移器電路添加一個(gè)或多個(gè)電阻以在放電期間將充電路徑(Il)與路徑12和13隔離。圖4中例示了一個(gè)實(shí)施例，其中添加了電阻器R1231、R2233或者其兩者(以任意組合使用)。這些電阻的值可以隨著設(shè)計(jì)而變化，但是在通常的應(yīng)用中可以在例如IO-1OOkQ的范圍內(nèi)。隨著添加了電阻，對(duì)電平偏移器的導(dǎo)通速度的影響很少，因?yàn)閭鬟f柵極221的電容小。(例如，在一個(gè)通常的實(shí)現(xiàn)方式中，在TG_OUT節(jié)點(diǎn)處的電容大約是IOOfF,盡管這當(dāng)然將隨設(shè)計(jì)不同而變化。)進(jìn)一步考慮圖4的示例實(shí)施例，除了元件R1231和R2233之外，元件可以取為基本上與圖1中的相同并且類似地編號(hào)(即201對(duì)于101、203對(duì)于103等等)。圖5是對(duì)于圖1的電路的圖2的、圖4的等效圖。如圖5中所示，對(duì)于圖4的電路的輸入的波形相同，在t，0，TG_IN從Vdd被取為VHIGH，并且EN和EN_DIS在t\分別被使能和禁用。由于R1231、R2233或其兩者的存在，TG_0UT的上升時(shí)間將慢于圖1和圖2中的，但是如所述，所涉及的電容通常小，使得相關(guān)的RC常數(shù)小，并且在在此考慮之下的應(yīng)用中，在改進(jìn)的放電行為中補(bǔ)償了在用于使能的速度方面的小的代價(jià)。在放電期間，在t’2時(shí)，EN和EN_DIS被取為其高值。隨著添加了一個(gè)或多個(gè)電阻器，有效的電阻分壓器允許對(duì)于NFETD的柵極的更低的分壓點(diǎn)，并且減少了電流Il的導(dǎo)通水平。從而，此技術(shù)允許NFETD201的更快速的截止。這允許到當(dāng)TG_0UT在此處于Vss時(shí)的t’3的時(shí)間更迅速到來(lái)。除了NFETD203的更快速的截止改進(jìn)了電平偏移器的禁用響應(yīng)之外，Il的降低的水平減少了直通電流量，并且實(shí)現(xiàn)了功率節(jié)約。為了例示和描述的目的已經(jīng)給出了本發(fā)明的以上詳細(xì)描述。不意圖窮盡或者將本發(fā)明限制到所公開的精確形式。根據(jù)以上教導(dǎo)，許多修改和變化是可能的。選取所述的實(shí)施例以便最佳地說(shuō)明本發(fā)明的原理及其實(shí)際應(yīng)用，由此使得本領(lǐng)域技術(shù)人員在各個(gè)實(shí)施例中以及利用適合于構(gòu)思的具體使用的各種修改最佳地利用本發(fā)明。意圖本發(fā)明的范圍由隨附權(quán)利要求定義。權(quán)利要求1.一種電平偏移器電路，被連接以在第一節(jié)點(diǎn)處接收輸入電壓、接收第一使能信號(hào)、以及在第二節(jié)點(diǎn)處提供輸出電壓，其中響應(yīng)于第一使能信號(hào)被賦值而從輸入電壓提供輸出電壓，以及當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)將輸出電壓提供為低電壓值，所述電平偏移器電路包括:耗盡型NMOS晶體管，具有連接到第二節(jié)點(diǎn)的柵極；PMOS晶體管，具有連接到第一使能信號(hào)的柵極；與NMOS晶體管和PMOS晶體管不同的第一電阻元件，其中所述NMOS晶體管、所述PMOS晶體管和所述第一電阻元件串聯(lián)連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，所述NMOS晶體管連接到第一節(jié)點(diǎn)；以及放電電路，連接到第二節(jié)點(diǎn)并且用于接收第二使能信號(hào)，其中當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，第二使能信號(hào)被賦值，以及當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，第二使能信號(hào)被賦值，以及其中當(dāng)?shù)诙鼓苄盘?hào)被賦值時(shí)，放電電路將第二節(jié)點(diǎn)連接到低電壓值，并且當(dāng)?shù)诙鼓苄盘?hào)被去賦值時(shí)，放電電路將第二節(jié)點(diǎn)與地隔離。2.如權(quán)利要求1的電平偏移器電路，其中所述第一電阻元件連接在所述PMOS晶體管和所述第二節(jié)點(diǎn)之間。3.如權(quán)利要求2的電平偏移器電路，還包括不同于所述NMOS晶體管和所述PMOS晶體管的、連接在所述NMOS晶體管和所述PMOS晶體管之間的第二電阻元件。4.如權(quán)利要求1的電平偏移器電路，其中所述第一電阻元件連接在所述NMOS晶體管和所述PMOS晶體管之間。5.如權(quán)利要求1的電平偏移器電路，其中所述放電電路包括:反相器，具有作為輸入的第二使能信號(hào)以及具有經(jīng)過(guò)一個(gè)或多個(gè)耗盡型NMOS晶體管連接到第二節(jié)點(diǎn)的輸出，所述一個(gè)或多個(gè)耗盡型NMOS晶體管的柵極連接到第二使能信號(hào)。6.如權(quán)利要求1的電平偏移器電路，其中所述低電壓電平是地。7.如權(quán)利要求1的電平偏移器電路，其中所述第一使能信號(hào)的被賦值的電平和被去賦值的電平之間的電壓差不同于所述第二使能信號(hào)的被賦值的電平和被去賦值的電平之間的電壓差。8.如權(quán)利要求1的電平偏移器電路，其中第一使能信號(hào)在被賦值時(shí)具有低電壓電平。9.如權(quán)利要求1的電平偏移器電路，其中所述第一使能信號(hào)的被賦值的值和被去賦值的值之間的電平的差在1.8到2.2伏的范圍內(nèi)。10.如權(quán)利要求1的電平偏移器電路，其中第二使能信號(hào)在被去賦值時(shí)具有低電壓電平。11.如權(quán)利要求1的電平偏移器電路，其中所述第二使能信號(hào)的被賦值的值和被去賦值的值之間的電平的差在2.5到2.7伏的范圍內(nèi)。12.如權(quán)利要求1的電平偏移器電路，其中輸入電壓在10到30伏的范圍內(nèi)。13.如權(quán)利要求12的電平偏移器電路，其中所述PMOS晶體管是高電壓器件。14.一種電平偏移器電路，連接在輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間，包括:在所述輸入節(jié)點(diǎn)和所述輸出節(jié)點(diǎn)之間的第一電流路徑，被連接以接收第一使能信號(hào)，所述第一電流路徑包括:耗盡型NMOS晶體管，連接到所述輸入節(jié)點(diǎn)并且具有連接到所述輸出節(jié)點(diǎn)的柵極；以及PMOS晶體管，在所述輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間與所述耗盡型NMOS晶體管串聯(lián)，具有連接以接收第一使能信號(hào)的柵極，由此當(dāng)該第一使能信號(hào)被賦值時(shí)，所述PMOS晶體管導(dǎo)通；以及在所述輸出節(jié)點(diǎn)和地之間的第二電流路徑，被連接以接收第二使能信號(hào)，由此當(dāng)所述第二使能信號(hào)被賦值時(shí)，所述輸出節(jié)點(diǎn)連接到地，其中當(dāng)?shù)谝皇鼓茈娐繁毁x值并且所述第二使能信號(hào)未被賦值時(shí)，所述電平偏移器電路被使能，以及當(dāng)所述第二使能電路被賦值并且所述第一使能信號(hào)未被賦值時(shí)，所述電平偏移器電路被禁用，以及其中所述第一電流路徑還包括與所述耗盡型NMPS晶體管和PMOS晶體管不同的一個(gè)或多個(gè)電阻元件，所述一個(gè)或多個(gè)電阻元件在所述耗盡型NMOS晶體管和所述輸出節(jié)點(diǎn)之間與所述PMOS晶體管串聯(lián)。15.如權(quán)利要求14的電平偏移器電路，其中第二路徑包括:反相器，具有連接以接收第二使能信號(hào)的輸入以及連接到輸出節(jié)點(diǎn)的輸出。16.如權(quán)利要求15的電平偏移器電路，其中所述反相器通過(guò)具有連接以接收所述第二使能信號(hào)的控制柵極的一個(gè)或多個(gè)串聯(lián)的晶體管而連接到所述輸出節(jié)點(diǎn)。17.如權(quán)利要求14的電平偏移器電路，其中所述PMOS晶體管是高電壓器件。18.如權(quán)利要求14的電平偏移器電路，其中所述一個(gè)或多個(gè)電阻元件包括連接在所述PMOS晶體管和所述輸出節(jié)點(diǎn)之間的第一電阻器。19.如權(quán)利要求18的電平偏移器電路，其中所述一個(gè)或多個(gè)電阻元件還包括連接在所述耗盡型NMOS晶體管和所述PMOS晶體管之間的第二電阻器。20.如權(quán)利要求1的電平偏移器電路，其中所述一個(gè)或多個(gè)電阻元件包括連接在所述耗盡型NMOS晶體管和所述PMOS晶體管之間的第一電阻器。全文摘要給出了具有直通電流隔離的適合于高電壓應(yīng)用的電平偏移器電路。該電平偏移器接收第一使能信號(hào)并且在第一節(jié)點(diǎn)處接收輸入電壓，并在第二節(jié)點(diǎn)處提供輸出電壓。響應(yīng)于第一使能信號(hào)被賦值，該電路從輸入電壓提供輸出電壓，并且當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，將輸出電壓設(shè)置到低電壓值。該電平偏移電路包括耗盡型NMOS晶體管，其具有連接到輸出節(jié)點(diǎn)的柵極；以及PMOS晶體管，其具有連接到第一使能信號(hào)的柵極。該電路還包括與NMOS晶體管和PMOS晶體管不同的第一電阻元件。NMOS晶體管、PMOS晶體管和第一電阻元件串聯(lián)連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，NMOS晶體管連接到第一節(jié)點(diǎn)。該電平偏移器還包括放電電路，連接到第二節(jié)點(diǎn)并且用于接收第二使能信號(hào)。當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，第二使能信號(hào)被賦值，以及當(dāng)?shù)谝皇鼓苄盘?hào)被去賦值時(shí)，第二使能信號(hào)被賦值，并且當(dāng)?shù)诙鼓苄盘?hào)被賦值時(shí)，放電電路將第二節(jié)點(diǎn)連接到低電壓值，并且當(dāng)?shù)诙鼓苄盘?hào)被去賦值時(shí)，放電電路將第二節(jié)點(diǎn)與地隔離。文檔編號(hào)G11C8/08GK103155043SQ201180047602公開日2013年6月12日申請(qǐng)日期2011年8月25日優(yōu)先權(quán)日2010年9月30日發(fā)明者J.H.海恩,潘鋒,Q.V.古延,T.法姆申請(qǐng)人:桑迪士克科技股份有限公司