專利名稱：伴隨式的計算方法及其計算裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及固態(tài)存儲技術(shù)領(lǐng)域，尤其涉及一種伴隨式的計算方法及其計算裝置。
背景技術(shù)：
固態(tài)硬盤存儲技術(shù)為現(xiàn)有技術(shù)中常用的存儲技術(shù)。由于閃存要求糾錯電路所具備的糾錯能力越來越高，導致糾錯電路的面積和功耗增加。隨著固態(tài)硬盤的數(shù)據(jù)傳輸速度的提聞，要求糾錯電路的速度提聞，提聞糾錯電路工作頻率是提聞糾錯電路的一種方式。目前，糾錯電路的伴隨式計算電路中的求余數(shù)運算面積功耗大，且關(guān)鍵路徑長，嚴重影響糾錯電路的工作頻率、面積和功耗。
現(xiàn)有的伴隨式計算是把組成生成多項式的最小多項式的根代入接收到的碼字多項式并計算出結(jié)果的過程，硬件實現(xiàn)時通常先將碼字多項式對生成多項式求余數(shù)，然后把最小多項式的根代入到余數(shù)中。以糾錯能力為60，有限域是GF(2~15)的BCH糾錯電路為例，生成多項式的最高階次是900，所使用的線性反饋移位寄存器的長度是900，因此，求余數(shù)運算的關(guān)鍵路徑會比較長。而在代入根的運算中，需要拆分多個周期實現(xiàn)代入根的運算，否則也會因為關(guān)鍵路徑太長而導致工作頻率不高。綜上可知，現(xiàn)有的伴隨式計算技術(shù)在實際使用上，顯然存在不便與缺陷，所以有必要加以改進。

發(fā)明內(nèi)容
針對上述的缺陷，本發(fā)明的目的在于提供一種伴隨式的計算方法及其裝置，以降低伴隨式計算的功耗，縮短伴隨式的計算裝置關(guān)鍵路徑，使伴隨式的計算裝置能工作在高的頻率下。為了實現(xiàn)上述發(fā)明目的，本發(fā)明提供了一種伴隨式的計算方法，所述計算方法包括將接收到的碼字多項式對最小多項式進行求余運算；將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式；根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式。根據(jù)所述的伴隨式的計算方法，在所述將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式的步驟中，將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中序號為奇數(shù)的部分伴隨式；在所述根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式的步驟中，根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式。根據(jù)所述的伴隨式的計算方法，所述計算伴隨式中序號為奇數(shù)的部分伴隨式通過線性反饋移位寄存器計算。根據(jù)所述的伴隨式的計算方法，所述伴隨式中序號為偶數(shù)的部分伴隨式通過平方運算器計算。根據(jù)所述的伴隨式的計算方法，在所述根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式的步驟之后還包括根據(jù)所述序號為奇數(shù)的部分伴隨式和序號為偶數(shù)的部分伴隨式，計算關(guān)鍵方程系數(shù)的步驟。為了實現(xiàn)本發(fā)明的另一發(fā)明目的，本發(fā)明還提供了一種伴隨式的計算裝置，所述計算裝置包括求余運算模塊，用于將接收到的碼字多項式對最小多項式進行求余運算；第一部分伴隨式計算模塊，用于將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式；第二部分伴隨式計算模塊，用于根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下·部分的伴隨式。根據(jù)所述的伴隨式的計算裝置，所述第一部分伴隨式計算模塊用于將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中序號為奇數(shù)的部分伴隨式；所述第二部分伴隨式計算模塊用于根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式。根據(jù)所述的伴隨式的計算裝置，所述求余運算模塊為線性反饋移位寄存器。根據(jù)所述的伴隨式的計算裝置，所述第二部分伴隨式計算模塊為平方運算器。根據(jù)所述的伴隨式的計算裝置，所述計算裝置還包括求解關(guān)鍵方程系數(shù)模塊，用于根據(jù)所述序號為奇數(shù)的部分伴隨式和序號為偶數(shù)的部分伴隨式，計算關(guān)鍵方程系數(shù)。本發(fā)明通過將接收到的碼字多項式對最小多項式求余，有效提高伴隨式計算的工作頻率；將接收到的碼字多項式對最小多項式求余，并基于該余數(shù)計算伴隨式，有效的降低伴隨式計算的延遲；將接收到的碼字多項式對最小多項式求余，并基于該余數(shù)計算部分伴隨式，減少伴隨式的計算，降低面積和功耗。進一步的，將接收到的碼字多項式對最小多項式求余，并基于該余數(shù)計算部分伴隨式，在求解關(guān)鍵方程系數(shù)時實時計算所需要的伴隨式，有效的降低功耗。另外，在求解關(guān)鍵方程系數(shù)時使用實現(xiàn)有限域的平方運算的電路實時計算所需要的伴隨式，所述的平方電路只有十幾個門，更有效的降低面積和功耗。


圖I是本發(fā)明的第一實施例提供的伴隨式的計算裝置的結(jié)構(gòu)示意圖；圖2是本發(fā)明的第三實施例提供的伴隨式的計算裝置的結(jié)構(gòu)示意圖；圖3是本發(fā)明的一個施例提供的伴隨式的計算裝置的結(jié)構(gòu)示意圖；圖4是本發(fā)明的一個實施例提供的伴隨式的計算裝置的求余數(shù)運算和代入根的乘法運算框圖；圖5是本發(fā)明的一個實施例提供的實現(xiàn)求余數(shù)運算的線性反饋移位寄存器電路圖；圖6是本發(fā)明一個實施例提供的伴隨式平方運算結(jié)構(gòu)；圖7是本發(fā)明第五實施中提供的伴隨式的計算方法流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。參見圖1，本發(fā)明的第一實施例提供了一種伴隨式的計算裝置100，所述計算裝置100包括求余運算模塊10，用于將接收到的碼字多項式對最小多項式進行求余運算；第一部分伴隨式計算模塊20，用于將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式；第二部分伴隨式計算模塊30，用于根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式。 在該實施例中，針對當前伴隨式計算電路的面積功耗大、工作頻率低的缺陷，提供了實現(xiàn)一種面積功耗優(yōu)化的伴隨式的計算裝置100，能夠有效的降低伴隨式計算的功耗，且所實現(xiàn)的伴隨式的計算裝置100關(guān)鍵路徑短，能夠工作在高的頻率下。具體的，求余運算模塊10通過用接收端接收到的碼字多項式對組成生成多項式的最小多項式求余數(shù)實現(xiàn)伴隨式計算的求余運算，第一部分伴隨式計算模塊20再把生成多項式的根代入到余數(shù)中計算部分伴隨式，第二部分伴隨式計算模塊30并在求解關(guān)鍵方程系數(shù)時計算另外一部分伴隨式。由于伴隨式的計算裝置100中對最小多項式求余而不是對生成多項式求余數(shù)，其相應的關(guān)鍵路徑短，延遲小，降低運算面積和功耗。在本發(fā)明的第二實施例中，第一部分伴隨式計算模塊20用于將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中序號為奇數(shù)的部分伴隨式；第二部分伴隨式計算模塊30用于根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式。所使用的線性反饋移位寄存器長度和生成多項式的階次相關(guān)，關(guān)鍵路徑短，延遲小，譯碼電路能夠工作在高的頻率。本裝置的伴隨式代入根的運算在一個周期內(nèi)完成，延遲小。本裝置在伴隨式計算時只計算部分伴隨式，而另外一部分伴隨式通過平方器實時計算，減少伴隨式計算的邏輯單元，降低面積和功耗。參見圖2，在本發(fā)明的第三實施例中，伴隨式的計算裝置100還包括求解關(guān)鍵方程系數(shù)模塊40，用于根據(jù)所述序號為奇數(shù)的部分伴隨式和序號為偶數(shù)的部分伴隨式，計算關(guān)鍵方程系數(shù)。參見圖3是本發(fā)明一個實施例提供的伴隨式的計算裝置100的結(jié)構(gòu)示意圖，其中，求余運算模塊10為線性反饋移位寄存器，第一部分伴隨式計算模塊20代入根計算伴隨式模塊20為第二部分伴隨式計算模塊30為平方運算器。為方便說明以糾錯能力為60，有限域是GF(2~15)的BCH糾錯電路為例，需要序號從I到120的120個伴隨式，此處僅計算序號是奇數(shù)的60個伴隨式。圖中LFSR(LinearFeedbackShiftingRegister,線性反饋移位寄存器)求余模塊10實現(xiàn)接收到的碼字多項式對最小多項式的求余數(shù)運算，它的輸出是最高次冪為14的多項式。把對應的最小多項式的根代入到對應的余數(shù)多項式中，計算出對應的伴隨式。為了減少邏輯的使用，在LFSR求余模塊10求余數(shù)和代入根計算伴隨式模塊20中只計算了部分伴隨式。另外一部分伴隨式通過第二部分伴隨式計算模塊30即伴隨式平方運算電路30實現(xiàn)計算。參見圖4是本發(fā)明一個實施例提供的伴隨式的計算裝置100實現(xiàn)求余數(shù)運算的線性反饋移位寄存器電路圖，圖中的m為14。由該圖可見，在平行展開后，伴隨式的計算裝置100的求余數(shù)運算的關(guān)鍵路徑也不會太長，能工作在較高的頻率。參見圖5是伴隨式的計算裝置100的實現(xiàn)伴隨式平方運算的電路框圖。所述的平方運算電路，是根據(jù)序號為i的伴隨式，計算序號為2i的伴隨式，所用的平方運算電路只有一個，且只用十幾個邏輯門。圖7是本發(fā)明一個實施例提供的伴隨式平方運算結(jié)構(gòu)。假設余數(shù)b (X)為b (X) =b0+bix+b2x2+......+V1Xn'那么伴隨式可以表示為民=明=%+￥ + W)2……+,同理另外一個伴隨式可以寫為-.S21 =6(滬)= +卻2ι+δ2(滬)2...... + bNJd2i)N-1 由于二進制BCH中，有限域的加法運算是異或運算，因此有(.VJ2=S,.^ =^0+V^+^2(S2i)2......+Ufr1 = S2,;從而根據(jù)序號為 i 的伴隨
式，計算序號為2i的伴隨式。以糾錯能力為60，有限域是GF(2~15)的BCH糾錯電路為例，需要120個伴隨式，且伴隨式的序號是I至120。由于伴隨式是順序且分多個周期輸入到求解關(guān)鍵方程系數(shù)模塊40，傳統(tǒng)的在伴隨式計算時計算出所有的伴隨式耗費大量的邏輯單元。伴隨式的計算裝置100中在伴隨式計算時只計算一半即60個伴隨式，另外一半伴隨式在求解關(guān)鍵方程系數(shù)時通過實現(xiàn)有限域平方運算的平方電路實時計算。所述的平方電路只有十幾個邏輯門，因此能夠在很大的程度上降低面積。所述的實時計算是指只在求解關(guān)鍵方程系數(shù)需要的前一個周期才把對應的伴隨式計算出，因此能夠有效的降低功耗。參見圖7，在本發(fā)明的第五實施中，提供了一種伴隨式的計算方法，所述計算方法包括步驟S701中，將接收到的碼字多項式對最小多項式進行求余運算；該步驟由求余運算模塊10實現(xiàn)。步驟S702中，將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式；該步驟由第一部分伴隨式計算模塊20實現(xiàn)。步驟S703中，根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式；該步驟由第二部分伴隨式計算模塊30實現(xiàn)。在本發(fā)明的一個實施例中，在步驟S702中，第一部分伴隨式計算模塊20將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中序號為奇數(shù)的部分伴隨式；所述計算伴隨式中序號為奇數(shù)的部分伴隨式通過線性反饋移位寄存器計算。步驟S703中，第二部分伴隨式計算模塊30根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式。所述伴隨式中序號為偶數(shù)的部分伴隨式通過平方運算器計算。在本發(fā)明的另一個實施例中，在所述步驟S703之后還包括根據(jù)所述序號為奇數(shù)的部分伴隨式和序號為偶數(shù)的部分伴隨式，計算關(guān)鍵方程系數(shù)的步驟。該步驟由求解關(guān)鍵方程系數(shù)模塊40實現(xiàn)。根據(jù)BCH碼的編碼原理，編碼后的碼字多項式能夠被最小多項式整除。因此，伴隨式的計算裝置100的求余運算模塊10首先將接收到的碼字多項式對最小多項式求余數(shù)，然后第一部分伴隨式計算模塊20把最小多項式的根代入到所得的余數(shù)中。同樣以糾錯能力為60，有限域是GF (2~ 15)的BCH糾錯電路為例，最小多項式的階次最大值是15，因此求余數(shù)運算的線性反饋移位寄存器的長度是15，余數(shù)的最高階次是14，不管是求余數(shù)運算，或者是代入運算，所使用電路的關(guān)鍵路徑都很短，能夠工作在較高的頻率。此外，由于余數(shù)的最高階次是14，代入根的運算可以在一個周期內(nèi)完成，伴隨式計算的代入運算的延遲是一個周期。綜上所述，本發(fā)明通過將接收到的碼字多項式對最小多項式求余，有效提高伴隨式計算的工作頻率；將接收到的碼字多項式對最小多項式求余，并基于該余數(shù)計算伴隨式，有效的降低伴隨式計算的延遲；將接收到的碼字多項式對最小多項式求余，并基于該余數(shù)計算部分伴隨式，減少伴隨式的計算，降低面積和功耗。進一步的，將接收到的碼字多項式對最小多項式求余，并基于該余數(shù)計算部分伴隨式，在求解關(guān)鍵方程系數(shù)時實時計算所需要的伴隨式，有效的降低功耗。另外，在求解關(guān)鍵方程系數(shù)時使用實現(xiàn)有限域的平方運算的電路實時計算所需要的伴隨式，所述的平方電路只有十幾個門，更有效的降低面積和功耗。
當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種伴隨式的計算方法，其特征在于，所述計算方法包括 將接收到的碼字多項式對最小多項式進行求余運算； 將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式； 根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式。
2.根據(jù)權(quán)利要求I所述的伴隨式的計算方法，其特征在于，在所述將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式的步驟中，將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中序號為奇數(shù)的部分伴隨式； 在所述根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式的步驟中，根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式。
3.根據(jù)權(quán)利要求2所述的伴隨式的計算方法，其特征在于，所述計算伴隨式中序號為奇數(shù)的部分伴隨式通過線性反饋移位寄存器計算。
4.根據(jù)權(quán)利要求2所述的伴隨式的計算方法，其特征在于，所述伴隨式中序號為偶數(shù) 的部分伴隨式通過平方運算器計算。
5.根據(jù)權(quán)利要求2所述的伴隨式的計算方法，其特征在于，在所述根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式的步驟之后還包括 根據(jù)所述序號為奇數(shù)的部分伴隨式和序號為偶數(shù)的部分伴隨式，計算關(guān)鍵方程系數(shù)的步驟。
6.一種伴隨式的計算裝置，其特征在于，所述計算裝置包括 求余運算模塊，用于將接收到的碼字多項式對最小多項式進行求余運算； 第一部分伴隨式計算模塊，用于將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式； 第二部分伴隨式計算模塊，用于根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式。
7.根據(jù)權(quán)利要求6所述的伴隨式的計算裝置，其特征在于，所述第一部分伴隨式計算模塊用于將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中序號為奇數(shù)的部分伴隨式； 所述第二部分伴隨式計算模塊用于根據(jù)所述序號為奇數(shù)的部分伴隨式，計算所述伴隨式中序號為偶數(shù)的部分伴隨式。
8.根據(jù)權(quán)利要求7所述的伴隨式的計算裝置，其特征在于，所述求余運算模塊為線性反饋移位寄存器。
9.根據(jù)權(quán)利要求7所述的伴隨式的計算裝置，其特征在于，所述第二部分伴隨式計算模塊為平方運算器。
10.根據(jù)權(quán)利要求7所述的伴隨式的計算裝置，其特征在于，所述計算裝置還包括 求解關(guān)鍵方程系數(shù)模塊，用于根據(jù)所述序號為奇數(shù)的部分伴隨式和序號為偶數(shù)的部分伴隨式，計算關(guān)鍵方程系數(shù)。
全文摘要
本發(fā)明適用于固態(tài)存儲技術(shù)領(lǐng)域，提供了一種伴隨式的計算方法及其裝置，所述計算方法包括將接收到的碼字多項式對最小多項式進行求余運算；將所述最小多項式的根代入到所述求余運算獲得的余數(shù)中，計算伴隨式中的部分伴隨式；根據(jù)所述部分伴隨式，計算所述伴隨式中的剩下部分的伴隨式。借此，本發(fā)明降低了伴隨式計算的功耗，縮短伴隨式的計算裝置關(guān)鍵路徑，使伴隨式的計算裝置能工作在高的頻率下。
文檔編號G11C29/42GK102855940SQ201210202709
公開日2013年1月2日 申請日期2012年6月19日 優(yōu)先權(quán)日2012年6月19日
發(fā)明者莫海鋒, 朱麗娟 申請人:記憶科技(深圳)有限公司