專利名稱：半導(dǎo)體存儲器件及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及一種半導(dǎo)體設(shè)計技術(shù)，更具體而言，涉及一種設(shè)置有模式寄存器單元的半導(dǎo)體存儲器件。
背景技術(shù)：
一般地，諸如雙數(shù)據(jù)速率同步DRAM (DDR SDRAM)的半導(dǎo)體存儲器件被設(shè)置有模式寄存器單元，其中，模式寄存器單元儲存器件操作的信息，諸如CAS潛伏時間、列地址選通潛伏時間、突發(fā)類型、突發(fā)長度、存儲體分組模式以及DLL導(dǎo)通/關(guān)斷。模式寄存器單元在半導(dǎo)體存儲器件操作之前儲存相應(yīng)的信息，并且用儲存的信息來設(shè)定半導(dǎo)體存儲器件。經(jīng)由地址引腳來輸入儲存在模式寄存器單元中的信息數(shù)據(jù)，并出于方便的目的，儲存在模式寄存器單元中的信息數(shù)據(jù)將被稱作為地址信號ADD。圖1是用于解釋現(xiàn)有的半導(dǎo)體存儲器件的部分配置的框圖。參見圖1，半導(dǎo)體存儲器件包括命令譯碼單元110、模式寄存器激活控制單元120、以及第一至第四模式寄存器單元130 j至130_4。命令譯碼單元110響應(yīng)于多個命令信號CMD而產(chǎn)生模式寄存器使能信號EN，并且模式寄存器激活控制單元120響應(yīng)于模式寄存器使能信號EN而產(chǎn)生與多個存儲體地址信號BA相對應(yīng)的第一至第四模式寄存器激活信號EN_MRS1至EN_MRS4。在命令信號CMD輸入到命令譯碼單元110時，模式寄存器使能信號EN被激活具有與模式寄存器單元操作相對應(yīng)的指定值，并且存儲體地址信號BA被用來選擇第一至第四模式寄存器單元130_1至130_4。第一至第四模式寄存器單元130_1至130_4分別響應(yīng)于第一至第四模式寄存器激活信號EN_MRS1至EN_MRS4而儲存地址信號ADD。儲存在第一至第四模式寄存器單元130_1至130_4中的數(shù)據(jù)用作前述與CAS潛伏時間、突發(fā)類型、突發(fā)長度、存儲體分組模式、DLL導(dǎo)通/關(guān)斷等相關(guān)的信息。圖2是用于說明圖1的半導(dǎo)體存儲器件的操作的操作波形圖。在下文中，將參照圖1和圖2來描述半導(dǎo)體存儲器件的操作。命令譯碼單元110將命令信號CMD譯碼并激活模式寄存器使能信號EN。一般地，在與命令信號CMD的輸入大體相同的時間，輸入存儲體地址信號BA和地址信號ADD。模式寄存器激活控制單元120響應(yīng)于存儲體地址信號BA和模式寄存器使能信號EN，而激活與第一至第四模式寄存器激活信號EN_MRS1至EN_MRS4的存儲體地址信號BA相對應(yīng)的模式寄存器激活信號。第一至第四模式寄存器單元1301至1304響應(yīng)于第一至第四模式寄存器激活信號EN_MRS1至EN_MRS4而接收并儲存地址信號ADD，并分別將儲存的數(shù)據(jù)譯碼以輸出第一至第四模式寄存器輸出信號0UT_MRS1至0UT_MRS4。
此外，對于第一至第四模式寄存器單元130_1至130_4需要預(yù)定的時間來接收并儲存地址信號ADD。換言之,第一模式寄存器單兀130_1響應(yīng)于第一模式寄存器激活信號EN_MRS1而接收與第一模式寄存器單元130_1相對應(yīng)的第一地址信號ADDl (參見圖2)，并在預(yù)定的時間經(jīng)過之后，將接收的第一地址信號ADDl譯碼以輸出第一模式寄存器輸出信號0UT_MRS1。在輸出第一模式寄存器輸出信號0UT_MRS1之后，應(yīng)當(dāng)輸入與第二模式寄存器單元130_2相對應(yīng)的第二地址信號ADD2。這以相同的方式適用于第三至第四地址信號ADD3 和 ADD4。因此，為了將地址信號ADD穩(wěn)定地儲存在第一至第四模式寄存器單元130_1至130_4中，輸入第一至第四地址信號ADDl至ADD4需要考慮第一至第四模式寄存器單元130_1至130_4的數(shù)據(jù)儲存完成時間。這是因為第一至第四地址信號ADDl至ADD4的輸入時間由第一至第四模式寄存器單元130_1至130_4的儲存完成時間來限定。近來，半導(dǎo)體存儲器件以更高的速度操作。然而，獲得半導(dǎo)體存儲器件的高速操作會受到模式寄存器的數(shù)據(jù)儲存完成時間的阻礙。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及一種無論模式寄存器的數(shù)據(jù)儲存完成時間如何仍能將使模式寄存器的數(shù)據(jù)儲存操作使能的半導(dǎo)體存儲器件。根據(jù)本發(fā)明的一個示例性實施例，一種半導(dǎo)體存儲器件包括:選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成產(chǎn)生順序激活的多個選擇信號；路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于所述多個選擇信號而選擇順序輸入的信息數(shù)據(jù)的傳送路徑；多個第一儲存單元，每個第一儲存單元被配置成具有第一儲存完成時間并儲存路徑選擇單元的輸出信號；以及多個第二儲存單元，每個第二儲存單元被配置成具有比第一儲存完成時間長的第二儲存完成時間，并儲存所述多個第一儲存單元的各個輸出信號。根據(jù)本發(fā)明的另一個示例性實施例，一種半導(dǎo)體存儲器件包括:命令譯碼單元，所述命令譯碼單元被配置成將外部命令信號譯碼，并產(chǎn)生模式寄存器激活信號；選擇信號發(fā)生單元，所述選擇信號發(fā)生被配置成響應(yīng)于模式寄存器激活信號和至少一個存儲體地址信號，而產(chǎn)生順序激活的多個選擇信號；路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于選擇信號而選擇順序輸入的地址的傳送路徑；多個儲存單元，每個儲存單元被配置成具有第一儲存完成時間，并儲存路徑選擇單元的輸出信號；以及多個模式寄存器單元，每個模式寄存器單元被配置成具有比第一儲存完成時間長的第二儲存完成時間，并儲存所述多個儲存單元的各個輸出信號。根據(jù)本發(fā)明的另一個示例性實施例，一種半導(dǎo)體存儲器件的操作方法包括以下步驟:將第一信息數(shù)據(jù)輸入到第一模式寄存器單元中，并儲存第一信息數(shù)據(jù)，以及在完成第一信息數(shù)據(jù)的儲存之前，將第二信息數(shù)據(jù)輸入到第二模式寄存器單元中。根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件包括具有短的儲存完成時間的儲存單元。本發(fā)明的實施例基于順序激活的選擇信號，在相應(yīng)的儲存單元中儲存順序輸入的信息數(shù)據(jù)，由此無論模式寄存器單元的數(shù)據(jù)儲存完成時間如何，仍將模式寄存器單元的數(shù)據(jù)儲存操作使能。根據(jù)本發(fā)明的實施例，無論模式寄存器的數(shù)據(jù)儲存完成時間如何，仍可以順序儲 存輸入的數(shù)據(jù)。因此，可以獲得半導(dǎo)體存儲器件的高速操作。


圖1是用于說明現(xiàn)有的半導(dǎo)體存儲器件的部分配置的框圖。圖2是用于說明圖1的半導(dǎo)體存儲器件的操作的操作波形圖。圖3是用于說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的部分配置的框圖。圖4是用于說明圖3的選擇信號發(fā)生單元的框圖。圖5是用于說明圖3的同步單元、路徑選擇單元以及儲存單元的電路圖。圖6是用于說明圖3至圖5的半導(dǎo)體存儲器件的操作的操作波形圖。
具體實施例方式下面將參照附圖更詳細地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施，而不應(yīng)解釋為限定為本發(fā)明所提供的實施例。確切地說，提供這些實施例是為了使本說明書充分且完整，并向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。在說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實施例中表示相似的部分。圖3是用于說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的部分配置的框圖。參見圖3，半導(dǎo)體存儲器件包括命令譯碼單元310、選擇信號發(fā)生單元320、同步單元325、路徑選擇單元330、儲存單元340以及第一至第四模式寄存器單元3501至3504。命令譯碼單元310被配置成響應(yīng)于命令信號CMD而產(chǎn)生模式寄存器使能信號EN。命令信號CMD,例如可以包括是外部命令信號的RAS信號(未不出)、CAS信號(未不出)、寫入使能信號(WE)(未示出)以及芯片選擇信號(CS)(未示出)。命令譯碼單元310被配置成響應(yīng)于外部命令信號而產(chǎn)生內(nèi)部讀取脈沖信號、寫入/讀取脈沖信號等，以及模式寄存器使能信號EN。選擇信號發(fā)生單元320被配置成響應(yīng)于模式寄存器使能信號EN而產(chǎn)生與多個存儲體地址信號BA相對應(yīng)的第一至第四路徑選擇信號SELl至SEL4。順序施加存儲體地址信號BA，并且也順序激活與存儲體地址信號BA相對應(yīng)的第一至第四路徑選擇信號SELl至SEL4。同步單元325被配置成將地址信號ADD與模式寄存器使能信號EN同步，并且將同步的地址信號LAT_ADD傳送到路徑選擇單元330。在另一個實施例中，可以省略同步單元325。路徑選擇單元330被配置成響應(yīng)于多個路徑選擇信號SELl至SEL4，來選擇從同步單元325順序輸入的同步的地址信號LAT_ADD的傳送路徑。儲存單元340被配置成儲存經(jīng)由路徑選擇單元330所選中的路徑輸出的地址信號。圖4是用于說明圖3的選擇信號發(fā)生單元320的框圖。參見圖4，選擇信號發(fā)生單元320包括譯碼部410和延遲部420。譯碼部410被配置成響應(yīng)于模式寄存器使能信號EN而將存儲體地址信號BA譯碼。延遲部420被配置成將譯碼部410的輸出信號延遲預(yù)定的時間，并產(chǎn)生多個路徑選擇信號SELl至SEL4。在延遲部420中反應(yīng)的延遲時間比順序輸入地址信號ADD時的時間間隔短。圖5是用于說明圖3的同步單元325、路徑選擇單元330以及儲存單元340的電路圖。
在圖5中，同步單元325被配置成響應(yīng)于模式寄存器使能信號EN而同步地址信號ADD,并且將同步的地址信號LAT_ADD傳送到路徑選擇單元330。路徑選擇單元330響應(yīng)于多個路徑選擇信號SELl至SEL4而選擇同步的地址信號LAT_ADD的傳送路徑，并且包括第一至第四傳輸門TGl至TG4，所述第一至第四傳輸門TGl至TG4響應(yīng)于第一至第四路徑選擇信號SELl至SEL4而傳送同步的地址信號LAT_ADD。儲存單元340包括第一至第四儲存部LATl至LAT4。第一至第四儲存部LATl至LAT4每個分別儲存第一至第四傳輸門TGl至TG4的各個輸出信號，并且分別輸出第一至第四儲存信號LAT_MRS1至LAT_MRS4。因此，路徑選擇單元330經(jīng)由基于第一至第四路徑選擇信號SELl至SEL4而形成的傳送路徑，將同步的地址信號LAT_ADD傳送到設(shè)置在儲存單元340中的相應(yīng)的第一至第四儲存部LATl至LAT4中的一個。參見圖3，第一至第四模式寄存器單元350_1至350_4儲存從設(shè)置在儲存單元340中的第一至第四儲存部LATl至LAT4輸出的第一至第四儲存信號LAT_MRS1至LAT_MRS4。儲存在第一至第四模式寄存器單元350_1至350_4中的數(shù)據(jù)可以用作與CAS潛伏時間、突發(fā)類型、突發(fā)長度、存儲體分組模式、DLL導(dǎo)通/關(guān)斷等相關(guān)的信息。根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體存儲器件示出路徑選擇單元330，所述路徑選擇單元330包括四個傳輸門，即基于四個模式寄存器單元的四個傳送路徑，并且儲存單元340包括四個儲存部。然而，在本發(fā)明的其它示例性實施例中可以使用多于四個或少于四個的傳輸門。圖6是用于說明圖3至圖5的半導(dǎo)體存儲器件的操作的操作波形圖。在下文中，將參照圖3至圖5來描述半導(dǎo)體存儲器件的操作。首先，命令譯碼單元310將命令信號CMD譯碼并激活模式寄存器使能信號EN。選擇信號發(fā)生單元320的譯碼部410將存儲體地址信號BA譯碼，以及延遲部420將譯碼的信號延遲預(yù)定的時間，并輸出第一至第四路徑選擇信號SELl至SEL4。第一至第四路徑選擇信號SELl至SEL4被延遲的時間比在順序輸入地址信號ADD時的時間間隔短，并且被延遲成足夠與同步單元325的同步的地址信號LAT ADD同步。根據(jù)本發(fā)明的本實施例的半導(dǎo)體存儲器件利用將命令信號CMD延遲以產(chǎn)生第一至第四路徑選擇信號SELl至SEL4的實例。然而，在本發(fā)明的另一個示例性實施例中，也可以通過利用具有與地址信號ADD的輸入時間點相關(guān)的信息的全部信號，來產(chǎn)生第一至第四路徑選擇信號 SELl 至 SEL4。此外，同步單元325響應(yīng)于模式寄存器使能信號EN而同步地址信號ADD，并且經(jīng)由與第一至第四路徑選擇信號SELl至SEL4相對應(yīng)的第一至第四傳輸門TGl至TG4，來輸出并傳送同步的地址信號LAT_ADD。即，經(jīng)由與第一至第四路徑選擇信號SELl至SEL4中的激活的選擇信號相對應(yīng)的傳送路徑，來傳送同步的地址信號LAT_ADD。傳送的信號被儲存在儲存單元340中所設(shè)置的第一至第四儲存部LATl至LAT4，并且被輸出作為第一至第四儲存信號LAT_MRS1至LAT_MRS4。將第一至第四儲存信號LAT_MRS1至LAT_MRS4分別儲存在第一至第四模式寄存器單元350_1至350_4中，并且分別將第一至第四儲存信號LAT_MRS1至LAT_MRS4譯碼以輸出作為第一至第四模式寄存器輸出信號0UT_MRS1至0UT_MRS4。根據(jù)本發(fā)明的本實施例的半導(dǎo)體存儲器件包括第一至第四模式寄存器單元350_1至350_4和儲存單元340的第一至第四儲存部LATl至LAT4。儲存單元340采用某些數(shù)據(jù)作為輸入，并且第一至第四模式寄存器單元350_1至350_4也采用某些數(shù)據(jù)作為輸入。在儲存單元340的第一至第四儲存部LATl至LAT4中的數(shù)據(jù)儲存完成時間(在下文中，被稱作為“第一儲存完成時間”)與在第一至第四模式寄存器單元350_1至350_4中的數(shù)據(jù)儲存完成時間(在下文中，被稱作為“第二存儲完成時間”)不同。在圖6中，第一儲存完成時間由“Tl”來表示，第二儲存完成時間由“T2”來表示。第二儲存完成時間T2比第一儲存完成時間Tl長。這里，“Tl”表示在第一至第四路徑選擇信號SELl至SEL4被激活的時間點，同步單元325的同步的地址信號LAT_ADD已經(jīng)直接輸入到并且完全儲存在儲存單元340中的第一儲存完成時間。“T2”表示在與“T2”相對應(yīng)的預(yù)定時間之后，已經(jīng)將第一至第四儲存信號LAT_MRS1至LAT_MRS4完全地儲存在第一至第四模式寄存器單元350_1至350_4中的第二儲存完成時間。在現(xiàn)有的操作中，從圖2顯然可知的是，用于設(shè)定模式寄存器單元的命令信號CMD以基于時鐘信號CLK的五個時鐘的時間間隔來輸入。這表不在考慮了模式寄存器單兀的較長的第二儲存完成時間的情況下，半導(dǎo)體存儲器件以充足的余量來操作。然而，在本發(fā)明的實施例中，用于設(shè)定模式寄存器單兀的命令信號CMD可以以基于時鐘信號CLK的一個時鐘的時間間隔來輸入。這是因為無論模式寄存器單元的第二儲存完成時間如何，僅考慮儲存單兀340的第一儲存完成時間。S卩，在輸入第一地址信號ADDl和與第一地址信號ADDl相對應(yīng)的命令信號CMD之后，可以輸入第二地址信號ADD2和與第二地址信號ADD2相對應(yīng)的命令信號CMD。這以相同的方式適用于第三地址信號ADD3和第四地址信號ADD4。如上所述，根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件可以包括具有短的儲存完成時間的儲存單元340，并將基于順序激活的第一至第四路徑選擇信號SELl至SEL4順序輸入的地址信號ADD儲存在相應(yīng)的儲存單元中。這可以允許以更高的速率將模式寄存器單元的數(shù)據(jù)儲存操作使能，而與第一至第四模式寄存器單元350_1至350_4的數(shù)據(jù)儲存完成時間無關(guān)。盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進行各種變化和修改。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括: 選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成產(chǎn)生順序激活的多個選擇信號； 路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于所述多個選擇信號，而選擇順序輸入的信息數(shù)據(jù)的傳送路徑； 多個第一儲存單元，所述多個第一儲存單元中的每個被配置成具有第一儲存完成時間，并儲存所述路徑選擇單元的輸出信號；以及 多個第二儲存單元，所述多個第二儲存單元中的每個被配置成具有比所述第一儲存完成時間長的第二儲存完成時間，并儲存所述多個第一儲存單元的各個輸出信號。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述信息數(shù)據(jù)以與所述第一儲存完成時間相對應(yīng)的時間間隔來輸入。
3.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述路徑選擇單元具有與所述第二儲存單元的數(shù)目相對應(yīng)的多個傳送路徑。
4.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述第一儲存單元的數(shù)目與所述第二儲存單元的數(shù)目相對應(yīng)。
5.—種半導(dǎo)體存儲器件,包括: 命令譯碼單元，所述命令譯碼單元被配置成將外部命令信號譯碼，并產(chǎn)生模式寄存器激活信號； 選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成響應(yīng)于所述模式寄存器激活信號和至少一個存儲體地址信號，而產(chǎn)生順序激活的多個選擇信號； 路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于所述選擇信號，而選擇順序輸入的地址的傳送路徑； 多個儲存單元，所述多個儲存單元中的每個被配置成具有第一儲存完成時間，并儲存所述路徑選擇單元的輸出信號；以及 多個模式寄存器單元，所述多個模式寄存器單元中的每個被配置成具有比所述第一儲存完成時間長的第二儲存完成時間，并儲存所述多個儲存單元的各個輸出信號。
6.如權(quán)利要求5所述的半導(dǎo)體存儲器件，其中，所述選擇信號包括與所述地址的輸入時間點相關(guān)的信息。
7.如權(quán)利要求5所述的半導(dǎo)體存儲器件，還包括: 同步單元，所述同步單元被配置成響應(yīng)于所述模式寄存器激活信號而同步所述地址，并將同步的地址傳送到所述路徑選擇單元。
8.如權(quán)利要求5所述的半導(dǎo)體存儲器件，其中，所述選擇信號發(fā)生單元包括: 譯碼部，所述譯碼部被配置成將至少一個存儲體地址信號譯碼；以及 延遲部，所述延遲部被配置成將所述譯碼部的輸出信號延遲預(yù)定的時間，并產(chǎn)生所述選擇信號。
9.如權(quán)利要求8所述的半導(dǎo)體存儲器件，其中，所述延遲部被配置成將所述譯碼部的輸出信號延遲一時間段，所述時間段為信息數(shù)據(jù)的輸入時間點與隨后的信息數(shù)據(jù)的輸入時間點之間的時間段。
10.如權(quán)利要求5所述的半導(dǎo)體存儲器件，其中，所述地址以與所述第一儲存完成時間相對應(yīng)的時間間隔輸入。
11.如權(quán)利要求5所述的半導(dǎo)體存儲器件，其中，所述路徑選擇單元具有與所述模式寄存器單元的數(shù)目相對應(yīng)的多個傳送路徑。
12.如權(quán)利要求5所述的半導(dǎo)體存儲器件，其中，所述儲存單元的數(shù)目與所述模式寄存器單元的數(shù)目相對應(yīng)。
13.一種半導(dǎo)體存儲器件的操作方法，包括以下步驟: 將第一信息數(shù)據(jù)輸入到第一模式寄存器單元中，并儲存所述第一信息數(shù)據(jù)；以及 在完成所述第一信息數(shù)據(jù)的儲存之前，將第二信息數(shù)據(jù)輸入到第二模式寄存器單元中。
14.如權(quán)利要求13所述的操作方法，其中，儲存所述第一信息數(shù)據(jù)的步驟包括以下步驟: 在第一儲存完成時間期間儲存所述第一信息數(shù)據(jù)，并輸出儲存信號；以及 在第二儲存完成時間期間，儲存所述儲存信號。
15.如權(quán)利要求14所述的操作方法，其中，所述第二信息數(shù)據(jù)在所述第一儲存完成時間之后輸入。
16.如權(quán)利要求14所述的操作方法，其中，所述第二儲存完成時間比所述第一儲存完成時間長。
17.如權(quán)利要求13所述的操作方法，其中，順序輸入所述第一信息數(shù)據(jù)和所述第二信息數(shù)據(jù)。
18.如權(quán)利要求14所述的操作方法，其中，所述第一信息數(shù)據(jù)和所述第二信息數(shù)據(jù)以與所述第一儲存完成時間相對應(yīng)的時間間隔來輸入。
19.如權(quán)利要求13所述的操作方法，還包括以下步驟: 產(chǎn)生順序激活的多個選擇信號；以及 響應(yīng)于所述選擇信號而選擇所述第一信息數(shù)據(jù)和所述第二信息數(shù)據(jù)的傳送路徑。
20.如權(quán)利要求19所述的操作方法，其中，所述選擇信號包括與所述第一信息數(shù)據(jù)和所述第二信息數(shù)據(jù)的輸入時間點相關(guān)的信息。
全文摘要
本發(fā)明公開了一種半導(dǎo)體存儲器件及其操作方法，所述半導(dǎo)體存儲器件包括選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成產(chǎn)生順序激活的多個選擇信號；路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于所述多個選擇信號，而選擇順序輸入的信息數(shù)據(jù)的傳送路徑；多個第一儲存單元，每個第一儲存單元被配置成具有第一儲存完成時間，并儲存路徑選擇單元的輸出信號；以及多個第二儲存單元，每個第二儲存單元被配置成具有比第一儲存完成時間長的第二儲存完成時間，并儲存多個第一儲存單元的各個輸出信號。
文檔編號G11C11/4063GK103117086SQ20121041326
公開日2013年5月22日 申請日期2012年10月25日 優(yōu)先權(quán)日2011年10月27日
發(fā)明者金泰均 申請人:愛思開海力士有限公司