專利名稱：半導(dǎo)體存儲(chǔ)器件及其讀取方法和數(shù)據(jù)儲(chǔ)存器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，尤其涉及一種非易失性存儲(chǔ)器件的讀取方法。
背景技術(shù)：
一般而言，半導(dǎo)體存儲(chǔ)器件分成易失性存儲(chǔ)器件和非易失性存儲(chǔ)器件，易失性存儲(chǔ)器件會(huì)在電力中斷或關(guān)機(jī)時(shí)丟失其中儲(chǔ)存的數(shù)據(jù)，而非易失性存儲(chǔ)器件則在斷電時(shí)仍可保留其中儲(chǔ)存的數(shù)據(jù)。存在多種非易失性存儲(chǔ)器件。非易失性存儲(chǔ)器件可分為快閃存儲(chǔ)器件、使用鐵電電容器的鐵電RAM (FRAM)、使用隧穿磁阻(tunneling magneto-resistive, TMR)層的磁性RAM (MRAM)、使用硫族化物合金的相變存儲(chǔ)器件等。在這些非易失性存儲(chǔ)器件之中，根據(jù)存儲(chǔ)器單元和位線的配置，快閃存儲(chǔ)器件大體分成NOR快閃存儲(chǔ)器件和NAND快閃存儲(chǔ)器件。NOR快閃存儲(chǔ)器件具有兩個(gè)或多個(gè)存儲(chǔ)器單元晶體管并聯(lián)耦接至一個(gè)位線的結(jié)構(gòu)。因此，NOR快閃存儲(chǔ)器件具備良好的隨機(jī)存取時(shí)間特性。另一方面，NAND快閃存儲(chǔ)器件具有兩個(gè)或多個(gè)存儲(chǔ)器單元晶體管串聯(lián)耦接至一個(gè)位線的結(jié)構(gòu)。這種結(jié)構(gòu)稱為單元串，并且每個(gè)單元串需要一個(gè)位線接觸。因此，NAND快閃存儲(chǔ)器件在集成度方面具有良好的特性。諸如NAND快閃存儲(chǔ)器件的半導(dǎo)體存儲(chǔ)器件可以包括每個(gè)存儲(chǔ)器單元儲(chǔ)存兩位或多位的數(shù)據(jù)的多電平單元(mult1-level cell,MLC),以增加儲(chǔ)存容量。例如，儲(chǔ)存兩位數(shù)據(jù)的MLC可儲(chǔ)存最高有效位(most significant bit,MSB)和最低有效位(leastsignificantbit, LSB)這兩個(gè)位。在MLC的讀取操作中，可使用標(biāo)志單元來(lái)快速執(zhí)行讀取操作。標(biāo)志單元儲(chǔ)存關(guān)于MSB是否編程在MLC內(nèi)的信息。根據(jù)標(biāo)志單元是否被編程，可改變NAND快閃存儲(chǔ)器件的讀取操作算法。例如，當(dāng)判定出標(biāo)志單元未被編程時(shí)，則省略MSB的讀取操作。另一方面，當(dāng)判定出標(biāo)志單元被編程時(shí)，則正常執(zhí)行MSB的讀取操作。為了快速執(zhí)行NAND快閃存儲(chǔ)器件的讀取操作，執(zhí)行檢查標(biāo)志單元的狀態(tài)的操作。然而，在某些情況下，可增加用于檢查標(biāo)志單元的狀態(tài)的讀取操作。在此情況下，增加的讀取操作可能會(huì)是導(dǎo)致NAND快閃存儲(chǔ)器件的讀取性能退化的因素。

發(fā)明內(nèi)容
本文描述一種改善讀取操作的半導(dǎo)體存儲(chǔ)器件及其讀取方法以及具有所述半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)儲(chǔ)存器件。在本發(fā)明的一個(gè)實(shí)施例中，一種具有多電平存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件的讀取方法包括以下步驟:讀取指示編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位(MSB)是否被編程的標(biāo)志數(shù)據(jù)；儲(chǔ)存讀取的標(biāo)志數(shù)據(jù)；基于讀取的標(biāo)志數(shù)據(jù)，讀取編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最低有效位(LSB);以及基于儲(chǔ)存的標(biāo)志數(shù)據(jù)，讀取編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的MSB。在本發(fā)明的一個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元，所述多電平單元被布置在字線與位線彼此交叉的區(qū)域處，所述標(biāo)志存儲(chǔ)器單元被配置成儲(chǔ)存關(guān)于編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的MSB是否被編程的信息；數(shù)據(jù)輸入/輸出電路，所述數(shù)據(jù)輸入/輸出電路被配置成讀取編程在多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元內(nèi)的數(shù)據(jù)，并且暫時(shí)儲(chǔ)存讀取的數(shù)據(jù)；以及控制邏輯，所述控制邏輯被配置成經(jīng)由數(shù)據(jù)輸入/輸出電路來(lái)控制用于多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元的讀取操作?？刂七壿嫽谠谧x取編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的LSB時(shí)所讀取并儲(chǔ)存的標(biāo)志數(shù)據(jù)，來(lái)讀取編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的MSB。在本發(fā)明的一個(gè)實(shí)施例中，一種數(shù)據(jù)儲(chǔ)存器件包括半導(dǎo)體存儲(chǔ)器件以及被配置成控制半導(dǎo)體存儲(chǔ)器件的控制器。半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元，所述多電平單元被布置在字線與位線彼此交叉的區(qū)域處，所述標(biāo)志存儲(chǔ)器單元被配置成儲(chǔ)存關(guān)于編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的MSB是否被編程的信息；數(shù)據(jù)輸入/輸出電路，所述數(shù)據(jù)輸入/輸出電路被配置成讀取編程在多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元內(nèi)的數(shù)據(jù)，并且暫時(shí)儲(chǔ)存讀取的數(shù)據(jù)；以及控制邏輯，所述控制邏輯被配置成經(jīng)由數(shù)據(jù)輸入/輸出電路來(lái)控制多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元的讀取操作，并且控制邏輯基于在讀取編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的LSB時(shí)所讀取并儲(chǔ)存的標(biāo)志數(shù)據(jù)，來(lái)讀取編程在多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的MSB。


下面將參照附圖描述本發(fā)明的特征、方面和實(shí)施例，其中:圖1是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖；圖2是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)塊的電路圖；圖3是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器單元的閾值電壓分布的圖；圖4是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的應(yīng)用于多電平存儲(chǔ)器件的地址擾頻方法的圖；圖5是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的應(yīng)用于多電平存儲(chǔ)器件的另一種地址擾頻方法的圖；圖6是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的讀取操作的流程圖；圖7是說(shuō)明包括根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)處理系統(tǒng)的框圖；圖8示出包括根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)卡；圖9是說(shuō)明圖8所示的存儲(chǔ)卡的內(nèi)部配置以及存儲(chǔ)卡與主機(jī)之間的連接的框圖；圖10是說(shuō)明包括根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的SSD的框圖；圖11是說(shuō)明圖10所示的SSD控制器的框圖；以及圖12是說(shuō)明安裝了具有根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)儲(chǔ)存器件的計(jì)算機(jī)系統(tǒng)的框圖。
具體實(shí)施例方式下文中，將通過(guò)示例性實(shí)施例參照附圖來(lái)描述根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件及其讀取方法和具有半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)儲(chǔ)存器件。下面將參照附圖詳細(xì)描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限于本文所提供的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例是為了使本說(shuō)明書(shū)充分且完整，并將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對(duì)比例進(jìn)行了夸大處理。在本說(shuō)明書(shū)中，使用了特定的術(shù)語(yǔ)。使用術(shù)語(yǔ)是為了描述本發(fā)明，而并非用來(lái)限定本發(fā)明的意義和范圍。在本說(shuō)明書(shū)中，“和/或”表示包括了布置在“和/或”之前和之后的一個(gè)或更多個(gè)部件。另外，“連接/耦接”表示一個(gè)部件直接與另一個(gè)部件耦接或經(jīng)由另一個(gè)部件間接耦接。在本說(shuō)明書(shū)中，只要不在句子中特意提及，單數(shù)形式可以包括復(fù)數(shù)形式。另外，在說(shuō)明書(shū)中使用的“包括/包含”或“包括有/包含有”表示存在或增加一個(gè)或更多個(gè)部件、步驟、操作以及元件。圖1是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖。參見(jiàn)圖1，半導(dǎo)體存儲(chǔ)器件100包括存儲(chǔ)器單元陣列110、行譯碼器120、數(shù)據(jù)輸入/輸出電路130、輸入/輸出緩沖電路140以及控制邏輯150。存儲(chǔ)器單元陣列110包括例如布置在位線BLO至BLn與字線WLO至WLm的各個(gè)交叉區(qū)域處的多個(gè)存儲(chǔ)器單元。儲(chǔ)存一位數(shù)據(jù)的存儲(chǔ)器單元稱為單電平單元(singlelevelcell, SLC)。每個(gè)SLC被編程為具有與擦除狀態(tài)和編程狀態(tài)中的一個(gè)相對(duì)應(yīng)的閾值電壓。再例如，儲(chǔ)存二位或多位數(shù)據(jù)的存儲(chǔ)器單元被稱為多電平單元(multi level cell,MLC)。每個(gè)MLC被編程為具有與擦除狀態(tài)和多個(gè)編程狀態(tài)中的一個(gè)相對(duì)應(yīng)的閾值電壓。行譯碼器120被配置成響應(yīng)于行地址RADD來(lái)選擇字線WLO至WLm。行譯碼器120被配置成將電壓發(fā)生器(未示出)所提供的各種字線電壓傳輸至選中的字線和未選中的字線。例如，在讀取操作期間，行譯碼器120可以傳送讀取電壓至選中的字線，并且傳輸特定電壓用于導(dǎo)通與未選中的字線相對(duì)應(yīng)的單元晶體管。作為另一實(shí)例，在編程操作期間，行譯碼器120可傳送編程電壓至選中的字線，并且傳送通過(guò)電壓至未選中的字線。數(shù)據(jù)輸入/輸出電路130根據(jù)控制邏輯150的控制來(lái)操作。數(shù)據(jù)輸入/輸出電路130被配置成根據(jù)操作模式而作為寫(xiě)入驅(qū)動(dòng)器或感測(cè)放大器來(lái)操作，例如，數(shù)據(jù)輸入/輸出電路130在編程操作期間，可以將經(jīng)由數(shù)據(jù)輸入/輸出緩沖電路140輸入的數(shù)據(jù)儲(chǔ)存在存儲(chǔ)器單元陣列110的存儲(chǔ)器單元中。再例如，數(shù)據(jù)輸入/輸出電路130在讀取操作期間，可以經(jīng)由數(shù)據(jù)輸入/輸出緩沖電路140輸出從存儲(chǔ)器單元陣列110的存儲(chǔ)器單元讀取的數(shù)據(jù)。數(shù)據(jù)輸入/輸出電路130可以包括與各個(gè)位線BLO至BLn耦接的多個(gè)數(shù)據(jù)輸入/輸出電路。為此，可以由各個(gè)數(shù)據(jù)輸入/輸出電路來(lái)選擇或控制位線BLO至BLn。另外，在NAND快閃存儲(chǔ)器件的情況下，數(shù)據(jù)輸入/輸出電路130可以包括頁(yè)緩沖器?？刂七壿?50被配置成響應(yīng)于外部器件(例如存儲(chǔ)器控制器、存儲(chǔ)器接口或主機(jī)等等)所提供的控制信號(hào)CTRL來(lái)控制半導(dǎo)體存儲(chǔ)器件100的整體操作。例如，控制邏輯150控制半導(dǎo)體存儲(chǔ)器件100的讀取、編程(或?qū)懭?以及擦除操作。針對(duì)這種操作，控制邏輯150可以控制數(shù)據(jù)輸入/輸出電路130。根據(jù)本發(fā)明一個(gè)實(shí)施例的控制邏輯150包括標(biāo)志數(shù)據(jù)儲(chǔ)存單元160以及行地址儲(chǔ)存單元170。標(biāo)志數(shù)據(jù)儲(chǔ)存單元160被配置成儲(chǔ)存從標(biāo)志單元讀取的數(shù)據(jù)。例如，標(biāo)志數(shù)據(jù)儲(chǔ)存單元160可以包括被配置成儲(chǔ)存標(biāo)志數(shù)據(jù)的寄存器。行地址儲(chǔ)存單元170被配置成儲(chǔ)存行地址，所述行地址被存取以讀取儲(chǔ)存在標(biāo)志數(shù)據(jù)儲(chǔ)存單元160中的標(biāo)志數(shù)據(jù)。例如，行地址儲(chǔ)存單元170可包括被配置成儲(chǔ)存行地址的寄存器。根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體存儲(chǔ)器件100可在下一讀取操作中使用儲(chǔ)存在標(biāo)志數(shù)據(jù)儲(chǔ)存單元160中的標(biāo)志數(shù)據(jù)?？梢愿鶕?jù)儲(chǔ)存在行地址儲(chǔ)存單元170中的行地址，來(lái)決定儲(chǔ)存在標(biāo)志數(shù)據(jù)儲(chǔ)存單元160中的標(biāo)志數(shù)據(jù)是否用于下一讀取操作。下面將參考附圖詳細(xì)描述根據(jù)本發(fā)明一個(gè)實(shí)施例的讀取方法，其中，在前一讀取操作中所讀取的標(biāo)志數(shù)據(jù)用于下一讀取操作。圖2是說(shuō)明根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)塊的電路圖。圖3是說(shuō)明根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器單元的閾值電壓分布的圖。圖1的半導(dǎo)體存儲(chǔ)器件100的存儲(chǔ)器單元陣列110可以包括多個(gè)存儲(chǔ)塊，存儲(chǔ)器單元陣列110的每個(gè)存儲(chǔ)塊都可以用圖2所示的存儲(chǔ)塊相同的方式來(lái)配置。存儲(chǔ)塊111包括主單元區(qū)MCA和標(biāo)志單元區(qū)FCA。主單元區(qū)MCA是用于儲(chǔ)存從半導(dǎo)體存儲(chǔ)器件的外部提供的數(shù)據(jù)的區(qū)域。雖然未示出，主單元區(qū)MCA可以包括主要區(qū)和備用區(qū)。主要區(qū)是儲(chǔ)存從半導(dǎo)體存儲(chǔ)器件的外部提供的用戶數(shù)據(jù)的區(qū)域。備用區(qū)是儲(chǔ)存與主要區(qū)內(nèi)所儲(chǔ)存的用戶數(shù)據(jù)相關(guān)的信息一例如諸如糾錯(cuò)碼的元數(shù)據(jù)一的區(qū)域。主單元區(qū)MCA包括例如與多個(gè)位線BLO至BLn耦接的多個(gè)單元串STO至STn。單元串STO至STn可以具有相同的電路配置。為了方便說(shuō)明，將以一個(gè)單元串STO作為代表性實(shí)例。單元串STO包括耦接在位線BLO與公共源極線SSL之間的多個(gè)存儲(chǔ)器單元MCO至MCm和選擇晶體管DST和SST。例如，單元串STO包括與漏極選擇線DSL耦接的漏極選擇晶體管DST、分別與多個(gè)字線WLO至WLm耦接的多個(gè)存儲(chǔ)器單元MCO至MCm以及與源極選擇線SSL耦接的源極選擇晶體管SST。標(biāo)志單元區(qū)FCA包括例如分別與多個(gè)標(biāo)志位線BLOF至BLnF稱接的多個(gè)標(biāo)志單元串STOF至STnF。標(biāo)志單元串STOF至STnF可以具有相同的電路配置。為了方便說(shuō)明，將以一個(gè)標(biāo)志單元串STOF作為代表性實(shí)例。標(biāo)志單元串STOF包括耦接在位線BLOF與公共源極線CSL之間的多個(gè)標(biāo)志單元FCO至FCm以及選擇晶體管DSTF和SSTF。例如，標(biāo)志單元串STOF包括與漏極選擇線DSL耦接的漏極選擇晶體管DSTF、與各個(gè)字線WLO至WLm耦接的多個(gè)標(biāo)志單元FCO至FCm、以及與源極選擇線SSL耦接的源極選擇晶體管SSTF。雖然未示出，數(shù)據(jù)輸入/輸出電路130可以包括與主單元區(qū)MCA的各個(gè)位線BLO至BLn耦接的數(shù)據(jù)輸入/輸出電路、以及與標(biāo)志單元區(qū)FCA的各個(gè)標(biāo)志位線BLOF至BLnF率禹接的多個(gè)輸入/輸出電路。標(biāo)志單元區(qū)FCA的每個(gè)標(biāo)志單元都用作儲(chǔ)存元件來(lái)儲(chǔ)存關(guān)于相應(yīng)的主單元區(qū)MCA的任一個(gè)存儲(chǔ)器單元是否被MSB編程的信息。因此，與用于儲(chǔ)存用戶數(shù)據(jù)的主單元區(qū)MCA不同，標(biāo)志單元區(qū)FCA是用戶無(wú)法存取的隱藏區(qū)。為了簡(jiǎn)化說(shuō)明，將以主單元區(qū)MCA的主單元組CGm和相應(yīng)的標(biāo)志單元組FCGm為例。主單元組CGm的每個(gè)存儲(chǔ)器單元可以儲(chǔ)存多個(gè)數(shù)據(jù)位(例如兩位或多位的數(shù)據(jù))。這種存儲(chǔ)器單元稱為MLC。例如，如圖3所示，MLC被編程為具有與擦除狀態(tài)E和多個(gè)編程狀態(tài)PO至P2中的一個(gè)相對(duì)應(yīng)的閾值電壓。當(dāng)主單元組CGm的每個(gè)存儲(chǔ)器單元如圖3內(nèi)所示那樣儲(chǔ)存兩位數(shù)據(jù)時(shí)，則編程高位(此后稱為MSB)和低位(此后稱為L(zhǎng)SB)。當(dāng)在編程期間編程MSB時(shí)，則相應(yīng)的標(biāo)志單元被編程。例如，當(dāng)主單元組CGm的任一個(gè)存儲(chǔ)器單元被MSB編程時(shí)，則相應(yīng)的標(biāo)志單元組FCGm的所有標(biāo)志單元被編程。在此，例如，標(biāo)志單元組FCGm的每個(gè)標(biāo)志單元都儲(chǔ)存一位數(shù)據(jù)。也就是說(shuō)，標(biāo)志單元組FCGm的每個(gè)標(biāo)志單元都根據(jù)SLC方法被編程。根據(jù)儲(chǔ)存在標(biāo)志單元組FCGm的標(biāo)志單元中的數(shù)據(jù)，可以判斷相應(yīng)的主單元組CGm的存儲(chǔ)器單元是否被MSB編程。因此，在讀取操作期間，可以根據(jù)標(biāo)志單元是否被編程，來(lái)改變MSB讀取操作。例如，當(dāng)判定出標(biāo)志單元組FCGm的標(biāo)志單元被編程時(shí)，可以正常執(zhí)行主單元區(qū)CGm的存儲(chǔ)器單元的MSB讀取操作。再例如，當(dāng)判定出標(biāo)志單元組FCGm的標(biāo)志單元未被編程時(shí)，則不對(duì)主單元區(qū)CGm的存儲(chǔ)器單元執(zhí)行MSB讀取操作。即，當(dāng)判定出標(biāo)志單元組FCGm的標(biāo)志單元未被編程時(shí)，則可省略主單元組CGm的存儲(chǔ)器單元的MSB讀取操作。出于特定原因，可以改變儲(chǔ)存在標(biāo)志單元組FCGm的標(biāo)志單元中的數(shù)據(jù)。出于此原因，可通過(guò)錯(cuò)誤測(cè)試來(lái)讀取標(biāo)志單元組FCGm的標(biāo)志單元。針對(duì)這種錯(cuò)誤測(cè)試，可使用大多數(shù)測(cè)試。通過(guò)大多數(shù)測(cè)試，擁有標(biāo)志單元組FCGm的標(biāo)志單元中所儲(chǔ)存的數(shù)據(jù)的大多數(shù)的數(shù)據(jù)可被判定為標(biāo)志 單元中所儲(chǔ)存的數(shù)據(jù)。當(dāng)讀取標(biāo)志單元區(qū)FCA中所包括的所有標(biāo)志單元的數(shù)據(jù)時(shí)，可以應(yīng)用大多數(shù)測(cè)試。圖4是說(shuō)明應(yīng)用于根據(jù)本發(fā)明一個(gè)實(shí)施例的多電平存儲(chǔ)器件的地址擾頻方法的圖。隨著儲(chǔ)存在存儲(chǔ)器單元中的數(shù)據(jù)位的數(shù)量增加，用于對(duì)儲(chǔ)存多位(或多電平)數(shù)據(jù)的存儲(chǔ)器件(此后稱為多電平存儲(chǔ)器件)的存儲(chǔ)器單元進(jìn)行存取的行地址的數(shù)量也增加。為了有效管理這種行地址，多電平存儲(chǔ)器件可以采用地址擾頻方法。例如，圖4示出具有全位線架構(gòu)的兩位MLC陣列及其地址擾頻方法。在全位線架構(gòu)中，在讀取/編程操作期間可以同時(shí)選擇存儲(chǔ)塊的所有位線BL0、BLU…，并且耦接至位線的存儲(chǔ)器單元可經(jīng)由共同耦接的字線而被同時(shí)讀取或編程。這種存儲(chǔ)器單元的單位可稱為頁(yè)。參見(jiàn)圖4，根據(jù)字線來(lái)順序地對(duì)具有全位線架構(gòu)的存儲(chǔ)器單元的頁(yè)地址擾頻。例如，可以將耦接至字線WLO的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址0，以及可以將耦接至字線WLO的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址I。另外，可以將耦接至字線WLl的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址2，以及可以將耦接至字線WLl的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址3。另外，可以將耦接至字線WL2的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址4，以及可以將耦接至字線WL2的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址5。耦接至后續(xù)字線的存儲(chǔ)器單元的LSB頁(yè)和MSB頁(yè)的頁(yè)地址可以用這種方式來(lái)被擾頻。根據(jù)本發(fā)明的一個(gè)實(shí)施例，當(dāng)如圖4所示那樣順序地對(duì)存儲(chǔ)器單元的LSB頁(yè)地址和MSB頁(yè)地址擾頻時(shí)，在前一讀取操作期間讀取的標(biāo)志數(shù)據(jù)用于下一讀取操作。S卩，當(dāng)順序地對(duì)存儲(chǔ)器單元的LSB頁(yè)地址和MSB頁(yè)地址擾頻時(shí)，則LSB頁(yè)的讀取操作中所讀取的標(biāo)志數(shù)據(jù)用于MSB頁(yè)的讀取操作。圖5是說(shuō)明根據(jù)本發(fā)明一個(gè)實(shí)施例的中應(yīng)用于多電平存儲(chǔ)器單元的另一種地址擾頻方法的圖。例如，圖5示出具有奇偶位線架構(gòu)的兩位MLC陣列及其地址擾頻方法。在奇偶位線架構(gòu)內(nèi)，位線BL0、BL1、…分成偶數(shù)位線BL_e和奇數(shù)位線BL_o。f禹接至偶數(shù)位線的存儲(chǔ)器單元可經(jīng)由共同耦接的字線而被同時(shí)讀取或編程。另外，耦接至奇數(shù)位線的存儲(chǔ)器單元可經(jīng)由共同耦接的字線而被同時(shí)讀取或編程。這種存儲(chǔ)器單元的單位可稱為頁(yè)。在首先對(duì)耦接至奇數(shù)位線的存儲(chǔ)器單元編程時(shí)，接著對(duì)耦接至偶數(shù)位線的存儲(chǔ)器單兀編程。參見(jiàn)圖5，根據(jù)字線和位線(S卩，偶數(shù)位線和奇數(shù)位線)順序地對(duì)具有奇偶位線架構(gòu)的存儲(chǔ)器單元的頁(yè)地址擾頻。例如，可以將耦接至偶數(shù)位線BL0_e、BLl_e、…以及字線WLO的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址0，以及可以將耦接至偶數(shù)位線BL0_e、BLl_e、…以及字線WLO的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址I。另外，可以將耦接至奇數(shù)位線BL0_o、BLl_o、…以及字線WLO的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址2，以及可以將耦接至奇數(shù)位線BL0_o、BLl_o、…以及字線WLO的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址3。另外，可以將耦接至偶數(shù)位線BL0_e、BLl_e、…以及字線WLl的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址4，以及可以將耦接至偶數(shù)位線BL0_e、BLl_e、…以及字線WLl的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址5。另外，可以將耦接至奇數(shù)位線BL0_o、BLl_o、…以及字線WLl的存儲(chǔ)器單元的LSB頁(yè)擾頻為頁(yè)地址6，以及可以將耦接至奇數(shù)位線BL0_o、BLl_o、…以及字線WLl的存儲(chǔ)器單元的MSB頁(yè)擾頻為頁(yè)地址7。耦接至后續(xù)字線的存儲(chǔ)器單元的LSB頁(yè)和MSB頁(yè)的頁(yè)地址可以用這種方式來(lái)被擾頻。根據(jù)本發(fā)明的一個(gè)實(shí)施例，當(dāng)如圖5內(nèi)所示那樣順序地對(duì)存儲(chǔ)器單元的LSB頁(yè)地址和MSB頁(yè)地址擾頻時(shí)，在前一讀取操作期間讀取的標(biāo)志數(shù)據(jù)用于下一讀取操作。S卩，當(dāng)順序地對(duì)存儲(chǔ)器單元的LSB頁(yè)地址和MSB頁(yè)地址擾頻時(shí)，則在LSB頁(yè)的讀取操作中所讀取的標(biāo)志數(shù)據(jù)可用于MSB頁(yè)的讀取操作。圖6是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的讀取操作的流程圖。根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的讀取操作，可以根據(jù)儲(chǔ)存和讀取標(biāo)志數(shù)據(jù)的方法來(lái)分成第一情況和第二情況。下文將參照?qǐng)D1至圖6詳細(xì)描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的讀取操作。首先，以下將描述第一情況下的讀取操作。在步驟S110，當(dāng)請(qǐng)求存儲(chǔ)器單元的LSB頁(yè)的讀取操作時(shí)，讀取用于檢查存儲(chǔ)器單元的MSB數(shù)據(jù)是否被編程的標(biāo)志數(shù)據(jù)。因?yàn)長(zhǎng)SB頁(yè)的讀取操作可以根據(jù)MSB數(shù)據(jù)是否被編程而改變，從標(biāo)志單元讀取標(biāo)志數(shù)據(jù)。經(jīng)由數(shù)據(jù)輸入/輸出電路130讀取標(biāo)志數(shù)據(jù)。在步驟S120，將讀取的標(biāo)志數(shù)據(jù)儲(chǔ)存在數(shù)據(jù)輸入/輸出電路130的數(shù)據(jù)鎖存器中。讀取的標(biāo)志數(shù)據(jù)可以保留在數(shù)據(jù)輸入/輸出電路130中，直到請(qǐng)求后續(xù)的MSB頁(yè)的讀取操作。另外，將讀取的標(biāo)志數(shù)據(jù)提供給控制邏輯150，以用于LSB頁(yè)的讀取操作。在步驟S130，基于讀取的標(biāo)志數(shù)據(jù)讀取LSB頁(yè)的數(shù)據(jù)。LSB數(shù)據(jù)可通過(guò)已知的讀取操作，例如多電平存儲(chǔ)器件的LSB頁(yè)讀取操作來(lái)讀取。因此，不再贅述。在步驟S140， 將請(qǐng)求用于讀取操作的LSB頁(yè)的行地址儲(chǔ)存在行地址儲(chǔ)存單元170中。即，將請(qǐng)求用于讀取操作的LSB頁(yè)地址儲(chǔ)存在行地址儲(chǔ)存單元170中。
在步驟S150，判斷在前一讀取操作期間所讀取的標(biāo)志數(shù)據(jù)是否可以用于下一讀取操作。即，在步驟S150，判斷在LSB頁(yè)的讀取操作之后接著請(qǐng)求的用于讀取操作的MSB頁(yè)地址是否等于將儲(chǔ)存的LSB頁(yè)地址加一所獲得的地址。在此，儲(chǔ)存的LSB頁(yè)地址是在步驟S130儲(chǔ)存在行地址儲(chǔ)存單元170中的地址。當(dāng)請(qǐng)求用于讀取操作的MSB頁(yè)地址等于將儲(chǔ)存的LSB頁(yè)地址加一所獲得的地址時(shí)，儲(chǔ)存的標(biāo)志數(shù)據(jù)可用于MSB頁(yè)的讀取操作。換言之，當(dāng)對(duì)同一存儲(chǔ)器單元的LSB頁(yè)和MSB頁(yè)執(zhí)行順序的讀取操作時(shí)，用于讀取LSB頁(yè)的標(biāo)志數(shù)據(jù)用于MSB頁(yè)的讀取操作。因此，進(jìn)程會(huì)前往步驟S160。另一方面，當(dāng)請(qǐng)求用于讀取操作的MSB頁(yè)地址與將儲(chǔ)存的LSB頁(yè)地址加一所獲得的地址不同時(shí)，儲(chǔ)存的標(biāo)志數(shù)據(jù)不用于MSB頁(yè)的讀取操作。換言之，當(dāng)不對(duì)同一存儲(chǔ)器單元的LSB頁(yè)和MSB頁(yè)執(zhí)行順序的讀取操作時(shí)，用于讀取LSB頁(yè)的標(biāo)志數(shù)據(jù)不用于MSB頁(yè)的讀取操作。因此，進(jìn)程將前往步驟S170。在步驟S160，當(dāng)執(zhí)行順序的讀取操作時(shí)，基于儲(chǔ)存的標(biāo)志數(shù)據(jù)來(lái)讀取MSB頁(yè)的數(shù)據(jù)。儲(chǔ)存在數(shù)據(jù)輸入/輸出電路130中的用于讀取標(biāo)志單元的標(biāo)志數(shù)據(jù)可以提供給控制邏輯150，以用于MSB頁(yè)的讀取操作。另外，所提供的標(biāo)志數(shù)據(jù)用于MSB頁(yè)的讀取操作。根據(jù)本發(fā)明的一個(gè)實(shí)施例，因?yàn)樵贚SB頁(yè)的讀取操作期間讀取的標(biāo)志數(shù)據(jù)用于MSB頁(yè)讀取操作，所以可以省略用于MSB頁(yè)的讀取操作的標(biāo)志數(shù)據(jù)讀取操作。因此，可有效率地執(zhí)行半導(dǎo)體存儲(chǔ)器件100的讀取操作。在步驟S170，當(dāng)不執(zhí)行順序的讀取操作時(shí)，則經(jīng)由MSB頁(yè)的一般讀取操作來(lái)讀出MSB數(shù)據(jù)。也就是，讀出用于檢查相應(yīng)存儲(chǔ)器單元的MSB數(shù)據(jù)是否被編程的標(biāo)志數(shù)據(jù)，并且基于讀取的標(biāo)志數(shù)據(jù)讀取MSB數(shù)據(jù)。第二情況下的讀取操作與第一情況下的讀取操作在儲(chǔ)存標(biāo)志數(shù)據(jù)的步驟處具有差異。以下將說(shuō)明第二情況下的讀取操作。在步驟S110，當(dāng)請(qǐng)求存儲(chǔ)器單元的LSB頁(yè)的讀取操作時(shí)，讀取用于檢查相應(yīng)存儲(chǔ)器單元的MSB數(shù)據(jù)是否被編程的標(biāo)志數(shù)據(jù)。因?yàn)長(zhǎng)SB頁(yè)的讀取操作可根據(jù)MSB數(shù)據(jù)是否被編程而改變，從標(biāo)志單元讀取標(biāo)志數(shù)據(jù)。經(jīng)由數(shù)據(jù)輸入/輸出電路130讀出標(biāo)志數(shù)據(jù)。在步驟S120，將讀取的標(biāo)志數(shù)據(jù)儲(chǔ)存在標(biāo)志數(shù)據(jù)儲(chǔ)存單元160內(nèi)。儲(chǔ)存在標(biāo)志數(shù)據(jù)儲(chǔ)存單元160中的標(biāo)志數(shù)據(jù)可維持其值，直到請(qǐng)求后續(xù)的MSB頁(yè)的讀取操作。在步驟S130，基于讀取的標(biāo)志數(shù)據(jù)來(lái)讀取LSB頁(yè)的數(shù)據(jù)。LSB數(shù)據(jù)可經(jīng)由已知的讀取操作例如多電平存儲(chǔ)器件的LSB頁(yè)讀取操作來(lái)讀取。因此，不再贅述。在步驟S140，將請(qǐng)求用于讀取操作的LSB頁(yè)的行地址儲(chǔ)存在行地址儲(chǔ)存單元170中。即，將請(qǐng)求用于讀取操作的LSB頁(yè)地址儲(chǔ)存在行地址儲(chǔ)存單元170中。在步驟S150，判斷在前一讀取操作期間所讀取的標(biāo)志數(shù)據(jù)是否可以用于下一讀取操作。即，在步驟S150，判斷在LSB頁(yè)的讀取操作之后接著請(qǐng)求用于讀取操作的MSB頁(yè)地址是否等于將儲(chǔ)存的LSB頁(yè)地址加一所獲得的地址。在此，儲(chǔ)存的LSB頁(yè)地址是在步驟S130儲(chǔ)存在行地址儲(chǔ)存單元170中的地址。當(dāng)請(qǐng)求用于讀取操作的MSB頁(yè)地址等于將儲(chǔ)存的LSB頁(yè)地址加一所獲得的地址時(shí)，儲(chǔ)存的標(biāo)志數(shù)據(jù)可用于MSB頁(yè)的讀取操作。換言之，當(dāng)對(duì)同一存儲(chǔ)器單元的LSB頁(yè)和MSB頁(yè)執(zhí)行順序的讀取操作時(shí)，用于讀取LSB頁(yè)的標(biāo)志數(shù)據(jù)可以用于MSB頁(yè)的讀取操作。因此，進(jìn)程將前往步驟S160。另一方面，當(dāng)請(qǐng)求用于讀取操作的MSB頁(yè)地址與將儲(chǔ)存的LSB頁(yè)地址加一所獲得的地址不同時(shí)，儲(chǔ)存的標(biāo)志數(shù)據(jù)不用于MSB頁(yè)的讀取操作。換言之，當(dāng)不對(duì)同一存儲(chǔ)器單元的LSB頁(yè)和MSB頁(yè)執(zhí)行順序的讀取操作時(shí)，用于讀取LSB頁(yè)的標(biāo)志數(shù)據(jù)不用于MSB頁(yè)的讀取操作。因此，進(jìn)程將前往步驟S170。在步驟S160，當(dāng)執(zhí)行順序的讀取操作時(shí)，基于儲(chǔ)存在標(biāo)志數(shù)據(jù)儲(chǔ)存單元160中的標(biāo)志數(shù)據(jù)來(lái)讀取MSB頁(yè)的數(shù)據(jù)。根據(jù)本發(fā)明的一個(gè)實(shí)施例，因?yàn)樵贚SB頁(yè)的讀取操作期間所讀取的標(biāo)志數(shù)據(jù)用于MSB頁(yè)的讀取操作，所以可省略用于MSB頁(yè)的讀取操作的標(biāo)志數(shù)據(jù)讀取操作。因此，可有效率地執(zhí)行半導(dǎo)體存儲(chǔ)器件100的讀取操作。在步驟S170，當(dāng)不執(zhí)行連續(xù)的讀取操作時(shí)，則經(jīng)由MSB頁(yè)的一般讀取操作來(lái)讀出MSB數(shù)據(jù)。即，讀出用于檢查相應(yīng)存儲(chǔ)器單元的MSB數(shù)據(jù)是否被編程的標(biāo)志數(shù)據(jù)，并且根據(jù)讀取的標(biāo)志數(shù)據(jù)來(lái)讀取MSB數(shù)據(jù)。圖7是說(shuō)明包括根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)處理系統(tǒng)的框圖。參照?qǐng)D7，數(shù)據(jù)處理系統(tǒng)1000包括主機(jī)1100和數(shù)據(jù)儲(chǔ)存器件1200。數(shù)據(jù)儲(chǔ)存器件1200包括控制器1210和數(shù)據(jù)儲(chǔ)存媒體1220。數(shù)據(jù)儲(chǔ)存器件1200可與諸如臺(tái)式計(jì)算機(jī)、筆記型計(jì)算機(jī)、數(shù)碼照相機(jī)、移動(dòng)電話、MP3播放器、游戲機(jī)等的主機(jī)1100耦接。數(shù)據(jù)儲(chǔ)存器件1200也稱為存儲(chǔ)系統(tǒng)。控制器1210與主機(jī)1100和數(shù)據(jù)儲(chǔ)存媒體1220耦接。控制器1210被配置成響應(yīng)于來(lái)自主機(jī)1100的請(qǐng)求來(lái)存取數(shù)據(jù)儲(chǔ)存媒體1220。例如，控制器1210被配置成控制數(shù)據(jù)儲(chǔ)存媒體1220的讀取、編程或擦除操作?？刂破?210被配置成驅(qū)動(dòng)用于控制數(shù)據(jù)儲(chǔ)存媒體1220的固件?？刂破?210可包括已知的部件，諸如主機(jī)接口 1211、中央處理單元(CPU)1212、存儲(chǔ)器接口 1213、RAM 1214以及糾錯(cuò)碼(ECC)單元1215。CPU 1212被配置成響應(yīng)于來(lái)自主機(jī)的請(qǐng)求而對(duì)控制器1210的整體操作進(jìn)行控制。RAM 1214可用作CPU 1212的工作存儲(chǔ)器。RAM 1214可以暫時(shí)儲(chǔ)存從數(shù)據(jù)儲(chǔ)存媒體1220讀取的數(shù)據(jù)或主機(jī)1100所提供的數(shù)據(jù)。主機(jī)接口 1211被配置成與主機(jī)1100和控制器1210接口。例如，主機(jī)接口 1211可被配置成經(jīng)由USB (Universal Serial Bus,通用串行總線)協(xié)議、MMC (MultimediaCard,多媒體卡)協(xié)議、PCI (Peripheral Component Interconnection,外圍設(shè)備互連)協(xié)議、PC1-E(PC1-express)協(xié)議、PATA (Parallel Advanced Technology Attachment,并行高級(jí)技術(shù)附件)協(xié)議、SATA (Serial ΑΤΑ,串行 ΑΤΑ)協(xié)議、SCSI (Small ComputerSystem Interface,小型計(jì)算機(jī)系統(tǒng)接口)協(xié)議以及IDE (Integrated Drive Electronics,集成驅(qū)動(dòng)電子)協(xié)議中的一種來(lái)與主機(jī)1100通信。存儲(chǔ)器接口 1213被配置成與控制器1210和數(shù)據(jù)儲(chǔ)存媒體1220接口。存儲(chǔ)器接口 1213被配置成提供命令和地址給數(shù)據(jù)儲(chǔ)存媒體1220。另外，存儲(chǔ)器接口 1213被配置成與數(shù)據(jù)儲(chǔ)存媒體1220交換數(shù)據(jù)。數(shù)據(jù)儲(chǔ)存媒體1220可包括圖1中的根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100。數(shù)據(jù)儲(chǔ)存媒體1220可以包括多個(gè)半導(dǎo)體存儲(chǔ)器件NVMO至NVMk。當(dāng)數(shù)據(jù)儲(chǔ)存媒體1220被配置具有根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100時(shí)，則可提高數(shù)據(jù)儲(chǔ)存器件1200的操作速度。ECC單元1215被配置成檢測(cè)從數(shù)據(jù)儲(chǔ)存媒體1220所讀取的數(shù)據(jù)的錯(cuò)誤。另外，當(dāng)檢測(cè)到的錯(cuò)誤落入糾正范圍內(nèi)時(shí)，ECC單元1215被配置成糾正檢測(cè)到的錯(cuò)誤。ECC單元1215可根據(jù)存儲(chǔ)系統(tǒng)1000而被設(shè)置在控制器1210的內(nèi)部或外部?？刂破?210和數(shù)據(jù)儲(chǔ)存媒體1220可以包括固態(tài)盤(pán)(solid state drive, SSD)。再例如，控制器1210和數(shù)據(jù)儲(chǔ)存媒體1220可以集成在一個(gè)半導(dǎo)體器件內(nèi)，以形成存儲(chǔ)卡。例如，控制器1210和數(shù)據(jù)儲(chǔ)存媒體1220可以集成在一個(gè)半導(dǎo)體器件內(nèi)，以形成PCMCIA (personal computer memory card international association,個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì))卡、CF (compact flash,小型快閃存儲(chǔ))卡、智能媒體卡(smart mediacard)、記憶棒(memory stick)、多媒體卡(MMC、RS-MMC、MMC-micro)、SD (securedigital,安全數(shù)碼)卡(SD、Min1-SD 或 Micro-SD)或 UFS (universal flash storage,萬(wàn)用快閃儲(chǔ)存)卡。再例如，控制器1210或數(shù)據(jù)儲(chǔ)存媒體1220可安裝成各種封裝。例如，控制器1210或數(shù)據(jù)儲(chǔ)存媒體1220可根據(jù)以下各種方法封裝和安裝:例如層疊封裝(packageonpackage, PoP)、球柵陣列(ball grid array, BGA)、芯片級(jí)封裝(chip scale package,CSP)、塑料引線芯片載體(plastic leaded chip carrier, PLCC)、塑料雙列直插式封裝(plastic dual in-Kine package, FOIP)、華夫板裸片封裝(die in waffle pack)、晶片上裸片形式(die in wafer form)、板上芯片(chip on board, COB)、陶瓷雙列直插式封裝(ceramic dual in-line package, CERDIP)、塑料度量四方扁平封裝(plastic metricquadflat pack, P-MQFP)> 薄型四方扁平封裝(thin quad flatpack, TQFP)、小型 IC(smalloutline IC, S0IC)、收縮型小外型封裝(shrink small outline package, SSOP)>薄型小外型封裝(thin small outline package, TS0P)、薄型四方扁平封裝(thin quadflatpack, TQFP)、系統(tǒng)封裝(system in package, SIP)、多芯片封裝(mult1-chip package,MCP)、晶片級(jí)制造封裝(wafer-level fabricated package, WFP)或晶片級(jí)處理層疊封裝(wafer-level processed stack package, WSP)。圖8示出包括根據(jù)本發(fā)明一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的存儲(chǔ)卡。圖8示出存儲(chǔ)卡之中的數(shù)碼安全(SD)存儲(chǔ)卡的外觀。參見(jiàn)圖8，SD存儲(chǔ)卡包括一個(gè)命令引腳(例如第二引腳)、一個(gè)時(shí)鐘引腳(例如第五引腳)、四個(gè)數(shù)據(jù)引腳(例如第一、第七、第八和第九引腳)以及三個(gè)電源引腳(例如第三、第四以及第六引腳)。經(jīng)由命令引腳(第二引腳)來(lái)傳送命令和響應(yīng)信號(hào)。一般而言，命令從主機(jī)傳輸至SD卡，并且響應(yīng)信號(hào)從SD卡傳輸至主機(jī)。數(shù)據(jù)引腳(第一、第七、第八以及第九引腳)分成用于接收從主機(jī)傳送來(lái)的數(shù)據(jù)的接收(Rx)引腳、以及用于傳送數(shù)據(jù)給主機(jī)的傳送(Tx)引腳。Rx引腳與Tx引腳可分別形成對(duì)，以傳輸不同信號(hào)。SD卡包括圖1的根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100，以及用于控制半導(dǎo)體存儲(chǔ)器件的控制器。SD卡內(nèi)包括的控制器可具有參考圖7所說(shuō)明的控制器1210相同的配置與功能。圖9是說(shuō)明圖8所示的存儲(chǔ)卡的內(nèi)部配置以及內(nèi)存與主機(jī)之間的連接的框圖。參見(jiàn)圖9，數(shù)據(jù)處理系統(tǒng)2000包括主機(jī)2100以及存儲(chǔ)卡2200。主機(jī)2100包括主機(jī)控制器2110以及主機(jī)連接單元2120。存儲(chǔ)卡2200包括卡連接單元2210、卡控制器2220以及存儲(chǔ)器件2230。主機(jī)連接單元2120與卡連接單元2210都包括多個(gè)引腳。引腳可包括命令引腳、時(shí)鐘引腳、數(shù)據(jù)引腳以及電源引腳。引腳數(shù)量可以取決于存儲(chǔ)卡2200的類型。主機(jī)2100將數(shù)據(jù)儲(chǔ)存在存儲(chǔ)卡2200內(nèi)，或讀取存儲(chǔ)卡2000內(nèi)儲(chǔ)存的數(shù)據(jù)。主機(jī)控制器2110經(jīng)由主機(jī)連接單元2120，傳輸寫(xiě)入命令CMD、主機(jī)2100內(nèi)部的時(shí)鐘發(fā)生器(未示出)的時(shí)鐘信號(hào)CLK以及經(jīng)由主機(jī)連接單元2120傳送數(shù)據(jù)DATA送至存儲(chǔ)卡2200?？刂破?220響應(yīng)于經(jīng)由卡連接單元2210接收的寫(xiě)入命令來(lái)操作?？刂破?220根據(jù)所接收的時(shí)鐘信號(hào)CLK，使用卡控制器2220內(nèi)部的時(shí)鐘發(fā)生器(未示出)的時(shí)鐘信號(hào)將接收的數(shù)據(jù)DATA儲(chǔ)存在存儲(chǔ)器件2230中。主機(jī)控制器2110經(jīng)由主機(jī)連接單元2120，傳輸讀取命令CMD以及主機(jī)2100中的時(shí)鐘發(fā)生器所產(chǎn)生的時(shí)鐘信號(hào)CLK至存儲(chǔ)卡2200?？刂破?220響應(yīng)于經(jīng)由卡連接單元2210接收的讀取命令而操作?？刂破?220使用卡控制器2220中的時(shí)鐘發(fā)生器所產(chǎn)生的時(shí)鐘信號(hào)，根據(jù)所接收的時(shí)鐘信號(hào)CLK讀取來(lái)自存儲(chǔ)器件2230的數(shù)據(jù)，并且傳送讀取數(shù)據(jù)至主機(jī)控制器2110。圖10示出包括根據(jù)本發(fā)明一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的SSD的框圖。參見(jiàn)圖10，數(shù)據(jù)處理系統(tǒng)3000包括主機(jī)裝置3100以及SSD 3200。SSD 3200包括SSD控制器3210、緩沖存儲(chǔ)器件3220、多個(gè)非易失性存儲(chǔ)器件3231至323η、電源3240、信號(hào)連接器3250以及電源連接器3260。SSD 3200響應(yīng)于主機(jī)裝置3100的請(qǐng)求而操作。即，SSD控制器3210被配置成響應(yīng)于來(lái)自主機(jī)3100的要求存取非易失性存儲(chǔ)器件3231至323η。例如，SSD控制器3210被配置成控制非易失性存儲(chǔ)器件3231至323η的讀取、編程以及擦除操作。緩沖存儲(chǔ)器件3220被配置成暫時(shí)儲(chǔ)存要儲(chǔ)存在非易失性存儲(chǔ)器件3231至323η內(nèi)的數(shù)據(jù)。另外，緩沖存儲(chǔ)器件3220被配置成暫時(shí)儲(chǔ)存從非易失性存儲(chǔ)器件3231至323η讀取的數(shù)據(jù)。暫時(shí)儲(chǔ)存在緩沖存儲(chǔ)器件3220內(nèi)的數(shù)據(jù)會(huì)根據(jù)SSD控制器3210的控制，傳輸至主機(jī)3100或非易失性存儲(chǔ)器件3231至323η。非易失性存儲(chǔ)器件3231至323η用作SSD 3200的儲(chǔ)存媒體，每個(gè)非易失性存儲(chǔ)器件3231至323η都可具有與圖1的根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100相同的配置。每個(gè)非易失性存儲(chǔ)器件3231至323η都可用諸如PRAM、MRAM、ReRAM以及FRAM中的任一種非易失性存儲(chǔ)器件來(lái)配置。各個(gè)非易失性存儲(chǔ)器件3231至323η都經(jīng)由多個(gè)通道CHl至CHn，耦接至SSD控制器3210。一個(gè)通道可耦接至一個(gè)或更多個(gè)非易失性存儲(chǔ)器件。耦接至一個(gè)通道的非易失性存儲(chǔ)器件可耦接至相同的信號(hào)總線和數(shù)據(jù)總線。電源3240被配置成將經(jīng)由電源連接器3260輸入的電能PWR提供給SSD 3200。電源3240包括輔助電源3241。輔助電源3241被配置成當(dāng)突然斷電時(shí)，供應(yīng)電能來(lái)正常停止SSD 3200。輔助電源3241可包括能夠儲(chǔ)存電能PWR的超級(jí)電容器。SSD控制器3210被配置成經(jīng)由信號(hào)連接器3250與主機(jī)3100交換信號(hào)SGL。此處，信號(hào)SGL可包括命令、地址、數(shù)據(jù)等等?？梢愿鶕?jù)主機(jī)3100與SSD 3200之間的接口方法，利用諸如 PATA (Parallel Advanced Technology Attachment,并行高級(jí)技術(shù)附件)、SATA(Serial Advanced Technology Attachment,串行高級(jí)技術(shù)附件)、SCSI (SmalIComputerSystem Interface,小型計(jì)算機(jī)系統(tǒng)接口)或SAS (Serial SCSI,并行SCSI)的連接器來(lái)配置信號(hào)連接器3250。圖11是說(shuō)明圖10所示的SSD控制器的框圖。參見(jiàn)圖11，SSD控制器3210包括存儲(chǔ)器接口 3211、主機(jī)接口 3212、ECC 單元 3213、CPU 3214 以及 RAM 3215。存儲(chǔ)器接口 3211被配置成提供命令和地址給非易失性存儲(chǔ)器件3231至323η。另夕卜，存儲(chǔ)器接口 3211被配置成與非易失性存儲(chǔ)器件3231至323η交換數(shù)據(jù)。存儲(chǔ)器接口3211可根據(jù)CPU 3214的控制，將來(lái)自緩沖存儲(chǔ)器件3220的數(shù)據(jù)散播在各個(gè)通道CHl至CHn之上。另外，存儲(chǔ)器接口 3211根據(jù)CPU 3214的控制，將從非易失性存儲(chǔ)器件3231至323η讀取的數(shù)據(jù)傳輸至緩沖存儲(chǔ)器件3220。主機(jī)接口 3212被配置成響應(yīng)于主機(jī)3100的協(xié)議提供與SSD 3200的接口。例如，主機(jī)接口 3212可被配置成經(jīng)由PATA (并行高級(jí)技術(shù)附件)、SATA (串行高級(jí)技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)和SAS (并行SCSI)協(xié)議中的一種與主機(jī)3100通信。另外，主機(jī)接口 3212可執(zhí)行磁盤(pán)仿真功能，支持主機(jī)3100將SSD 3200辨識(shí)為硬盤(pán)機(jī)(hard disk drive,HDD) οECC單元3213被配置成基于傳輸至非易失性存儲(chǔ)器件3231至323η的數(shù)據(jù)，產(chǎn)生校驗(yàn)位。所產(chǎn)生的校驗(yàn)位可儲(chǔ)存在非易失性存儲(chǔ)器件3231至323η的備用區(qū)域中。ECC單元3213被配置成檢測(cè)從非易失性存儲(chǔ)器件3231至323η讀取的數(shù)據(jù)的錯(cuò)誤。當(dāng)所檢測(cè)到的錯(cuò)誤落入糾正范圍內(nèi)時(shí)，ECC單元3213可糾正檢測(cè)到的錯(cuò)誤。CPU 3214被配置成分析并處理從主機(jī)3100輸入的信號(hào)SGL。CPU 3214響應(yīng)于來(lái)自主機(jī)3100的請(qǐng)求而控制SSD控制器3210的整體操作。CPU 3214根據(jù)驅(qū)動(dòng)SSD 3200的固件，控制緩沖存儲(chǔ)器件3220與非易失性存儲(chǔ)器件3231至323η的操作。RAM 3215用作驅(qū)動(dòng)固件的工作存儲(chǔ)器件。圖12是說(shuō)明安裝了具有根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的數(shù)據(jù)儲(chǔ)存器件的計(jì)算機(jī)系統(tǒng)的框圖。參見(jiàn)圖12，計(jì)算機(jī)系統(tǒng)4000包括電耦接至系統(tǒng)總線4700的網(wǎng)絡(luò)適配器4100、CPU 4200、數(shù)據(jù)儲(chǔ)存器件4300、RAM 4400、ROM 4500以及用戶接口 4600。在此，數(shù)據(jù)儲(chǔ)存器件4300可被配置成具有圖7所示的數(shù)據(jù)儲(chǔ)存器件1200或圖10所示的SSD 3200。網(wǎng)絡(luò)適配器4100被配置成提供計(jì)算機(jī)系統(tǒng)400與外部網(wǎng)絡(luò)之間的接口。CPU 4200被配置成執(zhí)行整體算法操作，以用于驅(qū)動(dòng)處在RAM 4400中的操作系統(tǒng)或應(yīng)用程序。數(shù)據(jù)儲(chǔ)存器件4300被配置成儲(chǔ)存計(jì)算機(jī)系統(tǒng)4000需要的所有數(shù)據(jù)。例如，驅(qū)動(dòng)計(jì)算機(jī)系統(tǒng)4000、應(yīng)用程序、各種程序模塊、程序數(shù)據(jù)以及用戶數(shù)據(jù)的操作系統(tǒng)可儲(chǔ)存在數(shù)據(jù)儲(chǔ)存器件4300中。RAM 4400可用作計(jì)算機(jī)系統(tǒng)4000的工作存儲(chǔ)器件。啟動(dòng)期間，從數(shù)據(jù)儲(chǔ)存器件4300讀取的操作系統(tǒng)、應(yīng)用程序、各種程序模塊以及驅(qū)動(dòng)程序所需的程序數(shù)據(jù)都加載在RAM 4400內(nèi)。ROM 4500在操作系統(tǒng)被驅(qū)動(dòng)之前儲(chǔ)存基本輸入/輸出系統(tǒng)(basicinput/output system,BIOS)。計(jì)算機(jī)系統(tǒng)4000與用戶之間經(jīng)由用戶接口 4600而執(zhí)行信息交換。雖然圖中未示出，但是計(jì)算機(jī)系統(tǒng)4000還可以包括電池、應(yīng)用程序芯片組、照相機(jī)圖像處理器(camera image processor, CIP)等等。
雖然上面已經(jīng)說(shuō)明了某些實(shí)施例，但是本領(lǐng)域技術(shù)人員將會(huì)理解，描述的實(shí)施例僅僅是示例性的。因此，本文所描述的器件和方法不應(yīng)基于所描述的實(shí)施例而受限制。而是，本文所描述的器件和方法僅僅根據(jù)結(jié)合以上描述和附圖的所附權(quán)利要求來(lái)受限制。
權(quán)利要求
1.一種具有多電平存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件的讀取方法，包括以下步驟: 讀取標(biāo)志數(shù)據(jù)，所述標(biāo)志數(shù)據(jù)指示編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位是否被編程； 儲(chǔ)存讀取的標(biāo)志數(shù)據(jù)； 基于所述讀取的標(biāo)志數(shù)據(jù)，讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最低有效位；以及 基于儲(chǔ)存的標(biāo)志數(shù)據(jù)，讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位。
2.如權(quán)利要求1所述的讀取方法，其中，當(dāng)在讀取最低有效位的步驟之后立刻要求讀取最高有效位的讀取操作時(shí)，基于所述儲(chǔ)存的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行讀取最高有效位的步驟。
3.如權(quán)利要求1所述的讀取方法，還包括以下步驟: 儲(chǔ)存用于讀取最低有效位的行地址；以及 比較用于讀取最高有效位的行地址與通過(guò)將儲(chǔ)存的行地址加一而獲得的地址。
4.如權(quán)利要求3所述的讀取方法，其中，當(dāng)用于讀取所述最高有效位的行地址等于增加的地址時(shí)，基于儲(chǔ)存的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行讀取所述最高有效位的步驟。
5.如權(quán)利要求3所述的讀取方法，其中，當(dāng)用于讀取所述最高有效位的行地址與增加的地址不同時(shí)，則再次讀取所述標(biāo)志數(shù)據(jù)，并且基于讀取的標(biāo)志數(shù)據(jù)來(lái)讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位。
6.如權(quán)利要求1所述的 讀取方法，其中，所述儲(chǔ)存的標(biāo)志數(shù)據(jù)維持一值，直到完成讀取所述最高有效位的讀取操作。
7.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元，所述標(biāo)志存儲(chǔ)器單元被配置成儲(chǔ)存關(guān)于編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位是否被編程的信息； 數(shù)據(jù)輸入/輸出電路，所述數(shù)據(jù)輸入/輸出電路被配置成讀取編程在所述多電平存儲(chǔ)器單元和所述標(biāo)志存儲(chǔ)器單元內(nèi)的數(shù)據(jù)，并且暫時(shí)儲(chǔ)存讀取的數(shù)據(jù)；以及 控制邏輯，所述控制邏輯被配置成經(jīng)由所述數(shù)據(jù)輸入/輸出電路來(lái)控制用于所述多電平存儲(chǔ)器單元和所述標(biāo)志存儲(chǔ)器單元的讀取操作， 其中所述控制邏輯基于在讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最低有效位時(shí)所讀取并儲(chǔ)存的標(biāo)志數(shù)據(jù)，來(lái)讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述控制邏輯根據(jù)外部裝置的請(qǐng)求，連續(xù)執(zhí)行讀取所述最低有效位的操作以及讀取所述最高有效位的操作。
9.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述控制邏輯包括行地址儲(chǔ)存單元，所述行地址儲(chǔ)存單元被配置成儲(chǔ)存用于讀取最低有效位的行地址。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，其中，所述控制邏輯將儲(chǔ)存在所述行地址儲(chǔ)存單元內(nèi)的行地址加一，并且在最高有效位讀取操作期間，比較增加的行地址與用于讀取最高有效位的行地址。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)增加的行地址等于用來(lái)讀取最高有效位的行地址時(shí)，所述控制邏輯基于儲(chǔ)存的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行最高有效位讀取操作。
12.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)增加的行地址不同于用來(lái)讀取所述最高有效位的行地址時(shí)，所述控制邏輯經(jīng)由所述數(shù)據(jù)輸入/輸出電路來(lái)讀取所述標(biāo)志存儲(chǔ)器單元的數(shù)據(jù)，并且根據(jù)讀取的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行最高有效位讀取操作。
13.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述控制邏輯包括標(biāo)志數(shù)據(jù)儲(chǔ)存單元，所述標(biāo)志數(shù)據(jù)儲(chǔ)存單元被配置成儲(chǔ)存在讀取最低有效位時(shí)所讀取的標(biāo)志數(shù)據(jù)，并且基于儲(chǔ)存在所述標(biāo)志數(shù)據(jù)儲(chǔ)存單元內(nèi)的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行最高有效位讀取操作。
14.一種數(shù)據(jù)儲(chǔ)存器件，包括: 半導(dǎo)體存儲(chǔ)器件；以及 控制器，所述控制器被配置成控制所述半導(dǎo)體存儲(chǔ)器件， 其中，所述半導(dǎo)體存儲(chǔ)器件包括: 存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多電平存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元，所述標(biāo)志存儲(chǔ)器單元被配置成儲(chǔ)存關(guān)于編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位是否被編程的信息； 數(shù)據(jù)輸入/輸出電路，所述數(shù)據(jù)輸入/輸出電路被配置成讀取編程在所述多電平存儲(chǔ)器單元和所述標(biāo)志存儲(chǔ)器單元內(nèi)的數(shù)據(jù)，并且暫時(shí)儲(chǔ)存讀取的數(shù)據(jù)；以及 控制邏輯，所述控制邏輯被配置成經(jīng)由所述數(shù)據(jù)輸入/輸出電路來(lái)控制用于所述多電平存儲(chǔ)器單元和所述標(biāo)志存儲(chǔ)器單元的讀取操作，以及 所述控制邏輯基于在讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最低有效位時(shí)讀取并儲(chǔ)存的標(biāo)志數(shù)據(jù)，讀取編程在所述多電平存儲(chǔ)器單元內(nèi)的數(shù)據(jù)的最高有效位。
15.如權(quán)利要求14所述的`數(shù)據(jù)儲(chǔ)存器件，其中，所述半導(dǎo)體存儲(chǔ)器件與所述控制器被配置成固態(tài)驅(qū)動(dòng)器。
16.如權(quán)利要求14所述的數(shù)據(jù)儲(chǔ)存器件，其中，所述控制邏輯根據(jù)外部裝置的請(qǐng)求，連續(xù)執(zhí)行讀取最低有效位的操作和讀取最高有效位的操作。
17.如權(quán)利要求14所述的數(shù)據(jù)儲(chǔ)存器件，其中，所述控制邏輯包括行地址儲(chǔ)存單元，所述行地址儲(chǔ)存單元被配置成儲(chǔ)存用于讀取最低有效位的行地址。
18.如權(quán)利要求17所述的數(shù)據(jù)儲(chǔ)存器件，其中，所述控制邏輯將儲(chǔ)存在所述行地址儲(chǔ)存單元內(nèi)的行地址加一，并且在最高有效位讀取操作期間，比較增加的行地址與用于讀取最高有效位的行地址。
19.如權(quán)利要求18所述的數(shù)據(jù)儲(chǔ)存器件，其中，當(dāng)增加的行地址等于用來(lái)讀取最高有效位的行地址時(shí)，所述控制邏輯基于儲(chǔ)存的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行最高有效位讀取操作。
20.如權(quán)利要求18所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)增加的行地址不同于用來(lái)讀取所述最高有效位的行地址時(shí)，所述控制邏輯經(jīng)由所述數(shù)據(jù)輸入/輸出電路來(lái)讀取所述標(biāo)志存儲(chǔ)器單元的數(shù)據(jù)，并且根據(jù)所述讀取的標(biāo)志數(shù)據(jù)來(lái)執(zhí)行最高有效位讀取操作。
全文摘要
本發(fā)明公開(kāi)了一種具有多電平存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件的讀取方法，包括以下以下步驟讀取標(biāo)志數(shù)據(jù)，所述標(biāo)志數(shù)據(jù)指示編程在多電平存儲(chǔ)器單元中的數(shù)據(jù)的最高有效位(MSB)是否被編程；儲(chǔ)存讀取的標(biāo)志數(shù)據(jù)；基于讀取的標(biāo)志數(shù)據(jù)，讀取編程在多電平存儲(chǔ)器單元的數(shù)據(jù)的最低有效位(LSB)；以及基于儲(chǔ)存的標(biāo)志數(shù)據(jù)，讀取編程在多電平存儲(chǔ)器單元中的數(shù)據(jù)的MSB。
文檔編號(hào)G11C16/06GK103137197SQ20121046599
公開(kāi)日2013年6月5日 申請(qǐng)日期2012年11月16日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者李完燮 申請(qǐng)人:愛(ài)思開(kāi)海力士有限公司