帶抑制耦合功能的靈敏放大器電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種帶抑制耦合功能的靈敏放大器電路，新增第五N型晶體管、第六P型晶體管及第七P型晶體管，均為源極和漏極相連，并分別接第六控制信號(hào)、第四控制信號(hào)及第五控制信號(hào)，其在vlim和pbias節(jié)點(diǎn)產(chǎn)生與原耦合作用方向相反的耦合作用，從而取到相互抵消的效果。有效地抑制了SA工作階段的切換對(duì)用于嵌位BL電位的門(mén)極控制信號(hào)和用于做負(fù)載管的門(mén)極偏置信號(hào)的耦合影響，從而改善了該SA的讀性能；并且減小了門(mén)極控制信號(hào)和門(mén)極偏置信號(hào)的濾波電容，從而縮減了版圖面積。
【專利說(shuō)明】帶抑制耦合功能的靈敏放大器電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝設(shè)備，特別是涉及一種帶抑制耦合功能的靈敏放大器電路。
【背景技術(shù)】
[0002]在非揮發(fā)存儲(chǔ)器讀電路中，一種較常見(jiàn)的方法是用一本征N型晶體管的門(mén)極控制電壓(vlim)來(lái)嵌位BL(bit line,位線)電位；如圖1所示，為傳統(tǒng)的靈敏放大器(SA, SenseAmplifier)電路結(jié)構(gòu)，第一 P型晶體管Pl的柵極與第二 P型晶體管P2的柵極相連接在第四控制信號(hào)sa-eqb，第一 P型晶體管Pl的源極與第二 P型晶體管P2的源極相連接在外部電壓(VDD)，第一 P型晶體管Pl的漏極與第一 N型晶體管NI的漏極相連，第二 P型晶體管P2的漏極與第二 N型晶體管N2的漏極相連，第一 N型晶體管NI的柵極、第二 N型晶體管N2的柵極、第三N型晶體管N3的柵極及第四N型晶體管N4的柵極和門(mén)極控制電壓(vlim)相連，并通過(guò)第一電容Cl接地，第一 N型晶體管NI的源極及第三N型晶體管N3的源極相連接BL(bit line，位線)，第二 N型晶體管N2的源極及第四N型晶體管N4的源極相連通過(guò)一個(gè)電流源后接地，第三P型晶體管P3的柵極及第四P型晶體管P4的柵極與門(mén)極偏置電壓(Pbias)相連，并通過(guò)第二電容C2與VDD相連。第三P型晶體管P3的源極、第四P型晶體管P4的源極及第五P型晶體管P5的漏極相連，第五P型晶體管P5的源極接VDD，第五P型晶體管P5的柵極接第五控制型號(hào)sa-senb，第三P型晶體管P3的漏極、第三N型晶體管N3的漏極及靈敏放大器的正輸入端相連，第四P型晶體管P4的漏極、第四N型晶體管N4的漏極及靈敏放大器的負(fù)輸入端相連，靈敏放大器的使能信號(hào)端接第三控制型號(hào)sa_en2，靈敏放大器的輸出端作為電路輸出端dout。但是該傳統(tǒng)的靈敏放大器電路在pre-charge (預(yù)充電)、sense (信號(hào)轉(zhuǎn)換與放大)和latch(鎖存)過(guò)程切換時(shí)受到耦合的影響，出現(xiàn)跳變，從而影響了 “讀”性能。而傳統(tǒng)的解決方法時(shí)，在vlim和pbias信號(hào)上加濾波電容(分別為Cl和C2)，但這個(gè)方法只能降低耦合作用的影響，不能消除，而且需要較大的濾波電容，面積較大。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種帶抑制耦合功能的靈敏放大器電路，能降低SA工作階段切換對(duì)用于嵌位BL電位的門(mén)極控制信號(hào)和用于做負(fù)載管的門(mén)極偏置信號(hào)的率禹合影響，從而提聞SA性能，同時(shí)減小濾波電容面積。
[0004]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的一種帶抑制耦合功能的靈敏放大器電路，包括:第一 P型晶體管、第二 P型晶體管、第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第一 N型晶體管、第二 N型晶體管、第三N型晶體管、第四N型晶體管、第五N型晶體管、第一電容、第二電容及靈敏放大器；第一 P型晶體管的柵極與第二 P型晶體管的柵極相連并接第四控制信號(hào)，第一 P型晶體管的源極與第二 P型晶體管的源極相連接在外部電壓，第一 P型晶體管的漏極與第一 N型晶體管的漏極相連，第二P型晶體管的漏極與第二 N型晶體管的漏極相連，第一 N型晶體管的柵極、第二 N型晶體管的柵極、第三N型晶體管的柵極、第四N型晶體管的柵極、第五N型晶體管的柵極及門(mén)極控制電壓相連，并通過(guò)第一電容接地，第一 N型晶體管的源極及第三N型晶體管的源極相連接BL，第二 N型晶體管的源極及第四N型晶體管的源極相連通過(guò)一個(gè)電流源后接地，第五N型晶體管的源極及漏極相連并接第六控制信號(hào)，第三P型晶體管的柵極、第四P型晶體管的柵極、第六P型晶體管的柵極、第七P型晶體管的柵極及門(mén)極偏置電壓相連，并通過(guò)第二電容與外部電壓相連，第三P型晶體管的源極、第四P型晶體管的源極及第五P型晶體管的漏極相連，第五P型晶體管的源極接外部電壓，第五P型晶體管的柵極接第五控制型號(hào)，第六P型晶體管的源極及漏極相連并接第四控制信號(hào)，第七P型晶體管的源極及漏極相連并接第五控制信號(hào)，第三P型晶體管的漏極、第三N型晶體管的漏極及靈敏放大器的正輸入端相連，第四P型晶體管的漏極、第四N型晶體管的漏極及靈敏放大器的負(fù)輸入端相連，靈敏放大器的使能信號(hào)端接第三控制型號(hào)，靈敏放大器的輸出端作為電路輸出端。
[0005]進(jìn)一步的，所述第四控制信號(hào)、第五控制信號(hào)及第六控制信號(hào)通過(guò)所述靈敏放大器本身的時(shí)序控制信號(hào)通過(guò)邏輯電路產(chǎn)生。
[0006]進(jìn)一步的，所述時(shí)序控制信號(hào)包括第一控制信號(hào)、第二控制信號(hào)及第三控制信號(hào)。
[0007]進(jìn)一步的，所述第一控制信號(hào)產(chǎn)生所述第四控制信號(hào)，所述第二控制信號(hào)產(chǎn)生所述第六控制信號(hào)，所述第一控制信號(hào)及所述第二控制信號(hào)共同產(chǎn)生所述第五控制信號(hào)。
[0008]本發(fā)明的帶抑制耦合功能的靈敏放大器電路，有效地抑制了 SA工作階段的切換對(duì)用于嵌位BL電位的門(mén)極控制信號(hào)和用于做負(fù)載管的門(mén)極偏置信號(hào)的耦合影響，從而改善了該SA的讀性能；并且減小了門(mén)極控制信號(hào)和門(mén)極偏置信號(hào)的濾波電容，從而縮減了版圖面積。
【專利附圖】

【附圖說(shuō)明】
[0009]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0010]圖1是傳統(tǒng)的靈敏放大器電路圖；
[0011]圖2是本發(fā)明帶抑制耦合功能的靈敏放大器電路；
[0012]圖3是本發(fā)明提出產(chǎn)生反向耦合作用的控制信號(hào)波形圖。
【具體實(shí)施方式】
[0013]為使貴審查員對(duì)本發(fā)明的目的、特征及功效能夠有更進(jìn)一步的了解與認(rèn)識(shí)，以下配合附圖詳述如后。
[0014]如圖2所示，第一 P型晶體管Pl的柵極與第二 P型晶體管P2的柵極相連并接第四控制信號(hào)sa-eqb，第一 P型晶體管Pl的源極與第二 P型晶體管P2的源極相連接在外部電壓(VDD)，第一 P型晶體管Pl的漏極與第一 N型晶體管NI的漏極相連，第二 P型晶體管P2的漏極與第二 N型晶體管N2的漏極相連，第一 N型晶體管NI的柵極、第二 N型晶體管N2的柵極、第三N型晶體管N3的柵極、第四N型晶體管N4的柵極、第五N型晶體管N5的柵極及門(mén)極控制電壓(vlim)相連，并通過(guò)第一電容Cl接地，第一 N型晶體管NI的源極及第三N型晶體管N3的源極相連接BL (bit line，位線)，第二 N型晶體管N2的源極及第四N型晶體管N4的源極相連通過(guò)一個(gè)電流源后接地，第五N型晶體管N5的源極及漏極相連并接第六控制信號(hào)sa-enlb，第三P型晶體管P3的柵極、第四P型晶體管P4的柵極、第六P型晶體管P6的柵極、第七P型晶體管P7的柵極及門(mén)極偏置電壓(pbias)相連，并通過(guò)第二電容C2與VDD相連，第三P型晶體管P3的源極、第四P型晶體管P4的源極及第五P型晶體管P5的漏極相連，第五P型晶體管P5的源極接VDD，第五P型晶體管P5的柵極輸入第五控制型號(hào)sa-senb,第六P型晶體管P6的源極及漏極相連并接第四控制信號(hào)sa_eqb,第七P型晶體管P7的源極及漏極相連并接第五控制信號(hào)sa-senb，第三P型晶體管P3的漏極、第三N型晶體管N3的漏極及靈敏放大器的正輸入端相連，第四P型晶體管P4的漏極、第四N型晶體管N4的漏極及靈敏放大器的負(fù)輸入端相連，靈敏放大器的使能信號(hào)端接第三控制信號(hào)sa-en2,靈敏放大器的輸出端作為電路輸出端dout。其中第一 N型晶體管N1、第二 N型晶體管N2、第三N型晶體管N3及第四N型晶體管N4為本征N型晶體管，第四控制信號(hào)sa-eqb、第五控制信號(hào)sa-senb及第六控制信號(hào)sa_enlb由SA本身的時(shí)序控制信號(hào)通過(guò)邏輯電路產(chǎn)生，即第一控制信號(hào)sa-eq、第二控制信號(hào)sa_enl及第三控制信號(hào)sa_en2通過(guò)邏輯電路(logic)產(chǎn)生，其中第一控制信號(hào)sa-eq產(chǎn)生第四控制信號(hào)Sa_eqb，第二控制信號(hào)sa-enl產(chǎn)生第六控制信號(hào)sa_enlb,第一控制信號(hào)sa_eq及第二控制信號(hào)sa_enl共同產(chǎn)生第五控制信號(hào)sa-senb ;其波形圖如圖3所不。
[0015]新增N5、P6和P7三個(gè)MOS管，均為源極和漏極相連，并分別接控制信號(hào)sa_enlb、sa_eqb、sa_senb,其在vlim和pbias節(jié)點(diǎn)產(chǎn)生與原稱合作用方向相反的稱合作用，從而取到相互抵消的效果。并且減小了門(mén)極控制信號(hào)(vlim)和門(mén)極偏置信號(hào)(pbias)的濾波電容(Cl及C2)，從而縮減了版圖面積。
[0016]如圖2、圖3所示，本發(fā)明的工作原理為:
[0017]當(dāng)sa_eq 上升沿時(shí)，SA 進(jìn)入 pre-charge (預(yù)充電)階段,BL、ref、BL_int、ref_int會(huì)被從“O”電位pre-charge到一中間電位，由于N1、N2、N3、N4和P1、P2的率禹合作用，vlim和pbias電位會(huì)上升；而此時(shí)sa_enlb和sa_eqb處于下降沿,通過(guò)新增N5和P6分別會(huì)對(duì)vlim和pbias產(chǎn)生一下降的稱合作用。從而取到相互抵消稱合作用的效果。
[0018]當(dāng)sa_eq下降沿時(shí),SA進(jìn)入sense (信號(hào)轉(zhuǎn)換與放大)階段,信號(hào)top電位會(huì)上升，通過(guò)P1、P2的稱合會(huì)使pbias電位上升；此時(shí)sa_senb處于下降沿,通過(guò)新增P7的稱合作用會(huì)使pbias下降。從而取到相互抵消稱合作用的效果。
[0019]當(dāng)sa_en2上升沿時(shí)，SA進(jìn)入latch (鎖存)階段。
[0020]當(dāng)sa_enl下降沿時(shí)，SA讀操作結(jié)束，信號(hào)BL、ref、BL_int、ref_int和top下降，而信號(hào)sa_enlb和sa_senb上升,在vlim和pbias節(jié)點(diǎn)上分別產(chǎn)生的稱合作用可以取到相互抵消的效果。
[0021]因此，整個(gè)SA操作過(guò)程中，門(mén)極控制信號(hào)vlim和門(mén)極偏置信號(hào)pbias的耦合作用都會(huì)相互抵消，從而整個(gè)過(guò)程中都比較穩(wěn)定。
[0022]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種帶抑制耦合功能的靈敏放大器電路，其特征在于，包括:第一P型晶體管、第二P型晶體管、第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第一 N型晶體管、第二 N型晶體管、第三N型晶體管、第四N型晶體管、第五N型晶體管、第一電容、第二電容及靈敏放大器；第一 P型晶體管的柵極與第二 P型晶體管的柵極相連并接第四控制信號(hào)，第一 P型晶體管的源極與第二 P型晶體管的源極相連接在外部電壓，第一 P型晶體管的漏極與第一 N型晶體管的漏極相連，第二 P型晶體管的漏極與第二 N型晶體管的漏極相連，第一 N型晶體管的柵極、第二 N型晶體管的柵極、第三N型晶體管的柵極、第四N型晶體管的柵極、第五N型晶體管的柵極及門(mén)極控制電壓相連，并通過(guò)第一電容接地，第一 N型晶體管的源極及第三N型晶體管的源極相連接BL，第二 N型晶體管的源極及第四N型晶體管的源極相連通過(guò)一個(gè)電流源后接地，第五N型晶體管的源極及漏極相連并接第六控制信號(hào)，第三P型晶體管的柵極、第四P型晶體管的柵極、第六P型晶體管的柵極、第七P型晶體管的柵極及門(mén)極偏置電壓相連，并通過(guò)第二電容與外部電壓相連，第三P型晶體管的源極、第四P型晶體管的源極及第五P型晶體管的漏極相連，第五P型晶體管的源極接外部電壓，第五P型晶體管的柵極接第五控制型號(hào)，第六P型晶體管的源極及漏極相連并接第四控制信號(hào)，第七P型晶體管的源極及漏極相連并接第五控制信號(hào)，第三P型晶體管的漏極、第三N型晶體管的漏極及靈敏放大器的正輸入端相連，第四P型晶體管的漏極、第四N型晶體管的漏極及靈敏放大器的負(fù)輸入端相連，靈敏放大器的使能信號(hào)端接第三控制型號(hào)，靈敏放大器的輸出端作為電路輸出端。
2.如權(quán)利要求1所述的帶抑制耦合功能的靈敏放大器電路，其特征在于，所述第四控制信號(hào)、第五控制信號(hào)及第六控制信號(hào)通過(guò)所述靈敏放大器本身的時(shí)序控制信號(hào)通過(guò)邏輯電路產(chǎn)生。
3.如權(quán)利要求2所述的帶抑制耦合功能的靈敏放大器電路，其特征在于，所述時(shí)序控制信號(hào)包括第一控制信號(hào)、第二控制信號(hào)及第三控制信號(hào)。
4.如權(quán)利要求3所述的帶抑制耦合功能的靈敏放大器電路，其特征在于，所述第一控制信號(hào)產(chǎn)生所述第四控制信號(hào)，所述第二控制信號(hào)產(chǎn)生所述第六控制信號(hào)，所述第一控制信號(hào)及所述第二控制信號(hào)共同產(chǎn)生所述第五控制信號(hào)。
【文檔編號(hào)】G11C16/06GK103871473SQ201210545055
【公開(kāi)日】2014年6月18日 申請(qǐng)日期:2012年12月14日 優(yōu)先權(quán)日:2012年12月14日
【發(fā)明者】馮國(guó)友 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司