国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種sram單元的制作方法

      文檔序號(hào):6740729閱讀:477來(lái)源:國(guó)知局
      專利名稱:一種sram單元的制作方法
      技術(shù)領(lǐng)域
      本實(shí)用新型涉及集成電路技術(shù),特別涉及SRAM存儲(chǔ)器設(shè)計(jì)領(lǐng)域。
      背景技術(shù)
      近40年的CMOS器件不斷縮小,以求達(dá)到更高的速度,更高性能和更低功耗。靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)憑著其高速和易用性的優(yōu)勢(shì),已被廣泛應(yīng)用于系統(tǒng)級(jí)芯片(S0C)。據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖(ITRS)的預(yù)測(cè),到2013年內(nèi)存將占到SOC面積的90%,這將導(dǎo)致了芯片的性能越來(lái)越取決于SRAM的性能。但是,隨著CMOS技術(shù)的進(jìn)一步發(fā)展,由此需要降低電源電壓和閾值電壓,而這一系列舉措勢(shì)必會(huì)降低SRAM單元的穩(wěn)定性。另外,在深亞微米情況下,工藝環(huán)境以及隨之帶來(lái)的參數(shù)變化也會(huì)大大影響SRAM單元的穩(wěn)定性。如圖I所示,在傳統(tǒng)6T-SRAM結(jié)構(gòu)里,數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)通過存取管直接連接到位線 外由于這種直接讀寫機(jī)制會(huì)使存儲(chǔ)節(jié)點(diǎn)很容易受到外部噪聲的影響從而可能導(dǎo)致邏輯錯(cuò)誤。除了數(shù)據(jù)的穩(wěn)定性問題之外,不斷增大的芯片漏電流也是另一個(gè)需要考慮的問題。在現(xiàn)代高性能微處理器,超過40%的功耗是由于泄漏電流引起的。隨著越來(lái)越多的晶體管集成到微處理器上,漏電功耗的問題將會(huì)更加突出。此外,漏電是待機(jī)模式下唯一能耗來(lái)源。SRAM單元是漏電流的一個(gè)重要來(lái)源。

      實(shí)用新型內(nèi)容本實(shí)用新型在分析傳統(tǒng)6T-SRAM基礎(chǔ)上,并基于以上考慮,提出了一種高可靠性低功耗的新6管SRAM單元,從而極大的降低整體功耗和增強(qiáng)穩(wěn)定性。為了實(shí)現(xiàn)上述目的,本實(shí)用新型提供了一種SRAM存儲(chǔ)器,包括由M2和M4的P型MOS管,以及Ml,M3,M5,M6的N型MOS管構(gòu)成的存儲(chǔ)單元。其中所述第一 N型MOS管的漏極與第二 P型MOS管的漏極連接于存儲(chǔ)節(jié)點(diǎn)Q ;所述第二 P型MOS管的源極與所述第三P型MOS管的源極均連接于高電源電平;所述第三P型MOS管漏極與第四型N型MOS管漏極連接于存儲(chǔ)節(jié)點(diǎn)Qbar ;所述第三P型MOS管柵極與第四型N型MOS管柵極連接于存儲(chǔ)節(jié)點(diǎn)Q ;所述第一N型MOS管的柵極連接于字線信號(hào),而源極連接于位線非信號(hào)線;所述第二P型MOS管的柵極與第五N型MOS柵極連接于存儲(chǔ)節(jié)點(diǎn)Qbar ;所述第五N型MOS管的源極連接于位線信號(hào);所述第五N型MOS管的柵極連接于讀控制信號(hào)線;所述第四N型MOS管的漏極和第六N型MOS管的漏極連接于低電源電平。本實(shí)用新型中SRAM存儲(chǔ)單元結(jié)構(gòu)鑒于讀電流與噪聲容限的沖突,采用讀寫分開機(jī)制,將存儲(chǔ)節(jié)點(diǎn)和讀輸出分開,從而不會(huì)使位線的波動(dòng)干擾到存儲(chǔ)節(jié)點(diǎn)的值;另外,每次讀或者寫過程中,只需要一個(gè)位線參與工作,因此相比較6T而言降低了功耗,仿真顯示了正確的讀寫功能,并且讀寫速度和6管基本相同,但是比普通6管SRAM單元讀寫功耗下降了 39%。
      圖I為現(xiàn)有技術(shù)的6T結(jié)構(gòu)的SRAM存儲(chǔ)單元結(jié)構(gòu)圖。圖2為本實(shí)用新型的6T結(jié)構(gòu)的SRAM存儲(chǔ)單元結(jié)構(gòu)圖。圖3為新型SRAM結(jié)構(gòu)中VDD到GND的電流路徑示意圖。
      具體實(shí)施方式
      圖2所示為本實(shí)用新型6T結(jié)構(gòu)的SRAM存儲(chǔ)單元結(jié)構(gòu),N型MOS管M5和M6負(fù)責(zé)讀操作,N型MOS管M1,M4,P型MOS管M2,M3完成寫操作,讀寫操作的時(shí)候只有一個(gè)位線參與工作,因此整個(gè)單元功耗顯著降低。在空閑模式下,即讀操作和寫操作都不工作的情況下,當(dāng)O存在Q點(diǎn)時(shí),M3打開,Qbar保持在Vdd,同時(shí)M2,M4關(guān)閉的,此時(shí)Q點(diǎn)的數(shù)據(jù)O可能受到漏電流IDS_M2漏電堆積,從而在Q點(diǎn)產(chǎn)生一定電壓,甚至可能導(dǎo)致Q點(diǎn)數(shù)據(jù)翻轉(zhuǎn),產(chǎn)生錯(cuò)誤邏輯,因此要利用Ml管的漏電流,主要是Ml的亞閾值電流,為了這個(gè)目的,所以在空閑模式下要將位線拉到地,同時(shí)將字線WL保持在亞閾值工作的條件下,這樣就可以無(wú)需刷新正確存儲(chǔ)數(shù)據(jù)O。當(dāng)I存在Q點(diǎn)時(shí),M4,M2打開,在Q和Qbar之間有正反饋,因此Q點(diǎn)被M2管拉到Vdd,Qbar被M4管拉到地,但是此時(shí)Ml管是處在亞閾值條件下,因此有一條路徑從VDD到,這會(huì)導(dǎo)致Q點(diǎn)數(shù)據(jù)不穩(wěn)定,甚至有可能翻轉(zhuǎn),但是由于流經(jīng)M2的電流遠(yuǎn)遠(yuǎn)大于流經(jīng)Ml的電流,因此數(shù)據(jù)相對(duì)還是比較穩(wěn)定的。另一條位線現(xiàn)拉到地,因此在空閑模式下讀路徑這端漏電流很小,可以忽略。寫I操作開始,WL高電平打開Ml管,讀控制管RL關(guān)閉,BL充電使得=1,BL=0,Q點(diǎn)開始充電到1(此時(shí)由于N型MOS管傳遞的是弱1),從而打開M4管,使Qbar=O,同時(shí)正反饋打開M2管,將Q點(diǎn)保持在強(qiáng)I。相反,寫O操作的時(shí)候,位線M放電到IE =0,打開字線WL,Q=0,同時(shí)打開M3管,Qbar=l。在結(jié)束寫操作后,單元進(jìn)入空閑模式。讀操作主要由M5,M6管負(fù)責(zé),Qbar連接到M5管的柵極,BL充電到高電平。讀I的時(shí)候,Q=L Qbar=O, M5關(guān)閉的,因而靈敏放大器從BL讀出的是I ;當(dāng)讀O操作的時(shí)候,WL字線關(guān)閉的,RL開啟,Q=0,Qbar=I,管子M5開啟,M5管和M6管共同下拉BL,讀出數(shù)據(jù)O。在結(jié)束讀操作后,單元進(jìn)入空閑模式。結(jié)合圖3,當(dāng)數(shù)據(jù)存O的時(shí)候,新型6T-SRAM是通過Ml管的亞閾值電流來(lái)保持?jǐn)?shù)據(jù)的;當(dāng)數(shù)據(jù)存I的時(shí)候,由于M2,M4的正反饋?zhàn)饔?,新型SRAM采用漏電流保持技術(shù),從而不需要數(shù)據(jù)的刷新來(lái)維持?jǐn)?shù)據(jù),另外漏電泄露不會(huì)在Q點(diǎn)產(chǎn)生過高的浮空電壓,因而數(shù)據(jù)更加穩(wěn)定。
      權(quán)利要求1.一種SRAM單元,其特征在于主要包括如下部分由M2和M4的P型MOS管,以及Ml,M3,M5,M6的N型MOS管構(gòu)成的存儲(chǔ)單元;第一 N型MOS管的漏極與第二 P型MOS管的漏極連接于存儲(chǔ)節(jié)點(diǎn)Q,所述第二 P型MOS管的源極與所述第三P型MOS管的源極均連接于高電源電平,所述第三P型MOS管漏極與第四型N型MOS管漏極連接于存儲(chǔ)節(jié)點(diǎn)Qbar,所述第三P型MOS管柵極與第四型N型MOS管柵極連接于存儲(chǔ)節(jié)點(diǎn)Q,所述第一 N型MOS管的柵極連接于字線信號(hào),而源極連接于位線非信號(hào)線;所述第二 P型MOS管的柵極與第五N型MOS柵極連接于存儲(chǔ)節(jié)點(diǎn)Qbar,所述第五N型MOS管的源極連接于位線信號(hào),所述第五N型MOS管的柵極連接于讀控制信號(hào)線,所述第四N型MOS管的漏極和第六N型MOS管的漏極連接于低電源電平。
      專利摘要本實(shí)用新型提出一種全新的6管SRAM單元結(jié)構(gòu),此結(jié)構(gòu)采用讀寫分開技術(shù),從而很大程度上解決了噪聲容限的問題,并且此結(jié)構(gòu)在數(shù)據(jù)保持狀態(tài)下,采用漏電流以及正反饋保持?jǐn)?shù)據(jù),從而不需要數(shù)據(jù)的刷新來(lái)維持?jǐn)?shù)據(jù)。仿真顯示了正確的讀寫功能,并且讀寫速度和6管基本相同,但是比普通6管SRAM單元讀寫功耗顯著降低。本實(shí)用新型能夠有效的提高靜態(tài)噪聲容限從而增強(qiáng)了存儲(chǔ)單元的穩(wěn)定性,并且極大的降低整體的功耗。
      文檔編號(hào)G11C11/413GK202677856SQ201220309819
      公開日2013年1月16日 申請(qǐng)日期2012年6月29日 優(yōu)先權(quán)日2012年6月29日
      發(fā)明者張震 申請(qǐng)人:南京理工大學(xué)常熟研究院有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1