專利名稱：一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路的制作方法
技術(shù)領(lǐng)域：
一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路技術(shù)領(lǐng)域：
[0001]本實(shí)用新型涉及靜態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)領(lǐng)域，特別涉及一種靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路。背景技術(shù)：
[0002]靜態(tài)隨機(jī)存儲(chǔ)器是一種常見的隨機(jī)存取存儲(chǔ)器，廣泛應(yīng)用于集成電路領(lǐng)域，相對(duì)于動(dòng)態(tài)隨機(jī)存儲(chǔ)器隨其優(yōu)點(diǎn)是存儲(chǔ)數(shù)據(jù)不需要刷新；缺點(diǎn)是集成度較低。因此一方面靜態(tài)隨機(jī)存儲(chǔ)器因其性能上的優(yōu)勢(shì)被廣泛使用，另一方面其較低的集成度導(dǎo)致大容量靜態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)成為一個(gè)難題。[0003]常見的靜態(tài)隨機(jī)存儲(chǔ)器的存儲(chǔ)單元為六個(gè)晶體管組成的所謂6T結(jié)構(gòu)。每個(gè)存儲(chǔ)單元由兩個(gè)首位相連的反相器和兩個(gè)開關(guān)晶體管組成，其中反相器的輸出節(jié)點(diǎn)構(gòu)成了一對(duì)互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，該存儲(chǔ)節(jié)點(diǎn)分別通過開關(guān)晶體管與兩個(gè)互補(bǔ)的位線相連。開關(guān)晶體管由一個(gè)字線控制。在讀寫操作時(shí)，字線控制開關(guān)晶體管導(dǎo)通，數(shù)據(jù)通過位線進(jìn)行傳輸。一個(gè)靜態(tài)隨機(jī)存儲(chǔ)器包含了大量的存儲(chǔ)單元。[0004]隨著靜態(tài)隨機(jī)存儲(chǔ)器容量的增加，其存儲(chǔ)單元陣列中的字線和位線越來越長(zhǎng)，最終導(dǎo)致存儲(chǔ)器讀寫操作變慢，甚至出錯(cuò)。目前常使用一種位線負(fù)電壓的技術(shù)來增強(qiáng)寫操作，這種技術(shù)通過產(chǎn)生一個(gè)低于存儲(chǔ)單元的地電壓的負(fù)電壓來驅(qū)動(dòng)位線，以克服數(shù)據(jù)‘0’在位線上傳輸時(shí)由于寄生參數(shù)等造成的電壓損失，保證寫操作成功。[0005]實(shí)際在寫操作時(shí)，選中的兩個(gè)互補(bǔ)的位線上分別傳輸著‘0’和‘1’，而上述的負(fù)電壓技術(shù)只考慮了傳輸‘0·’的位線，忽略了傳輸‘I’的位線。
實(shí)用新型內(nèi)容[0006]本實(shí)用新型的目的在于提出一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路，用以保證靜態(tài)隨機(jī)儲(chǔ)存器寫操作的可靠性和速度。[0007]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案:[0008]一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路，包括存儲(chǔ)單元陣列、字線高電壓發(fā)生器、位線高電壓發(fā)生器、位線負(fù)電壓發(fā)生器、寫驅(qū)動(dòng)器、字線驅(qū)動(dòng)器、位選驅(qū)動(dòng)器和位線選擇器陣列；字線驅(qū)動(dòng)器連接存儲(chǔ)單元陣列，位線選擇器陣列包括多列，每列連接存儲(chǔ)單元陣列中對(duì)應(yīng)的一列；寫驅(qū)動(dòng)器的第一輸出線經(jīng)由位選選擇器陣列連接所有第一位線，寫驅(qū)動(dòng)器的第二輸出線經(jīng)由位選選擇器陣列連接所有第二位線；位選驅(qū)動(dòng)器通過多個(gè)位選信號(hào)線連接對(duì)應(yīng)行的位線選擇器；字線高電壓發(fā)生器連接字線驅(qū)動(dòng)器和位選驅(qū)動(dòng)器；位線高電壓發(fā)生器和位線負(fù)電壓發(fā)生器連接寫驅(qū)動(dòng)器。[0009]本實(shí)用新型進(jìn)一步的改進(jìn)在于:所述字線高電壓發(fā)生器為字線驅(qū)動(dòng)器和位選驅(qū)動(dòng)器供電，所產(chǎn)的電壓高于位線高電壓發(fā)生器所產(chǎn)的電壓。[0010]本實(shí)用新型進(jìn)一步的改進(jìn)在于:所述位線高電壓發(fā)生器為寫驅(qū)動(dòng)器供電，所產(chǎn)的電壓低于字線高電壓發(fā)生器所產(chǎn)的電壓，但高于存儲(chǔ)單元的電源電壓。[0011]本實(shí)用新型進(jìn)一步的改進(jìn)在于:所述位線負(fù)電壓發(fā)生器為寫驅(qū)動(dòng)器供電，所產(chǎn)的電壓低于存儲(chǔ)單元的地電壓。[0012]本實(shí)用新型進(jìn)一步的改進(jìn)在于:寫驅(qū)動(dòng)器包括第一方向器、第二反相器、第一與非門、第一或非門、第二與非門、第二或非門、第一高壓開關(guān)晶體管、第一負(fù)電壓開關(guān)晶體管、第二高壓開關(guān)晶體管和第二負(fù)電壓開關(guān)晶體管；寫使能輸入線連接第一方向器的輸入端、第一與非門的第一輸入端和第二與非門的第一輸入端；數(shù)據(jù)輸入線連接第二反相器的輸入端、第一與非門的第二輸入端和第一或非門的第二輸入端；第一方向器的輸出端連接第一或非門的第一輸入端和第二或非門的第一輸入端；第二反相器的輸出端連接第二與非門的第二輸入端和第二或非門的第二輸入端；第一高壓開關(guān)晶體管連接位線高電壓發(fā)生器、第一輸出線和第一與非門的輸出端；第一負(fù)電壓開關(guān)晶體管連接位線負(fù)電壓發(fā)生器、第一輸出線和第一或非門的輸出端；第二高壓開關(guān)晶體管連接位線高電壓發(fā)生器、第二輸出線和第二與非門的輸出端；第二負(fù)電壓開關(guān)晶體管連接位線負(fù)電壓發(fā)生器、第二輸出線和第二或非門的輸出端。[0013]本實(shí)用新型進(jìn)一步的改進(jìn)在于:所述字線驅(qū)動(dòng)器和位選驅(qū)動(dòng)器結(jié)構(gòu)相同，均包括第三反相器、第一晶體管和和第二晶體管；第一晶體管和連接第三反相器的輸出端、字線高電壓發(fā)生器和字線或位選線；第二晶體管和連接第三反相器的輸出端、位線負(fù)電壓發(fā)生器和字線或位選線。[0014]本實(shí)用新型進(jìn)一步的改進(jìn)在于:字線高電壓發(fā)生器產(chǎn)生的電壓大于或等于位線高電壓發(fā)生器所產(chǎn)的電壓與存儲(chǔ)器開關(guān)晶體管閾值電壓之和。[0015]相對(duì)于現(xiàn)有技術(shù)，本實(shí)用新型具有以下優(yōu)點(diǎn):[0016]本實(shí)用新型提供一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路，該電路主要由高電壓發(fā)生器，負(fù)電壓發(fā)生器，字線驅(qū)動(dòng)器，寫驅(qū)動(dòng)器組成，位選驅(qū)動(dòng)器和位線選擇器組成；由高電壓發(fā)生器和負(fù)電壓發(fā)生器分別產(chǎn)生電路所需的電壓，字線驅(qū)動(dòng)器、位選驅(qū)動(dòng)器和寫驅(qū)動(dòng)器根據(jù)輸入命令信號(hào)產(chǎn)生 不同電壓的位線、字線和位選信號(hào)，以完成對(duì)存儲(chǔ)器單元的讀寫操作，同時(shí)也對(duì)高/負(fù)電壓發(fā)生器進(jìn)行控制。[0017]本實(shí)用新型提出一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路，靜態(tài)隨機(jī)存儲(chǔ)器寫操作時(shí)，在選中的字線和位選線上使用比位線高電壓更高的電壓，以消除傳輸‘I’的位線上高電壓在通過位線選擇晶體管和存儲(chǔ)單元開關(guān)晶體管時(shí)的閾值損失；靜態(tài)隨機(jī)存儲(chǔ)器寫操作時(shí)，在非選中的字線和位選線上使用負(fù)電壓，以關(guān)閉相應(yīng)的位線選擇晶體管和存儲(chǔ)單元開關(guān)晶體管；本實(shí)用新型在寫操作時(shí)，第一位線與第二位線之間的最大電壓差將增大，即使經(jīng)過位線的傳輸導(dǎo)致了一定的電壓損失，但仍然比不采用多電壓或者僅采用負(fù)電壓的技術(shù)方案在被選中的存儲(chǔ)單元處能獲得更大的電壓差，從而更迅速、可靠的覆蓋存儲(chǔ)單元中的原有數(shù)據(jù)。
[0018]圖1為根據(jù)本實(shí)用新型實(shí)施的一個(gè)靜態(tài)隨機(jī)存儲(chǔ)器的實(shí)例示意圖。[0019]圖2為靜態(tài)隨機(jī)存儲(chǔ)器的一個(gè)存儲(chǔ)單元的實(shí)例示意圖。[0020]圖3為與驅(qū)動(dòng)器的電路設(shè)計(jì)原理圖。[0021]圖4為字線驅(qū)動(dòng)器和位選驅(qū)動(dòng)器的電路設(shè)計(jì)原理圖。[0022]圖5為所示實(shí)例中主要信號(hào)的波形圖。
具體實(shí)施方式
[0023]
以下結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施方式做進(jìn)一步描述。[0024]請(qǐng)參閱圖1所示，圖1為根據(jù)本實(shí)用新型實(shí)施的一個(gè)靜態(tài)隨機(jī)存儲(chǔ)器實(shí)例。通常靜態(tài)隨機(jī)存儲(chǔ)器在寫操作時(shí)需要工作的電路包含存儲(chǔ)單元陣列、字線驅(qū)動(dòng)器S5，寫驅(qū)動(dòng)器S4，位選驅(qū)動(dòng)器S6、位線選擇器陣列S7。字線驅(qū)動(dòng)器S5連接存儲(chǔ)單元陣列，位線選擇器陣列S7包括多列，每列包括一個(gè)位線選擇器，該位線選擇器連接存儲(chǔ)單元陣列中對(duì)應(yīng)的一列；寫驅(qū)動(dòng)器S4的第一輸出線WRBL經(jīng)由位選選擇器陣列S7連接所有第一位線BL，寫驅(qū)動(dòng)器S4的第二輸出線WRBLN經(jīng)由位選選擇器陣列S7連接所有第二位線BLN。位選驅(qū)動(dòng)器S6通過多個(gè)位選線(MUXJ)、MUX_1……MUX_N)連接對(duì)應(yīng)行的位線選擇器。[0025]如圖2所示，圖2為靜態(tài)隨機(jī)存儲(chǔ)器的一個(gè)存儲(chǔ)單元實(shí)例，每個(gè)存儲(chǔ)單元含有一對(duì)存儲(chǔ)節(jié)點(diǎn)Q/QN，一個(gè)字線WL，第一位線BL和第二位線BLN。寫驅(qū)動(dòng)器S4在寫使能WE有效時(shí)工作，否則為輸出為高阻態(tài)。位線選擇器陣列S7根據(jù)位選信號(hào)線MUX_0,…，MUX_N的位選信號(hào)將寫驅(qū)動(dòng)器S4的第一輸出線WRBL/第二輸出線WRBLN與被選中的位線聯(lián)通，數(shù)據(jù)由寫驅(qū)動(dòng)器S4傳輸至位線(BL_0、BLN_0、BL_1、BLN_1……BL_N、BLN_N)。同時(shí)字線驅(qū)動(dòng)器S5根據(jù)行譯碼結(jié)果WLEN，驅(qū)動(dòng)被選中的字線(WL_0、WL_1……WL_N)，將被選中存儲(chǔ)單元的開關(guān)晶體管打開，位線上數(shù)據(jù)將覆蓋存儲(chǔ)節(jié)點(diǎn)上原有的數(shù)據(jù)。此后字線關(guān)閉，寫操作完成。[0026]仍然請(qǐng)參閱圖1所示，除了存儲(chǔ)陣列的電源電壓VDD和地電壓GND外，本實(shí)用新型使用了 3個(gè)不同的電壓發(fā)生器:位線高電壓發(fā)生器S2，產(chǎn)生位線高電壓VBLH，且滿足VBLH大于VDD ;位線負(fù)電壓發(fā)生器S3，產(chǎn)生位線負(fù)電壓VBLL，且滿足VBLL小于GND ;字線高電壓發(fā)生器SI，產(chǎn)生字線高電壓VWLH，且滿足VWLH不小于VBLH與存儲(chǔ)器開關(guān)晶體管閾值電壓之和。在寫操作時(shí)，第一位線BL與第二位線BLN之間的最大電壓差將增大至VBLH-VBLL，其中VBLH-VBLL>VDD-VBLL> VDD-GND，即使經(jīng)過位線的傳輸導(dǎo)致了一定的電壓損失，但仍然比不采用多電壓或者僅采用負(fù)電壓的技術(shù)方案在被選中的存儲(chǔ)單元處能獲得更大的電壓差，從而更迅速、可靠的覆蓋存儲(chǔ)單元中的原有數(shù)據(jù)。由于位線選擇器陣列S7中傳輸門和存儲(chǔ)單元中的開關(guān)管一般使用的為N型晶體管，為了避免其在傳輸高電壓時(shí)的電壓損失，位選信號(hào)線MUX和字線WL都采用高電壓VWLH。[0027]請(qǐng)參閱圖3所示，圖3為寫驅(qū)動(dòng)器S4的電路設(shè)計(jì)原理圖。[0028]寫驅(qū)動(dòng)器S4包括第一方向器1、第二反相器2、第一與非門3、第一或非門4、第二與非門5、第二或非門6、第一聞壓開關(guān)晶體管DPH、第一負(fù)電壓開關(guān)晶體管DPL、第二聞壓開關(guān)晶體管DNPH和第二負(fù)電壓開關(guān)晶體管DNPL。寫使能輸入線WE連接第一方向器I的輸入端、第一與非門3的第一輸入端和第二與非門5的第一輸入端；數(shù)據(jù)輸入線DIN連接第二反相器2的輸入端、第一與非門3的第二輸入端和第一或非門4的第二輸入端；第一方向器I的輸出端連接第一或非門4的第一輸入端和第二或非門6的第一輸入端；第二反相器2的輸出端連接第二與非門5的第二輸入端和第二或非門6的第二輸入端。第一高壓開關(guān)晶體管DPH連接位線高電壓發(fā)生器S2、第一輸出線WRBL和第一與非門3的輸出端；第一負(fù)電壓開關(guān)晶體管DPL連接位線負(fù)電壓發(fā)生器S3、第一輸出線WRBL和第一或非門4的輸出端；第二高壓開關(guān)晶體管DNPH連接位線高電壓發(fā)生器S2、第二輸出線WRBLN和第二與非門5的輸出端；第二負(fù)電壓開關(guān)晶體管DNPL連接位線負(fù)電壓發(fā)生器S3、第二輸出線WRBLN和第二或非門6的輸出端。[0029]寫驅(qū)動(dòng)器S4的第一輸出線WRBL通過第一高壓開關(guān)晶體管DPH與位線高電壓發(fā)生器S2相連，第一高壓開關(guān)晶體管DPH由第一與非門3輸出的第一邏輯信號(hào)DHN控制，當(dāng)?shù)谝贿壿嬓盘?hào)DHN為‘0’時(shí)，第一高壓開關(guān)晶體管DPH導(dǎo)通，第一輸出線WRBL上的電壓為位線高電壓發(fā)生器S2輸出的位線高電壓VBLH。[0030]第一輸出線WRBL通過負(fù)電壓開關(guān)晶體管DPL與位線負(fù)電壓發(fā)生器S3相連，第一負(fù)電壓開關(guān)晶體管DPL由第一或非門4輸出的第二邏輯信號(hào)DL控制，當(dāng)?shù)诙壿嬓盘?hào)DL為‘I’時(shí)，第一負(fù)電壓開關(guān)晶體管DPL導(dǎo)通,第一輸出線WRBL上的電壓為位線負(fù)電壓發(fā)生器S3輸出的位線負(fù)電壓VBLL。[0031]第二輸出線WRBLN通過第二高壓開關(guān)晶體管DNPH與位線高電壓發(fā)生器S2相連，第二高壓開關(guān)晶體管DNPH由第二與非門5輸出的第三邏輯信號(hào)DNHN控制，當(dāng)?shù)谌壿嬓盘?hào)DNHN為‘0’時(shí)，第二高壓開關(guān)晶體管DNPH導(dǎo)通，第二輸出線WRBLN上的電壓為位線高電壓發(fā)生器S2輸出的位線高電壓VBLH。[0032]第二輸出線WRBLN通過第二負(fù)電壓開關(guān)晶體管DNPL與位線負(fù)電壓發(fā)生器S3相連，第二負(fù)電壓開關(guān)晶體管DNPL由第二或非門6輸出的第四邏輯信號(hào)DNL控制，當(dāng)?shù)谒倪壿嬓盘?hào)DNL為‘I’時(shí)，第二負(fù)電壓開關(guān)晶體管DNPL導(dǎo)通，第二輸出線WRBL上的電壓為位線負(fù)電壓發(fā)生器S3輸出的位線負(fù)電壓VBLL。[0033]寫驅(qū)動(dòng)器S4在寫使能WE為低時(shí)，輸出為高阻態(tài)。寫驅(qū)動(dòng)器S4在寫使能WE為高時(shí)，開始工作。當(dāng)輸入數(shù)據(jù)DIN為低時(shí)，將第一輸出線WRBL驅(qū)動(dòng)至VBLL，將第二輸出線WRBLN驅(qū)動(dòng)為VBLH ;相對(duì)地，在輸入數(shù)據(jù)DIN為高時(shí)，將第一輸出線WRBL驅(qū)動(dòng)為VBLH，將第二輸出線WRBLN驅(qū)動(dòng)為VBLL。[0034]請(qǐng)參閱圖4所示，圖4為字線驅(qū)動(dòng)器S5和位選驅(qū)動(dòng)器S6的電路設(shè)計(jì)原理圖，字線驅(qū)動(dòng)器S5和位選驅(qū)動(dòng)器S6的結(jié)構(gòu)相同；均包括第三反相器7、第一晶體管和PH和第二晶體管PL ;第一晶體管和PH連接第三反相器7的輸出端、字線高電壓發(fā)生器SI和字線WL或位選線MUX ;第二晶體管和PL連接第三反相器7的輸出端、位線負(fù)電壓發(fā)生器S3和字線WL或位選線MUX。字線驅(qū)動(dòng)器S5和位選驅(qū)動(dòng)器S6采用相同的驅(qū)動(dòng)器電路結(jié)構(gòu)完成信號(hào)電壓域的轉(zhuǎn)換:輸入信號(hào)為字線使能信號(hào)WLEN或者位選使能信號(hào)MUXEN，經(jīng)過反相器后，通過第一晶體管PH和第二晶體管PL驅(qū)動(dòng)字線WL或位選信號(hào)MUX ;當(dāng)輸入信號(hào)為‘I’時(shí)，輸出電壓為字線高電壓發(fā)生器SI輸出的高電壓VWLH ;當(dāng)輸入信號(hào)為‘0’時(shí)，輸出的電壓為位線負(fù)電壓發(fā)生器S3輸出的負(fù)電壓VBLL。字線驅(qū)動(dòng)器S5/位選驅(qū)動(dòng)器S6主要作用是將輸入的高電平為VDDjg電平GND的行/列譯碼結(jié)果WLEN/MUXEN信號(hào)，轉(zhuǎn)化為高電平為VWLH和低電平為VBLL的信號(hào)WL/MUX。[0035]請(qǐng)參閱圖5所示，圖5為所示實(shí)例中主要信號(hào)的波形圖。寫使能WE為高時(shí)寫操作開始。輸入的數(shù)據(jù)DIN為‘0’，寫驅(qū)動(dòng)器S4的第一輸出線WRBL輸出為‘0’電壓為VBLL，第二輸出線WRBLN輸出為‘I’電壓為VBLH ;根據(jù)輸入的列地址此時(shí)第N列存儲(chǔ)單元被選中，SPMUX_N為‘ I’電壓為VWLH，該列單元所對(duì)應(yīng)的位線BL_N/BLN_N被連接至寫驅(qū)動(dòng)器S4，BL_N的電壓由預(yù)充電壓降低為VBLL，BLN_N的電壓由預(yù)充電壓升高為VBLH ;根據(jù)輸入的行地址此時(shí)第N行存儲(chǔ)單元被選中，即WL_N為‘I，電壓為VWLH時(shí)，存儲(chǔ)單元開關(guān)晶體管打開，位線上數(shù)據(jù)開始改寫存儲(chǔ)節(jié)點(diǎn)上的數(shù)據(jù)。本圖中表示了寫操作的最壞情況，即內(nèi)部存儲(chǔ)節(jié)點(diǎn)上的數(shù)據(jù)與位線上的數(shù)據(jù)相反。存儲(chǔ)節(jié)點(diǎn)Q與位線BL_N連接后由原來的‘I’被改寫為‘O’，其電壓由VDD被拉低至VBLL ;而存儲(chǔ)節(jié)點(diǎn)QN與位線BLN_N連接后由原來的‘0’被改寫為‘I’，其電壓由GND被拉升至VBLH ；當(dāng)Q/QN完成翻轉(zhuǎn)后，寫操作成功。隨著字線變?yōu)榈?，存?chǔ)單元的開關(guān)晶體管關(guān)閉，存儲(chǔ)節(jié)點(diǎn)與位線斷開，Q上保存數(shù)據(jù)‘0’，電壓回到VDD ；QN上保存數(shù)據(jù)‘1’，電壓回到GND。此后數(shù)據(jù)將一直在該存儲(chǔ)單元中保持直到下次讀寫。
權(quán)利要求1.一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路，其特征在于，包括:存儲(chǔ)單元陣列、字線高電壓發(fā)生器(SI)、位線高電壓發(fā)生器(S2)、位線負(fù)電壓發(fā)生器(S3)、寫驅(qū)動(dòng)器(S4)、字線驅(qū)動(dòng)器(S5)、位選驅(qū)動(dòng)器(S6)和位線選擇器陣列(S7);字線驅(qū)動(dòng)器(S5)連接存儲(chǔ)單元陣列，位線選擇器陣列(S7)包括多列，每列連接存儲(chǔ)單元陣列中對(duì)應(yīng)的一列；寫驅(qū)動(dòng)器(S4)的第一輸出線(WRBL)經(jīng)由位選選擇器陣列(S7)連接所有第一位線(BL)，寫驅(qū)動(dòng)器(S4)的第二輸出線(WRBLN)經(jīng)由位選選擇器陣列(S7)連接所有第二位線(BLN);位選驅(qū)動(dòng)器(S6)通過多個(gè)位選信號(hào)線連接對(duì)應(yīng)行的位線選擇器；字線高電壓發(fā)生器(SI)連接字線驅(qū)動(dòng)器(S5)和位選驅(qū)動(dòng)器(S6);位線高電壓發(fā)生器(S2)和位線負(fù)電壓發(fā)生器(S3)連接寫驅(qū)動(dòng)器(S4)。
2.如權(quán)利要求1所述的電路，其特征在于，所述字線高電壓發(fā)生器(SI)為字線驅(qū)動(dòng)器(S5 )和位選驅(qū)動(dòng)器(S6 )供電，所產(chǎn)的電壓高于位線高電壓發(fā)生器(S2 )所產(chǎn)的電壓。
3.如權(quán)利要求1所述的電路，其特征在于，所述位線高電壓發(fā)生器(S2)為寫驅(qū)動(dòng)器(S4)供電，所產(chǎn)的電壓低于字線高電壓發(fā)生器(SI)所產(chǎn)的電壓，但高于存儲(chǔ)單元的電源電壓。
4.如權(quán)利要求1所述的電路，其特征在于，所述位線負(fù)電壓發(fā)生器(S3)為寫驅(qū)動(dòng)器(S4 )供電，所產(chǎn)的電壓低于存儲(chǔ)單元的地電壓。
5.如權(quán)利要求1所述的電路，其特征在于，寫驅(qū)動(dòng)器(S4)包括第一方向器(I)、第二反相器(2)、第一與非門(3)、第一或非門(4)、第二與非門(5)、第二或非門(6)、第一高壓開關(guān)晶體管(DPH)、第一負(fù)電壓開關(guān)晶體管(DPL)、第二高壓開關(guān)晶體管(DNPH)和第二負(fù)電壓開關(guān)晶體管(DNPL);寫使能輸入線(WE)連接第一方向器(I)的輸入端、第一與非門(3)的第一輸入端和第二與非門(5)的第一輸入端；數(shù)據(jù)輸入線(DIN)連接第二反相器(2)的輸入端、第一與非門(3)的第二輸入端和第一或非門(4)的第二輸入端；第一方向器(I)的輸出端連接第一或非門(4)的第一輸入端和第二或非門(6)的第一輸入端；第二反相器(2)的輸出端連接第二與非門(5)的第二輸入端和第二或非門(6)的第二輸入端；第一高壓開關(guān)晶體管(DPH)連接位線高電壓發(fā)生器(S2)、第一輸出線(WRBL)和第一與非門(3)的輸出端；第一負(fù)電壓開關(guān)晶體管(DPL)連接位線負(fù)電壓發(fā)生器(S 3)、第一輸出線(WRBL)和第一或非門(4)的輸出端；第二高壓開關(guān)晶體管(DNPH)連接位線高電壓發(fā)生器(S2)、第二輸出線(WRBLN)和第二與非門(5)的輸出端；第二負(fù)電壓開關(guān)晶體管(DNPL)連接位線負(fù)電壓發(fā)生器(S3)、第二輸出線(WRBLN)和第二或非門(6)的輸出端。
6.如權(quán)利要求1所述的電路，其特征在于，所述字線驅(qū)動(dòng)器(S5)和位選驅(qū)動(dòng)器(S6)結(jié)構(gòu)相同，均包括第三反相器(7)、第一晶體管和(PH)和第二晶體管(PL);第一晶體管和(PH)連接第三反相器(7)的輸出端、字線高電壓發(fā)生器(SI)和字線(WL)或位選線(MUX);第二晶體管和(PL)連接第三反相器(7)的輸出端、位線負(fù)電壓發(fā)生器(S 3)和字線(WL)或位選線(MUX)。
7.如權(quán)利要求1所述的電路，其特征在于，字線高電壓發(fā)生器(SI)產(chǎn)生的電壓大于或等于位線高電壓發(fā)生器(S2)所產(chǎn)的電壓與存儲(chǔ)器開關(guān)晶體管閾值電壓之和。
專利摘要本實(shí)用新型提供一種增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器寫操作的電路，字線驅(qū)動(dòng)器連接存儲(chǔ)單元陣列，位線選擇器陣列包括多列，每列連接存儲(chǔ)單元陣列中對(duì)應(yīng)的一列；寫驅(qū)動(dòng)器的第一輸出線經(jīng)由位選選擇器陣列連接所有第一位線，寫驅(qū)動(dòng)器的第二輸出線經(jīng)由位選選擇器陣列連接所有第二位線；位選驅(qū)動(dòng)器通過多個(gè)位選信號(hào)線連接對(duì)應(yīng)行的位線選擇器；字線高電壓發(fā)生器連接字線驅(qū)動(dòng)器和位選驅(qū)動(dòng)器；位線高電壓發(fā)生器和位線負(fù)電壓發(fā)生器連接寫驅(qū)動(dòng)器。本實(shí)用新型能更迅速、可靠的覆蓋存儲(chǔ)單元中的原有數(shù)據(jù)。
文檔編號(hào)G11C11/413GK202976854SQ20122066004
公開日2013年6月5日 申請(qǐng)日期2012年12月4日 優(yōu)先權(quán)日2012年12月4日
發(fā)明者拜福君, 亞歷山大 申請(qǐng)人:西安華芯半導(dǎo)體有限公司