具有減少的驗證的改進的編程的非易失性存儲器和方法
【專利摘要】在具有從擦除狀態(tài)到各個目標狀態(tài)的最少驗證步驟的編程遍中，由階梯波形并行編程非易失性存儲器的一組存儲器單元。存儲器狀態(tài)被一組增加的分界閾值（V1，…VN）劃分。在該編程遍中初始地，相對于測試參考閾值來驗證存儲器單元。這個測試參考閾值具有超過在該組中的指定分界閾值Vi偏移了預(yù)定余量的值。確定當被編程超過Vi時的每個存儲器單元的過沖大于還是小于該余量。因此，被發(fā)現(xiàn)為具有大于余量的過沖的存儲器單元在該編程遍的后續(xù)部分中通過使它們的編程速率降低來抵消，從而保持更緊密的閾值分布。
【專利說明】具有減少的驗證的改進的編程的非易失性存儲器和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及非易失性半導(dǎo)體存儲器，諸如電可擦除的可編程只讀存儲器(EEPROM)和閃速EEPR0M，并且特別地涉及甚至以減少的數(shù)目的編程-驗證操作來保持緊密的閾值電壓分布的存儲器和編程操作。
【背景技術(shù)】
[0002]能夠非易失性地存儲電荷的固態(tài)存儲器、尤其是以包裝為小的外形卡的EEPROM和閃速EEPROM的形式最近已成為在各種移動和手持設(shè)備、特別是信息家電和消費類電子產(chǎn)品中的存儲器的選擇。與也是固態(tài)存儲器的RAM (隨機存取存儲器)不同，閃存(或閃速存儲器)是非易失性的，并且即使在電源被關(guān)閉以后也保留其存儲的數(shù)據(jù)。盡管成本較高，閃速存儲器被越來越多地用在海量存儲應(yīng)用中。傳統(tǒng)的大容量存儲、基于旋轉(zhuǎn)磁介質(zhì)(諸如硬盤驅(qū)動器和軟盤)不適于移動和手持式的環(huán)境。這是因為磁盤驅(qū)動器往往是笨重的，容易出現(xiàn)機械故障，并具有高延遲和高功率的要求。這些不期望的屬性在大多數(shù)移動和便攜式應(yīng)用中使基于磁盤的存儲器不切實際。另一方面，閃速存儲器一包括嵌入式的和以可移動卡的形式——理想地適合于移動和手持的環(huán)境中，這是因為它的小尺寸，低功耗、高速和高可靠性的特點。
[0003]EEPROM和電可編程只讀存儲器(EPROM)是可擦除并且使新的數(shù)據(jù)寫入或“編程”到它們的存儲器單元的非易失性存儲器。兩者都利用場效應(yīng)晶體管結(jié)構(gòu)中的在半導(dǎo)體襯底中的在源極區(qū)和漏極區(qū)之間的溝道區(qū)上方的浮置(未連接)的導(dǎo)電柵極。然后在浮置柵極上方提供控制柵極。由被保持在浮置柵極上的電荷量來控制晶體管的閾值電壓特性。也就是說，對于浮置柵極上的給定的電荷水平，存在在晶體管被“接通”以允許它的源極區(qū)和漏極區(qū)之間的導(dǎo)電之前必須被應(yīng)用到控制柵極的相應(yīng)的電壓(閾值)。
[0004]浮置柵極可以容納一個范圍的電荷，因此可以被編程為閾值電壓窗口內(nèi)的任何閾值電壓電平。以設(shè)備的最小和最大閾值電平來界定閾值電壓窗口的大小，其又相應(yīng)于可以編程到浮置柵極的電荷的范圍。閾值窗口通常依賴于存儲器設(shè)備的特性、操作條件和歷史。理論上，窗口內(nèi)的每個不同的可分辨的閾值電壓電平范圍可以被用來指定單元的確定的存儲器狀態(tài)。當閾值電壓被劃分為兩個不同的區(qū)域時，每個存儲器單元能夠存儲一位數(shù)據(jù)。類似地，當閾值電壓窗口被分隔為兩個以上的不同的區(qū)域時，每個存儲器單元將能夠存儲多于一位數(shù)據(jù)。
[0005]在通常的兩狀態(tài)EEPROM單元中，建立至少一個電流斷點電平，從而將導(dǎo)電窗口分隔成兩個區(qū)域。當通過施加預(yù)定的固定電壓來讀取單元時，通過與斷點電平(或參考電流IREF)相比較來將其源極/漏極電流決定為存儲器狀態(tài)。如果電流讀數(shù)高于斷點電平的電流讀數(shù)，則該單元被確定為處于一個邏輯狀態(tài)(例如，“零”狀態(tài))。另一方面，如果電流小于斷點電平的電流，該單元被確定為在其他邏輯狀態(tài)(例如，“一”狀態(tài))。因此，這樣的兩狀態(tài)單元存儲一個位的數(shù)字信息。可以是外部可編程的參考電流源通常被提供作為存儲器系統(tǒng)的部分以產(chǎn)生斷點電平電流。[0006]為了提高存儲器容量，隨著半導(dǎo)體技術(shù)的狀況進步，正以越來越高的密度制作閃速EEPROM器件。提高存儲容量的另一種方法是，使每個存儲器單元存儲多于兩種狀態(tài)。
[0007]對于多狀態(tài)或多級EEPROM存儲器單元，導(dǎo)電窗口被多于一個斷點分隔為多于兩個的區(qū)域，使得每個單元能夠存儲多于一位數(shù)據(jù)。因此，給定的EEPROM陣列可以存儲的信息隨著每個單元可存儲的狀態(tài)的數(shù)量而增加。已經(jīng)在美國專利N0.5172338中描述了具有多狀態(tài)或多級的存儲器單元的EEPROM或閃速EEPR0M。
[0008]作為存儲器單元的晶體管通常通過兩個機制之一被編程為“已編程”狀態(tài)。在“熱電子注入”中，施加到漏極的高電壓使電子加速越過襯底溝道區(qū)。同時，施加到控制柵極的高電壓將熱電子拉過薄柵極電介質(zhì)到浮置柵極。在“隧道注入”中，相對于襯底，高電壓被施加到控制柵極。以這種方式，電子從襯底被拉到中間的浮置柵極。
[0009]可以通過許多機制擦除存儲器設(shè)備。對于EPR0M，存儲器可以通過從浮置柵極清除電荷或者紫外線照射來批量擦除。對于EEPR0M，通過相對于控制柵極施加高電壓到襯底，以誘導(dǎo)浮置柵極中的電子隧穿過薄氧化物到襯底溝道區(qū)(即，F(xiàn)owler-Nordheim隧穿)。通常，EEPROM是按字節(jié)可擦除的。對于閃速EEPR0M，存儲器是電可擦除的，或者一次全部或在一次一個塊或多個塊，其中一塊可以包括存儲器的512個或更多個字節(jié)。
[0010]存儲器設(shè)備通常包括可以安裝在卡上的一個或多個存儲器芯片。每個存儲器芯片包括外圍電路、諸如解碼器和擦除、寫入和讀取電路支持的存儲器單元的陣列。更加復(fù)雜的存儲器設(shè)備與執(zhí)行智能化的和更高級別的存儲器操作和接口的外部存儲器控制器一起操作。
[0011]當今正在使用很多商業(yè)上成功的非易失性固態(tài)存儲器設(shè)備。這些存儲器設(shè)備可以是閃速EEPR0M，或可以采用其他類型的非易失性存儲器單元。閃速存儲器和系統(tǒng)及其制造方法的示例在美國專利第5070032號、5095344號、5315541號、5343063號、5661053號、5313421號和6222762號中給出。特別地,在美國專利第5570315號、5903495號、6046935號中描述了具有NAND串結(jié)構(gòu)的閃速存儲器器件。并且非易失性存儲器器件還由具有用于存儲電荷的介電層的存儲器單元制成。使用介電層代替前面所描述的導(dǎo)電的浮置柵極元件。這種利用電介質(zhì)存儲元件的存儲器器件已在Eitan等人的《IEEE電子設(shè)備快報》(IEEEElectrion Device Letters), 2000 年 11 月，第 21 卷，第 11 號，第 543-545 頁的 “NROM: ANovel Localized Trapping, 2~Bit Nonvolatile Memory Cell” 中描述。ONO 介電層延伸穿過源極和漏極擴散區(qū)之間的溝道。一個數(shù)據(jù)位的電荷位于與漏極相鄰的介電層，其它數(shù)據(jù)位的電荷位于與源極相鄰的介電層。例如，美國專利第5768192號和第6011725號公開了具有夾在兩個二氧化硅層之間的捕獲電介質(zhì)的非易失性存儲器單元。通過分別讀取電介質(zhì)內(nèi)的在空間上分離的電荷存儲區(qū)的二進制狀態(tài)來實現(xiàn)多狀態(tài)數(shù)據(jù)存儲。
[0012]為了提高讀取和編程的性能，并行讀取或編程在陣列中的多個電荷存儲元件或存儲器晶體管。因此，一起讀取或編程一 “頁”存儲器元件。在現(xiàn)有的存儲器架構(gòu)中，一行通常包括幾個交錯的頁，或它可能構(gòu)成一個頁。一頁的所有的存儲器元件將在一起被讀取或編程。
[0013]使用了一系列交替編程/驗證周期的常規(guī)編程技術(shù)是為了處理編程過程中的不確定性，在此過程中單元的閾值電壓起初響應(yīng)于Vrai的比較大的變化而快速升高。但是，當編程到浮置柵極中的電荷用作減少用于進一步將電子隧穿到浮置柵極中的有效電場的屏蔽時，這種升高減慢并最終停止。該過程呈現(xiàn)高度的非線性并且因此使用試錯(trial-and-error)的方法。
[0014]編程/驗證的編程技術(shù)的缺點是，驗證周期占用時間并影響性能。通過能夠存儲多個位的存儲器單元的實施方式加劇了該問題。從本質(zhì)上，需要為存儲器單元的可能的多個狀態(tài)的每個執(zhí)行驗證。對于有16種可能的存儲器狀態(tài)的存儲器，這意味著每個驗證周期可能會產(chǎn)生高達16個感測操作。因此，隨著多級存儲器單元(“MLC”)中的可區(qū)分的狀態(tài)級別的數(shù)目的增加，編程/驗證方案的驗證周期變得越來越費時。
[0015]特別地，傳統(tǒng)的編程需要在每個脈沖之間的驗證操作。當存儲器被劃分為許多存儲器狀態(tài)，驗證操作必須在每個脈沖之間檢查許多狀態(tài)。驗證操作的數(shù)目隨著狀態(tài)分區(qū)的數(shù)量的平方而增加。因此，對于每個單元保持3個或更多位的數(shù)據(jù)的存儲器，驗證操作的數(shù)量變得過分大。
[0016]編程非易失性存儲器的減少驗證的方案已被披露于美國專利第7643348號，第7800945號和第7826271號。這些方案涉及逐個脈沖地以階梯波形編程，并且初步相關(guān)于檢查點閾值來驗證單元的脈沖。一旦該單元被編程過了該檢查點，則編程繼續(xù)而無需驗證，并且當階梯波形達到特定幅度時停止，所述特定幅度作為從檢查點到單元的目標狀態(tài)的閾值增量的預(yù)定函數(shù)給出。
[0017]然而，當逐個脈沖地推進編程中的單元的閾值到目標目的地時，減少該過程中驗證步驟的數(shù)目意味著在目標目的地處的閾值的定位中存在更少的控制。這將導(dǎo)致與在兩者之間有更多的驗證步驟相比增寬了閾值分布
[0018]為了提高編程分辨率，常規(guī)的方法是，使編程脈沖的步長更精細。然而，這具有成比例地增加編程所需的脈沖數(shù)目的效果，因此增加了編程時間。此外，編程脈沖的數(shù)量的增加將加重在常規(guī)方法中交織的驗證的數(shù)目的相應(yīng)增加。
[0019]因此通常需要高容量和高性能的非易失性存儲器。特別是，需要有具備改善的編程性能的高容量的非易失性存儲器，在所述存儲器中上述缺點最小化并且閾值分布的驗證和增寬在同一時間被最小化。

【發(fā)明內(nèi)容】

[0020]具有更緊密的閾倌.分布的編程
[0021]在從擦除狀態(tài)到各個目標狀態(tài)的一個編程遍(programming pass)中，由一系列階梯波形的脈沖并行編程非易失性存儲器的一組存儲器單元。傳統(tǒng)地，在每個脈沖后，相對于驗證閾值感測存儲器單元。無論何時當單元被檢測為從開啟狀態(tài)改變到關(guān)斷狀態(tài)時，表明該單元的閾值已被編程超過該驗證閾值。該單元被認為相對于驗證閾值被編程，并且對那個單元的編程從那時起被禁止。但是，超出驗證閾值的單元的閾值的過沖的量是未知的。通常，過沖是單元的閾值相對于在編程脈沖之前的驗證閾值的相對位置以及該脈沖的強度或步長大小的函數(shù)。如果驗證操作在每個脈沖之后發(fā)生，那么保持檢查該過沖。然而，在驗證操作被減少或者消除、且單元的閾值可以被提前多個脈沖而無須介入的驗證的編程方案中，過沖可能加重，導(dǎo)致更多編程的狀態(tài)的編程的閾值分布的增寬。
[0022]根據(jù)本發(fā)明的通常實施例，在從擦除狀態(tài)到各個目標狀態(tài)的一個編程遍中，非易失性存儲器的一組存儲器單元被階梯波形并行編程。每個存儲器單元支持被一組增加的分界閾值(V1,吣￥,)劃分為多個閾值子范圍的閾值窗口，使得每個子范圍代表不同的存儲器狀態(tài)。在該編程遍的初始階段，存儲器單元相對于測試參考閾值被驗證。這個測試參考閾值具有從該組中的指定分界閾值Vi偏移了預(yù)定余量的值。這提供了當被編程超過Vi時的每個存儲器單元的過沖的測量，即，該過沖大于還是小于該余量。因此，被發(fā)現(xiàn)為具有大于該余量的過沖的存儲器單元將以至少與該余量一樣寬的閾值分布而結(jié)束。具有這種過度的過沖的存儲器單元在該編程遍的后續(xù)部分中通過使它們的編程速率降低來被抵消。隨著該單元正被編程到更高的編程狀態(tài)，編程速率的減緩將修整該閾值分布的遠端。以此方式，即使以編程脈沖之間的小的或者沒有驗證來執(zhí)行該編程遍的后續(xù)部分，存儲器單元也將被編程到具有相對更緊密的閾值分布的個別存儲器狀態(tài)。
[0023]在優(yōu)選的實施例中，預(yù)定余量是包含測試參考閾值的閾值子范圍的寬度的一半。
[0024]在一個實施例中，提供并行訪問該組存儲器單元的字線，使得對該組的編程通過施加編程電壓到字線來實現(xiàn)。而且，提供各個位線來訪問該組的個別存儲器單元，以及需要減小其編程速率的任何存儲器單元可以通過在所述編程中的所述任何存儲器單元的相應(yīng)位線上的預(yù)定電壓的升高量來完成。
[0025]在優(yōu)選的實施例中，在編程遍的初始部分中，在每個編程脈沖之后，相對于檢查點閾值來驗證存儲器單元，該檢查點閾值被優(yōu)選地選擇為分界閾值Vj (j=l或2或3……)之一。優(yōu)選地，檢查點閾值被選為'。這建立了基線編程電壓電平，用于編程具有更高目標狀態(tài)的單元而無需另外的驗證步驟。在該編程遍的后續(xù)部分中，從所標識的編程脈沖施加預(yù)定數(shù)目的另外的編程脈沖到正被編程的該組的各個存儲器單元，以將各個存儲器單元編程到各個目標狀態(tài)，預(yù)定數(shù)目的另外的編程脈沖是所標識的編程脈沖和各個目標狀態(tài)的函數(shù)。
[0026]本發(fā)明的優(yōu)點是，即使在減少了驗證操作的高性能編程方案中，非易失性存儲器也可以以更緊密的閾值分布被 編程。
[0027]本發(fā)明的附加特征和優(yōu)點從下面描述的其優(yōu)選的實施例中被理解，其描述應(yīng)結(jié)合附圖。
【專利附圖】

【附圖說明】
[0028]圖1示意性地示出了本發(fā)明可以被實現(xiàn)的非易失性存儲芯片的功能模塊。
[0029]圖2示意性地示出了非易失性存儲器單元。
[0030]圖3示出了浮置柵極可以在任何一個時間被選擇地存儲的四個不同的電荷Q1-Q4的源極-漏極電流Id和控制柵電壓Vra之間的關(guān)系。
[0031]圖4示出了存儲器單元的NOR陣列的示例。
[0032]圖5A示意性地示出了被組織成NAND串的存儲器單元的串。
[0033]圖5B示出了存儲器單元的NAND陣列200的例子，由如圖5A示出的NAND串50構(gòu)成。
[0034]圖6示出了包括存儲器單元的陣列上的P個感測模塊的堆的如圖1所示的讀/寫電路270A和270B。
[0035]圖7示出了(例如在NAND配置中)組織的一頁存儲器單元被并行編程。
[0036]圖8示出了用于編程4狀態(tài)存儲器單元到目標存儲器狀態(tài)的傳統(tǒng)技術(shù)。[0037]圖9示意性地示出了在一些存儲器單元通過圖8的編程電壓被編程并相對于三個驗證電平被驗證后的4狀態(tài)存儲器的閾值分布。
[0038]圖10是一個表，示出了使用常規(guī)的交替的編程/驗證算法來編程一頁的估計數(shù)目的編程脈沖和驗證周期。
[0039]圖11示意性地示出了 8狀態(tài)存儲器的編程，其中在第一編程狀態(tài)處只有初步驗證。
[0040]圖12是根據(jù)本發(fā)明的一個實施例的編程和相對于測試參考閾值的驗證來獲得的8狀態(tài)存儲器的閾值分布。
[0041]圖13是根據(jù)本發(fā)明的另一個實施例的編程和相對于測試參考閾值的驗證所獲得的8狀態(tài)存儲器的閾值分布。
[0042]圖14是一個流程圖，示出了設(shè)置具有步長大小的編程電壓使得每個另外的脈沖將存儲器單元編程到下一個存儲器狀態(tài)。
【具體實施方式】
[0043]存儲器系統(tǒng)
[0044]圖1至圖7示出了本發(fā)明的各個方面可以被實現(xiàn)的示例性的存儲器系統(tǒng)。
[0045]圖8至圖11示出了傳統(tǒng)的編程技術(shù)的示例。
[0046]圖12至圖14示出了本發(fā)明的各個方面和實施方式。
[0047]圖1示意性地示出了其中本發(fā)明可以被實現(xiàn)的非易失性存儲芯片的功能模塊。存儲器芯片100包括存儲器單元200的兩維陣列、控制電路210和外圍電路，諸如解碼器、讀
/寫電路和復(fù)用器。
[0048]存儲器陣列200是經(jīng)由行解碼器230 (劃分成230A、230B)通過字線并且經(jīng)由列解碼器260 (劃分成260A、260B)通過位線可尋址的(還參見圖4和5)。讀/寫電路270 (劃分成270A、270B)允許一頁存儲器單元并行讀取或編程。數(shù)據(jù)I/O總線231被耦合到讀/寫電路270。
[0049]在優(yōu)選的實施例中，一頁由共享相同的字線的連續(xù)的行的存儲器單元構(gòu)成。在另一個實施例中，其中一行存儲器單兀被劃分為多個頁，提供塊復(fù)用器250 (劃分成250A和250B)來復(fù)用讀/寫電路270給各個頁。例如，分別由存儲器單元的奇數(shù)和偶數(shù)列形成的兩個頁被復(fù)用到讀/寫電路。
[0050]圖1示出了優(yōu)選的布置，其中，通過各種外圍電路對存儲器陣列200的訪問以對稱的方式實施在該陣列的相對側(cè)上，從而每側(cè)的訪問線和電路的密度都減少一半，因此，行解碼器被劃分成行解碼器230A和230B，列解碼器260被劃分成260A和260B。在本實施例中，一行存儲器單元被劃分為多個頁，頁復(fù)用器250被劃分為頁復(fù)用器250A和頁復(fù)用器250B。類似地，讀/寫電路270被劃分成從陣列200的底部連接到位線的讀/寫電路270A和從陣列200的頂部連接至位線的讀/寫電路270B。以這種方式，讀/寫模塊的密度以及因此感測模塊380的密度本質(zhì)上被縮減一半。
[0051 ] 控制電路110是與讀/寫電路270 —起操作以在存儲器陣列200上執(zhí)行存儲器操作的芯片上控制器?？刂齐娐稩io通常包括狀態(tài)機112和其他的電路，諸如芯片上地址解碼器和功率控制模塊(圖中未明確示出)。狀態(tài)機112提供存儲器操作的芯片級控制。控制電路經(jīng)由外部存儲器控制器與主機通信。
[0052]存儲器陣列200通常被組織為以行和列布置的存儲器單元的二維陣列，并且可以被字線和位線尋址?？梢愿鶕?jù)NOR型或NAND型架構(gòu)形成該陣列。
[0053]圖2示意性地示出非易失性的存儲器單元。存儲器單元10可以由具有電荷存儲單元20的場效應(yīng)晶體管(諸如浮置柵極或者介電層)實現(xiàn)。存儲器單元10還包括源極14、漏極16和控制柵極30。
[0054]當今有很多商業(yè)上成功的非易失性固態(tài)存儲器器件在被使用。這些存儲器器件可以采用不同類型的存儲器單元，每個類型具有一個或多個電荷存儲元件。
[0055]典型的非易失性存儲器單元包括EEPROM和閃速EEPROM。EEPROM單元的示例及其制造方法的例子在美國專利第5595924號給出。閃速EEPROM單元的、其在存儲器系統(tǒng)中的使用及其制造方法的示例在美國專利第5070032號、第5095344號、第5315541號、第5343063號、第5661053號、第5313421號和第6222762號中給出。特別地，具有NAND單元結(jié)構(gòu)的存儲器器件的示例在美國專利第5570315號、第5903495號、第6046935號中給出。而且，利用電介質(zhì)存儲元件的存儲器器件的示例已經(jīng)在Eitan等人的《IEEE電子設(shè)備快報》(IEEE Electron Device Letters)第 21 卷，第 11 號，2000 年 11 月的第 543-545 頁的“NR0M:A Novel Localized Trapping, 2~Bit Nonvolatile Memory Cell” 以及美國專利第5，768，192號和第6，011，725號中描述。
[0056]在實踐中，通常通過感測當參考電壓被施加到控制柵極時越過單元的源極和漏極電極的導(dǎo)電電流來讀取單元的存儲器狀態(tài)。因此，對于單元的浮置柵極上的每個給定的電荷，可以檢測到相對于固定的參考控制柵極電壓的相應(yīng)的導(dǎo)電電流。類似地，可編程到浮置柵極上的電荷的范圍定義了相應(yīng)的閾值電壓窗口或相應(yīng)的導(dǎo)電電流窗口。
[0057]另外，代替檢測分區(qū)的電流窗口中的導(dǎo)電電流，能夠在控制柵極上為被測試的給定的存儲器狀態(tài)設(shè)置閾值電壓，并檢測導(dǎo)電電流是低于還是高于閾值電流。在一個實施例中,通過檢查導(dǎo)電電流通過位線的電容而放電的速率來完成相對于閾值電流的導(dǎo)電電流的檢測。
[0058]圖3示出了浮置柵極可以在任何一個時間選擇性地存儲的四個不同的電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓Vra。四條實線的Id對Vra曲線代表可以編程到存儲器單元的浮置柵極上的四種可能的電荷水平，分別對應(yīng)四種可能的存儲器狀態(tài)。作為示例，全體單元的閾值電壓窗口可以在0.5V到3.5V的范圍內(nèi)?？梢酝ㄟ^將閾值窗口劃分為每個以0.5V為間隔的五個區(qū)域，來標定分別表示一個擦除狀態(tài)和六個編程狀態(tài)的七種可能的存儲器狀態(tài)“0”、“1”、“2”、“3”、“4”、“5”、“6”。例如，如果參考電流、2μ A的IREF如所示的使用，那么以Ql編程的單元可以被認為在存儲器狀態(tài)“ 1”，這是由于其曲線與Ikef在VCG=0.5V和1.0V標定的閾值窗口的區(qū)域內(nèi)相交。類似地，Q4在存儲器狀態(tài)“5”。
[0059]從上面的描述可以看出，存儲器單元存儲越多的狀態(tài)，其閾值窗口就被分得越細。例如，存儲器器件可以具有取值范圍從-1.5V到5V的閾值窗口的存儲器單元。這提供了
6.5V的最大寬度。如果存儲器單元存儲16個狀態(tài)，則每個狀態(tài)可以在閾值窗口中占據(jù)從200mV到300mV。這將需要更高精度的編程和讀取操作，以便能夠?qū)崿F(xiàn)所要求的分辨率。
[0060]圖4示出了存儲器單元的NOR陣列的示例。在存儲器陣列200中，存儲器單元的每一行由源極14和漏極16以菊花鏈方式連接。這樣的設(shè)計有時也被稱為虛擬接地設(shè)計。一行中的單元10具有連接到字線、諸如字線42的控制柵極30。一列中的單元的其源極和漏極分別連接到選定的位線，諸如位線34和36。
[0061]圖5A示意性地示出了組織成NAND串的存儲器單元串。NAND串50包括由其源極和漏極菊花鏈式連接的一系列的存儲晶體管M1、M2、…Mn (例如，n=4、8、16或更高)。一對選擇晶體管S1、S2控制存儲器晶體管鏈通過NAND串的源極端54和漏極端56與外部的連接。在存儲器陣列中，當源極選擇晶體管SI被接通時，源極端被耦合到源極線(參見圖5B)。類似地，當漏極選擇晶體管S2接通，NAND串的漏極端被耦合到存儲器陣列的位線。該鏈中的每個存儲晶體管10用作存儲器單元。它具有存儲給定的電荷量的電荷存儲元件20，以便表示意圖的存儲器狀態(tài)。每個存儲器晶體管的控制柵極30允許控制讀取和寫入操作。如圖5B所示，NAND串的行的相應(yīng)存儲器晶體管的控制柵極30全部連接到相同的字線。類似地，每個選擇晶體管S1、S2的控制柵極32提供分別通過其源極端54和漏極端56對NAND串的控制訪問。同樣地，NAND串中的行的相應(yīng)的選擇晶體管的控制柵極32都連接到相同的選擇線。
[0062]當NAND串內(nèi)的尋址的存儲器晶體管10在編程過程中被讀取或驗證時，為其控制柵極30提供合適的電壓。同時，通過在其控制柵極上施加足夠的電壓，來完全開啟在NAND串50中的剩余非尋址的存儲器晶體管。以此方式，有效地創(chuàng)建從各個存儲器晶體管的源極到NAND串的源極端54的導(dǎo)電路徑，并且類似地從各個存儲器晶體管的漏極到該單元的源極端56的導(dǎo)電路徑。在美國專利第5570315號、第5903495號、第6046935號描述了具有這種NAND串結(jié)構(gòu)的存儲器器件。
[0063]圖5B示出了存儲器單元的NAND陣列200的例子，其由如圖5A示出的NAND串50構(gòu)成。沿著NAND串的每一列，諸如位線36的位線被耦合到每個NAND串的漏極端56。沿著NAND串的每一堆，諸如源極線34的源極線被耦合到每個NAND串的源極端54。并且，NAND串的堆中的沿著存儲器單元的行的控制柵極被連接到諸如字線42的字線。沿著NAND串的堆中的選擇晶體管的行的 控制柵極連接到諸如選擇線44的選擇線。NAND串的堆中的存儲器單元的一整行可以通過NAND串堆的字線和選擇線上的適當?shù)碾妷簛肀粚ぶ?。當NAND串內(nèi)的存儲器晶體管正被讀取時，該串中的剩余存儲器晶體管通過其相關(guān)聯(lián)的字線被硬導(dǎo)電，使得流過該串的電流基本上依賴于存儲在正被讀取的單元中的電荷的電平。
[0064]傳感電路和摶術(shù)
[0065]圖6示出了在存儲器單元陣列上包括P個感測模塊的堆的讀/寫電路270A和270B,如圖1所示。并行操作的ρ個感測模塊480的整個堆允許沿著行的ρ個單元10的塊(或頁)被并行讀取或者編程。本質(zhì)上，感測模塊I將感測單元I中的電流I1，感測模塊2將
感測單元2中的電流12，......，感測模塊P將感測單元P中的電流Ip等。從源極線34流到
聚合節(jié)點CLSRC并且從那里流到地的頁的總單元電流iTra將是ρ個單元中的所有電流的總和。在傳統(tǒng)的存儲器結(jié)構(gòu)中，具有公共字線的存儲器單元的行形成兩個或更多個頁，其中，一頁中的存儲器單元被并行地讀取和編程。在一行具有兩頁的情況下，一個頁被偶數(shù)位線訪問，其它頁被奇數(shù)位線訪問。一頁感測電路在任何一個時間被耦合到偶數(shù)位線或者奇數(shù)位線。在這種情況下，提供頁復(fù)用器250A與250B以分別復(fù)用讀/寫電路270A和270B到各個頁。
[0066]在基于56nm技術(shù)的目前生產(chǎn)的芯片中，P>64000,以及在43nm的32GbitX4芯片中，P>150000。在優(yōu)選實施例中，該塊是一系列整個行的單元。這是所謂的“所有的位線”體系結(jié)構(gòu)，其中該頁由分別耦合到連續(xù)的位線的一行連續(xù)的存儲器單元構(gòu)成。在另一個實施例中，該塊是該行中的單元的子集。例如，該單元的子集可以是整行的二分之一或整行的四分之一。單元的子集可以是一系列連續(xù)的單元或者間隔一個的單元，或者每預(yù)定數(shù)量的單元中一個。每個感測模塊經(jīng)由位線被耦合到存儲器單元并且包括感測存儲器單元的導(dǎo)電電流的感測放大器。一般情況下，如果讀/寫電路被分布在存儲器陣列的相對側(cè)，則P個感測模塊的堆將在兩組讀/寫電路270和270B之間分布。
[0067]頁或字線編稈和駘證
[0068]圖7示出了正被并行編程的被組織在例如NAND配置中的一頁存儲器單元。圖7本質(zhì)上示出了來自圖5B的存儲器陣列200的NAND鏈50的堆，其中每個NAND鏈的細節(jié)在圖5A中明確示出。諸如第60頁的“一頁”是可以并行編程的一組存儲器單元，由共同連接到字線42的單元的控制柵極使能，并且每個單元可以由通過位線36訪問的感測電路(例如圖6中所示出的感測模塊480)訪問。作為示例，當編程該頁單元60時，編程電壓被施加到公共字線WL3。在編程之前，已經(jīng)被編程到它們的目標狀態(tài)的那些單元被編程為禁止的。這通過有效地降低該單元的控制柵極和溝道區(qū)之間的電壓差來完成，從而阻止電子從源極隧穿到浮置柵極(參見圖2)。
[0069]編程一頁的一種方法是全序列編程(full-sequence programming)。該頁的所有單元初始處于擦除狀態(tài)。因此，該頁的所有單元被并行地從擦除狀態(tài)編程到其目標狀態(tài)。那些以“I”狀態(tài)作為目標狀態(tài)的存儲器單元一旦它們被編程為“I”狀態(tài)將被禁止進一步編程，而以目標狀態(tài)“2”或更高的其他存儲器單元將被進一步地編程。最終，以“2”作為目標狀態(tài)的存儲器單元也將被鎖定以防止進一步編程。類似地，通過漸進的編程脈沖，具有目標狀態(tài)“3”- “7”的單元將被達到并被鎖定。
[0070]圖8示出了編程4狀態(tài)存儲器單元到目標存儲器狀態(tài)的傳統(tǒng)技術(shù)。編程電路通常施加一系列的編程脈沖到所選擇的字線。以這種方式，其控制柵極被耦合到字線的一頁存儲器單元可以被一起編程。所使用的編程脈沖串可以具有增加的周期或者幅度，以抵消編程到存儲器單元的電荷存儲單元中的累積的電子。編程電壓Vrai被施加到正被編程的一頁的字線。編程電壓Vrai是從最初的電壓電平VP_開始的階梯波形的形式的一系列編程電壓脈沖。正被編程的該頁的每個單元經(jīng)過這個系列的編程電壓脈沖，試圖在每個脈沖處添加遞增的電荷到該單元的電荷存儲元件。在編程脈沖之間，該單元被讀回以確定其閾值電壓。該讀回過程可以包括一個或者更多的感測操作。當單元的閾值電壓已被驗證落入相應(yīng)于目標狀態(tài)的閾值電壓區(qū)域內(nèi)時，該單元的編程停止。每當該頁的存儲器單元已被編程到其目標狀態(tài)，它是禁止編程的，而其它單元繼續(xù)被編程直到該頁的所有單元已經(jīng)被編程-驗證。禁止編程存儲器單元的一個方法是在編程過程中從OV提高其位線電壓至VCC。以這種方式，即使當該單元的控制柵極具有在其上的編程電壓，浮置柵極上的有效的編程電壓減少了 VCC,從而禁止單元的進一步編程。
[0071]在使用了一系列交替編程/驗證周期的常規(guī)編程技術(shù)要處理編程過程中的不確定性，其中該單元的閾值電壓起初響應(yīng)于vrcM的相對大的改變而快速增長。然而，隨著編程到浮置柵極的電荷用作減少用于進一步將電子隧穿到浮置柵極的有效電場的屏蔽，該增長減慢并最終停止。[0072]圖9示意性地示出了一些存儲器單元通過圖8的編程電壓被編程并相對于三個驗證電平被驗證后的4狀態(tài)存儲器的閾值分布。每個存儲器單元可以被編程到閾值窗口跨越的范圍內(nèi)的閾值。在4狀態(tài)的情況下，閾值窗口通過分界閾值'、V2, V3被劃分成4個子范圍。三個驗證電平是:驗證I (Verifyl) =V1、驗證2 (Verify2) =V2以及驗證3 (Verify3)=V3。
[0073]編程/驗證的編程技術(shù)的缺點是驗證周期占用時間并影響性能。通過實施能夠存儲多個位的存儲器單元而加劇了該問題。本質(zhì)上，需要為存儲器單元的可能的多個狀態(tài)的每個執(zhí)行驗證。對于具有16個可能的存儲器狀態(tài)的存儲器，這意味著每個驗證步驟將產(chǎn)生至少16個感測操作。在一些其他的方案中，它甚至可以是更多次。因此，隨著將存儲器分區(qū)的狀態(tài)數(shù)的增加，編程/驗證方案的驗證周期變得越來越費時。
[0074]圖10是一個表，示出了使用常規(guī)的交替的編程/驗證算法來編程一頁的編程脈沖和驗證周期的估計數(shù)目。例如，對于N位的存儲器，該分區(qū)是Ns=2Nf狀態(tài)。編程脈沖的數(shù)目至少與狀態(tài)數(shù)目Ns相同。一些算法可能需要k個編程遍，其中k可以是I到4。對于多狀態(tài)存儲器，每個驗證操作進一步乘以2N-1，每個編程狀態(tài)一個。因此，驗證的估計數(shù)目與22N成正比，其是狀態(tài)數(shù)目的平方。從表中可以看出，對于3位的單元，驗證周期的標定數(shù)目已經(jīng)很高，并且不包括其它方案中需要的額外的感測。對于4位的單元，驗證周期的數(shù)目被禁止。
[0075]具有減少的驗證的編程
[0076]編程非易失性存儲器的減少驗證的方案已披露于美國專利第7643348號、第7800945號和第7826271號中。這些方案涉及逐個脈沖地以階梯波形脈沖來編程以及相對于檢查點脈沖值來初始地在脈沖之間驗證單元。一旦單元被編程過了該檢查點，編程無需驗證而繼續(xù)并且當階梯波形已經(jīng)達到了特定的幅值時停止，所述特定幅值作為從檢查點到單元的目標狀態(tài)的閾值增量的預(yù)定函數(shù)給出。美國專利第7643348號、第7800945號和第7826271號公開的內(nèi)容通過引用的方式在此并入。
[0077]然而，隨著正在被編程的單元的閾值逐個脈沖地上升到其目標目的地，沿此減少驗證步驟的數(shù)目意味著對在目標目的地處的閾值的位置的更少的控制。這將導(dǎo)致各種存儲器狀態(tài)的增寬的閾值分布。
[0078]圖11示意性地示出了 8狀態(tài)的存儲器的編程，其中在第一編程狀態(tài)處只有初步驗證。每個單元的閾值窗口被七個分界閾值V1到V7劃分為8個閾值范圍。共享相同的字線的一組存儲器單元被并行編程。起初，在每個編程脈沖后，該組中的單元在被選擇為處于V1的檢查點閾值570處被驗證。一旦在V1處驗證，具有目標狀態(tài)“ I”的那些單元被禁止編程，防止進一步的編程。
[0079]一旦在V1處被驗證，對于具有高于“ I”的目標狀態(tài)的其它單元，注意每個單元在V1處被驗證的編程脈沖電平。一旦對于單元確定了這個基線編程電壓電平，它就是使單元受到從那里到達單元的目標狀態(tài)的預(yù)定數(shù)目的額外編程脈沖的問題。預(yù)定數(shù)目的額外編程脈沖是從存儲器狀態(tài)V1到目標存儲器狀態(tài)的距離的函數(shù)。不需在脈沖之間的驗證步驟。例如，對具有目標狀態(tài)“2”的單元的編程將在經(jīng)過檢查點驗證V1 (例如，一個或兩個脈沖)后在它們被禁止進一步編程前受到預(yù)定數(shù)量的額外編程脈沖。具有目標狀態(tài)“3”的單元的編程將在經(jīng)過V1 (例如，兩個或四個脈沖)后在該組中的所有存儲器單元完成編程前受到另一預(yù)定數(shù)量的額外編程脈沖。
[0080]作為具有預(yù)定的步長大小的脈沖串的編程電壓
[0081]在優(yōu)選的實施例中，調(diào)整編程電壓的步長大小，使得每個額外的脈沖將編程存儲器單元到下一個存儲器狀態(tài)。對于具有16個可能的存儲器狀態(tài)的存儲器單元的例子，脈沖的大小可以是300mV。通過這種方式，一個額外的脈沖將該存儲器編程為狀態(tài)“2”，另一個額外的脈沖將存儲器編程為狀態(tài)“3”等。因此，編程到給定的存儲器狀態(tài)可以被降低為從狀態(tài)“ 1”計數(shù)該狀態(tài)的數(shù)量并提供相同數(shù)量的脈沖。例如，一旦標記可以被設(shè)置在狀態(tài)“ I”，其后存儲器單元可以由與目標狀態(tài)離開狀態(tài)“I”的狀態(tài)的數(shù)量相同數(shù)量的脈沖來編程。
[0082]其他編程脈沖大小是可能的。例如，對于具有16個可能的存儲器狀態(tài)的存儲器單元，脈沖的大小可以是150mV。在那種情況下，將采取兩個脈沖來從一個存儲器狀態(tài)編程到下一個相鄰的存儲器狀態(tài)。這將在編程中提供更精細的分辨率，這在使用離目標閾值的余量的實施例中是有用的。
[0083]圖11示意性地示出以3位數(shù)據(jù)(在八個存儲器狀態(tài)之間)編程的存儲器單元的陣列的典型的閾值分布，由被編程到閾值窗口中的各種閾值的一些單元表示。為了明確區(qū)分各種存儲器狀態(tài)，它們的各個閾值分布590、591、592、593、594、595、596、597中的每個應(yīng)該被限制在其各自的閾值范圍，諸如(V1J1到V2、V2到V3……，>V7等。然而，正如之前解釋的，在該編程遍的開始時，在檢查點=V1處只有一個驗證點，更多的編程狀態(tài)、諸如“2”至“7”，正在沒有驗證操作地被編程。這可以導(dǎo)致閾值分布增寬到其遠端末端可以溢出到下一個閾值范圍的程度，并且導(dǎo)致例如“5”狀態(tài)被錯誤地讀取為“6”狀態(tài)。
[0084]具有更緊的閾值分布的編程
[0085]非易失性存儲器的一組存儲器單元在一個編程遍中被一系列階梯波形的脈沖從擦除狀態(tài)并行編程到各個目標狀態(tài)。通常，在每個脈沖后，相對于驗證閾值來感測這些存儲器單元。每當檢測到一個單元從開啟改變到關(guān)斷狀態(tài)時，則表示單元的閾值已被編程得超過驗證閾值。該單元相對于該單元的驗證閾值和編程被認為是已編程的，因為該單元從那時起被禁止。然而，超出驗證閾值的單元的閾值的過沖(overshoot)量是未知的。通常,該過沖量是在編程脈沖和脈沖的強度或步長大小之前的該單元的閾值相對位置對驗證閾值的函數(shù)。如果驗證操作發(fā)生在每個脈沖之后，該過沖被保持處于檢查中。然而，在其中的驗證操作被減少或消除的編程方案中，該單元的閾值可以被升高超過多個脈沖，而無需任何干預(yù)的驗證，該過沖可能加重，導(dǎo)致更多編程狀態(tài)的編程閾值分布的增寬。
[0086]根據(jù)本發(fā)明的一個實施例，非易失性存儲器的一組存儲器單元在從擦除狀態(tài)到各個目標狀態(tài)的編程遍中被階梯波形并行編程。每個存儲器單元支持被一組增加的分界閾值(V1,……Vn)劃分為多個閾值子范圍的閾值窗口，從而每個子范圍代表不同的存儲器狀態(tài)。在該編程遍中的初始階段期間，存儲器單元相對于測試參考閾值被驗證。這個測試參考閾值具有從該組之間的指定分界閾值Vi偏移了預(yù)定余量的值。這提供了當編程超過Vi時(8口，無論過沖大于或者小于余量)的每個存儲器單元的過沖的測量。因此，被發(fā)現(xiàn)具有大于余量的過沖的存儲器單元將以至少與該余量一樣寬的閾值分布結(jié)束。具有這種過度的過沖存儲器單元在編程的后續(xù)部分中通過使它們的編程速率降低來被抵消。由于該單元被編程到更高的編程狀態(tài)，因此編程速率的降低將削減閾值分布的終點。以此方式，存儲器單元將被編程到具有相對緊密的閾值分布的各個存儲器狀態(tài)，即使通過在編程脈沖之間的少的或者沒有驗證地進行該編程遍的后續(xù)部分。
[0087]圖12是根據(jù)本發(fā)明的一個實施例的通過相對于測試參考閾值來編程和驗證來獲得的8狀態(tài)存儲器的閾值分布。8狀態(tài)存儲器的閾值窗口被劃分為八個子范圍，這八個子范圍由'到^劃分，與圖11示出的相似。一組非易失性存儲器單元被并行編程。在編程之前，該組非易失性存儲器單元被首先擦除到具有低于V1的單獨的閾值分布590的擦除狀態(tài)“O”。
[0088]被應(yīng)用到該組存儲器單元的編程電壓與圖8示出的相似，但在編程遍的后面部分，驗證步驟被省略或者被減少。其是在一個編程遍中操作的一系列遞增的電壓脈沖。由于逐個脈沖地施加編程電壓，正被編程的存儲器單元使它們的閾值逐步編程到閾值窗口中的越來越高的電平。
[0089]與圖11中示出的相似，在該編程遍開始時，在每個編程脈沖后，存儲器單元相對于檢查點閾值570被驗證，該檢查點閾值570被優(yōu)選地選擇為分界閾值' (j=l或2或3……)之一。選擇最低分界閾值V1使得存儲器狀態(tài)的最大值在減少的驗證的情況下被編程。如以上所解釋的，這建立了以具有高于“O”的目標狀態(tài)來編程單元的基線編程電壓電平而無需進一步的驗證步驟。本領(lǐng)域的技術(shù)人員應(yīng)該清楚，可以選擇其他的分界閾值、諸如V2，或者可以使用多于一個檢查點。
[0090]另外，在編程開始時，在每個編程脈沖后，存儲器單元還相對于測試參考閾值580被驗證。測試參考閾值580是超過分界閾值Vi (i=l或2或3……)之一達預(yù)定余量581的偏移量。優(yōu)選地，余量581使得測試參考閾值被定位在由Vi和Vi+1劃分的閾值子范圍中的中間。而且測試參考閾值580比檢查點閾值570大，其中ij。
[0091]由此，當預(yù)期存儲器單元剛剛被編程超過Vi時，在預(yù)定編程脈沖電平，根據(jù)三個情況之一，相對于測試參考閾值580的驗證提供關(guān)于在由Vi和Vi+1 (在當前情況下是V1和V2)劃分的子范圍內(nèi)的單元的編程狀態(tài)的信息。
[0092]第一種情況是，當該單元尚未 被驗證到檢查點570。這意味著該單元的閾值還沒有被編程超過V1，因此還沒有被編程到“I”存儲器狀態(tài)。這個單元將繼續(xù)受到另外的編程脈沖。
[0093]第二種情況是，當該單元在檢查點570處但不是在測試參考閾值580處被驗證。這意味著該單元的閾值已經(jīng)被編程超過了檢查點580 (例如,V1),因此現(xiàn)在被編程到存儲器狀態(tài)“I”。如果該單元的目標狀態(tài)是“1”，它將被禁止進一步編程。該單元的閾值是閾值分布591的一個部分。
[0094]如果單元的目標狀態(tài)大于“1”，它將繼續(xù)受到另外的編程脈沖。然而，另外的編程的強度可以根據(jù)該單元何時在V1處被驗證以及其是否在測試參考580處也被驗證來被調(diào)整。由于在此第二種情況下，它沒有在測試參考580 (或者V1+余量581)處被驗證，該單元的閾值已以小于余量581的過沖被編程超過'。另外的編程然后可以正常進行而無需任何調(diào)整。在優(yōu)選的實施例中，該單元根據(jù)目標狀態(tài)被預(yù)定數(shù)目的另外的編程脈沖編程到其目標狀態(tài)，而無需介入的驗證步驟。然后，在達到其目標狀態(tài)后，該單元被禁止進一步的編程。與圖12示出的相似，該單元的閾值是各自取決于單元的目標狀態(tài)為從“2”到“7”的各個閾值分布592到597的一部分。
[0095]第三種情況是當單元在V1和測試參考閾值580處被驗證時。這意味著單元的閾值被編程超過V1并且還超過了測試參考值580。由此，從V1的過沖大于余量581。這意味著這個單元的閾值在閾值分布的遠端處遠遠超出V1。
[0096]如果單元具有高于當前驗證所在狀態(tài)的目標狀態(tài)(B卩，大于“ I”的目標狀態(tài))，它將被進一步編程，并且隨著每個另外的編程脈沖，其閾值將增加并且進一步移動到閾值窗口的右側(cè)。如果當超過第一分界閾值V1時它在各個閾值分布的遠端，當被編程到目標狀態(tài)時，它還將在各個閾值分布的遠端結(jié)束。增加單元的閾值的速率與脈沖的數(shù)目可以是略微非線性的，如果未通過干預(yù)的驗證步驟檢測，遠端閾值可以在一些另外的編程脈沖之后偏離甚至更多。由此，對于這第三種情況，然后通過調(diào)整來進行另外的編程來降低編程的速率。由于在情況二中，該單元優(yōu)選地取決于目標狀態(tài)而被預(yù)定數(shù)目的另外的編程脈沖(以減少的編程速率)以減少的或者無介入的驗證步驟來編程到其目標狀態(tài)。然后當單元達到其目標狀態(tài)時，它被禁止進一步編程
[0097]因此，通過也是在位于閾值子范圍中間的測試參考閾值580處的驗證，被檢測為具有在各個閾值分布的遠端中的閾值的那些單元將在該編程遍中的后續(xù)部分中經(jīng)受降低的編程速率。這將幫助修整各個閾值的遠端以使其更窄。例如，圖12示出了具有修整的各個閾值分布592’的“2”狀態(tài)，它比如果正常進行了編程以產(chǎn)生未修整的各個閾值分布592的情況更窄?！?”狀態(tài)具有修整的各個閾值分布593’，它比如果正常進行了編程以提供未修整的各個閾值分布593的情況更窄。類似地，“4”至“7”狀態(tài)分別具有修整的各個閾值分布594’至597’，它們比如果正常進行了編程以分別提供未修整的各個閾值分布594至597的情況更窄。
[0098]放緩編程速率的一般方法是減少有效的編程電壓。如前所述，減少有效的編程電壓的一個實施例是提高單元的溝道區(qū)的電壓。這有效地減小了拉電子以從溝道區(qū)隧穿到浮置柵極的電場強度。
[0099]在一個實施例中，提供了并行訪問該組存儲器單元的字線，使得對該組的編程通過施加編程電壓到字線來實現(xiàn)。而且，提供各個位線來訪問該組的各個存儲器單元，以及需要減小其編程速率的任何存儲器單元可以通過在所述編程中在所述任何存儲器單元的相應(yīng)位線上的預(yù)定電壓的升高量來完成。
[0100]圖13是根據(jù)本發(fā)明的另一個實施例的相對于測試參考閾值的編程和驗證而獲得的8狀態(tài)存儲器的閾值分布。本質(zhì)上，這個實施例與圖12中所示的不同在于，測試參考閾值580不位于與檢查點570相同的閾值子范圍之內(nèi)。在這個實施例中，測試參考閾值580位于分界閾值V2和V3的中間，該分界閾值V2和V3是劃分狀態(tài)“2”的各個閾值分布592的分界閾值。
[0101]之前結(jié)合圖12描述的過沖的概念仍然適用，除了該過沖現(xiàn)在是相關(guān)于分界值V2。余量581由此相關(guān)于V2而被定義。同樣，如果測試閾值參考在狀態(tài)“3”的閾值子范圍內(nèi)，則余量581將相關(guān)于V3而被定義，等等。
[0102]當測試參考閾值被置于較高的狀態(tài)，較高的狀態(tài)分布可以被更加縮緊。代價是，由于在相對于測試參考閾值的驗證之前的狀態(tài)不能得到任何縮緊的好處，因此縮緊的好處也會晚些到來。例如，已經(jīng)發(fā)現(xiàn)對于6狀態(tài)存儲器，測試參考閾值最佳地在“2”狀態(tài)中。
[0103]圖14是一個流程圖，示出了以步長大小設(shè)置編程電壓使得每個另外的脈沖將存儲器單元編程到下一個存儲器狀態(tài)。[0104]步驟600:為存儲器單元提供被一組增加的分界閾值(V1,吣￥,)劃分為多個閾值子范圍的閾值窗口，使得每個子范圍代表不同的存儲器狀態(tài)。前進到步驟610。
[0105]步驟610:在一個編程遍中施加編程電壓作為一系列的遞增電壓脈沖以將一組存儲器單元從擦除的存儲器狀態(tài)并行編程到各自的目標存儲器狀態(tài)。前進到步驟620。
[0106]步驟620:提供具有從指定的分界閾值Vi偏移了預(yù)定余量的值的測試參考閾值，使得當存儲器單元被預(yù)期為已被編程超過Vi,但是還沒有相對于測試參考閾值而被校驗時，存儲器單元將具有在預(yù)定余量內(nèi)的超過\的過沖，并且當存儲器單元被預(yù)期為已編程超過Vi,并且也已經(jīng)相對于測試參考閾值而被校驗，則存儲器單元將具有大于預(yù)定余量的超過Vi的過沖的閾值。前進到步驟630。
[0107]步驟630:在電壓脈沖之間相對于測試參考閾值來驗證正被編程的該組存儲器單元，直到確定正被編程的每個存儲器單元的過沖。前進到步驟640。
[0108]步驟640:接下來，在該編程遍中，減緩曾被確定為具有大于余量的過沖的正被編程的任何存儲器單元的編程速率。前進到步驟650。
[0109]STEP650:結(jié)束。
[0110]本發(fā)明的優(yōu)點是非易失性存儲器可以以更緊密的閾值分布被編程，即使在減少驗證操作的高性能的編程方案中。
[0111]在此引用的全部專利、專利申請、文章、書籍、說明、其他出版物、文獻等以引用的方式全部在此并入本文用于所用目的。對于并入的出版物、文獻等以及本文的文本中的任何之間的術(shù)語的定義或者使用方面的任何不一致或者沖突的限度內(nèi)，將以本文的術(shù)語的定義或者使用為準。
[0112]雖然相關(guān)于特定實 施例已經(jīng)描述了本發(fā)明的各個方面，應(yīng)該理解的是，本發(fā)明在所附權(quán)利要求的全部范圍內(nèi)獲得保護。
【權(quán)利要求】
1.一種并行編程非易失性存儲器的一組存儲器單元的方法，包括: 為存儲器單元提供被一組增加的分界閾值(V1, V^Vn)劃分為多個閾值子范圍的閾值窗口，使得每個子范圍代表不同的存儲器狀態(tài)； 在一個編程遍中施加編程電壓作為一系列的遞增電壓脈沖，以將該組存儲器單元從擦除的存儲器狀態(tài)并行編程到各自的目標存儲器狀態(tài)； 提供具有從該組中的指定分界閾值Vi偏移了預(yù)定余量的值的測試參考閾值，使得當存儲器單元被預(yù)期為已被編程超過但是還沒有相對于測試參考閾值被驗證時，存儲器單元將具有擁有預(yù)定余量以內(nèi)的超過Vi的過沖的閾值，并且當存儲器單元被預(yù)期為已編程超過并且也已經(jīng)相對于測試參考閾值被驗證時，則存儲器單元將具有擁有大于預(yù)定余量的超過Vi的過沖的閾值； 在電壓脈沖之間相對于測試參考閾值來驗證正被編程的該組存儲器單元，直到確定正被編程的每個存儲器單元的過沖；以及 在該編程遍的后續(xù)部分中，減緩曾被確定為具有大于余量的過沖的正被編程的任何存儲器單元的編程速率。
2.如權(quán)利要求1所述的方法，其中i=l。
3.如權(quán)利要求1所述的方法，其中i=2。
4.如權(quán)利要求1所述的方法，進一步包括: 標識在Vj處驗證正被編程的該組的每個存儲器單元的編程脈沖；以及在該編程遍的后續(xù)部分中，從所標識的編程脈沖施加預(yù)定數(shù)目的另外的編程脈沖到正被編程的該組的各個存儲器單元，以將各個存儲器單元編程到各個目標狀態(tài)，預(yù)定數(shù)目的另外的編程脈沖是所標識的編程脈沖和各個目標狀態(tài)的函數(shù)。
5.如權(quán)利要求4所述的方法，其中j=l，并且i≥j。
6.如權(quán)利要求1所述的方法，進一步包括: 提供并行訪問該組存儲器單元的字線； 提供訪問該組的各個存儲器單元的各個位線；以及其中: 所述編程通過施加編程電壓到字線來實現(xiàn)；以及 所述減慢所述任何存儲器單元的編程速率包括在所述編程中升高所述任何存儲器單元的相應(yīng)位線上的預(yù)定電壓。
7.如權(quán)利要求1所述的方法，其中: 所述預(yù)定余量是包含測試參考閾值的閾值子范圍的寬度的一半。
8.如權(quán)利要求1所述的方法，其中: 在該編程遍的后續(xù)部分中，一旦編程電壓已遞增到被估計為將存儲器單元編程到目標狀態(tài)的值時，正被編程的存儲器單元被禁止進一步的編程。
9.如權(quán)利要求1所述的方法，其中: 執(zhí)行該編程遍的后續(xù)部分而不在編程脈沖之間驗證。
10.如權(quán)利要求1所述的方法，其中: 執(zhí)行該編程遍的后續(xù)部分而不在每個編程脈沖之間驗證。
11.一種非易失性存儲器，包括: 存儲器單元，具有被一組增加的驗證閾值(V1, V2,…Vn)劃分為多個閾值子范圍的閾值窗口，使得每個子范圍代表不同的存儲器狀態(tài)； 測試參考閾值，具有從該組中的指定分界閾值Vi偏移了預(yù)定余量的值，使得當存儲器單元被預(yù)期為已被編程超過V1、但是還沒有相對于測試參考閾值被驗證時，存儲器單元將具有擁有預(yù)定余量以內(nèi)的超過Vi的過沖的閾值，并且當存儲器單元被預(yù)期為已編程超過V1、并且也已經(jīng)相對于測試參考閾值被驗證時，則存儲器單元將具有擁有大于預(yù)定余量的超過Vi的過沖的閾值； 讀/寫電路，用于并行編程和驗證一組存儲器單元； 所述讀/寫電路具有以下操作，包括: 在一個編程遍中，施加編程電壓作為一系列遞增電壓脈沖，來將該組的存儲器單元從擦除的存儲器狀態(tài)并行編程到各個目標存儲器狀態(tài)； 在電壓脈沖之間相對于測試參考閾值來驗證正被編程的該組的存儲器單元直到確定正被編程的每個存儲器單元的過沖；以及 在該編程遍的后續(xù)部分中，減緩曾被確定具有大于余量的過沖的正被編程的任何存儲器單元的編程速率。
12.如權(quán)利要求11所述的非易失性存儲器，其中i=l。
13.如權(quán)利要求11所述的非易失性存儲器，其中i=2。
14.如權(quán)利要求11所 述的非易失性存儲器，其中所述讀/寫電路具有操作，進一步包括: 標識在Vj處驗證正被編程的每個存儲器單元的編程脈沖；以及在該編程遍的后續(xù)部分中，從所標識的編程脈沖施加預(yù)定數(shù)目的另外的編程脈沖到正被編程的該組的各個存儲器單元，以將各個存儲器單元編程到各個目標狀態(tài)，預(yù)定數(shù)目的另外的編程脈沖是所標識的編程脈沖和各個目標狀態(tài)的函數(shù)。
15.如權(quán)利要求14所述的非易失性存儲器，其中j=l，并且i> j。
16.如權(quán)利要求11所述的非易失性存儲器，進一步包括: 并行訪問該組存儲器單元的字線； 訪問該組的各個存儲器單元的各個位線；以及其中: 所述編程通過施加編程電壓到字線來實現(xiàn)；以及 所述減慢所述任何存儲器單元的編程速率包括在所述編程中升高所述任何存儲器單元的相應(yīng)位線上的預(yù)定電壓。
17.如權(quán)利要求11所述的非易失性存儲器，其中 所述預(yù)定余量是包含測試參考閾值的閾值子范圍的寬度的一半。
18.如權(quán)利要求11所述的非易失性存儲器，其中: 在該編程遍的后續(xù)部分中，一旦編程電壓已遞增到被估計為將存儲器單元編程到目標狀態(tài)的值時，正被編程的存儲器單元被禁止進一步的編程。
19.如權(quán)利要求11所述的非易失性存儲器，其中: 執(zhí)行該編程遍的后續(xù)部分而不在編程脈沖之間驗證。
20.如權(quán)利要求11所述的非易失性存儲器，其中: 執(zhí)行該編程遍的后續(xù)部分而不在每個編程脈沖之間驗證。
【文檔編號】G11C16/10GK103477392SQ201280014811
【公開日】2013年12月25日 申請日期:2012年3月2日 優(yōu)先權(quán)日:2011年3月24日
【發(fā)明者】董穎達, 大和田健, C.許 申請人:桑迪士克科技股份有限公司