感測(cè)電路的制作方法
【專利摘要】一種電路(101)包含退化p溝道金屬氧化物半導(dǎo)體PMOS晶體管(102)、負(fù)載PMOS晶體管(104)和箝位晶體管(110)，所述箝位晶體管(110)經(jīng)配置以在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件(112)的電壓進(jìn)行箝位操作。所述負(fù)載PMOS晶體管的柵極(118)由運(yùn)算放大器(106)的輸出(120)來控制。
【專利說明】感測(cè)電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明大體涉及感測(cè)電路。
【背景技術(shù)】
[0002]技術(shù)的進(jìn)步已產(chǎn)生越來越小且功能越來越強(qiáng)大的計(jì)算裝置。舉例來說，當(dāng)前存在多種便攜式個(gè)人計(jì)算裝置，包含無線計(jì)算裝置，例如較小、重量輕且易于由用戶攜帶的便攜式無線電話、個(gè)人數(shù)字助理(PDA)和尋呼裝置。更具體來說，例如蜂窩式電話和因特網(wǎng)協(xié)議(IP)電話的便攜式無線電話可經(jīng)由無線網(wǎng)絡(luò)傳達(dá)語音和數(shù)據(jù)包。此外，許多此類無線電話包含并入其中的其它類型裝置。舉例來說，無線電話還可包含數(shù)字靜態(tài)相機(jī)、數(shù)字視頻相機(jī)、數(shù)字記錄器和音頻文件播放器。
[0003]非易失性存儲(chǔ)器技術(shù)的進(jìn)步包含基于電阻的存儲(chǔ)器，例如磁性隨機(jī)存取存儲(chǔ)器(MRAM)。MRAM技術(shù)可使用包含磁性隧道結(jié)(MTJ)和存取晶體管的存儲(chǔ)器單元。感測(cè)放大器可耦合到存儲(chǔ)器單元的陣列中的一個(gè)或一個(gè)以上單元。感測(cè)放大器可通過傳遞電流通過基于電阻的存儲(chǔ)器元件以確定存儲(chǔ)器元件具有高電阻還是低電阻來“讀取”存儲(chǔ)在所述基于電阻的存儲(chǔ)器元件處的數(shù)據(jù)。在確定電阻時(shí)，感測(cè)放大器可比較歸因于通過基于電阻的存儲(chǔ)器元件的電流的電壓與參考電壓以獲得差，且感測(cè)放大器可放大經(jīng)比較的差。當(dāng)存儲(chǔ)器裝置變小時(shí)，工藝變化的影響增加，借此增加了準(zhǔn)確讀取數(shù)據(jù)的難度。

【發(fā)明內(nèi)容】

[0004]感測(cè)電路使用運(yùn)算放大器來控制施加到負(fù)載P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)的柵極電壓。因?yàn)檫\(yùn)算放大器控制負(fù)載PMOS晶體管的柵極電壓，所以負(fù)載PMOS晶體管具有大輸出電阻，因此改進(jìn)數(shù)據(jù)值之間的電壓差并減小輸出電壓變化。
[0005]感測(cè)電路包含運(yùn)算放大器電路以控制施加到負(fù)載P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)的柵極電壓。運(yùn)算放大器的第一輸入響應(yīng)于控制電壓。運(yùn)算放大器的第二輸入耦合到負(fù)載PMOS的源極端子并耦合到退化PMOS的漏極端子。通過利用退化PMOS且通過用運(yùn)算放大器電路控制負(fù)載PMOS的柵極電壓，感測(cè)電路的輸出電阻和感測(cè)電路的感測(cè)裕量可增加。
[0006]在特定實(shí)施例中，一種電路包含退化PMOS晶體管、負(fù)載PMOS晶體管和箝位晶體管。所述箝位晶體管經(jīng)配置以在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作。所述負(fù)載PMOS晶體管的柵極由運(yùn)算放大器的輸出來控制，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到負(fù)載PMOS晶體管的源極端子并耦合到退化PMOS晶體管的漏極端子的第二輸入。
[0007]在另一特定實(shí)施例中，一種方法包含通過運(yùn)算放大器的輸出來控制施加到負(fù)載PMOS晶體管的柵極電壓。運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到負(fù)載PMOS晶體管并耦合到退化PMOS晶體管的第二輸入。
[0008]感測(cè)電路的所揭示實(shí)施例的至少一者提供的特定優(yōu)點(diǎn)包含與不利用退化PMOS且不在感測(cè)操作期間通過運(yùn)算放大器電路控制負(fù)載PMOS的柵極電壓的感測(cè)電路相比，增加的輸出電阻、增強(qiáng)的感測(cè)裕量和增加的工藝變化容限中的一者或一者以上。
[0009]在檢視整個(gè)申請(qǐng)案后，將顯而易見本發(fā)明的其它方面、優(yōu)點(diǎn)和特征，申請(qǐng)案包含以下部分:【專利附圖】

【附圖說明】、【具體實(shí)施方式】和權(quán)利要求書。
【專利附圖】

【附圖說明】
[0010]圖1是感測(cè)電路的第一說明性實(shí)施例的圖；
[0011]圖2是感測(cè)電路的第二說明性實(shí)施例的電路圖；
[0012]圖3A是說明包含運(yùn)算放大器控制的箝位NMOS晶體管和固定柵極電壓控制的負(fù)載PMOS晶體管的感測(cè)電路的負(fù)載線的圖解；
[0013]圖3B是說明包含第一運(yùn)算放大器控制的負(fù)載PMOS晶體管和第二運(yùn)算放大器控制的箝位NMOS晶體管的感測(cè)電路的負(fù)載線的圖解；以及
[0014]圖4是感測(cè)電路的操作方法的說明性實(shí)施例的流程圖；
[0015]圖5是包含具有由運(yùn)算放大器電路的輸出來控制的柵極的負(fù)載PMOS的電子裝置的說明性實(shí)施例；以及
[0016]圖6是制造包含具有由運(yùn)算放大器電路的輸出來控制的柵極的負(fù)載PMOS晶體管的集成電路裝置的方法的說明性實(shí)施例。
【具體實(shí)施方式】
[0017]參看圖1，揭示感測(cè)電路的第一說明性實(shí)施例的圖，且其大體表示為100。感測(cè)電路100包含耦合到存儲(chǔ)器陣列111的感測(cè)放大器101。存儲(chǔ)器陣列111包含例如所說明的存儲(chǔ)器單元112等多個(gè)存儲(chǔ)器單元。存儲(chǔ)器陣列111通常包含多個(gè)存儲(chǔ)器單元112。存儲(chǔ)器陣列111可為磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)，或自旋力矩轉(zhuǎn)移MRAM (STT-MRAM)，作為說明性實(shí)例。
[0018]感測(cè)放大器101包含退化PMOS晶體管102、負(fù)載PMOS晶體管104和箝位晶體管110。感測(cè)放大器101進(jìn)一步包含電源130、輸出電壓152、第一運(yùn)算放大器電路106和第二運(yùn)算放大器電路108。
[0019]箝位晶體管110經(jīng)配置以在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作。在特定實(shí)施例中，感測(cè)操作可在存儲(chǔ)器讀取期間發(fā)生?；陔娮璧拇鎯?chǔ)器元件是具有對(duì)應(yīng)于邏輯“I”值的第一電阻和對(duì)應(yīng)于邏輯“O”值的第二電阻的裝置。基于電阻的存儲(chǔ)器元件的實(shí)例為磁性隧道結(jié)(MTJ)裝置，且MTJ可并入在存儲(chǔ)器單元112中。箝位晶體管110經(jīng)配置以對(duì)施加到存儲(chǔ)器陣列111內(nèi)的存儲(chǔ)器元件112的電壓進(jìn)行箝位操作。在特定實(shí)施例中，箝位晶體管110是η溝道金屬氧化物半導(dǎo)體(NMOS)晶體管。
[0020]負(fù)載PMOS晶體管104的柵極118由第一運(yùn)算放大器電路106的輸出120控制。第一運(yùn)算放大器電路106包含響應(yīng)于控制信號(hào)122 (標(biāo)記為Vload)的第一輸入121,以及率禹合到負(fù)載PMOS晶體管104的端子的第二輸入123。在特定實(shí)施例中，第一運(yùn)算放大器電路106的第二輸入123響應(yīng)于負(fù)載PMOS晶體管104的源極端子103。在此布置中，將經(jīng)由源極端子103來自負(fù)載PMOS晶體管104的反饋環(huán)路提供到第一運(yùn)算放大器電路106的第二輸入123。第二端子103耦合到退化PMOS晶體管102的漏極端子。[0021]負(fù)載PMOS晶體管104提供用于響應(yīng)于柵極電壓而提供負(fù)載的裝置，其中柵極電壓經(jīng)由包含第一輸入121和第二輸入123的第一運(yùn)算放大器電路106的輸出120而控制。
[0022]箝位晶體管110的柵極124由第二運(yùn)算放大器電路108的輸出109控制。第二運(yùn)算放大器電路108具有響應(yīng)于第二控制信號(hào)132 (標(biāo)記為Vclamp)的第一輸入134,以及率禹合到箝位晶體管110的端子的第二輸入136。在特定實(shí)施例中，第二運(yùn)算放大器電路108的第二輸入136響應(yīng)于箝位晶體管110的漏極端子126。在此布置中，將經(jīng)由漏極端子126來自箝位晶體管110的反饋環(huán)路提供到第二運(yùn)算放大器電路108的第二輸入136。
[0023]感測(cè)電路100可包含在包含箝位晶體管110的設(shè)備內(nèi)，所述箝位晶體管110提供用于在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作的裝置。在特定實(shí)施例中，基于電阻的存儲(chǔ)器元件是MTJ元件或含有MTJ元件的存儲(chǔ)器單元。在特定說明性實(shí)施例中，用于進(jìn)行箝位操作的裝置耦合到用于提供負(fù)載的裝置。舉例來說，箝位晶體管110耦合到負(fù)載PMOS晶體管104，如圖1所示。
[0024]感測(cè)電路100可集成在半導(dǎo)體裸片內(nèi)。半導(dǎo)體裸片可包含在集成電路或類似類型的半導(dǎo)體裝置內(nèi)。此類半導(dǎo)體裝置可并入在許多電子裝置內(nèi)。舉例來說，可包含半導(dǎo)體裸片的電子裝置可選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元和計(jì)算機(jī)組成的群組，圖1所示的電路元件中的任一者可集成到所述電子裝置中。舉例來說，負(fù)載PMOS晶體管104和箝位晶體管110可為并入在電子裝置內(nèi)的集成電路內(nèi)的晶體管。
[0025]在特定實(shí)施例中，感測(cè)電路100可在兩個(gè)主要狀態(tài)中的一者中操作:指示邏輯I數(shù)據(jù)值存儲(chǔ)在存儲(chǔ)器單元112處的邏輯I狀態(tài)，以及指示邏輯O數(shù)據(jù)值存儲(chǔ)在存儲(chǔ)器單元112處的邏輯O狀態(tài)。感測(cè)電路100基于存儲(chǔ)器單元112的電阻而感測(cè)存儲(chǔ)在存儲(chǔ)器單元112處的數(shù)據(jù)值與參考電壓(未圖示)之間的電壓差。在特定實(shí)施例中，參考電壓是從具有與感測(cè)電路100類似的結(jié)構(gòu)的另一感測(cè)電路導(dǎo)出的電壓。將電壓差(例如，輸出電壓152與參考電壓之間的差)提供到感測(cè)放大器(未圖示)。通過增加電壓差(例如，增加感測(cè)裕量)，可更準(zhǔn)確地讀取存儲(chǔ)在存儲(chǔ)器單元112處的數(shù)據(jù)值(例如，O或I)。
[0026]圖1所示的電路布置可有益地補(bǔ)償歸因于例如工藝變化和其它環(huán)境因素等方面的電壓變化。通過使用運(yùn)算放大器106、退化PMOS晶體管102和反饋路徑來控制負(fù)載PMOS晶體管104的柵極電壓，負(fù)載PMOS晶體管104的輸出電阻變大。因?yàn)樨?fù)載PMOS晶體管104具有大輸出電阻，所以電壓差可增加且輸出電壓變化可減小，而不管工藝變化和其它環(huán)境因素所引起的電流變化如何。因?yàn)殡妷翰羁稍黾樱钥蓪?shí)現(xiàn)增強(qiáng)的感測(cè)裕量。因此，感測(cè)電路100通過利用退化PM0S102且通過由反饋布置和運(yùn)算放大器電路106來控制負(fù)載PMOS104的柵極電壓而改進(jìn)感測(cè)裕量。
[0027]參看圖2，揭示感測(cè)電路的第二說明性實(shí)施例的圖，且其大體表示為200。感測(cè)電路200包含圖1的感測(cè)電路100的許多特征。另外，感測(cè)電路200包含響應(yīng)于數(shù)據(jù)電壓152的輸出級(jí)。所述輸出級(jí)包含感測(cè)放大器250，其包含數(shù)據(jù)電壓152作為第一輸入，且包含參考電壓254作為第二輸入。在特定實(shí)施例中，參考電壓254為從具有與感測(cè)電路200類似的結(jié)構(gòu)的另一感測(cè)電路導(dǎo)出的電壓。感測(cè)放大器250的輸出包含輸出電壓(Vout) 256，其提供如下文進(jìn)一步詳細(xì)描述的感測(cè)電路200的經(jīng)感測(cè)輸出的指示。
[0028]感測(cè)電路200進(jìn)一步包含多路復(fù)用器(MUX)晶體管217和基于電阻的存儲(chǔ)器元件212?；陔娮璧拇鎯?chǔ)器元件212包含磁性隧道結(jié)(MTJ) 214和NMOS晶體管216。感測(cè)電路200的其它電路元件在結(jié)構(gòu)上類似且類似于圖1的感測(cè)電路100的對(duì)應(yīng)元件而操作。
[0029] 舉例來說，感測(cè)電路200包含退化PMOS晶體管102、負(fù)載PMOS晶體管104和箝位晶體管110。感測(cè)放大器電路進(jìn)一步包含電源130、數(shù)據(jù)電壓152、第一運(yùn)算放大器電路106和第二運(yùn)算放大器電路108。箝位晶體管110經(jīng)配置以在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件212的電壓進(jìn)行箝位操作。在特定實(shí)施例中，感測(cè)操作是存儲(chǔ)器讀取。
[0030]在操作期間，感測(cè)電路200在兩個(gè)主要狀態(tài)中的一者中操作:指示邏輯I值存儲(chǔ)在基于電阻的存儲(chǔ)器元件212處的邏輯I狀態(tài)，以及指示邏輯O值存儲(chǔ)在基于電阻的存儲(chǔ)器元件212處的邏輯O狀態(tài)。舉例來說，如果數(shù)據(jù)電壓152大于參考電壓254，那么感測(cè)放大器250可在其輸出256處提供指示邏輯I狀態(tài)(或邏輯高狀態(tài))的高值?；蛘?，如果數(shù)據(jù)電壓252低于參考電壓254，那么感測(cè)放大器250可在其輸出256處提供指示邏輯O狀態(tài)(或邏輯低狀態(tài))的低值。因而，如感測(cè)放大器250檢測(cè)到的數(shù)據(jù)電壓152與參考電壓254之間的相對(duì)電壓提供感測(cè)電路200的感測(cè)輸出的指示。因此，如果數(shù)據(jù)電壓152與參考電壓254之間的相對(duì)差增加，那么可提供相對(duì)于感測(cè)放大器250的檢測(cè)邏輯O或邏輯I條件的較大感測(cè)裕量。
[0031]執(zhí)行存儲(chǔ)器裝置的群集的統(tǒng)計(jì)分析可使設(shè)計(jì)者能夠解決往往會(huì)隨著技術(shù)規(guī)模而增加的工藝變化(尤其在感測(cè)放大器中)。例如感測(cè)放大器裕量等信號(hào)裕量AV可對(duì)應(yīng)于電壓Vl與電壓Vref (AVl)之間的差，或電壓Vref與電壓VO ( Λ V0)之間的差。舉例來說，當(dāng)邏輯I值存儲(chǔ)在基于電阻的存儲(chǔ)器元件212處時(shí)，電壓Vl可對(duì)應(yīng)于圖2的數(shù)據(jù)電壓152，且電壓Vref可對(duì)應(yīng)于圖2的參考電壓254?；蛘?，當(dāng)邏輯O值存儲(chǔ)在基于電阻的存儲(chǔ)器元件212處時(shí)，電壓VO可對(duì)應(yīng)于圖2的數(shù)據(jù)電壓152，且電壓Vref可對(duì)應(yīng)于圖2的參考電壓254。統(tǒng)計(jì)分析可報(bào)告測(cè)得的變量Λ VO和AVl的均(即，平均)和西格瑪(即，標(biāo)準(zhǔn)偏差)值。設(shè)計(jì)者可取AVO和AVl的(均值-N*西格瑪)作為代表性統(tǒng)計(jì)值，其中N的值經(jīng)選擇以實(shí)現(xiàn)所要良率。通過改進(jìn)信號(hào)裕量△￥，存儲(chǔ)器裝置良率可得以改進(jìn)。
[0032]圖3Α和3Β是說明感測(cè)電路的負(fù)載線的模擬結(jié)果的圖解。參看圖3Α，描繪包含由運(yùn)算放大器控制的箝位NMOS晶體管和由固定柵極電壓控制的負(fù)載PMOS晶體管的感測(cè)電路的負(fù)載線特性的圖，且其大體表示為302。第一曲線Isat_clampO說明基于電阻的存儲(chǔ)器元件處的邏輯“O”電路的電流-電壓(1-V)特性，且第二曲線Isat_clampl說明基于電阻的存儲(chǔ)器元件處的邏輯“I”電路的電流-電壓(1-V)特性。負(fù)載線Isat_load對(duì)應(yīng)于負(fù)載PMOS晶體管的1-V特性。在圖3A所示的說明性實(shí)施例中，負(fù)載PMOS晶體管的寬度為2.0um ;箝位NMOS晶體管的寬度為2.0um ;箝位NMOS處的電壓VDD_0PAMP=1.2V ;且感測(cè)電路的電源處的電壓Vsense=L 2V。Λ V。和Λ Vl的模擬值如下:Λ V。的(均值-3*西格瑪)=0.132mV,且
(均值-3*西格瑪)=0.152mV。信號(hào)裕量AV為0.132mV,即AVtl的(均值-3*西格瑪)與AV1的(均值-3*西格瑪)中的較小者。
[0033]與圖3A相比，圖3B描繪包含由第一運(yùn)算放大器控制的負(fù)載PMOS晶體管和由第二運(yùn)算放大器控制的箝位NMOS晶體管的感測(cè)電路(例如，圖1的感測(cè)電路100和圖2的感測(cè)電路200)的負(fù)載線特性，且其大體表示為304。第一曲線Isat_clampO說明基于電阻的存儲(chǔ)器元件處的邏輯“O”電路的電流-電壓(1-V)特性，且第二曲線Isat_clampl說明基于電阻的存儲(chǔ)器元件處的邏輯“I”電路的電流-電壓(I;)特性。負(fù)載線Isat_load對(duì)應(yīng)于負(fù)載PMOS晶體管的1-V特性。在圖3B所示的說明性實(shí)施例中，負(fù)載PMOS晶體管的寬度為2.0um ;箝位NMOS晶體管的寬度為2.0um ；電壓VDD_0PAMP=1.2V ;且電壓Vsense=L 2V。舉例來說，當(dāng)使用電源130 (例如，Vsense)處以及第一運(yùn)算放大器106 (例如，VDD_0PAMP)處1.2伏的模擬電壓時(shí)，Λ V。和Λ V1的模擬值如下:Λ V。的(均值-3*西格瑪)=0.306mV,且Λ V1的(均值-3*西格瑪)=0.367mV。信號(hào)裕量Λ V為0.306mV,即Λ V。的(均值-3*西格瑪)與AV1的(均值-3*西格瑪)中的較小者。比較圖3Α中描繪的電路所關(guān)聯(lián)的信號(hào)裕量AV(0.132mV)與圖3B中描繪的電路所關(guān)聯(lián)的信號(hào)裕量AV(0.306mV)，使用運(yùn)算放大器來控制負(fù)載PMOS晶體管的柵極電壓而改進(jìn)信號(hào)裕量。舉例來說，通過使用運(yùn)算放大器106來控制負(fù)載PMOS晶體管104的柵極電壓而改進(jìn)信號(hào)裕量。
[0034]參看圖4，揭示感測(cè)電路的操作方法的說明性實(shí)施例的流程圖，且其大體表示為400。所述方法可由感測(cè)電路(例如，圖1的感測(cè)電路100或圖2的感測(cè)電路200)執(zhí)行。
[0035]方法400包含通過運(yùn)算放大器的輸出來控制施加到負(fù)載PMOS晶體管的柵極電壓，所述運(yùn)算放大器具有響應(yīng)于控制信號(hào)的第一輸入和耦合到負(fù)載PMOS晶體管的第二輸入。舉例來說，如402處所不,第一輸入和第二輸入在運(yùn)算放大器處接收。第一輸入響應(yīng)于控制電壓且第二輸入耦合到負(fù)載PMOS并耦合到退化PM0S。如404處所示，施加到負(fù)載PMOS的柵極電壓由運(yùn)算放大器的輸出來控制。
[0036]為了說明，在圖1中，負(fù)載PMOS晶體管104的源極端子103耦合到退化PMOS晶體管102的漏極端子。施加到負(fù)載PMOS晶體管104的柵極電壓由第一運(yùn)算放大器電路106的輸出120控制。第一運(yùn)算放大器電路106包含響應(yīng)于控制信號(hào)122 (Vload)的第一輸入121和耦合到負(fù)載PMOS晶體管104的源極端子103的第二輸入123。通過利用退化PMOS且通過經(jīng)由使用反饋路徑和運(yùn)算放大器電路來控制負(fù)載PMOS的柵極電壓，可增加感測(cè)電路的感測(cè)裕量。
[0037]參看圖5，描繪包含電路564(其包括退化PMOS和負(fù)載PM0S，所述負(fù)載PMOS的柵極電壓由運(yùn)算放大器電路的輸出來控制)的電子裝置的特定說明性實(shí)施例的框圖，且其表示為500。裝置500可為例如個(gè)人數(shù)字助理(PDA)、無線移動(dòng)裝置、計(jì)算裝置、另一類型的裝置或其任何組合等電子裝置。裝置500包含例如數(shù)字信號(hào)處理器(DSP)等處理器510。處理器510耦合到可包含電路564的存儲(chǔ)器532，電路564包含退化PMOS和負(fù)載PMOS (其柵極電壓由運(yùn)算放大器電路的輸出來控制)。舉例來說，電路564可為圖1的感測(cè)電路100、圖2的感測(cè)電路200，或其任何組合。存儲(chǔ)器532包含控制器537。控制器537包含處理器指令535。控制器537可為處理器、狀態(tài)機(jī)，或經(jīng)配置以控制電路564的操作的另一電路。存儲(chǔ)器532可為存儲(chǔ)可執(zhí)行以致使控制器537執(zhí)行本文描述的方法的任一者以控制電路564的操作的處理器指令535的非暫時(shí)性計(jì)算機(jī)可讀媒體。舉例來說，指令535可包含用以通過運(yùn)算放大器的輸出來控制施加到負(fù)載PMOS晶體管的柵極電壓的指令，運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入和耦合到負(fù)載PMOS晶體管并耦合到退化PMOS晶體管的第二輸入。在特定實(shí)施例中，控制器537可集成到電子裝置500中。
[0038]編碼器-解碼器(CODEC) 534、顯示控制器526和無線控制器540耦合到處理器510。顯示控制器526耦合到顯示器528。揚(yáng)聲器536和麥克風(fēng)504可耦合到C0DEC534。
[0039]無線控制器540可耦合到無線天線542。在特定實(shí)施例中，處理器510、顯示控制器526、存儲(chǔ)器532、C0DEC534和無線控制器540包含在系統(tǒng)級(jí)封裝或芯片上系統(tǒng)裝置522中。在特定實(shí)施例中，輸入裝置530和電源544耦合到芯片上系統(tǒng)裝置522。此外，在特定實(shí)施例中，如圖5中所說明，顯示器528、輸入裝置530、揚(yáng)聲器536、麥克風(fēng)504、無線天線542及電源544在芯片上系統(tǒng)裝置522外部。然而，顯示器528、輸入裝置530、揚(yáng)聲器536、麥克風(fēng)504、無線天線542及電源544中的每一者可耦合到芯片上系統(tǒng)裝置522的一組件，例如接口或控制器。
[0040]圖6是用以制造包含感測(cè)電路(例如，包含具有由如圖1-2中說明的運(yùn)算放大器電路的輸出來控制的柵極的負(fù)載PMOS的感測(cè)電路)的電子裝置的制造工藝的特定說明性實(shí)施例的數(shù)據(jù)流程圖。
[0041]以上所揭示的裝置和功能性可設(shè)計(jì)和配置到存儲(chǔ)在計(jì)算機(jī)可讀媒體上的計(jì)算機(jī)文件(例如，RTL、⑶SI1、GERBER等)中?？蓪⒁恍┗蛩写祟愇募峁┙o基于此類文件而制造裝置的制造處理者。所得產(chǎn)品包含半導(dǎo)體晶片，所述半導(dǎo)體晶片接著被切成半導(dǎo)體裸片且封裝成半導(dǎo)體芯片。所述芯片接著用于上文描述的裝置中。圖6描繪電子裝置制造工藝600的特定說明性實(shí)施例。
[0042]在制造工藝600中，例如在研究計(jì)算機(jī)606處接收物理裝置信息602。物理裝置信息602可包含表示半導(dǎo)體裝置(例如，圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合)的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息。舉例來說，物理裝置信息602可包含物理參數(shù)、材料特性和經(jīng)由耦合到研究計(jì)算機(jī)606的用戶接口 604鍵入的結(jié)構(gòu)信息。研究計(jì)算機(jī)606包含處理器608，例如一個(gè)或一個(gè)以上處理核心，其耦合到例如存儲(chǔ)器610等計(jì)算機(jī)可讀媒體。存儲(chǔ)器610可存儲(chǔ)計(jì)算機(jī)可讀指令，所述計(jì)算機(jī)可讀指令可執(zhí)行以致使處理器608變換物理裝置信息602以符合文件格式且產(chǎn)生庫文件612。
[0043]在特定實(shí)施例中，庫文件612包含包括經(jīng)變換的設(shè)計(jì)信息的至少一個(gè)數(shù)據(jù)文件。舉例來說，庫文件612可包含包括圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合的半導(dǎo)體裝置的庫，其經(jīng)提供以與電子設(shè)計(jì)自動(dòng)化(EDA)工具620 —起使用。
[0044]庫文件612可結(jié)合EDA工具620在包含處理器617 (例如，一個(gè)或一個(gè)以上處理核心，其耦合到存儲(chǔ)器618)的設(shè)計(jì)計(jì)算機(jī)614處使用。EDA工具620可作為處理器可執(zhí)行指令存儲(chǔ)在存儲(chǔ)器618處以使設(shè)計(jì)計(jì)算機(jī)614的用戶能夠使用庫文件612的感測(cè)電路來設(shè)計(jì)系統(tǒng)。舉例來說，設(shè)計(jì)計(jì)算機(jī)614的用戶可經(jīng)由耦合到設(shè)計(jì)計(jì)算機(jī)622的用戶接口 624而鍵入電路設(shè)計(jì)信息614。電路設(shè)計(jì)信息622可包含表示半導(dǎo)體裝置(例如，圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合)的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息。為了說明，電路設(shè)計(jì)性質(zhì)可包含電路設(shè)計(jì)中特定電路的標(biāo)識(shí)及與其它元件的關(guān)系、定位信息、特征大小信息、互連信息或表示半導(dǎo)體裝置的物理性質(zhì)的其它信息。
[0045]設(shè)計(jì)計(jì)算機(jī)614可經(jīng)配置以變換設(shè)計(jì)信息(包含電路設(shè)計(jì)信息622)以與文件格式相符。為了說明，文件格式可包含以層級(jí)格式(例如，圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式)表示平面幾何形狀、文本標(biāo)記和關(guān)于電路布局的其它信息的數(shù)據(jù)庫二進(jìn)制文件。設(shè)計(jì)計(jì)算機(jī)614可經(jīng)配置以產(chǎn)生包含經(jīng)變換設(shè)計(jì)信息的數(shù)據(jù)文件，例如⑶SII文件627，其包含描述圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合的信息，以及其它電路或信息。為了說明，數(shù)據(jù)文件可包含對(duì)應(yīng)于芯片上系統(tǒng)(SOC)的信息，所述SOC包含圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合，且還包含SOC內(nèi)的額外電子電路和組件。
[0046]可在用以根據(jù)⑶SII文件626中的經(jīng)變換信息制造圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合的制造工藝628處接收⑶SII文件626。舉例來說，裝置制造工藝可包含將⑶SII文件626提供給掩模制造商630以產(chǎn)生一個(gè)或一個(gè)以上掩模，例如待用于光刻處理的掩模，其被說明為代表性掩模632。掩模632可在制造工藝期間用于產(chǎn)生一個(gè)或一個(gè)以上晶片634，其可經(jīng)測(cè)試且分成裸片，例如代表性裸片636。裸片636包含感測(cè)電路，例如圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合。
[0047]可將裸片636提供到封裝工藝638，其中將裸片636并入到代表性封裝640中。舉例來說，封裝640可包含單個(gè)裸片636或多個(gè)裸片，例如封裝中系統(tǒng)(SiP)布置。封裝640可經(jīng)配置以符合一種或一種以上標(biāo)準(zhǔn)或規(guī)范，例如聯(lián)合電子裝置工程委員會(huì)(JEDEC)標(biāo)準(zhǔn)。
[0048]關(guān)于封裝640的信息可例如經(jīng)由存儲(chǔ)在計(jì)算機(jī)646處的組件庫而發(fā)布給各個(gè)產(chǎn)品設(shè)計(jì)者。計(jì)算機(jī)646可包括耦合到存儲(chǔ)器648的處理器610 (例如一個(gè)或一個(gè)以上處理核心)。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令而存儲(chǔ)于存儲(chǔ)器650處以處理經(jīng)由用戶接口 644從計(jì)算機(jī)646的用戶接收的PCB設(shè)計(jì)信息642。PCB設(shè)計(jì)信息642可包含電路板上的經(jīng)封裝半導(dǎo)體裝置的物理定位信息、所述經(jīng)封裝半導(dǎo)體裝置對(duì)應(yīng)于封裝640且包含感測(cè)電路(例如，圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合)
[0049]計(jì)算機(jī)646可經(jīng)配置以變換PCB設(shè)計(jì)信息642以產(chǎn)生數(shù)據(jù)文件，例如GERBER文件652，其具有包含電路板上的經(jīng)封裝半導(dǎo)體裝置的物理定位信息以及例如跡線和通孔等電連接的布局的數(shù)據(jù)，其中經(jīng)封裝半導(dǎo)體裝置對(duì)應(yīng)于包含感測(cè)電路的封裝640。在其它實(shí)施例中，由經(jīng)變換PCB設(shè)計(jì)信息產(chǎn)生的數(shù)據(jù)文件可具有不同于GERBER格式的格式。
[0050]GERBER文件652可在板組裝工藝654處接收且用于產(chǎn)生根據(jù)存儲(chǔ)在GERBER文件652內(nèi)的設(shè)計(jì)信息而制造的PCB，例如代表性PCB656。舉例來說，GERBER文件652可被上載到一個(gè)或一個(gè)以上機(jī)器以執(zhí)行PCB制造工藝的各個(gè)步驟。PCB656可用電子組件填充，電子組件包含封裝640以形成所表示的印刷電路組合件(PCA) 658。
[0051]PCA658可在產(chǎn)品制造工藝660處接收且集成到一個(gè)或一個(gè)以上電子裝置(例如，第一代表性電子裝置662和第二代表性電子裝置664)中。作為說明性、非限制性實(shí)例，第一代表性電子裝置662、第二代表性電子裝置664或兩者可選自以下群組:機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元及計(jì)算機(jī)。作為另一說明性非限制性實(shí)例，電子裝置662和664中的一者或一者以上可為遠(yuǎn)程單元(例如，移動(dòng)電話)、手持式個(gè)人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(例如，個(gè)人數(shù)據(jù)助理)、具備全球定位系統(tǒng)(GPS)功能的裝置、導(dǎo)航裝置、固定位置數(shù)據(jù)單元(例如，儀表讀取設(shè)備)，或存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其它裝置，或其任何組合。本發(fā)明的實(shí)施例可適當(dāng)用于包含包括存儲(chǔ)器的有源集成電路和芯片上電路的任何裝置中。
[0052]因此，圖1的感測(cè)電路100、圖2的感測(cè)電路200或其任何組合可經(jīng)制造、處理和并入到電子裝置中，如說明性工藝600中描述。關(guān)于圖1-2揭示的實(shí)施例的一個(gè)或一個(gè)以上方面可包含在各個(gè)處理階段，例如在庫文件612、⑶SII文件626和GERBER文件652內(nèi)，以及存儲(chǔ)在研究計(jì)算機(jī)606的存儲(chǔ)器610、設(shè)計(jì)計(jì)算機(jī)614的存儲(chǔ)器618、計(jì)算機(jī)646的存儲(chǔ)器650、各個(gè)階段(例如，板組裝工藝654處)使用的一個(gè)或一個(gè)以上其它計(jì)算機(jī)或處理器(未圖示)的存儲(chǔ)器處，且還并入到例如掩模632、裸片636、封裝640、PCA658、例如原型電路或裝置(未圖示)等其它產(chǎn)品或其任何組合等一個(gè)或一個(gè)以上其它物理實(shí)施例中。盡管描繪了從物理裝置設(shè)計(jì)到最終產(chǎn)品的各個(gè)代表性制造階段，但在其它實(shí)施例中可使用更少階段或可包括額外階段。類似地，工藝600可由單個(gè)實(shí)體執(zhí)行，或由執(zhí)行工藝600的各個(gè)階段的一個(gè)或一個(gè)以上實(shí)體執(zhí)行。
[0053]所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文揭示的實(shí)施例描述的各種說明性邏輯塊、配置、模塊、電路和算法步驟可實(shí)施為電子硬件、例如硬件處理器等處理裝置執(zhí)行的計(jì)算機(jī)軟件，或兩者的組合。上文已大體在功能性方面描述各種說明性組件、塊、配置、模塊、電路和步驟。此類功能性是實(shí)施為硬件還是可執(zhí)行軟件取決于特定應(yīng)用及強(qiáng)加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。所屬領(lǐng)域的技術(shù)人員可針對(duì)每一特定應(yīng)用以不同方式實(shí)施所描述功能性，但此類實(shí)施決策不應(yīng)被解釋為導(dǎo)致偏離本發(fā)明的范圍。
[0054]結(jié)合本文中所揭示的實(shí)施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中或所述兩者的組合中。軟件模塊可駐留在非暫時(shí)性存儲(chǔ)媒體中，例如隨機(jī)存取存儲(chǔ)器(RAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、自旋力矩轉(zhuǎn)移MRAM(STT-MRAM)、快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、寄存器、硬盤、可拆卸盤、緊密光盤只讀存儲(chǔ)器(CD-ROM)，或此項(xiàng)技術(shù)中任何其它形式的存儲(chǔ)媒體。示范性存儲(chǔ)媒體耦合到處理器使得處理器可從存儲(chǔ)媒體讀取信息以及將信息寫入到存儲(chǔ)媒體。在替代方案中，存儲(chǔ)媒體可與處理器成一體式。處理器及存儲(chǔ)媒體可駐留在專用集成電路(ASIC)中。ASIC可駐留在計(jì)算裝置或用戶終端中?；蛘?，處理器及存儲(chǔ)媒體可作為離散組件駐留在計(jì)算裝置或用戶終端中。
[0055]提供所揭示實(shí)施例的先前描述以使所屬領(lǐng)域的技術(shù)人員能夠制造或使用所揭示的實(shí)施例。對(duì)于所屬領(lǐng)域的技術(shù)人員來說，對(duì)這些實(shí)施例的各種修改將為顯而易見的，且可在不偏離本發(fā)明的范圍的情況下將本文中所定義的原理應(yīng)用于其它實(shí)施例。因此，本發(fā)明無意限于本文中所展示的實(shí)施例，而是將符合與如由所附權(quán)利要求書界定的原理和新穎特征一致的可能的最廣范圍。
【權(quán)利要求】
1.一種電路,其包括: 退化P溝道金屬氧化物半導(dǎo)體PMOS晶體管； 負(fù)載PMOS晶體管；以及 箝位晶體管，其經(jīng)配置以在感測(cè)操作期間對(duì)到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作； 其中所述負(fù)載PMOS晶體管的柵極由運(yùn)算放大器的輸出來控制，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到所述負(fù)載PMOS晶體管的源極端子并耦合到所述退化PMOS晶體管的漏極端子的第二輸入。
2.根據(jù)權(quán)利要求1所述的電路，其進(jìn)一步包括感測(cè)放大器，所述感測(cè)放大器具有耦合到所述負(fù)載PMOS晶體管的輸出的輸入。
3.根據(jù)權(quán)利要求1所述的電路，其中所述箝位晶體管耦合到多路復(fù)用器η溝道金屬氧化物半導(dǎo)體NMOS晶體管，且其中所述箝位晶體管耦合到第二運(yùn)算放大器。
4.根據(jù)權(quán)利要求1所述的電路，其中所述基于電阻的存儲(chǔ)器元件包括串聯(lián)耦合到存儲(chǔ)器單元內(nèi)的存取晶體管的磁性隧道結(jié)MTJ元件。
5.根據(jù)權(quán)利要求1所述的電路，其集成在至少一個(gè)半導(dǎo)體裸片中。
6.根據(jù)權(quán)利要求1所述的電路，其進(jìn)一步包括選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通 信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計(jì)算機(jī)組成的群組的裝置，所述電路的所述晶體管集成到所述裝置中。
7.一種方法，其包括: 通過運(yùn)算放大器的輸出來控制施加到負(fù)載P溝道金屬氧化物半導(dǎo)體PMOS晶體管的柵極電壓，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到所述負(fù)載PMOS晶體管并耦合到退化PMOS晶體管的第二輸入。
8.根據(jù)權(quán)利要求7所述的方法，其中所述第二輸入耦合到所述負(fù)載PMOS晶體管的源極端子并耦合到所述退化PMOS晶體管的漏極端子。
9.根據(jù)權(quán)利要求7所述的方法，其中在集成到電子裝置中的處理器處執(zhí)行控制所述柵極電壓。
10.一種設(shè)備，其包括: 用于響應(yīng)于柵極電壓而提供負(fù)載的裝置，所述柵極電壓經(jīng)由運(yùn)算放大器的輸出來控制，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入和耦合到所述用于提供所述負(fù)載的裝置的源極端子的第二輸入；以及 用于在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作的裝置，其中所述用于進(jìn)行箝位操作的裝置耦合到所述用于提供所述負(fù)載的裝置的漏極端子。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述第二輸入耦合到所述用于提供所述負(fù)載的裝置的源極端子。
12.根據(jù)權(quán)利要求10所述的設(shè)備，其集成在至少一個(gè)半導(dǎo)體裸片中。
13.根據(jù)權(quán)利要求10所述的設(shè)備，其進(jìn)一步包括選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計(jì)算機(jī)組成的群組的裝置，所述用于提供的裝置和所述用于進(jìn)行箝位操作的裝置集成到所述裝置中。
14.一種方法，其包括:用于將第一輸入提供到運(yùn)算放大器的步驟，其中所述第一輸入響應(yīng)于控制電壓； 用于將第二輸入提供到所述運(yùn)算放大器的步驟，其中所述第二輸入耦合到負(fù)載P溝道金屬氧化物半導(dǎo)體PMOS晶體管并耦合到退化PMOS晶體管；以及 用于通過所述運(yùn)算放大器的輸出來控制施加到所述負(fù)載PMOS晶體管的柵極電壓的步驟。
15.根據(jù)權(quán)利要求14所述的方法，其中所述第二輸入耦合到所述負(fù)載PMOS晶體管的源極端子并耦合到所述退化PMOS晶體管的漏極端子。
16.根據(jù)權(quán)利要求14所述的方法，其中所述用于提供所述第一輸入的步驟、所述用于提供所述第二輸入的步驟以及所述用于控制所述柵極電壓的步驟由集成到電子裝置中的處理器執(zhí)行。
17.一種存儲(chǔ)指令的計(jì)算機(jī)可讀有形媒體，所述指令可由處理器執(zhí)行以: 通過運(yùn)算放大器的輸出來控制施加到負(fù)載P溝道金屬氧化物半導(dǎo)體PMOS晶體管的柵極電壓，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到所述負(fù)載PMOS晶體管并耦合到退化PMOS晶體管的第二輸入。
18.根據(jù)權(quán)利要求17所述的計(jì)算機(jī)可讀有形媒體，其中所述第二輸入耦合到所述負(fù)載PMOS晶體管的源極端子并耦合到所述退化PMOS晶體管的漏極端子。
19.根據(jù)權(quán)利要求17所述的計(jì)算機(jī)可讀有形媒體，其中所述處理器集成在選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計(jì)算機(jī)組成的群組的裝置中。
20.一種方法，其包括: 接收表示半導(dǎo)體裝置的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息，所述半導(dǎo)體裝置包括: 退化P溝道金屬氧化物半導(dǎo)體PMOS晶體管； 負(fù)載PMOS晶體管；以及 箝位晶體管，其經(jīng)配置以在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作， 其中所述負(fù)載PMOS晶體管的柵極由運(yùn)算放大器的輸出來控制，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到所述負(fù)載PMOS晶體管的源極端子并耦合到所述退化PMOS晶體管的漏極端子的第二輸入； 變換所述設(shè)計(jì)信息以與文件格式相符；以及產(chǎn)生包括所述經(jīng)變換的設(shè)計(jì)信息的數(shù)據(jù)文件。
21.根據(jù)權(quán)利要求20所述的方法，其中所述數(shù)據(jù)文件包括GDSII格式。
22.根據(jù)權(quán)利要求20所述的方法，其中所述數(shù)據(jù)文件包括GERBER格式。
23.—種方法,其包括: 接收包括對(duì)應(yīng)于半導(dǎo)體裝置的設(shè)計(jì)信息的數(shù)據(jù)文件；以及 根據(jù)所述設(shè)計(jì)信息制造所述半導(dǎo)體裝置，其中所述半導(dǎo)體裝置包括: 退化P溝道金屬氧化物半導(dǎo)體PMOS晶體管； 負(fù)載PMOS晶體管；以及 箝位晶體管，其經(jīng)配置以在感測(cè)操作期間對(duì)施加到基于電阻的存儲(chǔ)器元件的電壓進(jìn)行箝位操作，其中所述負(fù)載PMOS晶體管的柵極由運(yùn)算放大器的輸出來控制，所述運(yùn)算放大器具有響應(yīng)于控制電壓的第一輸入以及耦合到所述負(fù)載PMOS晶體管的源極端子并耦合到所述退化PMOS晶體管的漏極端子的第二輸入。
24.根據(jù)權(quán)利要求23所述的方法，其中所述數(shù)據(jù)文件具有GDSII格式。
25.根據(jù) 權(quán)利要求23所述的方法，其中所述數(shù)據(jù)文件具有GERBER格式。
【文檔編號(hào)】G11C16/26GK103620685SQ201280031067
【公開日】2014年3月5日 申請(qǐng)日期:2012年7月1日 優(yōu)先權(quán)日:2011年6月30日
【發(fā)明者】金圣克, 金吉蘇, 劉景昊, 升·H·康 申請(qǐng)人:高通股份有限公司