存儲控制裝置、存儲裝置、信息處理系統(tǒng)及其處理方法
【專利摘要】在本技術(shù)中，如果寫入數(shù)據(jù)是第一值，則閾值設(shè)置單元(360)設(shè)置用于讀取處理單元(317)的第一閾值，而如果讀取數(shù)據(jù)是第二值，則位操作單元(315)重寫存儲單元(316)。如果寫入數(shù)據(jù)是第二值，則閾值設(shè)置單元設(shè)置用于讀取處理單元的第二閾值，而如果讀取數(shù)據(jù)是第一值，則位操作單元重寫存儲單元。通過使用與標準閾值不同的第一和第二閾值生成讀取數(shù)據(jù)，來改善數(shù)據(jù)保存特性。
【專利說明】存儲控制裝置、存儲裝置、信息處理系統(tǒng)及其處理方法
【技術(shù)領(lǐng)域】
[0001]本技術(shù)涉及存儲控制裝置。更具體地說，該技術(shù)涉及用于非易失性存儲器的存儲控制裝置、存儲裝置、信息處理系統(tǒng)及其處理方法、以及指示計算機執(zhí)行該方法的程序。
【背景技術(shù)】
[0002]在信息處理系統(tǒng)中，動態(tài)隨機存取存儲器(DRAM)等被用作工作存儲器。這類動態(tài)隨機存取存儲器一般是易失性存儲器，因此存儲器中儲存的內(nèi)容會在電力供應中斷時丟失。另一方面，近年來已經(jīng)使用非易失性存儲器(NVM:非易失性存儲器件)。這類非易失性存儲器件可大致分為用于大數(shù)據(jù)量的數(shù)據(jù)存取的快閃存儲器和用于高速隨機存取小數(shù)據(jù)量數(shù)據(jù)的非易失性隨機存取存儲器(NVRAM:非易失性隨機存取存儲器件)。這里，NAND型快閃存儲器可作為快閃存儲器的典型示例。另一方面，作為非易失性隨機存取存儲器的示例，ReRAM(阻抗式隨機存取存儲器)、PCRAM(相變隨機存取存儲器)、MRAM(磁阻隨機存取存儲器)等可以作為例證。
[0003]阻抗式隨機存取存儲器是使用可變阻抗元件的非易失性存儲器，且可只在需要的頁上執(zhí)行直接重寫，而無需在寫入數(shù)據(jù)之前以塊為單位執(zhí)行擦除。就此而言，其與NAND型快閃存儲器及存儲浮柵的電化存儲量的閾值作為數(shù)據(jù)的其他存儲器不同。在可變阻抗元件中，可以記錄處于作為高阻抗狀態(tài)(HRS:高阻抗狀態(tài))及低阻抗狀態(tài)(LRS:低阻抗狀態(tài))的兩種狀態(tài)下的一位的信息。在同極性電壓持續(xù)多次施加到這類可變阻抗元件時，存在阻抗率分布中可變阻抗處理的阻抗值變化的擾亂問題。例如，隨著以不斷增加的次數(shù)持續(xù)地施加同極性電壓，高阻抗狀態(tài)會轉(zhuǎn)變?yōu)榈妥杩範顟B(tài)，而低阻抗狀態(tài)會轉(zhuǎn)變?yōu)楦咦杩範顟B(tài)。如果阻抗值按照此方式變化，則在下一次施加相反極性的電壓時，存在以與通常狀態(tài)相同的電壓不適當?shù)貓?zhí)行記錄或者需要大絕對值的電壓來執(zhí)行適當記錄的風險。因此，在相關(guān)技術(shù)中，已經(jīng)提出如下寫入方法(例如，參見專利文獻I):以通過讀出在寫入處理時事先寫入的數(shù)據(jù)并將其與寫入數(shù)據(jù)進行比較的選擇方式，只重寫和擦除必要的位。
[0004]現(xiàn)有技術(shù)文獻
[0005]專利文獻
[0006]專利文獻1:日本 JP2007-525785T
【發(fā)明內(nèi)容】

[0007]發(fā)明要解決的問題
[0008]在上述的相關(guān)技術(shù)中，在事先寫入的數(shù)據(jù)和寫入數(shù)據(jù)為相同數(shù)據(jù)時，不生成寫入脈沖，因此不持續(xù)寫入完全相同的數(shù)據(jù)。然而，在執(zhí)行這樣的控制時，如果只持續(xù)存在相同的數(shù)據(jù)，則會持續(xù)對存儲單元的物理寫入不發(fā)生的狀況，并且存在數(shù)據(jù)保持特性(保持)隨時間惡化的問題。
[0009]本技術(shù)鑒于這樣的情況而做出，其目的在于改善非易失性存儲器件的數(shù)據(jù)保持特性。[0010]解決問題的方案
[0011]已經(jīng)做出本技術(shù)來解決上述問題。按照本技術(shù)的第一方面，提供一種存儲控制裝置，包括:第一讀取處理單元，構(gòu)成為在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為第二值時，重寫所述存儲單元到所述第一值；第二讀取處理單元，構(gòu)成為在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及第二寫入處理單元，構(gòu)成為在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。因此，在存儲控制裝置中，存在通過基于使用與標準閾值不同的第一閾值或第二閾值的預讀數(shù)據(jù)控制關(guān)于寫入處理的逐位操作來達到數(shù)據(jù)保持特性的增強的效果。此外，第一寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第一讀取數(shù)據(jù)為第二值的情況以外不執(zhí)行重寫。再有，第二寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第二值且第二讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。
[0012]按照本技術(shù)的該第一方面，第一閾值可以被設(shè)置為與標準閾值相比的較高阻抗狀態(tài)側(cè)，而第二閾值可以被設(shè)置為與標準閾值相比的較低阻抗狀態(tài)側(cè)。這里，第一值可以為邏輯值“ O ”，第二值可以為邏輯值“I”。
[0013]按照本技術(shù)的該第一方面，存儲單元可以為可變阻抗元件，第一閾值可以被設(shè)置為與標準閾值相比的較低阻抗狀態(tài)側(cè)，而第二閾值可以被設(shè)置為與標準閾值相比的較高阻抗狀態(tài)側(cè)。這里，第一值可以為邏輯值“ I ”，第二值可以為邏輯值“ O ”。
[0014]按照本技術(shù)的第二方面，提供一種存儲控制裝置，包括:操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；以及第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。因此，存在通過在使用第一閾值或第二閾值執(zhí)行預讀的第一模式和使用標準閾值執(zhí)行預讀的第二模式之間的切換，達到數(shù)據(jù)保持特性的增強和預讀次數(shù)之間的平衡的效果。此夕卜，第一寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第一讀取數(shù)據(jù)為第二值的情況以外不執(zhí)行重寫。再有，第二寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第二值且第二讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。另外，第三寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第三讀取數(shù)據(jù)為第二值的情況或?qū)懭霐?shù)據(jù)為第二值且第三讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。
[0015]按照本技術(shù)的該第二方面，如果在讀取處理時檢測到錯誤并對所述檢測到的錯誤執(zhí)行糾錯，則所述第一模式可以被設(shè)置為所述操作模式，用于所述糾錯的地址可以被設(shè)置為所述寫入地址，并且糾錯后的數(shù)據(jù)可以作為所述寫入數(shù)據(jù)被重寫。因此，存在以第一模式執(zhí)行數(shù)據(jù)刷新的效果。
[0016]按照本技術(shù)的第三方面，提供一種存儲裝置，包括:存儲器陣列，構(gòu)成為包括存儲單元；第一讀取處理單元，構(gòu)成為在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；第二讀取處理單元，構(gòu)成為在存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及第二寫入處理單元，構(gòu)成為在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。因此，在存儲裝置中，存在通過基于使用與存儲單元的標準閾值不同的第一閾值或第二閾值的預讀數(shù)據(jù)控制關(guān)于寫入處理的逐位操作來達到數(shù)據(jù)保持特性的增強的效果。此外，第一寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第一讀取數(shù)據(jù)為第二值的情況以外不執(zhí)行重寫。再有，第二寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第二值且第二讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。
[0017]按照本技術(shù)的第四方面，提供一種存儲裝置，包括:存儲器陣列，構(gòu)成為包括存儲單元；操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；以及第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。因此，在存儲裝置中，存在通過在使用第一閾值或第二閾值執(zhí)行預讀的第一模式和使用標準閾值執(zhí)行預讀的第二模式之間的切換，達到數(shù)據(jù)保持特性的增強與預讀次數(shù)之間的平衡的效果。此外，第一寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第一讀取數(shù)據(jù)為第二值的情況以外不執(zhí)行重寫。再有，第二寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第二值且第二讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。另夕卜，第三寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第三讀取數(shù)據(jù)為第二值的情況或?qū)懭霐?shù)據(jù)為第二值且第三讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。
[0018]按照本技術(shù)的第五方面，提供一種信息處理系統(tǒng)，包括:存儲器陣列，構(gòu)成為包括存儲單元；操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；以及主計算機，構(gòu)成為對所述存儲器陣列發(fā)布讀取指令或?qū)懭胫噶?。因此，在信息處理系統(tǒng)中，存在通過在使用第一閾值或第二閾值執(zhí)行預讀的第一模式和使用標準閾值執(zhí)行預讀的第二模式之間的切換，達到數(shù)據(jù)保持特性的增強和預讀次數(shù)之間的平衡的效果。此外，第一寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第一讀取數(shù)據(jù)為第二值的情況以外不執(zhí)行重寫。再有，第二寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第二值且第二讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。另外，第三寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第三讀取數(shù)據(jù)為第二值的情況或?qū)懭霐?shù)據(jù)為第二值且第三讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。
[0019]按照本技術(shù)的該第五方面，主計算機可以對所述寫入指令加入與所述寫入指令所涉及的寫入數(shù)據(jù)的重寫頻度有關(guān)的的信息并發(fā)布所述指令，并且如果所述寫入數(shù)據(jù)的所述重寫頻度指示為較低頻度，則所述操作模式設(shè)置單元設(shè)置所述第一模式，否則設(shè)置所述第二模式。因此，存在根據(jù)來自于主計算機的指令設(shè)置操作模式的效果。
[0020]按照本技術(shù)的第六方面，提供存儲控制方法，包括:執(zhí)行第一讀取處理，所述第一讀取處理在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；執(zhí)行第一寫入處理，所述第一寫入處理在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；執(zhí)行第二讀取處理，所述第二讀取處理在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及執(zhí)行第二寫入處理，所述第二寫入處理在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。因此，在存儲控制裝置中，存在通過基于使用與標準閾值不同的第一閾值或第二閾值的預讀數(shù)據(jù)控制關(guān)于寫入處理的逐位操作達到數(shù)據(jù)保持特性的增強的效果。此外，第一寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第一值且第一讀取數(shù)據(jù)為第二值的情況以外不執(zhí)行重寫。再有，第二寫入處理單元可以構(gòu)成為在除了寫入數(shù)據(jù)為第二值且第二讀取數(shù)據(jù)為第一值的情況以外不執(zhí)行重寫。
[0021]發(fā)明效果
[0022]根據(jù)本技術(shù)，存在提供改善非易失性存儲器件的數(shù)據(jù)保持特性的極好效果。
【專利附圖】

【附圖說明】
[0023]圖1是圖解說明本技術(shù)的實施例的信息處理系統(tǒng)的示例結(jié)構(gòu)的示意圖。
[0024]圖2是圖解說明本技術(shù)的實施例的非易失性隨機存取存儲器件301的示例結(jié)構(gòu)的示意圖。
[0025]圖3是圖解說明本技術(shù)的實施例的示例性功能結(jié)構(gòu)的示意圖。
[0026]圖4是示意性地圖解說明可變阻抗元件中的阻抗分布的示意圖。
[0027]圖5是用于說明本技術(shù)的實施例的低阻抗閾值和高阻抗閾值的示意圖。
[0028]圖6是圖解說明在可變阻抗元件上通過執(zhí)行擦除和編程來執(zhí)行寫入的具體例子的示意圖。
[0029]圖7是圖解說明本技術(shù)的實施例的執(zhí)行寫入的具體例子的示意圖。
[0030]圖8是圖解說明本技術(shù)的實施例的在保護模式下的示例寫入處理過程的流程圖。
[0031]圖9是圖解說明本技術(shù)的第二實施例的信息處理系統(tǒng)的示例處理過程的流程圖。
[0032]圖10是圖解說明本技術(shù)的實施例的在標準模式下的示例寫入處理過程的流程圖。
[0033]圖11是圖解說明本技術(shù)的第三實施例的信息處理系統(tǒng)的示例處理過程的流程圖。
[0034]圖12是圖解說明本技術(shù)的第四實施例的信息處理系統(tǒng)的示例處理過程的流程圖。
【具體實施方式】
[0035]以下，描述用于實施本技術(shù)的模式(在下文中，稱為實施例)。描述按照以下順序。
[0036]1.第一實施例(通過寫入之前轉(zhuǎn)換讀取閾值來執(zhí)行兩次預讀取的例子)
[0037]2.第二實施例(具有不同預讀取次數(shù)的兩種模式的例子)
[0038]3.第三實施例(在出現(xiàn)糾錯時執(zhí)行刷新的例子)
[0039]4.第四實施例(根據(jù)數(shù)據(jù)屬性執(zhí)行模式切換的例子)
[0040]〈1.第一實施例>
[0041][信息處理系統(tǒng)的結(jié)構(gòu)]
[0042]圖1是圖解根據(jù)本技術(shù)的實施例的信息處理系統(tǒng)的示例結(jié)構(gòu)的示意圖。信息處理系統(tǒng)包括主計算機100、存儲器件300和存儲器控制器件200。存儲器控制器件200和存儲器300構(gòu)成存儲系統(tǒng)400。主計算機100發(fā)布指令以請求從存儲系統(tǒng)400讀取數(shù)據(jù)或向存儲系統(tǒng)400寫入數(shù)據(jù)。
[0043]除了典型易失性存儲器303外存儲器300還包括非易失性存儲器。非易失性存儲器可大致分類為允許執(zhí)行對大量數(shù)據(jù)的數(shù)據(jù)存取的快閃存儲器302和允許高速執(zhí)行少量數(shù)據(jù)的隨機存取的非易失性隨機存取存儲器(NVRAM) 301。這里，NAND型快閃存儲器可作為快閃存儲器302的典型示例。另一方面，阻抗式隨機存取存儲器(ReRAM)、相變隨機存取存儲器(PCRAM)、磁阻隨機存取存儲器(MRAM)等可作為非易失性隨機存取存儲器NVRAM301的例子，但假定在此實施例中使用特別使用可變阻抗元件的阻抗式隨機存取存儲器。所述易失性存儲器303被用作工作區(qū)域，且還被用于存儲用于管理的數(shù)據(jù)。此外，易失性存儲器303也可被用作高速緩沖存儲器。易失性存儲器303可由動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)和其他存儲器實現(xiàn)。必要時，在對電源關(guān)斷的準備中，易失性存儲器303中存儲的數(shù)據(jù)被保存在非易失性隨機存取存儲器(NVRAM) 301或快閃存儲器302中，以便該數(shù)據(jù)在以后電源接通時可被重新使用。[0044]存儲器控制器200包括處理器210、內(nèi)置存儲器220、ECC處理單元230、外圍電路250、主機接口 201和存儲器接口 291至293。它們通過總線280相互連接。
[0045]處理器210是用于解釋和執(zhí)行來自主計算機100的控制指令的處理裝置。處理器210以在內(nèi)置存儲器220中的存儲區(qū)作為其程序存儲區(qū)域和工作區(qū)域來執(zhí)行程序。
[0046]內(nèi)置存儲器220包括未在圖中展示的內(nèi)置的只讀存儲器(ROM)和隨機存取存儲器(RAM)。程序可存儲在內(nèi)置的只讀存儲器(ROM)中或在存儲器300啟動時轉(zhuǎn)移至內(nèi)置的隨機存取存儲器(RAM)。內(nèi)置的隨機存取存儲器(RAM)可用于多種應用，例如，用作工作區(qū)域或暫時存儲管理數(shù)據(jù)等的區(qū)域。
[0047]ECC處理單元230生成彼此關(guān)聯(lián)地加入到每一個數(shù)據(jù)的糾錯碼(ECC:糾錯碼)，并通過使用糾錯碼執(zhí)行糾錯。ECC處理單元230可以以硬件實現(xiàn)或可通過允許處理器210執(zhí)行程序而以軟件實現(xiàn)。
[0048]外圍電路250為處理器210的外圍電路,例如包括內(nèi)置定時器、多用途輸入/輸出端(GP10:多用途輸入/輸出端)等。
[0049]主機接口 201是用于與主計算機100執(zhí)行交互的接口。存儲系統(tǒng)400作為通過主機接口連接的存儲系統(tǒng)來操作，從主計算機100接收用于控制存儲器300的控制指令，并通過控制指令來控制。諸如SATA、PCI Express、eMMC、USB等可用作主機接口 201。
[0050]存儲器接口 291是與NVRAM301執(zhí)行交互的接口。存儲器接口 292是與快閃存儲器302執(zhí)行交互的接口。存儲器接口 293是與易失性存儲器303執(zhí)行交互的接口。
[0051 ] 存儲系統(tǒng)400通過寫入指令在存儲器300中寫入數(shù)據(jù)，通過讀取指令從存儲器300讀取數(shù)據(jù)。寫入和讀取指令允許存在目標數(shù)據(jù)的頭邏輯地址及數(shù)據(jù)大小被指定為參數(shù)。存儲系統(tǒng)400接收到寫入指令的數(shù)據(jù)時，糾錯碼(ECC)加入到要被寫入非易失性存儲器(非易失性隨機存取存儲器301或快閃存儲器302)的數(shù)據(jù)。
[0052]圖2是圖解根據(jù)本技術(shù)的實施例的非易失性隨機存取存儲器(NVRAM) 301的示例結(jié)構(gòu)的示意圖。NVRAM301包括存儲器陣列310、讀出放大器313、寫入緩沖器320、讀取緩沖器330、邏輯確定單元340、控制單元350、閾值設(shè)置單元360和控制接口 309。
[0053]控制接口 309是負責與存儲器控制器件200連接的接口?？刂平涌?309與寫入緩沖器320、讀取緩沖器330、邏輯確定單元340和控制單元350連接。
[0054]存儲器陣列310是在其中以網(wǎng)格式樣排列保持每一位的預定狀態(tài)的存儲單元的陣列。存儲器陣列310的存儲單元是由可變阻抗元件組成的阻抗式隨機存取存儲器。存儲器陣列310由多個頁組成。該頁除了提供有用于存儲數(shù)據(jù)的數(shù)據(jù)部分311外，還提供用于存儲糾錯碼(ECC)等的冗余部分312。在存儲器陣列310中，借助于讀出放大器313執(zhí)行讀出或?qū)懭搿?br> [0055]讀出放大器313是用于放大來自存儲器陣列310的電壓的放大電路。讀出放大器313與寫入緩沖器320、讀取緩沖器330、邏輯確定單元340、控制單元350和閾值設(shè)置單元360連接。
[0056]寫入緩沖器320是用于暫時地保存要被寫入至存儲器陣列310的數(shù)據(jù)的緩沖器。寫入緩沖器320保存經(jīng)信號線305來自控制接口 309的寫入數(shù)據(jù)，并經(jīng)信號線328將其輸出至讀出放大器313。
[0057]讀取緩沖器330是用于暫時地保存從所述存儲器陣列310讀取的數(shù)據(jù)的緩沖器。讀取緩沖器330在寫入時保存寫入之前的預讀取數(shù)據(jù)。讀取緩沖器330保存經(jīng)信號線318來自讀出放大器313的讀取數(shù)據(jù)，并經(jīng)信號線338將其輸出到控制接口 309。
[0058]邏輯確定單元340基于寫入緩沖器320和讀取緩沖器330中保存的數(shù)據(jù)執(zhí)行邏輯確定，以生成掩碼數(shù)據(jù)。由邏輯確定單元340生成的掩碼數(shù)據(jù)經(jīng)信號線348提供給存儲器陣列310。
[0059]控制單元350是用于控制NVRAM301中的每一個塊的控制器。控制單元350例如可由定序器等來實現(xiàn)?？刂茊卧?50經(jīng)信號線306接收來自控制接口 309的讀指令或?qū)懼噶?，且?jīng)信號線357將響應傳送至控制接口 309。此外，控制單元350經(jīng)信號線358將控制信號傳送至讀出放大器313并接收經(jīng)信號線319來自讀出放大器313的響應。再有，控制單元350將控制信號經(jīng)信號線359傳送至邏輯確定單元340。
[0060]閾值設(shè)置單元360構(gòu)成為在從存儲器陣列310讀取時設(shè)置閾值。該閾值設(shè)置單元360設(shè)置的閾值的細節(jié)情況在之后描述。閾值設(shè)置單元360可作為與在讀出放大器313中讀取的電壓進行比較的基準電壓源或基準電流源，且可通過例如使用多個阻抗器并在它們之間切換來實現(xiàn)。閾值設(shè)置單元360的輸出經(jīng)信號線369傳送至讀出放大器313。此外，在閾值轉(zhuǎn)換時，來自控制單元350的指令經(jīng)信號線358傳送至讀出放大器313。
[0061]圖3是圖解根據(jù)本技術(shù)的實施例的示例性功能結(jié)構(gòu)的示意圖。在本例中，假定邏輯確定單元340具備掩碼生成單元341的功能，而存儲器陣列310具備逐位操作單元315、存儲單元316和讀取處理單元317的功能。
[0062]掩碼生成單元341將寫入緩沖器320中保存的寫入數(shù)據(jù)與讀取緩沖器330中保存的預讀取數(shù)據(jù)進行每位比較，并生成由相應位數(shù)構(gòu)成的擦除掩碼或編程掩碼。擦除掩碼指示對于預讀取數(shù)據(jù)為H電平而寫入數(shù)據(jù)為L電平的位將H電平(level)擦除至L電平，而其他位被掩蔽。編程掩碼指示對于預讀取數(shù)據(jù)為L電平而寫入數(shù)據(jù)為H電平的位將L電平編程至H電平，且其他位被掩蔽。
[0063]逐位操作單元315根據(jù)掩碼生成單元341生成的擦除掩碼或編程掩碼，對存儲單元316的寫入地址對應的數(shù)據(jù)區(qū)域中的每位執(zhí)行擦除或編程。換言之，在給出擦除掩碼且對其他位不執(zhí)行任何重寫時，只對指示執(zhí)行擦除的位執(zhí)行擦除至L電平的操作。此外，在給出編程掩碼且對其他各位不執(zhí)行任何重寫時，只對指示執(zhí)行編程的位執(zhí)行編程至H電平的操作。
[0064]讀取處理單元317基于在寫入操作之前在閾值設(shè)置單元360中設(shè)置的閾值，從對應于存儲單元316的寫入地址的數(shù)據(jù)區(qū)域讀取數(shù)據(jù)。將按照此類方式在寫入操作之前讀取的數(shù)據(jù)保存在讀取緩沖器330中作為預讀取數(shù)據(jù)。
[0065]示例性功能結(jié)構(gòu)中的處理必要時由控制單元350恰當?shù)刂貜汀Ｈ绾竺鎸⒁枋龅哪菢?，在本實施例中，在讀取處理單元317中執(zhí)行預讀取以生成擦除掩碼和編程掩碼中的每一個。此外，在逐位操作單元315中執(zhí)行擦除和編程。換言之，讀取處理單元317是在權(quán)利要求書中描述的第一讀取處理單元、第二讀取處理單元和第三讀取處理單元的例子，逐位操作單元315是在權(quán)利要求書中描述的第一寫入處理單元、第二寫入處理單元和第三寫入處理單元的例子。應當指出，盡管在本實施例中處理被假定由控制單元350重復地執(zhí)行，但第一讀取處理單元、第二讀取處理單元以及第三讀取處理單元中的每一個以及第一寫入處理單元、第二寫入處理單元以及第三寫入處理單元中的每一個都可作為分離組件實現(xiàn)。[0066][預讀取的閾值]
[0067]圖4是用于示意性地圖解可變阻抗元件中的阻抗分布的示意圖。橫軸表示阻抗值R，而縱軸表示作為相對值的單元數(shù)的統(tǒng)計分布。如圖所示，可變阻抗元件的阻抗分布可大致分為兩種分布，稱為低阻抗狀態(tài)(LRS)和高阻抗狀態(tài)(HRS)。通常用于劃分這些低阻抗狀態(tài)和高阻抗狀態(tài)的閾值被稱為標準閾值。
[0068]通過將可變阻抗元件的高阻抗狀態(tài)和低阻抗狀態(tài)中的每一個與邏輯值“O”或“ I ”中的任意一個相關(guān)聯(lián)，將可變阻抗元件作為存儲單元操作。隨意確定阻抗狀態(tài)怎樣與邏輯值“O”或“I”中的任意一個相關(guān)聯(lián)的方式。在高阻抗狀態(tài)與邏輯值“O”相關(guān)聯(lián)而低阻抗狀態(tài)與邏輯值“ I”相關(guān)聯(lián)時，處于低阻抗狀態(tài)的單元被擦除成處于高阻抗狀態(tài)，而處于高阻抗狀態(tài)的單元被編程成處于低阻抗狀態(tài)。在低阻抗狀態(tài)與邏輯值“O”相關(guān)聯(lián)而高阻抗狀態(tài)與邏輯值“ I”相關(guān)聯(lián)時，處于高阻抗狀態(tài)的單元被擦除成處于低阻抗狀態(tài)，而處于低阻抗狀態(tài)的單元被編程成處于高阻抗狀態(tài)。
[0069]圖5是用于描述本技術(shù)的實施例的低阻抗閾值和高阻抗閾值的示意圖。在圖的a中，處于高阻抗狀態(tài)的底端的位801具有比其他部分的位的數(shù)據(jù)保持特性更差的數(shù)據(jù)保持特性。因此，對于處于底端的位801狀態(tài)的存儲單元，需要通過再次寫入來改善狀態(tài)。然而，在執(zhí)行不允許寫入成為相同狀態(tài)的控制的情況下，如果存儲單元被識別為處于高阻抗狀態(tài)，則不允許寫入以處于持續(xù)高阻抗狀態(tài)。因此，在本實施例中，通過將作為基準的閾值轉(zhuǎn)換到高阻抗狀態(tài)側(cè)并使用高阻抗閾值以使處于高阻抗狀態(tài)的底端的位801被當成處于低阻抗狀態(tài)，執(zhí)行預讀取。因此，通過將位于底端的位801當成處于低阻抗狀態(tài)而執(zhí)行預讀取，然后通過允許該位變成處于高阻抗狀態(tài)來執(zhí)行寫入。
[0070]同樣地，在圖的b中，處于低阻抗狀態(tài)的底端的位802具有比其他部分的位的數(shù)據(jù)保持特性更差的數(shù)據(jù)保持特性。因此，像在底端的位801的情況下那樣，通過允許將作為基準的閾值轉(zhuǎn)換到低阻抗狀態(tài)側(cè)并使用低阻抗閾值以使處于低阻抗狀態(tài)的底端的位802被當成處于高阻抗狀態(tài)，執(zhí)行預讀取。因此，通過將底端的位802當成處于高阻抗狀態(tài)而執(zhí)行預讀取，然后通過允許該位變成低阻抗狀態(tài)來執(zhí)行寫入。
[0071][擦除和編程的具體示例]
[0072]圖6是圖解通過在可變阻抗元件上執(zhí)行擦除和編程而執(zhí)行寫入的具體示例的示意圖。這里，圖示使用標準閾值的一般流程，而無意選擇性地使用低阻抗閾值或高阻抗閾值。在本例中，假定在寫入數(shù)據(jù)“LLLLHHHH”被寫入時事先執(zhí)行預讀取，且獲取“LHHLHLHL”作為當前值。隨后，為了變成處于相同的狀態(tài)的寫入不出現(xiàn)，建立擦除掩碼以使要被擦除至“L”的位具有應該僅是“H”的位位置的當前值，并建立編程掩碼以使要被編程至“H”的位具有應該僅是“L”的位位置的當前值。此外，在本實施例中，“L”電平對應于邏輯值“0”，“H”電平對應于邏輯值“I”。
[0073]在這種情況下，當前值“H”需要擦除至“L”的位是第5位和第6位，因此，可獲取式樣“MEEMMMMM”作為擦除掩碼。這里，“E”表示要被擦除的位，“M”表示不被擦除的位。
[0074]另一方面，當前值“L”需要編程至“H”的位是第O位和第2位，因此，獲取式樣“MMMMMPMP”作為編程掩碼。這里，“P”表示要被編程的位，“M”表示不被編程的位。
[0075]在使用這些擦除掩碼和編程掩碼時，根據(jù)擦除掩碼執(zhí)行擦除且根據(jù)編程掩碼執(zhí)行編程。注意，在其處理次序中首先執(zhí)行擦除和編程的哪一個并不重要。[0076]圖7是圖解根據(jù)本技術(shù)的實施例的執(zhí)行寫入的具體示例的示意圖。這里，通過選擇性地使用低阻抗閾值或高阻抗閾值執(zhí)行預讀取。在本例中，同樣地假定在寫入數(shù)據(jù)“LLLLHHHH”被寫入時事先執(zhí)行預讀取，且獲取“LHHLHLHL”作為當前值。然而，作為存儲單元的狀態(tài)，假定第三位是處于低阻抗狀態(tài)的底端的位802，而第七位是處于高阻抗狀態(tài)的底端的位801。
[0077]首先，為了生成擦除掩碼，使用高阻抗閾值執(zhí)行預讀取。在本例中，第7位是處于高阻抗狀態(tài)的底端的位801，因此其被讀取為“H”電平。為此，獲取式樣“EEEMMMMM”作為擦除掩碼。即在本例中，第7位也被擦除。
[0078]接下來，為了生成編程掩碼，使用低阻抗閾值執(zhí)行預讀取。在本例中，第三位是處于低阻抗狀態(tài)的底端的位802，因此其被讀取為“L”電平。為此，獲取式樣“MMMMPPMP”作為編程掩碼。即在本例中，第3位也被編程。
[0079][信息處理系統(tǒng)的操作]
[0080]圖8是圖解根據(jù)本技術(shù)的實施例的信息處理系統(tǒng)的寫入處理的示例過程的流程圖。首先，在將寫入數(shù)據(jù)和寫入指令發(fā)布給NVRAM301(步驟S931)時，設(shè)置高阻抗閾值以建立擦除掩碼(步驟S932)，并從存儲單元316執(zhí)行預讀取(步驟S933)。由讀取處理單元317執(zhí)行這種預讀取。寫入數(shù)據(jù)保存于寫入緩沖器320，而預讀取數(shù)據(jù)保存于讀取緩沖器330。
[0081]隨后，掩碼生成單元341比較寫入數(shù)據(jù)和預讀取數(shù)據(jù)(步驟S934)并按上述方式生成擦除掩碼(步驟S935)。即，生成這樣的擦除掩碼:該擦除掩碼使用“E”作為用于寫入數(shù)據(jù)為“L”電平且預讀取數(shù)據(jù)為“H”電平的位位置的式樣(pattern)，并使用“M”作為用于其他位位置的式樣。之后，按照這種擦除掩碼，由逐位操作單元315在存儲單元316上執(zhí)行擦除處理(步驟S936)。在執(zhí)行此擦除處理時，將執(zhí)行驗證(步驟S937)并重復此處理直至驗證成功(步驟S938 否”)。然而，如果達到重復的上限次數(shù)(步驟S939 是”)，則重置為標準閾值(步驟S952)且?guī)уe結(jié)束。
[0082]接著，設(shè)置低阻抗閾值以建立編程掩碼(步驟S942)，且從存儲單元316執(zhí)行預讀取(步驟S943)。由讀取處理單元317執(zhí)行這種預讀取，且預讀取數(shù)據(jù)保存在讀取緩沖器330 中。
[0083]之后，掩碼生成單元341比較寫入數(shù)據(jù)與預讀取數(shù)據(jù)(步驟S944)并按上述方式生成編程掩碼(步驟S945)。即，生成這樣的編程掩碼:該編程掩碼使用“P”作為用于寫入數(shù)據(jù)為“H”電平而預讀取數(shù)據(jù)為“L”電平的位位置的式樣，且使用“M”作為用于其他位位置的式樣。隨后，按照這種編程掩碼，由逐位操作單元315在存儲單元316上執(zhí)行編程處理(步驟S946)。在執(zhí)行此編程處理時，將執(zhí)行驗證(步驟S947)并重復此處理直至驗證成功(步驟948:“否”)。然而，如果達到重復的上限次數(shù)(步驟S949:“是”)，則重置為標準閾值(步驟S952)且?guī)уe結(jié)束。
[0084]在擦除和編程完成時，重置為標準閾值(步驟S951)且正常結(jié)束。注意，盡管以上描述了編程在擦除之后執(zhí)行的示例，但處理次序可顛倒，即擦除可在編程后執(zhí)行。
[0085]以此方式，依照本技術(shù)的第一實施例，預讀取的閾值是可以改變的，因此，可通過設(shè)置其處于不同的狀態(tài)而讀取位于底端的位并通過修改以執(zhí)行重寫，從而改善數(shù)據(jù)保持特性。
[0086]<2.第二實施例>[0087]在以上描述的第一實施例中，位于底端的位的重寫總是通過在建立擦除掩碼時設(shè)置高阻抗閾值及建立編程掩碼時設(shè)置低阻抗閾值而強制地執(zhí)行。在這種情況下，每次寫入執(zhí)行兩次預讀取，因此，出現(xiàn)操作延遲的問題。因此，第一實施例中的操作模式被稱為保護模式，并將給出只在需要的時候在保護模式中執(zhí)行操作將其作為第二實施例的描述。主系統(tǒng)結(jié)構(gòu)與在第一實施例中描述相同，所以，例如控制單元350執(zhí)行對操作模式的設(shè)置。SP，控制單元350是在權(quán)利要求中描述的操作模式設(shè)置單元的例子。
[0088][信息處理系統(tǒng)的操作]
[0089]圖9是圖解根據(jù)本技術(shù)的第二實施例的信息處理系統(tǒng)的示例處理過程的流程圖。在該第二實施例中，假定由NVRAM301中的控制單元350根據(jù)來自主計算機100的指令來確定操作模式。在標準模式中，在寫入之前執(zhí)行一次使用標準閾值的預讀取。另一方面，在保護模式中，與第一實施例相同，在寫入之前總計執(zhí)行兩次使用高阻抗閾值的預讀取和使用低阻抗閾值的預讀取。
[0090]如果在執(zhí)行寫入處理時來自主計算機100的指令指示保護模式(步驟S901:“是”)，則執(zhí)行保護模式下的寫入處理(步驟S930)。另一方面，如果來自主計算機100的指令指示標準模式(步驟S901 否”)，則執(zhí)行標準模式下的寫入處理(步驟S910)。標準模式下的寫入處理(步驟S930)在處理過程方面與圖8中描述的寫入處理一樣。
[0091]圖10是圖解根據(jù)本技術(shù)的第二實施例的在標準模式下的寫入處理(步驟S910)的示例過程的流程圖。首先，在寫入數(shù)據(jù)和寫入指令發(fā)布至NVRAM301時(步驟S911)，執(zhí)行使用標準閾值從存儲單元316的預讀取以建立擦除掩碼和編程掩碼(步驟S913)。預讀取由讀取處理單元317執(zhí)行。寫入數(shù)據(jù)保存在寫入緩沖器320中，預讀取數(shù)據(jù)保存在讀取緩沖器330中。
[0092]之后，掩碼生成單元341比較寫入數(shù)據(jù)和預讀取數(shù)據(jù)(步驟S914)并按上述方式生成擦除掩碼(步驟S915)。即，生成使用“E”作為用于寫入數(shù)據(jù)為“L”電平并且預讀取數(shù)據(jù)為“H”電平的位位置的式樣并且使用“M”作為用于其他位位置的式樣的擦除掩碼。然后，根據(jù)這種擦除掩碼，由逐位操作單元315在存儲單元316上執(zhí)行擦除處理(步驟S916)。在執(zhí)行此擦除處理時，執(zhí)行驗證(步驟S917)并重復此處理直至驗證成功(步驟918 否”)。然而，如果重復次數(shù)達到上限數(shù)量(步驟S919 是”)，則帶錯結(jié)束。
[0093]隨后，掩碼生成單元341以上述方式生成編程掩碼(步驟S925)。即，生成使用“P”作為用于寫入數(shù)據(jù)為“H”電平而預讀取數(shù)據(jù)為“L”電平的位位置的式樣并且使用“M”作為用于其他位位置的式樣的編程掩碼。然后，根據(jù)這種編程掩碼，由逐位操作單元315在存儲單元316上執(zhí)行編程處理(步驟S926)。在執(zhí)行此編程處理時，將執(zhí)行驗證(步驟S927)并重復此處理直至驗證成功(步驟928:“否”)。然而，如果重復次數(shù)達到上限數(shù)量(步驟S929:“是”)，則帶錯結(jié)束。
[0094]在擦除與編程完成時，正常結(jié)束寫入處理。注意，盡管以上描述了在其中編程于擦除之后執(zhí)行的示例，但處理次序可顛倒，即擦除可以在編程后執(zhí)行。
[0095]以此方式，依照本技術(shù)的第二實施例，可通過改變操作模式抑制預讀取次數(shù)，以使得底端的位可根據(jù)情況不再被強制修改。
[0096]<3.第三實施例>
[0097]在使用了可變阻抗元件的ReRAM中，數(shù)據(jù)保持特性隨從數(shù)據(jù)被保存以來消逝的時間而變劣，因此要被檢測和被糾錯碼(ECC)糾錯的錯誤數(shù)量增加。例如，在使用具有能夠處理多達四位的位校正能力的糾錯碼時，可以校正多達四位的錯誤，但不能校正多于四位的錯誤。為此，在糾錯變得不可能之前，使用重寫已糾錯數(shù)據(jù)的方法(數(shù)據(jù)刷新)是有效的。然而，在執(zhí)行正如在上述第二實施例的標準模式中那樣的控制時，如果預讀取數(shù)據(jù)和寫入數(shù)據(jù)相同，則也不擦除在所有位中的程序。另一方面，在一直執(zhí)行正如在保護模式中那樣的控制時，預讀取的次數(shù)增加，因此存在延遲操作的風險。
[0098]因此，在下面將要描述的第三實施例中，使用標準閾值執(zhí)行讀取操作，如果檢測到錯誤并且可以校正被檢測到的錯誤，則執(zhí)行在保護模式下的數(shù)據(jù)刷新。結(jié)果，與總是使用保護模式的情況相比，從操作速度的觀點來看實現(xiàn)了改善，此外在執(zhí)行使用保護模式的數(shù)據(jù)刷新時，還通過對底端的位執(zhí)行修正和寫入來改善了數(shù)據(jù)保持特性。這一系列數(shù)據(jù)刷新操作僅在存儲系統(tǒng)400中執(zhí)行，因此比存儲系統(tǒng)400高級的主計算機100可以不必理會這些操作。此外，主系統(tǒng)配置還與第一實施例中所述的主系統(tǒng)配置相同。
[0099][信息處理系統(tǒng)的操作]
[0100]圖11是圖解根據(jù)本技術(shù)的第三實施例的信息處理系統(tǒng)的示例處理過程的流程圖。在第三實施例中，在接收到來自主計算機100的讀取指令時，讀取處理單元317使用標準閾值從NVRAM301的指定讀取地址中讀取數(shù)據(jù)(步驟S961)。如果讀取地址是邏輯地址，將其轉(zhuǎn)換成存儲系統(tǒng)400中的物理地址，并從NVRAM301的相應物理地址中讀取數(shù)據(jù)。在這種情況下，提供用于將邏輯地址轉(zhuǎn)換成物理地址的地址轉(zhuǎn)換表。
[0101]接下來，ECC處理單元230檢查該讀取數(shù)據(jù)是否包含錯誤。如果沒有檢測到錯誤(步驟S962 否”)，則將讀取數(shù)據(jù)輸出到主計算機100 (步驟S963)，并將狀態(tài)更新為“正?！?步驟S964)。該狀態(tài)例如被存儲在寄存器中，并且主計算機100可以通過從寄存器讀取它來檢測該處理是否正常結(jié)束。
[0102]如果檢測到錯誤(步驟S962 是”)，則確定該錯誤是否是可校正的。如果確定該錯誤是不可校正的(步驟S965 否”)，則將該讀取數(shù)據(jù)在不用校正的情況下輸出到主計算機100 (步驟S966)，并將狀態(tài)更新為“不可校正錯誤”(步驟S967)。注意，在這種情況下，該處理因錯誤而結(jié)束，并且可以考慮讀取數(shù)據(jù)不輸出到主計算機100的情況。
[0103]如果錯誤是可校正的(步驟S965:“是”)，則由ECC處理單元230執(zhí)行校正(步驟S968)。然后，將校正數(shù)據(jù)輸出到主計算機100 (步驟S969)，并將狀態(tài)更新為“可校正錯誤”(步驟S971)。
[0104]在完成糾錯(步驟S971)后，確定是否執(zhí)行數(shù)據(jù)刷新。例如，諸如在當ECC處理單元230的校正能力是四位時如果出現(xiàn)三位或三位以上的可校正錯誤則執(zhí)行數(shù)據(jù)刷新的情況中那樣，提供在其中將位數(shù)設(shè)置為閾值的基準。如果確定需要數(shù)據(jù)刷新(步驟S972:“是”)，則將校正數(shù)據(jù)暫時存儲在例如為重寫而準備的存儲器300中的任何區(qū)域中(步驟S973)。
[0105]然后，將操作模式從標準模式切換到保護模式(步驟S974)?？紤]到ECC錯誤的出現(xiàn)的一種原因是數(shù)據(jù)保持特性隨時間消逝的劣化，并且存在底部的位而不是已經(jīng)發(fā)生ECC錯誤的位正在頻繁發(fā)生的風險，因而需要通過切換到保護模式來執(zhí)行修正和寫入。
[0106]然后，在切換后的保護模式中，將暫存在存儲器中的校正后數(shù)據(jù)重寫到相關(guān)地址(步驟S975)。由此，在已經(jīng)發(fā)生ECC錯誤的位和底部的其他位上執(zhí)行修正和寫入。使用可變阻抗元件的非易失性存儲器與例如使用浮柵的NAND快閃存儲器不同，并且可以對相同地址執(zhí)行重寫操作。這樣，即使在提供用于從邏輯地址轉(zhuǎn)換到物理地址的地址轉(zhuǎn)換表時，也不需要執(zhí)行更新。
[0107]然后，將操作模式切換到標準模式(步驟S976)，并且結(jié)束讀取操作。
[0108]以這種方式，按照本技術(shù)的第三實施例，在讀取訪問期間檢測到可校正錯誤時可以在保護模式中通過重寫校正后的數(shù)據(jù)來實現(xiàn)數(shù)據(jù)刷新。
[0109]〈4.第四實施例〉
[0110]在該信息處理系統(tǒng)中，有時將數(shù)據(jù)按照高級主機100側(cè)的應用而劃分為“熱”和“冷”中的任何一個。“熱”數(shù)據(jù)表示更頻繁地執(zhí)行重寫的數(shù)據(jù)，“冷”數(shù)據(jù)表示較不頻繁地執(zhí)行重寫的數(shù)據(jù)。例如，可以將諸如操作系統(tǒng)的內(nèi)核之類的數(shù)據(jù)分類為“冷”數(shù)據(jù)，因為該數(shù)據(jù)在一次被寫入之后很少進行重寫?！盁帷被颉袄洹睌?shù)據(jù)的分類主要取決于應用，因而需要執(zhí)行“熱”或“冷”數(shù)據(jù)從高級主計算機100到存儲系統(tǒng)400的通知或控制。在第四實施例中，假定通過使用主計算機100的指令將數(shù)據(jù)劃分為“熱”、“冷”和“正?！比惗皇恰盁帷焙汀袄洹?，來指定數(shù)據(jù)屬性。
[0111]圖12是圖解根據(jù)本技術(shù)的第四實施例的信息處理系統(tǒng)的示例處理過程的流程圖。在存儲系統(tǒng)400接收來自主計算機100的寫入指令并且該指定數(shù)據(jù)的屬性被指定為“冷”時(步驟S902)，使用保護模式對NVRAM301執(zhí)行寫入(步驟S930)。例如，在開頭寫入“冷”數(shù)據(jù)時，通過執(zhí)行修正和寫入處理以及修正和擦除處理，即使對于具有較差數(shù)據(jù)保持特性的位，使用保護模式也有可能提前防止錯誤的發(fā)生。
[0112]此外，對于正常屬性和“熱”屬性而不是“冷”屬性的數(shù)據(jù)寫入執(zhí)行在標準模式下的寫入(步驟S910)。這是因為從寫入時點的觀點來看有利。另一方面，“冷”屬性的數(shù)據(jù)原本就具有不太頻繁的寫入次數(shù)，因而由保護模式的使用所引起的速度減少的損失無關(guān)緊要。
[0113]這里，步驟S910的處理過程與參照圖10所述的過程相同，并且步驟S930的處理過程與參照圖8所述的過程相同。
[0114]這樣，按照本技術(shù)的第四實施例，通過基于數(shù)據(jù)的屬性動態(tài)改變操作模式，可以適當抑制預讀取次數(shù)。
[0115]此外，在第四實施例中，已經(jīng)描述了通過從主計算機100明確指定“熱”或“冷”的屬性來選擇對NVRAM301的寫入方法的示例。然而，依賴于要使用的存儲接口(諸如USB、SATA等)，還存在數(shù)據(jù)的屬性不能通知到存儲系統(tǒng)400的規(guī)范。在上述存儲系統(tǒng)400的情況下，也可以考慮由存儲系統(tǒng)400中的處理器210分析存儲器存取式樣，并且是否自主地確定“熱”和“冷”，由此選擇操作模式。
[0116]應該注意，上述實施例是實現(xiàn)本技術(shù)的示例，實施例中的項目與權(quán)利要求中發(fā)明的發(fā)明具體項目相對應。同時，權(quán)利要求中的發(fā)明具體項目與本技術(shù)的實施例中的項目相對應，并且被賦予了與發(fā)明具體項目的名稱相同的名稱。然而，本技術(shù)不限于這些實施例，并且可以通過在本技術(shù)保護范圍內(nèi)多樣地修改實施例來實現(xiàn)。
[0117]此外，上述實施例中所述的處理的過程可以被理解為包括一系列處理的方法，或指示計算機執(zhí)行一系列處理的程序和在其中存儲了這種程序的記錄介質(zhì)。作為記錄介質(zhì)，例如，可以使用CD (光盤)、MD (小型磁盤)、DVD (數(shù)字多用盤)、存儲卡、藍光光碟(藍光光碟(注冊商標))等。
[0118]此外,本技術(shù)也可以如下構(gòu)成。
[0119](I)
[0120]一種存儲控制裝置，包括:
[0121]第一讀取處理單元，構(gòu)成為在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；
[0122]第一寫入處理單元，構(gòu)成為在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為第二值時，重寫所述存儲單元到所述第一值；
[0123]第二讀取處理單元，構(gòu)成為在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及
[0124]第二寫入處理單元，構(gòu)成為在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
[0125](2)
[0126]根據(jù)(I)的存儲控制裝置，其中:
[0127]所述存儲單元為可變阻抗元件，
[0128]所述第一閾值被設(shè)置為與標準閾值相比的較高阻抗狀態(tài)側(cè)，以及
[0129]所述第二閾值被設(shè)置為與所述標準閾值相比的較低阻抗狀態(tài)側(cè)。
[0130](3)
[0131]根據(jù)⑵的存儲控制裝置，其中:
[0132]所述第一值為邏輯值“0”，以及
[0133]所述第二值為邏輯值“ I ”。
[0134](4)
[0135]根據(jù)(I)的存儲控制裝置，其中:
[0136]所述存儲單元為可變阻抗元件，
[0137]所述第一閾值被設(shè)置為與標準閾值相比的較低阻抗狀態(tài)側(cè)，以及
[0138]所述第二閾值被設(shè)置為與所述標準閾值相比的較高阻抗狀態(tài)側(cè)。
[0139](5)
[0140]根據(jù)⑷的存儲控制裝置，其中:
[0141]所述第一值為邏輯值“1”，以及
[0142]所述第二值為邏輯值“ O ”。
[0143](6)
[0144]一種存儲控制裝置，包括:
[0145]操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；
[0146]第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；
[0147]第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；[0148]第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；
[0149]第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；
[0150]第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；以及
[0151]第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
[0152](7)
[0153]根據(jù)(6)的存儲控制裝置，其中:
[0154]如果在讀取處理時檢測到錯誤并對所述檢測到的錯誤執(zhí)行糾錯，則所述第一模式被設(shè)置為所述操作模式，用于所述糾錯的地址被設(shè)置為所述寫入地址，并且糾錯后的數(shù)據(jù)作為所述寫入數(shù)據(jù)被重寫。
[0155](8)
[0156]一種存儲裝置，包括:
[0157]存儲器陣列，構(gòu)成為包括存儲單元；
[0158]第一讀取處理單元，構(gòu)成為在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；
[0159]第一寫入處理單元，構(gòu)成為在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；
[0160]第二讀取處理單元，構(gòu)成為在存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及
[0161]第二寫入處理單元，構(gòu)成為在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
[0162](9)
[0163]一種存儲裝置，包括:
[0164]存儲器陣列，構(gòu)成為包括存儲單元；
[0165]操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；
[0166]第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；
[0167]第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；
[0168]第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；
[0169]第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；
[0170]第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；以及
[0171]第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
[0172](10)
[0173]一種信息處理系統(tǒng),包括:
[0174]存儲器陣列，構(gòu)成為包括存儲單元；
[0175]操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；
[0176]第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；
[0177]第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；
[0178]第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；
[0179]第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；
[0180]第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；
[0181]第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；以及
[0182]主計算機，構(gòu)成為對所述存儲器陣列發(fā)布讀取指令或?qū)懭胫噶睢?br> [0183](11)
[0184]根據(jù)(10)的存儲控制裝置，其中:
[0185]主計算機對所述寫入指令加入與所述寫入指令所涉及的寫入數(shù)據(jù)的重寫頻度有關(guān)的信息，并發(fā)布所述指令；以及
[0186]如果所述寫入數(shù)據(jù)的所述重寫頻度指示為較低頻度，則所述操作模式設(shè)置單元設(shè)置所述第一模式，否則設(shè)置所述第二模式。
[0187](12)
[0188]一種存儲控制方法，包括:
[0189]執(zhí)行第一讀取處理，所述第一讀取處理在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；
[0190]執(zhí)行第一寫入處理，所述第一寫入處理在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；
[0191]執(zhí)行第二讀取處理，所述第二讀取處理在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及
[0192]執(zhí)行第二寫入處理，所述第二寫入處理在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
[0193]標號描述
[0194]100 主計算機
[0195]200 存儲器控制器件
[0196]201 主機接口
[0197]210 處理器
[0198]220 內(nèi)置存儲器
[0199]230 糾錯碼(ECC)處理單元
[0200]250 外圍電路
[0201]280 總線
[0202]291-293 存儲器接口
[0203]300 存儲器
[0204]301 非易失性隨機存取存儲器(NVRAM)
[0205]302 快閃存儲器
[0206]303易失性存儲器
[0207]309 控制接 口
[0208]310存儲器陣列
[0209]311數(shù)據(jù)部分
[0210]312冗余部分
[0211]313讀出放大器
[0212]315逐位操作單元
[0213]316存儲單元
[0214]317讀取處理單元
[0215]320寫入緩沖器
[0216]330讀取緩沖器
[0217]340邏輯確定單元
[0218]341掩碼生成單元
[0219]350控制單元
[0220]360閾值設(shè)置單元
[0221]400存儲系統(tǒng)
【權(quán)利要求】
1.一種存儲控制裝置，包括: 第一讀取處理單元，構(gòu)成為在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)； 第一寫入處理單元，構(gòu)成為在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為第二值時，重寫所述存儲單元到所述第一值； 第二讀取處理單元，構(gòu)成為在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及 第二寫入處理單元，構(gòu)成為在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
2.如權(quán)利要求1所述的存儲控制裝置，其中: 所述存儲單元為可變阻抗元件， 所述第一閾值被設(shè)置為與標準閾值相比的較高阻抗狀態(tài)側(cè)，以及 所述第二閾值被設(shè)置為與所述標準閾值相比的較低阻抗狀態(tài)側(cè)。
3.如權(quán)利要求2所述的存儲控制裝置，其中: 所述第一值為邏輯值“O”，以及 所述第二值為邏輯值“ I”。
4.如權(quán)利要求1所述的存儲控制裝置，其中: 所述存儲單元為可變阻抗元件， 所述第一閾值被設(shè)置為與標準閾值相比的較低阻抗狀態(tài)側(cè)，以及 所述第二閾值被設(shè)置為與所述標準閾值相比的較高阻抗狀態(tài)側(cè)。
5.如權(quán)利要求4所述的存儲控制裝置，其中: 所述第一值為邏輯值“ I ”，以及 所述第二值為邏輯值“O”。
6.一種存儲控制裝置，包括: 操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值； 第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)； 第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值； 第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；以及 第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
7.如權(quán)利要求6所述的存儲控制裝置，其中: 如果在讀取處理時檢測到錯誤并對所述檢測到的錯誤執(zhí)行糾錯，則所述第一模式被設(shè)置為所述操作模式，用于所述糾錯的地址被設(shè)置為所述寫入地址，并且糾錯后的數(shù)據(jù)作為所述寫入數(shù)據(jù)被重寫。
8.一種存儲裝置，包括: 存儲器陣列，構(gòu)成為包括存儲單元； 第一讀取處理單元，構(gòu)成為在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)； 第一寫入處理單元，構(gòu)成為在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值； 第二讀取處理單元，構(gòu)成為在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及 第二寫入處理單元，構(gòu)成為在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
9.一種存儲裝置，包括: 存儲器陣列，構(gòu)成為包括存儲單元； 操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)；第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值； 第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)； 第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值； 第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)；以及 第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
10.一種信息處理系統(tǒng),包括: 存儲器陣列，構(gòu)成為包括存儲單元； 操作模式設(shè)置單元，構(gòu)成為將第一模式或第二模式中的任何一種設(shè)置為操作模式；第一讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)； 第一寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值；第二讀取處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)； 第二寫入處理單元，構(gòu)成為在所述第一模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值； 第三讀取處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述存儲單元中基于標準閾值讀取第三讀取數(shù)據(jù)； 第三寫入處理單元，構(gòu)成為在所述第二模式被設(shè)置的情況下，在所述寫入數(shù)據(jù)為所述第一值且所述第三讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值，而在所述寫入數(shù)據(jù)為所述第二值且所述第三讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值；以及 主計算機，構(gòu)成為對所述存儲器陣列發(fā)布讀取指令或?qū)懭胫噶睢?br> 11.如權(quán)利要求10的信息處理系統(tǒng)，其中， 主計算機對所述寫入指令加入與所述寫入指令所涉及的寫入數(shù)據(jù)的重寫頻度有關(guān)的信息，并發(fā)布所述指令；以及 如果所述寫入數(shù)據(jù)的所述重寫頻度指示為較低頻度，則所述操作模式設(shè)置單元設(shè)置所述第一模式，反之則設(shè)置所述第二模式。
12.—種存儲控制方法，包括: 執(zhí)行第一讀取處理，所述第一讀取處理在存儲單元中基于第一閾值讀取具有第一值或第二值中的任何一個值的數(shù)據(jù)，所述數(shù)據(jù)被讀取為第一讀取數(shù)據(jù)； 執(zhí)行第一寫入處理，所述第一寫入處理在寫入數(shù)據(jù)為所述第一值且所述第一讀取數(shù)據(jù)為所述第二值時，重寫所述存儲單元到所述第一值； 執(zhí)行第二讀取處理，所述第二讀取處理在所述存儲單元中基于與所述第一閾值不同的第二閾值讀取第二讀取數(shù)據(jù)；以及 執(zhí)行第二寫入處理，所述第二寫入處理在所述寫入數(shù)據(jù)為所述第二值且所述第二讀取數(shù)據(jù)為所述第一值時，重寫所述存儲單元到所述第二值。
【文檔編號】G11C11/15GK104040634SQ201280065962
【公開日】2014年9月10日 申請日期:2012年12月20日 優(yōu)先權(quán)日:2012年1月12日
【發(fā)明者】足立直大, 筒井敬一, 中西健一, 大久保英明, 山本真紀子, 藤波靖 申請人:索尼公司