半導(dǎo)體集成電路以及內(nèi)部電壓產(chǎn)生方法
【專利摘要】一種半導(dǎo)體集成電路包括具有PMOS電晶體和第一比較器的第一內(nèi)部電壓產(chǎn)生器、具有NMOS電晶體和第二比較器的第二內(nèi)部電壓產(chǎn)生器以及提供一泵浦功率電壓給第二比較器的電壓泵浦產(chǎn)生器。功率控制電路可切換地于啟動(dòng)半導(dǎo)體集成電路時(shí)致能第一內(nèi)部電壓產(chǎn)生器的輸出，以及于啟動(dòng)半導(dǎo)體集成電路后致能第二內(nèi)部電壓產(chǎn)生器的輸出。本發(fā)明提供的一種半導(dǎo)體集成電路以及內(nèi)部電壓產(chǎn)生方法，通過(guò)降低工作供應(yīng)電壓能夠使功率消耗降低。
【專利說(shuō)明】半導(dǎo)體集成電路以及內(nèi)部電壓產(chǎn)生方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種集成電路，特別是有關(guān)于在集成電路內(nèi)產(chǎn)生內(nèi)部電壓的電路。
【背景技術(shù)】
[0002]現(xiàn)今幾乎每一個(gè)電子設(shè)備都具有些許存儲(chǔ)器或電子儲(chǔ)存媒體來(lái)儲(chǔ)存資料。這些存儲(chǔ)器通常使用可定址(addressable)的半導(dǎo)體(例如由電晶體構(gòu)成的集成電路)執(zhí)行于硬件中。數(shù)據(jù)機(jī)裝置(modem electronic)中所使用的存儲(chǔ)器有許多不同的類型，包括(但并不僅限于此)隨機(jī)存取存儲(chǔ)器(RAM)、唯讀存儲(chǔ)器(ROM)、快閃存儲(chǔ)器(Flash)和電子抹除式可復(fù)寫唯讀存儲(chǔ)器(EEPROM)。
[0003]由于半導(dǎo)體集成電路裝置的積集度(integration)的提高，半導(dǎo)體集成電路裝置中的元件亦趨于微型化。當(dāng)MOS電晶體(隔絕柵極型場(chǎng)效電晶體(insulated gate typefield effect transistor))的體積減少時(shí)，柵極絕緣膜(gate insulating film)的厚度隨之減少，同時(shí)內(nèi)連接點(diǎn)(interconnection)間的層間絕緣膜(interlayer insulatingfilm)厚度也跟著減少。假設(shè)一外部供應(yīng)電壓提供一傳統(tǒng)電壓值(例如以5伏特作為工作供應(yīng)電壓時(shí))，將會(huì)發(fā)生介電層擊穿(dielectric breakdown)的現(xiàn)象,破壞集成電路的可靠性。因此，于半導(dǎo)體集成電路裝置中，例如使用操作于具有傳統(tǒng)5伏特供應(yīng)電壓的系統(tǒng)的半導(dǎo)體存儲(chǔ)器裝置，其內(nèi)部供應(yīng)電壓會(huì)以步階方式下降(stepped down,以下簡(jiǎn)稱步降)或受到壓降轉(zhuǎn)換(down conversion)而產(chǎn)生一內(nèi)部電壓。此內(nèi)部電壓將于系統(tǒng)中作為一工作供應(yīng)電壓來(lái)使用。
[0004]設(shè)計(jì)一內(nèi)部電壓產(chǎn)生器(例如利用壓降轉(zhuǎn)換來(lái)產(chǎn)生內(nèi)部電壓)使其所產(chǎn)生的內(nèi)部電壓即使在外部供應(yīng)電壓高于恒定電壓時(shí)，其電壓仍會(huì)維持于預(yù)設(shè)恒定電壓值。維持內(nèi)部電壓于一恒定電壓值的運(yùn)作與內(nèi)部步降電壓或者壓降轉(zhuǎn)換有關(guān)。此內(nèi)部電壓產(chǎn)生器通常使用在半導(dǎo)體存儲(chǔ)器裝置中，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random access memory,DRAMs)和靜態(tài)隨機(jī)存取存儲(chǔ)器(static random access memory, SRAMs)。其理由為大規(guī)模集成電路裝置邏輯(large-scale integrated circuit device,LSIs)(例如決定系統(tǒng)的供應(yīng)電源的微處理器)與半導(dǎo)體存儲(chǔ)器裝置相比尚未高度微型化，且仍然使用5伏特作為系統(tǒng)供應(yīng)電壓。步降電壓的目的為確認(rèn)集成電路裝置內(nèi)部電路的可靠性和減少電流的消耗。功率消耗通常與電壓的平方成比例。因此，降低工作供應(yīng)電壓能夠使功率消耗降低。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)存在的上述技術(shù)問(wèn)題，本發(fā)明提供了一種半導(dǎo)體集成電路以及內(nèi)部電壓產(chǎn)生方法，通過(guò)降低工作供應(yīng)電壓能夠使功率消耗降低。
[0006]根據(jù)本說(shuō)明書一實(shí)施例提供一種半導(dǎo)體集成電路，包括具有一 PMOS電晶體以及一第一比較器的第一內(nèi)部電壓產(chǎn)生器，PMOS電晶體接收一第一電壓源和輸出一第一電壓產(chǎn)生器輸出，PMOS電晶體的一柵極I禹接并接收第一比較器之輸出端的一第一驅(qū)動(dòng)電壓；第二內(nèi)部電壓產(chǎn)生器包括一 NMOS電晶體，一第二比較器以及一電壓泵浦產(chǎn)生器提供一泵浦功率電壓至第二比較器，NMOS電晶體接收一第二電壓源和輸出一第二電壓產(chǎn)生器輸出，NMOS電晶體的一柵極耦接并接收第二比較器的輸出端的一第二驅(qū)動(dòng)電壓；以及一功率控制電路用以可切換地于啟動(dòng)半導(dǎo)體集成電路時(shí)致能第一內(nèi)部電壓產(chǎn)生器的第一電壓產(chǎn)生器輸出(enables an output from the first internal voltage generator),以及于啟動(dòng)半導(dǎo)體集成電路后致能第二內(nèi)部電壓產(chǎn)生器的第二產(chǎn)生器輸出(enables an output from thesecond internal voltage generator)。
[0007]根據(jù)本說(shuō)明書另一實(shí)施例提供一種半導(dǎo)體電路內(nèi)產(chǎn)生一內(nèi)部電壓的方法，包括提供一第一電壓至一第一內(nèi)部電壓產(chǎn)生器的一 PMOS電晶體；提供一第二電壓至一第二內(nèi)部電壓產(chǎn)生器的一 NMOS電晶體；提供一第三電壓至第一內(nèi)部電壓產(chǎn)生器的一第一比較器，其中第三電壓作為一第一供應(yīng)電源；提供一泵浦功率電壓至第二內(nèi)部電壓產(chǎn)生器的一第二比較器，其中所述泵浦功率電壓作為一第二供應(yīng)電源；以及可切換地當(dāng)半導(dǎo)體集成電路啟動(dòng)時(shí)，致能第一內(nèi)部電壓產(chǎn)生器輸出一第一電壓產(chǎn)生器輸出，或者當(dāng)半導(dǎo)體集成電路啟動(dòng)后，致能第二內(nèi)部電壓產(chǎn)生器輸出一第二電壓產(chǎn)生器輸出，其中第一內(nèi)部電壓產(chǎn)生器輸出的致能是通過(guò)從所述第一內(nèi)部電壓產(chǎn)生器的第一比較器提供一第一驅(qū)動(dòng)電壓至所述PMOS電晶體的柵極，第二內(nèi)部電壓產(chǎn)生器輸出的致能是通過(guò)從第二內(nèi)部電壓產(chǎn)生器的第二比較器提供一第二驅(qū)動(dòng)電壓至所述匪OS電晶體的柵極，其中第一驅(qū)動(dòng)電壓與第一供應(yīng)電源大致相同，第二驅(qū)動(dòng)電壓與第二供應(yīng)電源大致相同。
[0008]本發(fā)明提供的一種半導(dǎo)體集成電路以及內(nèi)部電壓產(chǎn)生方法，通過(guò)降低工作供應(yīng)電壓能夠使功率消耗降低。
[0009]以下將對(duì)本發(fā)明部分額外特性與優(yōu)點(diǎn)提出描述，而部分額外特性與優(yōu)點(diǎn)可根據(jù)描述而明顯推得，或可通過(guò)實(shí)施本發(fā)明而了解。透過(guò)申請(qǐng)專利范圍所述的元件與組合將能了解與獲得本發(fā)明的特性與優(yōu)點(diǎn)。
[0010]必須了解的是，上述的敘述與以下的詳述僅為本發(fā)明的示范以及說(shuō)明，并非用來(lái)限制本發(fā)明所主張的專利范圍。
【專利附圖】

【附圖說(shuō)明】
[0011]說(shuō)明書所附的圖式說(shuō)明了多種實(shí)施例，并與說(shuō)明書的描述共同用來(lái)表達(dá)上述實(shí)施例的原理。
[0012]圖1是一傳統(tǒng)內(nèi)部電壓產(chǎn)生器的電路圖。
[0013]圖2是另一傳統(tǒng)內(nèi)部電壓產(chǎn)生器的電路圖。
[0014]圖3是顯示根據(jù)本發(fā)明一實(shí)施例所述的半導(dǎo)體集成電路300。
[0015]圖4是顯示半導(dǎo)體集成電路300的一實(shí)施例。
[0016]圖5是顯示功率控制電路318的實(shí)施例。
[0017]附圖標(biāo)號(hào):
[0018]100、200?內(nèi)部電壓產(chǎn)生器
[0019]102、202、222、402、406?比較器
[0020]104、224、404?PMOS 電晶體
[0021]106、206?外部電壓[0022]108、212、308~參考電壓
[0023]110、216、230、412、414 ~柵極
[0024]112、218、232~內(nèi)部電流
[0025]116、316~內(nèi)部電壓
[0026]204、408~NMOS 電晶體
[0027]208、320~泵浦電壓
[0028]210、410~電壓泵浦產(chǎn)生器
[0029]214~第一內(nèi)部電壓
[0030]234~負(fù)載
[0031]236~第二內(nèi)部電壓
[0032]300-半導(dǎo)體集成電路
[0033]302~第一內(nèi)部電壓產(chǎn)生器
[0034]304~第二內(nèi)部電壓產(chǎn)生器
[0035]306~第一外部電壓
[0036]307~第二外部電壓
[0037]310~第 一內(nèi)部電流
[0038]312~第二內(nèi)部電流
[0039]318~功率控制電路
[0040]322~啟動(dòng)輸出
[0041]324~反相器
[0042]326~反相輸出
[0043]502~內(nèi)部電壓檢測(cè)器
[0044]501~泵浦電壓檢測(cè)器
[0045]506、510~步降電壓
[0046]508~與非門。
【具體實(shí)施方式】
[0047]以下將結(jié)合圖式針對(duì)示范實(shí)施例提出更詳細(xì)的敘述。在可能的情況下，在整篇說(shuō)明書的圖示中所提到的相同的元件編號(hào)是代表相同或相似的部分。
[0048]基于描述的目的，以下所描述的每一實(shí)施例皆為一四位元預(yù)取(pre-fetched)低功耗雙倍速率2 (Low Power Double Data Rate2，LPDDR2)規(guī)格的同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchronous dynamic random access memory, SDRAM)裝置。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，根據(jù)所揭露的實(shí)施例，同樣也能輕易地實(shí)施于不同構(gòu)造的各種存儲(chǔ)器裝置。舉例來(lái)說(shuō)，所揭露的實(shí)施例能執(zhí)行于雙倍資料速率3 (DDR3)、移動(dòng)式雙倍資料速率3 (MDDR3)以及其他使用四位元預(yù)取、八位元預(yù)取或者任何其他預(yù)取存儲(chǔ)器裝置。
[0049]整篇說(shuō)明書中，圖示的許多元件是描述為耦接至接地點(diǎn)(GND)。在此所使用的接地點(diǎn)依照慣例是指電子電路中用以測(cè)量其它電壓的參考點(diǎn)，或者為電流的共同返回路徑，或者直接連接至地球。
[0050]圖1描述為一傳統(tǒng)內(nèi)部電壓產(chǎn)生器的電路圖。參閱圖1，內(nèi)部電壓產(chǎn)生器100包括一與P型金氧半導(dǎo)體(PMOS)電晶體104|禹接的比較器102。第一供應(yīng)電源(power supply)(未顯示)提供一外部電壓VDD 106給比較器102與PMOS電晶體104。第一供應(yīng)電源為可變動(dòng)的。比較器102被提供一參考電壓VREF108且有一內(nèi)部電壓VINTl 16回授至比較器102。于比較器102中，當(dāng)參考電壓VREF108不等于內(nèi)部電壓VINT116時(shí)，比較器102將驅(qū)動(dòng)PMOS電晶體104的柵極110。當(dāng)PMOS電晶體104的柵極110受比較器102驅(qū)動(dòng)時(shí)，其反應(yīng)為產(chǎn)生一內(nèi)部電流IINT112以及PMOS電晶體104的內(nèi)部電阻將會(huì)導(dǎo)致內(nèi)部電壓VINT116產(chǎn)生。參考電壓VREF108為提供給比較器102的一固定電壓。內(nèi)部電壓產(chǎn)生器100的構(gòu)造包括PMOS電晶體104，用于當(dāng)外部電壓VDD106和內(nèi)部電壓VINT116之間差異較大時(shí)(例如大于0.3伏特)。因此，PMOS電晶體104根據(jù)其內(nèi)部的電阻提供內(nèi)部電流IINT112，導(dǎo)致內(nèi)部電壓VINT116產(chǎn)生。
[0051]圖2描述另一傳統(tǒng)內(nèi)部電壓產(chǎn)生器的電路圖。參閱圖2，一內(nèi)部電壓產(chǎn)生器200包括一與N型金氧半導(dǎo)體(NMOS)電晶體204耦接的比較器202。第一供應(yīng)電源(未顯示)提供一外部電壓VDD206給NMOS電晶體204。此外，一電壓泵浦產(chǎn)生器(voltage pumpgenerator) 210提供一泵浦電壓(pumped voltage) VPP208給比較器202。第一供應(yīng)電源為可變動(dòng)的。一參考電壓VREF212供應(yīng)給比較器202，而第一內(nèi)部電壓VINT214回授至比較器202。于比較器202中，當(dāng)參考電壓VREF212不等于第一內(nèi)部電壓VINT214時(shí)，比較器202將驅(qū)動(dòng)NMOS電晶體204的柵極216。當(dāng)NMOS電晶體的柵極216被驅(qū)動(dòng)時(shí)，其反應(yīng)為產(chǎn)生一內(nèi)部電流IINT218，而NMOS電晶體204內(nèi)部電阻將會(huì)導(dǎo)致第一內(nèi)部電壓VINT214產(chǎn)生。參考電壓VREF212為提供給比較器202的一固定電壓。
[0052]內(nèi)部電壓產(chǎn)生器200也包括耦接至PMOS電晶體224的比較器222。第一供應(yīng)電源提供一外部電壓VDD206至比較器222以及PMOS電晶體224。亦有一參考電壓VREF212供應(yīng)給比較器222。當(dāng)驅(qū)動(dòng)PMOS電晶體224的柵極230時(shí)，產(chǎn)生一內(nèi)部電流IINT232至負(fù)載234，導(dǎo)致產(chǎn)生一第二內(nèi)部電壓VINT236。當(dāng)比較器222中的參考電壓VREF212不等于第二內(nèi)部電壓VINT236時(shí)，比較器222將驅(qū)動(dòng)PMOS電晶體224的柵極230以產(chǎn)生一內(nèi)部電流IINT232，然后PMOS電晶體224因其內(nèi)部電阻導(dǎo)致產(chǎn)生第二內(nèi)部電壓VINT236。電壓泵浦產(chǎn)生器210接收外部電壓VDD206以及第二內(nèi)部電壓VINT236后產(chǎn)生泵浦電壓VPP208。電壓泵浦產(chǎn)生器210利用第二內(nèi)部電壓VINT236以及外部電壓VDD206產(chǎn)生泵浦電壓VPP208，其中第二內(nèi)部電壓VINT236于電壓泵浦產(chǎn)生器210的振蕩狀態(tài)(oscillation stage)下使用，而外部電壓VDD206使用于最后泵浦狀態(tài)下以產(chǎn)生泵浦電壓VPP208。
[0053]以NMOS電晶體作為基礎(chǔ)結(jié)構(gòu)的內(nèi)部電壓產(chǎn)生器使用在外部電壓VDD206與第一內(nèi)部電壓VINT214之間差異很小時(shí)(例如小于0.3伏特)。因此，NMOS電晶體204提供內(nèi)部電流IINT218以產(chǎn)生第一內(nèi)部電壓VINT214。
[0054]圖3是顯示根據(jù)本發(fā)明一實(shí)施例所述的半導(dǎo)體集成電路300。半導(dǎo)體集成電路300包括一第一內(nèi)部電壓產(chǎn)生器302和一第二內(nèi)部電壓產(chǎn)生器304。第一供應(yīng)電源(未顯不)同時(shí)提供一第一外部電壓VDD306至第一內(nèi)部電壓產(chǎn)生器302以及第二內(nèi)部電壓產(chǎn)生器304。第二供應(yīng)電源(未顯示)只提供一第二外部電壓VDD307至第二內(nèi)部電壓產(chǎn)生器304。亦有一參考電壓VREF308供應(yīng)至第一內(nèi)部電壓產(chǎn)生器302和第二內(nèi)部電壓產(chǎn)生器304。當(dāng)致能第一內(nèi)部電壓產(chǎn)生器302時(shí)，輸出一第一內(nèi)部電流IINT310，當(dāng)致能第二內(nèi)部電壓產(chǎn)生器304時(shí)，輸出一第二內(nèi)部電流IINT312。第一電壓產(chǎn)生器302的PMOS電晶體(未描述于圖中)的內(nèi)部電阻、第二電壓產(chǎn)生器304的NMOS電晶體(未描述于圖中)的內(nèi)部電阻以及各自的第一內(nèi)部電流IINT310和第二內(nèi)部電流IINT312將會(huì)導(dǎo)致內(nèi)部電壓VINT316產(chǎn)生。
[0055]內(nèi)部電壓VINT316與一泵浦電壓VPP320回授至功率控制電路318。根據(jù)內(nèi)部電壓VINT316與泵浦電壓VPP320，功率控制電路318提供一啟動(dòng)輸出(power-on output)322。啟動(dòng)輸出322直接提供至第一內(nèi)部電壓產(chǎn)生器302。啟動(dòng)輸出322也提供至反相器(inverter) 324，反相器324供應(yīng)一反相輸出326至第二內(nèi)部電壓產(chǎn)生器304。因此，根據(jù)啟動(dòng)輸出322的值，只有第一內(nèi)部電壓產(chǎn)生器302或第二內(nèi)部電壓產(chǎn)生器304的一者被致能輸出一對(duì)應(yīng)的第一內(nèi)部電流IINT310或第二內(nèi)部電流IINT312。因此，功率控制電路318可切換地致能第一內(nèi)部電壓產(chǎn)生器302以輸出第一內(nèi)部電流IINT310，或致能第二內(nèi)部電壓產(chǎn)生器304以輸出第二內(nèi)部電流IINT312，來(lái)產(chǎn)生內(nèi)部電壓VINT316。
[0056]圖4是顯示半導(dǎo)體集成電路300的一實(shí)施例，包括比較器402以及比較器406。比較器402位于第一內(nèi)部電壓產(chǎn)生器302內(nèi)并與PMOS電晶體404耦接。比較器406位于第二內(nèi)部電壓產(chǎn)生器304內(nèi)，并與NMOS電晶體408耦接。第一供應(yīng)電源(未顯示)提供一第一外部電壓VDD306至比較器402、PM0S電晶體404以及位于第二內(nèi)部電壓產(chǎn)生器304內(nèi)的電壓泵浦產(chǎn)生器410。第二供應(yīng)電源(未顯示)只提供一第二外部電壓VDD307至位于第二電壓供應(yīng)器304內(nèi)的NMOS電晶體408。參考電壓VREF308同時(shí)提供至比較器402與比較器406。參考電壓VREF308為一固定電壓。內(nèi)部電壓VINT316回授至比較器402和比較器406。
[0057]電壓泵浦產(chǎn)生器410接收第一外部電壓VDD306與內(nèi)部電壓VINT316，以及使用電容(未于圖中描述)作為能量?jī)?chǔ)存裝置來(lái)產(chǎn)生泵浦電壓VPP320。電壓泵浦產(chǎn)生器410能步升或步降來(lái)自電壓源的電壓，也就是說(shuō)，泵浦電壓VPP320的電壓高于或低于第一外部電壓VDD306或內(nèi)部電壓VINT316。通過(guò)第一外部電壓VDD306和內(nèi)部電壓VINT316能有效率地產(chǎn)生更高位準(zhǔn)的泵浦電壓VPP320以提供足夠的功率至比較器406，使得比較器406通過(guò)輸出其電壓源(泵浦電壓VPP320)來(lái)驅(qū)動(dòng)NMOS電晶體408的柵極414。使用高位準(zhǔn)的泵浦電壓VPP320的時(shí)機(jī)在于當(dāng)NMOS電晶體408的漏極和源極之間的電壓差異小時(shí)，必須提供NMOS電晶體408的柵極414 一更高的電壓來(lái)產(chǎn)生第二內(nèi)部電流IINT312。
[0058]內(nèi)部電壓VINT316也回授至比較器402、比較器406以及功率控制電路318。內(nèi)部電壓VINT316提供至比較器402的非反相輸入(non-1nverting input) (+)和比較器406的反相輸入(inverting input) (-) 0相對(duì)之,參考電壓VREF308則提供至比較器402 —反相輸入(_)和比較器406 —非反相輸入(+)。就一般比較器而言，當(dāng)非反相輸入(+)電壓高于反相輸入(-)時(shí)，比較器(運(yùn)算放大器(operational amplifier))的高增益會(huì)導(dǎo)致比較器的輸出飽和(saturate)至其可輸出的最高正電壓。當(dāng)非反相輸入⑴電壓低于反相輸入(_)時(shí)，比較器的輸出飽和至其可輸出的最低負(fù)電壓。就比較器402而言，當(dāng)提供至非反相輸入(+)的內(nèi)部電壓VINT316的值高于參考電壓VREF308時(shí)，將導(dǎo)致PMOS電晶體404的第一內(nèi)部電流IINT310的值降低以減少內(nèi)部電壓VINT316的值，使其與參考電壓VREF308相等。相反地，當(dāng)比較器406提供至反相輸入㈠之內(nèi)部電壓VINT316的值小于參考電壓VREF308時(shí)，將會(huì)導(dǎo)致NMOS電晶體408的第二內(nèi)部電流IINT312增加來(lái)提高內(nèi)部電壓VINT316的值，使其等于參考電壓VREF308。功率控制電路318也接收泵浦電壓VPP320。根據(jù)泵浦電壓VPP320和內(nèi)部電壓VINT316，功率控制電路318提供一啟動(dòng)輸出322。啟動(dòng)輸出322直接提供至第一內(nèi)部電壓產(chǎn)生器302的比較器402使用。同時(shí)亦供給反相器324所用，反相器324提供一反相輸出326至第二內(nèi)部電壓產(chǎn)生器304內(nèi)的比較器406。因此，基于啟動(dòng)輸出322的值，只能致能于比較器402和比較器406的一者。
[0059]當(dāng)致能比較器402時(shí)，假設(shè)參考電壓VREF308不等于內(nèi)部電壓VINT316，比較器402驅(qū)動(dòng)PMOS電晶體404的柵極412。當(dāng)驅(qū)動(dòng)PMOS電晶體404的柵極412時(shí)，產(chǎn)生一第一內(nèi)部電流IINT310，而PMOS電晶體404的內(nèi)部電阻導(dǎo)致內(nèi)部電壓VINT316產(chǎn)生。另外，當(dāng)致能比較器406時(shí)，如果參考電壓VREF308不等于內(nèi)部電壓VINT316，比較器406驅(qū)動(dòng)NMOS電晶體408的柵極414。當(dāng)驅(qū)動(dòng)NMOS電晶體408的柵極414時(shí)，產(chǎn)生一第二內(nèi)部電流IINT312，而NMOS電晶體408的內(nèi)部電阻導(dǎo)致內(nèi)部電壓VINT316產(chǎn)生。因此，根據(jù)PMOS電晶體404或NMOS電晶體408的內(nèi)部電阻，第一內(nèi)部電流IINT310或第二內(nèi)部電流IINT312任一者皆能產(chǎn)生內(nèi)部電壓VINT316。于是，功率控制電路318可切換地致能第一內(nèi)部電壓產(chǎn)生器302輸出第一內(nèi)部電流ΠΝΤ310，或致能第二內(nèi)部電壓產(chǎn)生器304作用輸出第二內(nèi)部電流IINT312產(chǎn)生內(nèi)部電壓VINT316。
[0060]于一實(shí)施例中，提供至PMOS電晶體404的第一外部電壓VDD306的值高于提供至NMOS電晶體408的第二外部電壓VDD307的值。
[0061]于另一實(shí)施例中，第一外部電壓VDD306與第二外部電壓VDD307的值相等。于一另外的實(shí)施例中，供應(yīng)電源提供圖4中PMOS電晶體404及NMOS電晶體408 —相同的外部電壓VDD。
[0062]圖5是顯示功率控制電路318的實(shí)施例，其中包括一內(nèi)部電壓檢測(cè)器502和一泵浦電壓檢測(cè)器504。內(nèi)部電壓檢測(cè)器502接收內(nèi)部電壓VINT316和提供一步降(stepped-down)電壓506至與非門(NAND gate) 508。同樣地,泵浦電壓檢測(cè)器504接收泵浦電壓VPP320以及提供一步降電壓510至與非門508。內(nèi)部電壓檢測(cè)器502和泵浦電壓檢測(cè)器504利用傳統(tǒng)步降電壓或降壓(voltage-lowing)電路來(lái)產(chǎn)生提供至與非門的步降電壓506和步降電壓510。步降電壓506和步降電壓510的設(shè)定為與與非門508的邏輯電壓位準(zhǔn)相符。
[0063]因此，根據(jù)與非門508的邏輯運(yùn)算，第一內(nèi)部電壓產(chǎn)生器302于啟動(dòng)狀態(tài)時(shí)被致能。這是因?yàn)榧词箖?nèi)部電壓VINT316或泵浦電壓VPP320的一者為低位準(zhǔn)時(shí)(以步降電壓的型態(tài)輸入與非門508)，啟動(dòng)輸出322為“ I ”，此將致能與啟動(dòng)第一內(nèi)部電壓產(chǎn)生器302，同時(shí)將提供“O”或無(wú)效值至第二內(nèi)部電壓產(chǎn)生器304。舉例來(lái)說(shuō)，在啟動(dòng)期間，第一電壓產(chǎn)生器302最初提供低位準(zhǔn)的內(nèi)部電壓VINT316 (代表“O”)至與非門508。根據(jù)與非門的邏輯，任何輸入“O”會(huì)產(chǎn)生一輸出“I”。然而，當(dāng)裝置啟動(dòng)并提供一高位準(zhǔn)的內(nèi)部電壓VINT316和泵浦電壓VPP320 (這些電壓經(jīng)過(guò)壓降以供應(yīng)至與非門508)時(shí)，則啟動(dòng)輸出322將為“O”。因此，第一內(nèi)部電壓產(chǎn)生器302將被禁能，而將致能接收反相輸出326 (其值為“I”)的第二內(nèi)部電壓產(chǎn)生器304。
[0064]因此，當(dāng)半導(dǎo)體集成電路300啟動(dòng)時(shí)，內(nèi)部電壓VINT316初始值為“O”，根據(jù)回授至電壓產(chǎn)生器泵浦410的內(nèi)部電壓VINT316，泵浦電壓VPP320產(chǎn)生的值也為“O”。根據(jù)與非門邏輯，與非門輸入的值為“O”時(shí)，其輸出為“I”。因此，當(dāng)與非門508的步降電壓506及步降電壓510的值為“O”時(shí)，啟動(dòng)輸出322為“I”并致能比較器402。無(wú)論如何，當(dāng)半導(dǎo)體集成電路300啟動(dòng)后，內(nèi)部電壓VINT316為一高電壓位準(zhǔn)。內(nèi)部電壓VINT316回授至電壓產(chǎn)生泵浦410使泵浦電壓VPP320產(chǎn)生一高電壓位準(zhǔn)。因此，當(dāng)啟動(dòng)輸出322的值為“0”，步降電壓506和步降電壓510產(chǎn)生兩高位準(zhǔn)(“I”)提供至與非門508。所以，當(dāng)反相輸出326的值為“I”時(shí)，比較器402將被禁能而致能比較器406。因此，當(dāng)半導(dǎo)體集成電路300啟動(dòng)后，內(nèi)部電壓VINT316和泵浦電壓VPP320為高位準(zhǔn)，且第一內(nèi)部電壓產(chǎn)生器302將被禁能而致能第二內(nèi)部電壓產(chǎn)生器304。當(dāng)使用較低功率來(lái)維持NMOS電晶體內(nèi)部電壓時(shí)，則必須提供更多功率給PMOS電晶體來(lái)驅(qū)動(dòng)足夠電流來(lái)產(chǎn)生內(nèi)部電壓。
[0065]任何在本領(lǐng)域熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，可以廣義的方式作適當(dāng)?shù)母鼊?dòng)和替換。本說(shuō)明書所揭露的實(shí)施例，是用以保護(hù)本發(fā)明的專利要求范圍，并非用以限定本發(fā)明的范圍，本發(fā)明的保護(hù)范圍當(dāng)視的申請(qǐng)專利范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種半導(dǎo)體集成電路，其特征是，所述半導(dǎo)體集成電路包括: 一第一內(nèi)部電壓產(chǎn)生器，包括一PMOS電晶體和一第一比較器,所述PMOS電晶體接收一第一電壓源并輸出一第一電壓產(chǎn)生器輸出，所述PMOS電晶體的柵極I禹接并接收所述第一比較器的輸出端的一第一驅(qū)動(dòng)電壓； 一第二內(nèi)部電壓產(chǎn)生器，包括一 NMOS電晶體、一第二比較器以及提供所述第二比較器一泵浦功率電壓的一電壓泵浦產(chǎn)生器，所述NMOS電晶體接收一第二電壓源并輸出一第二電壓產(chǎn)生器輸出，所述NMOS電晶體的柵極耦接并接收所述第二比較器的輸出端的一第二驅(qū)動(dòng)電壓；以及 一功率控制電路可切換地當(dāng)半導(dǎo)體集成電路啟動(dòng)時(shí)，致能所述第一內(nèi)部電壓產(chǎn)生器輸出所述第一電壓產(chǎn)生器輸出，或者當(dāng)半導(dǎo)體集成電路啟動(dòng)后，致能所述第二內(nèi)部電壓產(chǎn)生器輸出所述第二電壓產(chǎn)生器輸出。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征是，所述第一電壓源提供高于所述第二電壓源的電壓位準(zhǔn)。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征是，所述功率控制電路通過(guò)分別致能所述第一比較器或所述第二比較器以可切換地致能所述第一電壓產(chǎn)生器輸出或所述第二電壓產(chǎn)生器輸出。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征是，所述功率控制電路通過(guò)所述泵浦功率電壓，可切換地致能所述第一電壓產(chǎn)生器輸出或所述第二電壓產(chǎn)生器輸出，以及通過(guò)所述第一電壓產(chǎn)生器輸出和所述第二電壓產(chǎn)生器輸出產(chǎn)生一內(nèi)部電壓。
5.一種內(nèi)部電壓產(chǎn)生方法，適用于一半導(dǎo)體集成電路內(nèi)產(chǎn)生一內(nèi)部電壓，其特征是，所述內(nèi)部電壓產(chǎn)生方法包括: 提供一第一電壓至一第一內(nèi)部電壓產(chǎn)生器的一 PMOS電晶體； 提供一第二電壓至一第二內(nèi)部電壓產(chǎn)生器的一 NMOS電晶體； 提供一第三電壓至所述第一內(nèi)部電壓產(chǎn)生器的一第一比較器，其中所述第三電壓作為一第一供應(yīng)電源； 提供一泵浦功率電壓至所述第二內(nèi)部電壓產(chǎn)生器的一第二比較器，其中所述泵浦功率電壓作為一第二供應(yīng)電源；以及 可切換地當(dāng)半導(dǎo)體集成電路啟動(dòng)時(shí)，致能所述第一內(nèi)部電壓產(chǎn)生器輸出，或者當(dāng)半導(dǎo)體集成電路啟動(dòng)后，致能所述第二內(nèi)部電壓產(chǎn)生器輸出，其中所述第一內(nèi)部電壓產(chǎn)生器輸出的致能是通過(guò)從所述第一內(nèi)部電壓產(chǎn)生器的所述第一比較器提供一第一驅(qū)動(dòng)電壓至所述PMOS電晶體的柵極，所述第二內(nèi)部電壓產(chǎn)生器輸出的致能是通過(guò)從所述第二內(nèi)部電壓產(chǎn)生器的所述第二比較器提供一第二驅(qū)動(dòng)電壓至所述NMOS電晶體的柵極，其中所述第一驅(qū)動(dòng)電壓與所述第一供應(yīng)電源大致相同，所述第二驅(qū)動(dòng)電壓與所述第二供應(yīng)電源大致相同。
6.如權(quán)利要求5所述的內(nèi)部電壓產(chǎn)生方法，其特征是，所述內(nèi)部電壓產(chǎn)生方法更包括:以高于所述第二電壓的電壓提供所述第一電壓。
7.如權(quán)利要求5所述的內(nèi)部電壓產(chǎn)生方法，其特征是:可切換地致能所述第一電壓產(chǎn)生器輸出或所述第二電壓產(chǎn)生器輸出的步驟是通過(guò)分別致能所述第一比較器或所述第二比較器。
8.如權(quán)利要求5所述的內(nèi)部電壓產(chǎn)生方法，其特征是:通過(guò)所述泵浦功率電壓，可切換地致能所述第一電壓產(chǎn)生器輸出或所述第二電壓產(chǎn)生器輸出，以及通過(guò)所述第一電壓產(chǎn)生器輸出和所述第二電 壓產(chǎn)生 器輸出產(chǎn)生一內(nèi)部電壓。
【文檔編號(hào)】G11C5/14GK103943133SQ201310023894
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2013年1月22日 優(yōu)先權(quán)日:2013年1月22日
【發(fā)明者】金寧泰 申請(qǐng)人:華邦電子股份有限公司