專利名稱：半導體存儲裝置和存儲控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對半導體存儲裝置的存儲控制。
背景技術(shù)：
在安裝有NAND閃速(flash) ROM等的半導體存儲裝置中，需要安全地保護先前存儲的數(shù)據(jù)，以便在數(shù)據(jù)寫入操作期間突然切斷電源時這些先前存儲的數(shù)據(jù)不被破壞而導致寫入失敗。多級基元(MLC)型NAND閃速ROM具有通過執(zhí)行每次寫入一個位的寫入幾次而將信息寫入存儲器基元中的模式，其中，在該MLC型NAND閃速ROM中根據(jù)不同的電壓而存儲有多個位。在該寫入模式中存在這樣的問題，即，如果在信息正被添加到其中具有信息的存儲器基元中時電源被切斷，則會丟失先前存儲的信息。為了解決該問題，JP-A2006-221743 (Κ0ΚΑΙ)提出了一種技術(shù)，其管理在共享存儲器基元的塊中的頁的關(guān)系并控制一次將數(shù)據(jù)寫入每一個塊的存儲器基元中的寫入操作。以該方式，暫時存儲外部提供的數(shù)據(jù)，并以特定的時序?qū)簳r存儲的數(shù)據(jù)復制到另一塊。從而，可以避免數(shù)據(jù)破壞。更具體而言，將MLC NAND閃速ROM暫時用作SLC (兩態(tài))NAND閃速R0M，以便保護已完成寫入操作的數(shù)據(jù)不被破壞。然后，通過常規(guī)寫入方法將暫時存儲的數(shù)據(jù)復制到另一個塊。這實現(xiàn)了 MLC NAND閃速ROM的安全的數(shù)據(jù)寫入操作。通過該方法，即使在暫時存儲的數(shù)據(jù)正被復制到另一個塊時電源被突然切斷，所存儲的原始數(shù)據(jù)也不會受到破壞，因此可以容易地恢復數(shù)據(jù)。然而，根據(jù)JP-A2006-221743 (Κ0ΚΑΙ)的技術(shù)，在一次擦除之后可被寫入塊中的數(shù)據(jù)量被減小到“I/存儲器基元中可寫入的位的數(shù)目”。這意味著，為了在MLC NAND閃速ROM中寫入特定的數(shù)據(jù)量，必須擦除將要寫入的數(shù)據(jù)量乘以存儲器基元中可寫入的位的數(shù)目而得到的量。此外，根據(jù)該技術(shù)，總是將暫時存儲的數(shù)據(jù)復制到另一個塊。這意味著，在最后，需要擦除數(shù)據(jù)量乘以“(存儲器基元中可寫入的位的數(shù)目)+1”而得到的量。例如，當在該系統(tǒng)中采用其中可以在每個存儲器基元中寫入兩個位的MLC NAND閃速ROM時，需要擦除將要寫入的數(shù)據(jù)量的2+1=3倍的數(shù)據(jù)量，這是非常不必要的量。此外，考慮到重寫的次數(shù)是有限的，應(yīng)該最小化數(shù)據(jù)擦除的次數(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，一種半導體存儲裝置包括:第一存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第一塊；指令單元，其發(fā)出將數(shù)據(jù)寫入所述第一塊中的寫入指令；轉(zhuǎn)換單元，其參考轉(zhuǎn)換表而將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述第一塊中的存儲位置，在所述轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述第一塊中的所述數(shù)據(jù)的所述存儲位置相關(guān)聯(lián)；以及判斷單元，其基于所述輸入數(shù)據(jù)的所述存儲位置而判斷所述第一塊中的任何塊是否存儲有效數(shù)據(jù)，所述有效數(shù)據(jù)為與所述外部地址相關(guān)聯(lián)的數(shù)據(jù)，其中當所述第一塊中的任何塊沒有存儲所述有效數(shù)據(jù)時，所述指令單元發(fā)出將數(shù)據(jù)寫入其中沒有存儲所述有效數(shù)據(jù)的所述第一塊中的寫入指令。根據(jù)本發(fā)明的另一方面，一種半導體存儲裝置包括:第一存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第一塊；指令單元，其發(fā)出將數(shù)據(jù)寫入所述第一塊中的寫入指令；轉(zhuǎn)換單元，其參考轉(zhuǎn)換表而將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述第一塊中的存儲位置，在所述轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述塊中的所述數(shù)據(jù)的所述存儲位置相關(guān)聯(lián)；管理單元，其管理在所述第一塊中的所述數(shù)據(jù)的存儲狀態(tài)；以及判斷單元，其基于所述輸入數(shù)據(jù)的所述存儲位置以及所述數(shù)據(jù)的所述存儲狀態(tài)而判斷所述第一塊是否包括其中數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的任何第一塊，所述有效數(shù)據(jù)為與所述外部地址相關(guān)聯(lián)的數(shù)據(jù)，其中當所述第一塊包括其中數(shù)據(jù)寫入不會造成所述有效數(shù)據(jù)損失的第一塊時，所述指令單元發(fā)出將數(shù)據(jù)寫入其中所述數(shù)據(jù)寫入不會造成所述有效數(shù)據(jù)損失的所述第一塊中的寫入指令。根據(jù)本發(fā)明的又一方面，一種在半導體存儲裝置中實施的存儲控制方法，所述方法包括:第二存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第二塊；以及移動單元，當所述第一塊不包括其中所述數(shù)據(jù)寫入不會造成所述有效數(shù)據(jù)損失的任何第一塊時，該移動單元將存儲在所述第一塊中的有效數(shù)據(jù)移動到所述第二塊，其中所述指令單元發(fā)出將數(shù)據(jù)寫入已從其中移出所述有效數(shù)據(jù)的所述第一塊的寫入指令。


圖1是根據(jù)第一實施例的半導體存儲裝置的框圖；圖2是用于解釋MLC NAND閃速ROM的結(jié)構(gòu)的圖；圖3是示例塊管理列表的圖；圖4是用于解釋地址轉(zhuǎn)換方法的圖；圖5是用于解釋根據(jù)第一實施例的判斷方法的圖；圖6是用于解釋根據(jù)第一實施例的數(shù)據(jù)移動方法的圖；圖7也是用于解釋根據(jù)第一實施例的數(shù)據(jù)移動方法的圖；圖8是根據(jù)第一實施例將新數(shù)據(jù)寫入NAND閃速ROM中的過程的流程圖；圖9是根據(jù)修改實例將新數(shù)據(jù)寫入NAND閃速ROM的過程的流程圖；圖10是根據(jù)第一實施例的半導體存儲裝置的框圖；圖11是示例根據(jù)第二實施例的塊存儲管理列表的圖；圖12是用于解釋根據(jù)第二實施例的判斷方法的圖；以及圖13是根據(jù)第二實施例將新數(shù)據(jù)寫入NAND閃速ROM的過程的流程圖。
具體實施例方式下面，將參考附圖詳細解釋根據(jù)本發(fā)明的半導體存儲裝置和控制半導體存儲裝置的方法的示例性實例。(第一實施例)如圖1所示例的，根據(jù)第一實施例的半導體存儲裝置I在其中存儲數(shù)據(jù)，并包括主機接口 2、動態(tài)隨機存取存儲器(DRAM) 3、NAND閃速只讀存儲器(ROM) 4、以及控制器5。主機接口 2執(zhí)行與主機裝置6 (例如，個人計算機)的數(shù)據(jù)通信以傳輸和接收數(shù)據(jù)。DRAM3是在其中暫時存儲由主機裝置6提供的寫入數(shù)據(jù)和在操作期間從NAND閃速R0M4讀取的寫入/讀出數(shù)據(jù)7的存儲器。DRAM3還在其中暫時存儲在操作期間從NAND閃速R0M4讀取的地址轉(zhuǎn)換表8。稍后在解釋NAND閃速R0M4時，將詳細討論地址轉(zhuǎn)換表8。NAND閃速R0M4為MLC類型并在其中存儲由主機裝置6提供且在DRAM3中暫時存儲的數(shù)據(jù)。NAND閃速R0M4包括地址轉(zhuǎn)換表8、第一存儲單元9、第二存儲單元10以及塊管理列表11。 參考圖2解釋常規(guī)MLC NAND閃速ROM的結(jié)構(gòu)和該結(jié)構(gòu)中存在的問題。在圖2中，假設(shè)NAND閃速ROM在每個存儲器基元中存儲兩個位。NAND閃速ROM被分割為塊，塊是擦除操作的單位區(qū)域。每一個塊被進一步分割為頁，頁是寫入/讀取操作的單位區(qū)域，每一個頁依次與存儲器基元的位之一相關(guān)聯(lián)。在圖2的實例中，1個塊包括8個頁，即頁O至7。將數(shù)據(jù)寫入頁中的次序被限定為頁0、1、2、…
7。在該圖中，目前，直到頁4都存儲有數(shù)據(jù)。通常，在存儲器基元中的與首先寫入的位對應(yīng)的頁稱為下位頁，而在同一存儲器基元中的與第二寫入的位對應(yīng)的頁稱為上位頁。由此，在共享NAND閃速ROM的同一存儲器基元的下位頁和上位頁中，除非完成了對下位頁的寫入，否則不能將數(shù)據(jù)寫入上位頁中。在該實例中，頁O和1、頁2和3、頁4和5、以及頁6和7的每一對共享存儲器基元。在該結(jié)構(gòu)的NAND閃速ROM中，如果在數(shù)據(jù)被寫入上位頁期間切斷電源，同樣會破壞已被寫入同一存儲器基元的下位頁中的數(shù)據(jù)。另一方面，如果在數(shù)據(jù)被寫入下位頁期間切斷電源，將不會破壞被寫入不同的基元(其下位頁和上位頁)中的數(shù)據(jù)。換言之，僅僅當數(shù)據(jù)正被寫入上位頁時，會發(fā)生破壞和丟失在同一存儲器基元的下位頁中寫入的數(shù)據(jù)的問題。在圖2的實例中，如果在數(shù)據(jù)被寫入頁5 (上位頁)期間切斷電源，會一起破壞存儲在同一存儲器基元的頁4 (下位頁)中的數(shù)據(jù)。如果存儲器基元的下位頁和上位頁包括多個頁，對于存儲器基元的所有頁會類似地發(fā)生該問題。在根據(jù)本實施例的NAND閃速R0M4中產(chǎn)生相同的問題。地址轉(zhuǎn)換表8、第一存儲單元9、第二存儲單元10、以及塊管理列表11基本上具有相同的結(jié)構(gòu)。本實施例旨在防止這樣的問題發(fā)生。地址轉(zhuǎn)換表8指示NAND閃速R0M4的其中存儲有主機裝置6所提供的數(shù)據(jù)的塊的頁位置(地址)。因此，地址轉(zhuǎn)換表8在其中存儲NAND閃速R0M4的位置(地址)，在該位置處為每一頁存儲由主機裝置6提供的數(shù)據(jù)。這里，其地址存儲在地址轉(zhuǎn)換表8中的頁中的數(shù)據(jù)，或換言之，由地址轉(zhuǎn)換表8指派的數(shù)據(jù)，稱為有效數(shù)據(jù)。另一方面，其地址沒有存儲在地址轉(zhuǎn)換表8中的頁中的數(shù)據(jù)，或換言之，被存儲但沒有被地址轉(zhuǎn)換表8指派的數(shù)據(jù)，稱為無效數(shù)據(jù)。當半導體存儲裝置1不是正在操作時，地址轉(zhuǎn)換表8僅僅存在于NAND閃速R0M4中。然而，當主機裝置6向半導體存儲裝置I發(fā)出數(shù)據(jù)寫入/讀取指令時，從NAND閃速R0M4讀取地址轉(zhuǎn)換表8，并將地址轉(zhuǎn)換表8暫時存儲在DRAM3中。然后，稍后描述的控制器5的地址轉(zhuǎn)換單元14對在DRAM3中暫時存儲的地址轉(zhuǎn)換表8執(zhí)行地址更新處理?？梢砸匀魏谓o定的時序，例如，當半導體存儲裝置I停止其操作時，執(zhí)行對NAND閃速R0M4中的地址轉(zhuǎn)換表8的地址更新處理。如上所述，第一存儲單元9和第二存儲單元10中的每一個都包括多個塊。在每一個塊中，寫入由主機裝置6提供并暫時存儲在DRAM3中的數(shù)據(jù)。當實際寫入數(shù)據(jù)時，稍后描述的控制器5的寫入/讀取指令單元13從第一存儲單元9和第二存儲單元10的塊中選擇塊。在圖1中，第一存儲單元9包括四個塊，即塊A到D，而第二存儲單元10包括兩個塊，即塊E和F。首先將由主機裝置6提供并暫時存儲在DRAM3中的所有數(shù)據(jù)寫入第一存儲單元9的塊(第一塊)中。另一方面，當在第一存儲單元9中沒有可寫入的塊時,僅僅從第一存儲單元9移動由稍后描述的控制器5的移動單元16指派的數(shù)據(jù)，并將該數(shù)據(jù)寫入第二存儲單元10的塊(第二塊)中。應(yīng)注意，第一存儲單元9的塊和第二存儲單元10的塊并不是固定的，而是可以通過稍后描述的控制器5的塊管理單元17而動態(tài)地改變。如圖3所示，塊管理列表11管理第一存儲單元9的塊和第二存儲單元10的塊。在該圖中，四個塊A到D屬于第一存儲單元9，而兩個塊E和F屬于第二存儲單元10。塊管理列表11僅僅存在于NAND閃速R0M4中。然而，該結(jié)構(gòu)可被如此配置，以便當主機裝置6向半導體存儲裝置I發(fā)出數(shù)據(jù)寫入/讀取指令時，從NAND閃速R0M4讀取塊管理列表11，并將塊管理列表11暫時存儲在DRAM3中。在這樣的結(jié)構(gòu)中，應(yīng)該由控制器5的稍后描述的塊管理單元17來更新暫時存儲在DRAM3中的塊管理列表11，而應(yīng)該在任何給定的時序，例如，當半導體存儲裝置I關(guān)閉時，更新在NAND閃速R0M4中的塊管理列表11?？刂破?控制半導體存儲裝置I的操作?？刂破?包括CPU12，并根據(jù)CPU12所執(zhí)行的指令來控制半導體存儲裝置I。CPU12包括寫入/讀取指令單元13、地址轉(zhuǎn)換單元14、判斷單元15、移動單元16以及塊管理單元17。實際上，CPU12所執(zhí)行的程序具有這樣的模塊結(jié)構(gòu)，該模塊結(jié)構(gòu)包括寫入/讀取指令單元13、地址轉(zhuǎn)換單元14、判斷單元15、移動單元16以及塊管理單元17。當CPU12從ROM等等(未示出)讀取并執(zhí)行程序時，在CPU12上產(chǎn)生寫入/讀取指令單元13、地址轉(zhuǎn)換單元14、判斷單元15、移動單元16以及塊管理單元17。響應(yīng)于來自主機裝置6的請求，寫入/讀取指令單元13發(fā)出將DRAM3的數(shù)據(jù)寫入NAND閃速R0M4 (由判斷單元15指派的第一存儲單元9的塊)的數(shù)據(jù)寫入指令，或者將數(shù)據(jù)從NAND閃速R0M4 (第一存儲單元9或第二存儲單元10的塊)讀取到DRAM3的數(shù)據(jù)讀取指令。地址轉(zhuǎn)換單元4將由主機裝置6提供的數(shù)據(jù)的外部地址轉(zhuǎn)換成實際存儲數(shù)據(jù)的NAND閃速R0M4的塊的頁。更具體而言，當在NAND閃速R0M4中存儲由主機裝置6提供的數(shù)據(jù)時，地址轉(zhuǎn)換單元14使數(shù)據(jù)的外部地址與存儲數(shù)據(jù)的塊的頁相關(guān)聯(lián)，并將其存儲在地址轉(zhuǎn)換表8中。當從主機裝置6接收讀取請求時，地址轉(zhuǎn)換單元14將外部地址轉(zhuǎn)換成塊的對應(yīng)頁。換言之，對各頁執(zhí)行地址轉(zhuǎn)換。如圖4所示，地址轉(zhuǎn)換單元14參考地址轉(zhuǎn)換表8而將由主機裝置6提供的數(shù)據(jù)的外部地址轉(zhuǎn)換成NAND閃速R0M4中的塊的頁。具體而言，在由地址轉(zhuǎn)換單元14執(zhí)行的轉(zhuǎn)換中，將主機裝置6所提供的外部地址的一些最高位轉(zhuǎn)換成NAND閃速R0M4的塊的頁，并將剩余的較低位轉(zhuǎn)換成頁內(nèi)的數(shù)據(jù)位置。根據(jù)圖4，從外部地址提供的地址具有48個位。在外部地址中，將較高的37個位用于向塊的頁的轉(zhuǎn)換，而將較低的11個位用于向頁的數(shù)據(jù)位置的轉(zhuǎn)換。位的數(shù)目根據(jù)頁的容量而變化。在地址轉(zhuǎn)換表8中存儲的NAND閃速R0M4中的塊的頁位置處的數(shù)據(jù)是與各外部地址相關(guān)聯(lián)地存儲的有效數(shù)據(jù)，并由此將不允許破壞該數(shù)據(jù)。在安裝有NAND閃速ROM的半導體存儲裝置中，在寫入NAND閃速ROM之前需要進行擦除操作。此外，僅僅在NAND閃速ROM的特定區(qū)域中頻繁的重寫將縮短ROM的壽命。出于這些原因，通常在這樣的裝置中提供地址轉(zhuǎn)換單元，以在任意塊和頁中存儲由主機裝置提供的外部地址的數(shù)據(jù)。當從主機裝置6接收數(shù)據(jù)寫入請求時，判斷單元15判斷在第一存儲單元9中是否存在在其中存儲有效數(shù)據(jù)的任何塊，并識別這樣的塊。更具體而言，判斷單元15從第一存儲單元9的塊識別在其中沒有存儲由地址轉(zhuǎn)換表8指派的數(shù)據(jù)(有效數(shù)據(jù))的塊。然后，寫入/讀取指令單元13將從主機裝置6接收的數(shù)據(jù)寫入所識別的塊中。下面，參考圖5解釋判斷單元15所采用的判斷方法。在該圖中，塊A到D屬于第一存儲單元9。在塊A到D當中，塊A是在其中沒有存儲任何有效數(shù)據(jù)(或換言之，由地址轉(zhuǎn)換表8指派的數(shù)據(jù))的唯一的一個塊。判斷單元15由此識別塊A。當從主機裝置6接收數(shù)據(jù)寫入請求時以及當?shù)谝淮鎯卧?不包括在其中沒有存儲有效數(shù)據(jù)的塊時，或換言之，當?shù)谝淮鎯卧?的所有塊在其中存儲有至少一項有效數(shù)據(jù)時，移動單元16將在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)移動到第二存儲單元10的塊中。更具體而言，移動單元16將在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)暫時讀取到DRAM3，并將該數(shù)據(jù)一次寫入第二存儲單元10的塊中。下面，參考圖6和7解釋移動單元16所采用的數(shù)據(jù)移動方法。圖6是用于示出在被移動單元16移動之前的數(shù)據(jù)的圖，圖7是用于示出在被移動單元16移動之后的數(shù)據(jù)的圖。在圖6中，在第一存儲單元9的塊A到D中的每一個塊中存儲有至少一個有效數(shù)據(jù)項。由此，如圖7所示，移動單元16將存儲在塊A到D中的有效數(shù)據(jù)移動到第二存儲單元10的塊E。在移動單元16移動數(shù)據(jù)之后，數(shù)據(jù)轉(zhuǎn)換單元14更新地址轉(zhuǎn)換表8中的數(shù)據(jù)項的位置，以指示數(shù)據(jù)項被移動到的位置。相應(yīng)地，將存儲在塊A到D中的所有有效數(shù)據(jù)項改變?yōu)闊o效數(shù)據(jù)項。塊管理單元17管理塊管理列表11，或換言之，第一存儲單元9和第二存儲單元10的塊。如上所述，第一存儲單元9的塊用于寫入由主機裝置6提供的數(shù)據(jù)，而僅僅在移動單元6移動數(shù)據(jù)時才使用第二存儲單元10的塊。在移動單元16將存儲在第一存儲單元9的塊中的數(shù)據(jù)移動到第二存儲單元10的塊之后，塊管理單元17更新塊管理列表11，以便在將存儲在第一存儲單元9的塊中的數(shù)據(jù)移動到第二存儲單元10的塊之后，將第二存儲單元10的數(shù)據(jù)被從第一存儲單元9的塊移動至其的塊移動到第一存儲單元9，并將第一存儲單元9的塊中的一個移動到第二存儲單元10。假設(shè):在數(shù)據(jù)被移動到第二存儲單元10之后，在第一存儲單元9的被移動到第二存儲單元10的塊中沒有存儲有效數(shù)據(jù)。
從圖6和7可以看出，在圖7的數(shù)據(jù)移動之后，在圖6的數(shù)據(jù)移動之前屬于塊管理列表11中的第二存儲單元10的塊E被移動到第一管理單元9，并且在數(shù)據(jù)移動之前屬于第一存儲單元9的塊A被移動到第二存儲單元10。在該實例中，將當前沒有存儲有效數(shù)據(jù)的塊A到D當中的具有最少未使用的頁的塊A移動到第二存儲單元10。這是因為，在第二存儲單元10中對每一個塊的所有頁執(zhí)行擦除處理而無論這些頁是已使用還是未使用，并因此通過將具有最少的未使用頁的塊移動到第二存儲單元10而消除不必要的操作。然后，移動單元16和塊管理單元17將第一存儲單元9的塊A至D中的所有有效數(shù)據(jù)移動至塊E，從而可以將數(shù)據(jù)寫入塊B到D中而不寫入已被移動到第二存儲單元10的塊A中。接下來，參考圖8解釋根據(jù)本實施例將新數(shù)據(jù)寫入半導體存儲裝置I的NAND閃速R0M4的方法。當半導體存儲裝置I接收來自主機裝置6的數(shù)據(jù)寫入指令時，將由主機裝置6提供的將要寫入的數(shù)據(jù)暫時存儲在DRAM3中。然后，判斷單元15判斷第一存儲單元9是否包括其中沒有存儲有效數(shù)據(jù)的任何塊(步驟S11)。更具體而言，判斷單元15判斷在第一存儲單元9的塊當中是否存在其中沒有存儲由地址轉(zhuǎn)換表8指派的數(shù)據(jù)(有效數(shù)據(jù))的任何塊。當判斷單元15判斷第一存儲單元9包括其中沒有存儲有效數(shù)據(jù)的塊(步驟Sll:是)時，判斷單元15識別該塊。寫入/讀取指令單元13發(fā)出將數(shù)據(jù)寫入第一存儲單元9的其中沒有存儲有效數(shù)據(jù)的塊中的指令(步驟S12)。由此，數(shù)據(jù)被寫入該塊中。另一方面，當判斷單元15判斷第一存儲單元9中不存在其中沒有存儲有效數(shù)據(jù)的塊(步驟Sll:否)時，移動單元16將第一存儲單元9中的某些塊中的有效數(shù)據(jù)移動到第二存儲單元10的塊(步驟S13)。優(yōu)選地，移動塊中的所有有效數(shù)據(jù)，以便在該移動之后，在這些塊中不保留有效數(shù)據(jù)。當?shù)诙鎯卧?0包括多于一個的塊時，可以一次將有效數(shù)據(jù)移動到多個塊。然而，優(yōu)選一次對每個塊處理有效數(shù)據(jù)項。如上所述，移動單元16首先將在NAND閃速R0M4的塊中所存儲的有效數(shù)據(jù)讀取到DRAM3，然后將所述有效數(shù)據(jù)寫入NAND閃速ROM的另一塊。然而，如果在當前的寫入指令之前響應(yīng)于先前從主機裝置6發(fā)出的讀取指令已經(jīng)從NAND閃速R0M4讀取有效數(shù)據(jù)并將其暫時存儲在DRAM3中，則該數(shù)據(jù)可被直接寫入。在該情況下，可以節(jié)省將NAND閃速R0M4的塊中的有效數(shù)據(jù)讀取到DRAM3中所需的時間。接下來，地址轉(zhuǎn)換單元14針對移動到第二存儲單元10的塊的有效數(shù)據(jù)來更新地址轉(zhuǎn)換表8，以使其指示該有效數(shù)據(jù)被移動到的位置(第二存儲單元10的塊/頁位置)(步驟 S14)。然后，塊管理單元17將第二存儲單元10的有效數(shù)據(jù)移動到其的塊移動到第一存儲單元9的列表，并將第一存儲單元9的從其中移出有效數(shù)據(jù)的無有效數(shù)據(jù)塊移動到第二存儲單元10的列表(步驟S15)。在該步驟，可以移動任何數(shù)目的塊。此后，在步驟S12，寫入/讀取指令單元13發(fā)出將數(shù)據(jù)寫入第一存儲單元9的其中沒有存儲有效數(shù)據(jù)的塊(從其中移出有效數(shù)據(jù)的塊)中的指令，并由此將數(shù)據(jù)寫入該塊中。最后，地址轉(zhuǎn)換單元14針對被寫入該塊中的數(shù)據(jù)而以這樣的方式更新地址轉(zhuǎn)換表8，以便該表指示數(shù)據(jù)被移動到的位置(第一存儲單元9的塊/頁位置)(步驟S16)。在上述步驟之后，便完成將新數(shù)據(jù)寫入NAND閃速R0M4中的操作。
在步驟S12，當?shù)谝淮鎯卧?包括其中沒有存儲有效數(shù)據(jù)的多于一個的塊時，寫入/讀取指令單元13需要選擇這些塊中的一個塊。如果選擇具有最少的未使用頁(其中沒有寫入數(shù)據(jù)的頁)的塊，或換言之，如果塊具有最大量的已寫入數(shù)據(jù)，則保留具有最多的未使用頁的塊。然后，即使在之后接收到寫入跨過幾個頁的大尺寸的數(shù)據(jù)的請求時，也可以寫入數(shù)據(jù)而不執(zhí)行擦除操作。因此，可以減小擦除的次數(shù)，這增加了半導體存儲裝置I (NAND閃速R0M4)的壽命。應(yīng)該注意，選擇方法不局限于上述方法，而是可以任意地選擇塊。在根據(jù)第一實施例的半導體存儲裝置中，當判斷單元判斷在第一存儲單元中的任何塊在其中都沒有存儲與外部地址相關(guān)聯(lián)的數(shù)據(jù)時，可以在沒有存儲與外部地址相關(guān)聯(lián)的任何數(shù)據(jù)的塊中寫入外部提供的新數(shù)據(jù)。因此，可以減少數(shù)據(jù)擦除的次數(shù)，同時可以防止在將要在其中寫入新數(shù)據(jù)的那個塊中先前所存儲的有效數(shù)據(jù)被破壞或變得不可讀。還可以提高數(shù)據(jù)寫入速度。此外，在根據(jù)第一實施例的半導體存儲裝置中，當判斷單元判斷第一存儲單元的所有塊在其中存儲與外部地址相關(guān)聯(lián)的一些數(shù)據(jù)時，移動單元將與該外部地址相關(guān)聯(lián)并存儲在第一存儲單元的塊中的數(shù)據(jù)移動到第二存儲單元的塊，以便外部提供的數(shù)據(jù)可以被新寫入從其中移出了與外部地址相關(guān)聯(lián)的數(shù)據(jù)的塊中。由此，可以減少數(shù)據(jù)擦除的次數(shù)，同時防止在將要向其中寫入新數(shù)據(jù)的塊中先前所存儲的有效數(shù)據(jù)被破壞或變得不可讀，并且提高數(shù)據(jù)寫入速度。在根據(jù)第一實施例的半導體存儲裝置I中，當從主機裝置6接收數(shù)據(jù)寫入請求時，判斷單元15判斷第一存儲單元9是否包括其中沒有存儲有效數(shù)據(jù)的任何塊，并且如果存在便識別這樣的塊。然而，移動單元16將不移動任何有效數(shù)據(jù)，直到第一存儲單元9中不再存在其中沒有存儲有效數(shù)據(jù)的塊。出于該原因，一旦判斷單元15判斷不存在在其中沒有存儲有效數(shù)據(jù)的塊，從數(shù)據(jù)寫入請求的開始到結(jié)束的處理花費很長時間。相反地，以這樣的方式配置修改實例，以便基于來自主機裝置6的數(shù)據(jù)寫入請求，判斷單元15判斷在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)的總量是否超過與一個塊對應(yīng)的數(shù)據(jù)量，并識別這樣的塊。然后，每當有效數(shù)據(jù)的總量變?yōu)閷?yīng)于一個塊的量時，移動單元16將在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)移動到第二存儲單元10的塊。由此，可以使從數(shù)據(jù)寫入請求的開始到結(jié)束所需要的時間平均化(可以改善需要最長時間的情況)。在該修改實例中，當主機裝置6向半導體存儲裝置I發(fā)出數(shù)據(jù)寫入指令時，判斷單元15判斷在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)的總量是否等于或大于對應(yīng)于一個塊的數(shù)據(jù)量(步驟S21)，如圖9所示。更具體而言，判斷單元15判斷在第一存儲單元9的塊中的由地址轉(zhuǎn)換表8指派的數(shù)據(jù)的總量是否等于或大于對應(yīng)于一個塊的數(shù)據(jù)量。當判斷單元15判斷在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)的總量不大于對應(yīng)于一個塊的數(shù)據(jù)量(步驟S21:否)時，判斷單元15識別在第一存儲單元9中的其中沒有存儲任何有效數(shù)據(jù)的塊。然后，寫入/讀取指令單元13發(fā)出將數(shù)據(jù)寫入第一存儲單元9中的其中沒有存儲有效數(shù)據(jù)的塊的指令(步驟S22)，并將數(shù)據(jù)寫入該塊中。這里假設(shè):當在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)的總量沒有達到對應(yīng)于一個塊的數(shù)據(jù)量時，第一存儲單元9總是包括其中沒有存儲有效數(shù)據(jù)的塊。另一方面，當判斷單元15判斷在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)的總量等于或大于對應(yīng)于一個塊的數(shù)據(jù)量(步驟S21:是)時，移動單元6將在第一存儲單元9的一些塊中所存儲的有效數(shù)據(jù)(其等價于一個塊)移動到第二存儲單元10的塊(步驟S23)。下列步驟S24到S26的操作與圖8的步驟S14到S16相同，因此省略對其的解釋。在該修改實例中，基于關(guān)于在第一存儲單元9的塊中所存儲的有效數(shù)據(jù)的總量是否等于或大于等價于一個塊的數(shù)據(jù)量的判斷，來判定移動單元16是否移動數(shù)據(jù)。然而，可以基于有效數(shù)據(jù)是否等于或大于等價于η個塊(其中η為正整數(shù))的數(shù)據(jù)量而進行判斷。在根據(jù)第一實施例的修改實例的半導體存儲裝置中，當判斷單元判斷與外部地址相關(guān)聯(lián)并存儲在第一存儲單元的塊中的總數(shù)據(jù)量沒有達到特定的數(shù)據(jù)量時，可以將外部提供的數(shù)據(jù)新寫入其中沒有存儲任何與外部地址相關(guān)聯(lián)的數(shù)據(jù)的塊中。由此，在減小數(shù)據(jù)擦除次數(shù)的同時，防止在新數(shù)據(jù)被寫入其中的塊中先前存儲的有效數(shù)據(jù)被破壞或變得不可讀?？梢蕴岣邤?shù)據(jù)寫入速度，且可以使從數(shù)據(jù)寫入請求的開始到結(jié)束所需要的時間平均化。(第二實施例)根據(jù)第一實施例，當?shù)谝淮鎯卧痪哂性谄渲袥]有存儲任何有效數(shù)據(jù)的塊時，將第一存儲單元的塊的有效數(shù)據(jù)移動到第二存儲單元的塊。比較而言，根據(jù)第二實施例，當?shù)谝淮鎯卧痪哂性谄渲袥]有存儲會丟失的任何有效數(shù)據(jù)的塊時，將存儲在第一存儲單元的塊中的有效數(shù)據(jù)移動到第二存儲單元的塊。將針對第一和第二實施例之間的差異，來解釋根據(jù)本實施例的半導體存儲裝置的結(jié)構(gòu)。該結(jié)構(gòu)的其余部分與第一實施例的相同，因此將相同的標號賦予這樣的部分。其解釋應(yīng)參考上述描述，因此在這里省略其解釋。如對于第一實施例參考圖2所解釋的，當數(shù)據(jù)被寫入上位頁時，會造成破壞或丟失已寫入同一存儲器基元的下位頁中的數(shù)據(jù)的問題。在圖2的實例中，如果在數(shù)據(jù)被寫入頁5 (上位頁)期間電源被切斷，會破壞存儲在共享同一存儲器基元的頁4 (下位頁)中的數(shù)據(jù)。當存儲在下位頁(頁4)中的數(shù)據(jù)為無效數(shù)據(jù)時，即使失敗，寫入操作也不會造成任何問題，因為會丟失的數(shù)據(jù)不是有效數(shù)據(jù)。類似地，當寫入操作從下位頁開始時，寫入失敗不會造成有效數(shù)據(jù)的損失。根據(jù)本實施的半導體存儲裝置以這一點為特征。如圖10所示，根據(jù)第二實施例的半導體存儲裝置21包括主機接口 2、DRAM3、NAND閃速R0M22、以及控制器23。NAND閃速R0M22包括地址轉(zhuǎn)換表8、第一存儲單元9、第二存儲單元10、塊管理列表11、以及塊存儲管理列表24。塊存儲管理列表24指示塊的哪一頁在其中存儲數(shù)據(jù)，如圖11所示。在該圖中，直到塊的頁4已經(jīng)存儲有數(shù)據(jù)，并且頁5和隨后的頁未使用。塊存儲管理列表24存儲第一存儲單元9和第二存儲單元10的所有塊的存儲狀態(tài)。塊存儲管理列表24僅存在于NAND閃速R0M22中。然而，當主機裝置6向半導體存儲裝置21發(fā)出數(shù)據(jù)寫入/讀取指令時，塊存儲管理列表24可以被配置為從NAND閃速R0M22讀出并暫時存儲在DRAM3中。在這樣的配置中，控制器23的稍后描述的塊存儲管理單元27更新暫時存儲在DRAM3中的塊存儲管理列表24?？梢砸匀魏螘r序，例如，當半導體存儲裝置21停止其操作時，更新NAND閃速R0M22中的塊存儲管理列表24。控制器23包括CPU25，并根據(jù)由CPU25發(fā)出的指令來控制半導體存儲裝置21。CPU25包括寫入/讀取指令單元13、地址轉(zhuǎn)換單元14、判斷單元26、移動單元16、塊管理單元17、以及塊存儲管理單元27。
當從主機裝置6接收到數(shù)據(jù)寫入請求時，判斷單元26判斷在第一存儲單元9的塊當中是否存在新數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的塊，并且如果存在便識別這樣的塊。更具體而言，判斷單元26通過使用地址轉(zhuǎn)換表8和塊存儲管理列表24，判斷是否存在其中新數(shù)據(jù)寫入從上位頁開始并且其中與該上位頁對應(yīng)的下位頁在其中存儲無效數(shù)據(jù)的任何塊，或判斷是否存在其中新數(shù)據(jù)寫入從下位頁開始的任何塊。如果存在，判斷單元26識別這樣的塊?，F(xiàn)在參考圖12解釋判斷單元26所采用的判斷方法。在該圖中，包括在每一個塊中的“L”表示下位頁，而包括在每一個塊中的“U”表示上位頁。圖12的第一存儲單元9包括塊A到D。在塊A到D當中，在塊A中，新數(shù)據(jù)寫入從下位頁開始，因此可以使用該塊作為寫入新數(shù)據(jù)的塊。類似地，在塊D中，新數(shù)據(jù)寫入從上位頁開始，存儲在對應(yīng)的下位頁中的數(shù)據(jù)是無效的。由此，可以使用該塊作為寫入新數(shù)據(jù)的塊。在圖12中，判斷單元26指定塊D，但是可以替代地指定塊A。然后，當從主機裝置6接收數(shù)據(jù)寫入請求而第一存儲單元9的塊不包括新數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的任何塊時，移動單元16將存儲在第一存儲單元9的塊中的有效數(shù)據(jù)移動到第二存儲單元10的塊。塊存儲管理單元27管理塊存儲管理列表24，或換言之，管理在第一存儲單元9和第二存儲單元10的塊中的每一個頁的存儲狀態(tài)。接下來，在根據(jù)本實施例的半導體存儲裝置21中，下面參考圖13解釋將新數(shù)據(jù)寫入NAND閃速R0M22的方法。當主機裝置6向半導體存儲裝置21發(fā)出數(shù)據(jù)寫入指令時，將由主機裝置6提供的將要寫入的數(shù)據(jù)暫時存儲在DRAM3中。然后，判斷單元26判斷第一存儲單元9的塊是否包括其中新數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的任何塊(步驟S31)。更具體而言，判斷單元26判斷是否存在其中新數(shù)據(jù)寫入從上位頁開始并且其中存儲在對應(yīng)的下位頁中的數(shù)據(jù)為無效數(shù)據(jù)的任何塊，或判斷是否存在其中新數(shù)據(jù)寫入從下位頁開始的任何塊。當判斷單元26判斷第一存儲單元9的塊包括其中新數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的塊(步驟S31:是)時，判斷單元26識別這樣的塊。寫入/讀取指令單元13發(fā)出將數(shù)據(jù)寫入第一存儲單元9的其中沒有存儲有效數(shù)據(jù)的塊中的數(shù)據(jù)寫入指令(步驟S32)，以便對該塊執(zhí)行數(shù)據(jù)寫入操作。另一方面，當判斷單元26判斷第一存儲單元9的塊不包括其中新數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的任何塊(步驟S31:否)時，移動單元16將第一存儲單元9的一些塊中的有效數(shù)據(jù)移動到第二存儲單元10的塊(步驟S33)。在該步驟，優(yōu)選移動在這些塊中的所有有效數(shù)據(jù)，以便在移動之后在這些塊中不保留有效數(shù)據(jù)。如果第二存儲單元10包括對于一個的塊，可以一次將有效數(shù)據(jù)移動到多個塊。然而，優(yōu)選一次對每個塊處理將要移動的有效數(shù)據(jù)的項。然后，地址轉(zhuǎn)換單元14針對移動到第二存儲單元10的塊的有效數(shù)據(jù)來更新地址轉(zhuǎn)換表8，以便地址轉(zhuǎn)換表8指示該有效數(shù)據(jù)被移動到的位置(第二存儲單元10的塊/頁位置)(步驟S34)。接下來，塊管理單元17將有效數(shù)據(jù)已被移動到其的第二存儲單元10的塊移動到第一存儲單元9的列表，并將第一存儲單元9的已從其中移出有效數(shù)據(jù)并且其中當前沒有存儲有效數(shù)據(jù)的塊移動到第二存儲單元10的列表(步驟S35)。這里被移動的塊的數(shù)目不受限制。此后，在步驟S32，寫入/讀取指令單元13發(fā)出將數(shù)據(jù)寫入第一存儲單元9中的沒有存儲有效數(shù)據(jù)的塊(即，從其中移出有效數(shù)據(jù)的塊)的數(shù)據(jù)寫入指令，并由此對該塊執(zhí)行數(shù)據(jù)寫入操作。接下來，塊存儲管理單元27更新塊存儲管理列表24，或換言之，管理在第一存儲單元9和第二存儲單元10的塊中的每一個頁的存儲狀態(tài)(步驟S36)。最后，地址轉(zhuǎn)換單元14針對已寫入塊中的數(shù)據(jù)來更新地址轉(zhuǎn)換表8，以便地址轉(zhuǎn)換表8指示該數(shù)據(jù)被移動到的位置(第一存儲單元9的塊/頁位置)(步驟S37)。通過上述步驟，完成將新數(shù)據(jù)寫入NAND閃速R0M22的處理。在根據(jù)第二實施例的半導體存儲裝置中，當判斷單元判斷第一存儲單元不包括其中寫入新數(shù)據(jù)不會使與外部地址相關(guān)聯(lián)的數(shù)據(jù)丟失的任何塊時，可以將外部提供的數(shù)據(jù)新寫入其中不會使與外部地址相關(guān)聯(lián)的數(shù)據(jù)丟失的塊中。因此，在可以減少數(shù)據(jù)擦除的次數(shù)的同時，防止在將要向其中寫入新數(shù)據(jù)的塊中先前所存儲的有效數(shù)據(jù)被破壞或變得不可讀。此外，可以提高數(shù)據(jù)寫入速度。另外，在根據(jù)第二實施例的半導體存儲裝置中，判斷單元識別其中即使寫入操作失敗也不會丟失有效數(shù)據(jù)的塊，作為用于新寫入外部提供的數(shù)據(jù)的塊。這增加了向其中寫入數(shù)據(jù)的塊的選擇，同時減小由移動單元進行的數(shù)據(jù)移動的次數(shù)，由此增加重寫壽命。本領(lǐng)域的技術(shù)人員可以容易地想到其他的優(yōu)點和修改。因此，本發(fā)明在其更寬的方面不局限于在這里示出和描述的特定細節(jié)和代表性實施例。因此，可以進行各種修改而不背離由所附權(quán)利要求及其等價物限定的總發(fā)明構(gòu)思的精神或范圍。
權(quán)利要求
1.一種半導體存儲裝置，包括: 第一存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第一塊； 指令單元，其發(fā)出將數(shù)據(jù)寫入所述第一塊中的寫入指令； 轉(zhuǎn)換單元，其參考轉(zhuǎn)換表而將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述第一塊中的存儲位置，在所述轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述第一塊中的所述數(shù)據(jù)的所述存儲位置相關(guān)聯(lián)；以及 判斷單元，其基于所述輸入數(shù)據(jù)的所述存儲位置而判斷存儲在所述第一塊中的所述有效數(shù)據(jù)的項的總數(shù)目，所述有效數(shù)據(jù)為與所述外部地址相關(guān)聯(lián)的數(shù)據(jù)，其中 當所述總數(shù)目小于預定的數(shù)目時，所述指令單元發(fā)出將數(shù)據(jù)寫入其中沒有存儲有效數(shù)據(jù)的所述第一塊中的寫入指令。
2.—種半導體存儲裝置，包括: 第一存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第一塊； 指令單元，其發(fā)出將數(shù)據(jù)寫入所述第一塊中的寫入指令； 轉(zhuǎn)換單元，其參考轉(zhuǎn)換表而將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述第一塊中的存儲位置，在所述轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述塊中的所述數(shù)據(jù)的存儲位置相關(guān)聯(lián)； 管理單元，其管理在所述第一塊中的所述數(shù)據(jù)的存儲狀態(tài)；以及判斷單元，其基于所述輸入數(shù)據(jù)的所述存儲位置以及所述數(shù)據(jù)的所述存儲狀態(tài)而判斷所述第一塊是否包括其中數(shù)據(jù)寫入不會造成有效數(shù)據(jù)損失的任何第一塊，所述有效數(shù)據(jù)為與所述外部地址相關(guān)聯(lián)的數(shù)據(jù)，其中 當存在安全的第一塊時，所述指令單元發(fā)出將數(shù)據(jù)寫入在所述安全的第一塊當中的這樣的安全的第一塊中的寫入指令，在該安全的第一塊中寫入最大的數(shù)據(jù)量， 當所述第一塊包括其中數(shù)據(jù)寫入不會造成所述有效數(shù)據(jù)損失的第一塊時，所述指令單元發(fā)出將數(shù)據(jù)寫入其中所述數(shù)據(jù)寫入不會造成所述有效數(shù)據(jù)損失的所述第一塊當中的這樣的第一塊中的寫入指令，在該第一塊中寫入最大的數(shù)據(jù)量。
3.一種半導體存儲裝置，包括: 第一存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第一塊； 指令單元，其發(fā)出將數(shù)據(jù)寫入所述第一塊中的寫入指令； 轉(zhuǎn)換單元，其參考轉(zhuǎn)換表而將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述第一塊中的存儲位置，在所述轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述第一塊中的所述數(shù)據(jù)的所述存儲位置相關(guān)聯(lián)；以及 判斷單元，其基于所述輸入數(shù)據(jù)的所述存儲位置而判斷所述第一塊中的任何塊是否存儲有效數(shù)據(jù)，所述有效數(shù)據(jù)為與所述外部地址相關(guān)聯(lián)的數(shù)據(jù)，其中 所述指令單元發(fā)出將數(shù)據(jù)寫入其中沒有存儲有效數(shù)據(jù)的所述第一塊當中的這樣的第一塊中的寫入指令，在該第一塊中寫入最大的數(shù)據(jù)量。
4.一種在半導體存儲裝置中實施的存儲控制方法，所述方法包括以下步驟: 發(fā)出將數(shù)據(jù)寫入第一存儲單元中的作為數(shù)據(jù)寫入?yún)^(qū)域的塊中的寫入指令； 參考轉(zhuǎn)換表將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述塊中的存儲位置，在所述轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述塊中的所述數(shù)據(jù)的所述存儲位置相關(guān)聯(lián)；以及 基于所述輸入數(shù)據(jù)的所述存儲位置而判斷所述塊中的任何塊是否存儲有效數(shù)據(jù)，所述有效數(shù)據(jù)為與所述外部地址相關(guān)聯(lián)的數(shù)據(jù)，其中 當存在沒有存儲有效數(shù)據(jù)的塊時，所述發(fā)出步驟發(fā)出將數(shù)據(jù)寫入在所述沒有存儲有效數(shù)據(jù)的塊當中的這樣的塊中的寫入指令，在該塊中寫入最大的數(shù)據(jù)量， 當所述塊中的任何塊沒有存儲所述有效數(shù)據(jù)時，所述發(fā)出步驟發(fā)出將數(shù)據(jù)寫入其中沒有存儲有效 數(shù)據(jù)的第一塊當中的這樣的塊中的寫入指令，在該塊中寫入最大的數(shù)據(jù)量。
全文摘要
本發(fā)明涉及半導體存儲裝置和存儲控制方法。一種半導體存儲裝置包括第一存儲單元，其具有作為數(shù)據(jù)寫入?yún)^(qū)域的多個第一塊；指令單元，其發(fā)出將數(shù)據(jù)寫入所述第一塊中的寫入指令；轉(zhuǎn)換單元，其參考轉(zhuǎn)換表將輸入數(shù)據(jù)的外部地址轉(zhuǎn)換成在所述第一塊中的存儲位置，在所述地址轉(zhuǎn)換表中所述數(shù)據(jù)的外部地址與所述第一塊中的所述數(shù)據(jù)的所述存儲位置相關(guān)聯(lián)；以及判斷單元，其基于所述輸入數(shù)據(jù)的所述存儲位置而判斷所述第一塊中的任何塊是否存儲有效數(shù)據(jù)，其中當所述第一塊中的任何塊沒有存儲所述有效數(shù)據(jù)時，所述指令單元發(fā)出將數(shù)據(jù)寫入其中沒有存儲所述有效數(shù)據(jù)的所述第一塊中的寫入指令。
文檔編號G11C16/10GK103151073SQ201310053280
公開日2013年6月12日 申請日期2009年9月14日 優(yōu)先權(quán)日2008年12月22日
發(fā)明者菅野伸一, 淺野滋博, 橘內(nèi)和也, 矢野浩邦, 檜田敏克 申請人:株式會社 東芝