專利名稱：存儲器、存儲陣列的編程方法及電壓提供系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種存儲器、存儲陣列的編程方法及電壓提供系統(tǒng)。
背景技術(shù)：
存儲器(Memory)是計算機系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。計算機中全部信息，包括輸入的原始數(shù)據(jù)、計算機程序、中間運行結(jié)果和最終運行結(jié)果都保存在存儲器中。存儲器(例如，快閃存儲器Flash Memory)中的存儲單元通常包括四個引線:位線(BL，Bit-Line)、字線(WL，Word-Line)、源線(SL, Source-Line)和基線(SBL, Sub-Line),分別對應(yīng)耦接MOS晶體管的漏極、柵極、源極和基極。一般，在對存儲器的存儲單元進行編程(program)操作時，需要對存儲單元的各引線施加不同的編程電壓。
圖1為現(xiàn)有的一種存儲陣列的電路結(jié)構(gòu)示意圖。參考圖1，所述存儲陣列包括多個呈陣列排布的存儲單元以及用于選擇所述存儲單元并提供驅(qū)動信號的多條字線、位線以及源線。具體地，該存儲陣列包含η條字線(WLl，WL2，...，WLn)、m條位線(BL1，BL1，BL3，...，BLm)以及η條源線(SL1，SL2，...，SLn)。所述存儲陣列中的存儲單元由NMOS管構(gòu)成，每個NMOS管的柵極、漏極、源極分別與字線、位線、源線連接，其中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線。對存儲陣列中的某個存儲單元進行編程時，需要對該存儲單元連接的字線、位線和源線施加不同的電壓，對與該存儲單元共用源線但不需要進行編程的存儲單元連接的位線施加電壓以禁止編程。
例如，以對圖1所示的存儲單元a進行編程為例，需要對存儲單元a連接的字線WLl和位線BL2施加不同的電壓，還需要同時對存儲單元a連接的源線SLl和與存儲單元a共用源線但不需要進行編程的存儲單元連接的位線BL1、BL3、…、BLm施加不同的電壓。通常，對與存儲單元a連接的源線SLl施加的電壓取值范圍為7V至9V，對與存儲單元a連接的位線BL2施加的電壓取值范圍為0.1V至0.6V，對與存儲單元a連接的字線WLl施加的電壓取值范圍為1.2V至2V，對 與存儲單元a共用源線但不需要進行編程的存儲單元連接的位線BL1、BL3、…、BLm施加的電壓的取值范圍為2V至3V。
現(xiàn)有技術(shù)中，對存儲單元a連接的源線SLl和與存儲單元a共用源線但不需要進行編程的存儲單元連接的位線BL1、BL3、…、BLm施加的電壓分別由兩個不同的電荷泵電路同時提供。然而，在對存儲陣列編程的過程中發(fā)現(xiàn)，利用現(xiàn)有的電壓提供系統(tǒng)和編程方法編程時，存儲陣列中與需要進行編程的存儲單元a共用源線、不需要進行編程的存儲單元容易出現(xiàn)被誤編程的現(xiàn)象。
更多關(guān)于存儲陣列的編程方法的技術(shù)方案可以參考申請?zhí)枮?01010121436.8、發(fā)明名稱為一種存儲器的編程方法的中國專利申請文件。發(fā)明內(nèi)容
本發(fā)明解決的是對存儲陣列編程過程中出現(xiàn)的不需要進行編程的存儲單元容易被誤編程的問題。
為解決上述問題，本發(fā)明提供了一種存儲陣列的編程方法，所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線，所述存儲陣列的編程方法包括:在第一時刻，施加第一電壓至與第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程；在第二時刻，施加第二電壓至與第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第二時刻滯后于所述第一時刻，所述第一存儲單元與所述第二存儲單元共用一條源線。
可選的，還包括:在第三時刻，施加第三電壓至與所述第二存儲單元連接的字線，以及施加第四電壓至與所述第二存儲單元連接的位線，所述第三時刻超前于所述第一時刻。
可選的，所述第三電壓的取值范圍為1.2V至2V，所述第四電壓的取值范圍為0.1V至 0.6V。
可選的，所述第二時刻滯后于所述第一時刻5μ s至100 μ S。
可選的，所述第一電壓的取值范圍為2V至3V。
可選的，所述第二電壓的取值范圍為7V至9V。
為解決上述問題，本發(fā)明還提供了一種電壓提供系統(tǒng)，包括:控制電路，適于在第一時刻輸出第一控制信號，在第二時刻輸出第二控制信號，所述第二時刻滯后于所述第一時刻；第一電荷泵電路，適于接收所述第一控制信號，輸出第一電壓至與存儲陣列中的第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程；第二電荷泵電路，適于接收所述第二控制信號，輸出第二電壓至與所述存儲陣列中的第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第一存儲單元與所述第二存儲單元共用一條源線。
可選的，所述第一控制信號和第二控制信號為時鐘驅(qū)動信號，或者所述第一控制信號和第二控制信號為使能信號。
基于上述電壓提供系統(tǒng)，本發(fā)明還提供了一種存儲器，包括上述電壓提供系統(tǒng)和存儲陣列，所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線。
與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案提供的存儲陣列的編程方法和電壓提供系統(tǒng)具有以下有益效果:
對存儲陣列編程時，在第一時刻，施加第一電壓至與第一存儲單元連接的位線以禁止對第一存儲單元進行編程，在滯后于第一時刻的第二時刻，施加第二電壓至與第二存儲單元連接的源線以對第二存儲單元進行編程，第二存儲單元是需要編程的存儲單元，第一存儲單元是與第一存儲單元共用源線但不需要編程的存儲單元。第一電壓先于第二電壓施加，避免了因同時施加第一電壓和第二電壓時，第二電壓上升過快造成的對不需要編程的存儲單元誤編程的問題。
另一方面，在存儲器中，對高于電源電壓的編程電壓均是由電荷泵電路提供，即第一電壓和第二電壓分別是由兩個電荷泵電路產(chǎn)生。由于第一電壓和第二電壓不是同時施加于存儲陣列，提供第一電壓和第二電壓的兩個電荷泵電路也是按先后順序開始工作。電荷泵電路的功耗在開始工作時最高，因此，按先后順序工作的第一電荷泵電路和第二電荷泵電路的總功耗的最大值得到減小，從而減小了對存儲陣列編程時的功耗。


圖1是現(xiàn)有的一種存儲陣列的電路結(jié)構(gòu)示意圖2是本發(fā)明實施方式的存儲陣列的編程方法的流程示意圖3是本發(fā)明實施例的對存儲陣列編程施加電壓的時序示意圖4是本發(fā)明實施方式的電壓提供系統(tǒng)的結(jié)構(gòu)示意圖5是本發(fā)明實施例的電荷泵電路輸出電壓隨時間變化的波形示意圖6是本發(fā)明實施例的電荷泵電路輸出電壓的變化率隨時間變化的波形示意圖7是本發(fā)明實施例的電荷泵電路功耗隨時間變化的波形示意圖8是利用現(xiàn)有技術(shù)與本發(fā)明實施方式對存儲陣列進行編程時電荷泵電路的總功耗隨時間變化的波形對比示意圖。
具體實施方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖和實施例對本發(fā)明的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
圖2是本發(fā)明實施方式的存儲陣列的編程方法的流程示意圖，所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線。參考圖2，所述存儲陣列的編程方法包括:
步驟S21:在第一時刻，施加第一電壓至與第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程；
步驟S22:在第二時刻，施加第二電壓至與第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第二時刻滯后于所述第一時刻，所述第一存儲單元與所述第二存儲單元共用一條源線。
對存儲器進行編程的編程信號發(fā)出后，還在超前于所述第一時刻的第三時刻，施加第三電壓至與所述第二存儲單元連接的字線，以及施加第四電壓至與所述第二存儲單元連接的位線以對所述第二存儲單元進行編程。
為更好地對本發(fā)明的實施方式進行理解，下面結(jié)合附圖和實施例對本發(fā)明技術(shù)方案存儲陣列的編程方法的工作原理進行詳細說明。本實施例中，存儲陣列的結(jié)構(gòu)可以如圖1所示，以對存儲單元a編程為例進行說明，所述第二存儲單元即為存儲單元a，所述第一存儲單元即為與存儲單元a共用源線SLl但不需要編程的存儲單元。
在需要對存儲陣列進行編程時，由存儲器中的控制電路發(fā)出編程信號，所述控制電路還用于在需要對存儲陣列進行讀操作和擦除操作時，輸出讀信號和擦除信號。圖3是本發(fā)明實施例的對存儲陣列編程施加電壓的時序示意圖，參考圖3，在所述編程信號發(fā)出后，在第三時刻T3、第一時刻Tl和第二時刻T2按序依次對存儲陣列施加電壓。
具體地，在所述第三時刻T3，由存儲器中的行譯碼電路和列譯碼電路選中存儲單元a，并施加第三電壓至與存儲單元a連接的字線WL1、同時施加第四電壓至與存儲單元a連接的位線BL2。在本實施例中，所述第三電壓的取值范圍為1.2V至2V，所述第四電壓的取值范圍為0.1V至0.6V。
在所述第一時刻Tl，施加第一電壓至與存儲單元a共用源線SLl的存儲單元連接的位線BLl、BL3、…、BLm,以禁止對與存儲單元a共用源線SLl的存儲單元進行編程。在本實施例中，所述第一電壓由電荷泵電路提供，其取值范圍為2V至3V。
繼續(xù)參考圖3，在所述第二時刻T2，施加第二電壓至與存儲單元a連接的源線SL1。在本實施例中，所述第二時刻T2滯后于所述第一時刻Tl的時間為5 μ s至100 μ s,所述第二電壓也由電荷泵電路提供，其取值范圍為7V至9V。
施加完上述電壓，經(jīng)過一段時間后，在T4時刻，撤銷對存儲陣列施加的所述第一電壓、第二電壓、第三電壓、和第四電壓，對存儲陣列進行編程的一個編程周期結(jié)束，亦即完成一個寫周期。對于存儲單元a，熱電子由存儲單元a的源極注入，完成編程；對于與存儲單元a共用源線SLl的存儲單元，由于施加了所述第一電壓，被禁止編程。
需要說明的是，對于與存儲單元a不共用源線的其它存儲單元，由于在編程過程中，未給其連接的源線SL2、…、SLn和字線WL2、…、WLn施加電壓，即保持原狀態(tài)的OV電壓，因此不會被編程。
本實施方式中，所述第一電壓、第二電壓、第三電壓、第四電壓、所述第二時刻T2滯后于所述第一時刻Tl的時間、所述第三時刻T3超前于所述第一時刻Tl的時間以及所述第四時刻T4的取值可以根據(jù)電路結(jié)構(gòu)和器件特性等進行選定，故上述實施例中的具體取值范圍不應(yīng)作為對本發(fā)明的限定。
對應(yīng)于本發(fā)明實施方式的存儲陣列的編程方法，本發(fā)明實施方式還提供一種電壓提供系統(tǒng)，如圖4所示。所述電壓提供系統(tǒng)包括:
控制電路41，適于在第一時刻Tl輸出第一控制信號，在第二時刻T2輸出第二控制信號，所述第二時刻T2滯后于所述第一時刻Tl ；
第一電荷泵電路42，適于接收所述第一控制信號，輸出第一電壓至與存儲陣列中的第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程；
第二電荷泵電路43，適于接收所述第二控制信號，輸出第二電壓至與所述存儲陣列中的第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第一存儲單元與所述第二存儲單元共用一條源線。
具體地，所述控制單元41輸出的第一控制信號和第二控制信號可以為控制電荷泵電路進行升壓動作的時鐘驅(qū)動信號，也可以為控制電荷泵電路工作的使能信號。
所述電壓提供系統(tǒng)輸出的第一電壓和第二電壓用于存儲陣列的編程，具體編程過程可參考上述存儲陣列的編程方法的實施例，在此不再贅述。
在本發(fā)明中，用于禁止編程的所述第一電壓先于用于編程的所述第二電壓施加，就不會出現(xiàn)所述第二電壓已上升至足夠高電壓而所述第一電壓還比較低，導(dǎo)致與需要編程的存儲單元共用源線但不需要編程的存儲單元被誤編程的情況出現(xiàn)。
本技術(shù)方案的發(fā)明人發(fā)現(xiàn)，在應(yīng)用本發(fā)明存儲陣列的編程方法及電壓提供系統(tǒng)對存儲器編程時，還可以有效地降低存儲器的功耗，下面結(jié)合附圖對這一效果作進一步闡述。
基于半導(dǎo)體設(shè) 計的低功耗要求，存儲器的電源電壓通常比較低，因此，電荷泵電路被廣泛應(yīng)用于存儲器中，用于通過較低的電源電壓獲得較高的編程電壓和擦除電壓。
圖5是電荷泵電路輸出電壓隨時間變化的波形示意圖，其中，橫軸表示時間t，縱軸表示電荷泵電路輸出電壓?？梢钥闯觯姾杀秒娐穭傞_始工作時輸出的電壓快速上升，到最后趨于穩(wěn)定，即隨著時間增加電荷泵電路輸出電壓的變化越來越緩慢。參考圖6，電荷泵電路輸出電壓的變化率隨時間變化的波形示意圖，橫軸表示時間t，縱軸表示電荷泵電路輸出電壓的變化率。隨著時間的增加，電荷泵電路輸出電壓的變化率逐漸減小。
通過上述對電荷泵電路輸出電壓的分析，可以知道電荷泵電路功耗隨時間變化的波形示意圖，如圖7所示，橫軸表示時間t，縱軸表述電荷泵電路功耗。與電荷泵電路輸出電壓的變化率隨時間變化的趨勢相同，電荷泵電路功耗也隨著時間的增加而降低。
圖8是利用現(xiàn)有技術(shù)與本發(fā)明實施方式對存儲陣列進行編程時電荷泵電路的總功耗隨時間變化的波形對比示意圖，電荷泵電路的總功耗具體為提供所述第一電壓的第一電荷泵電路42和提供所述第二電壓的第二電荷泵電路43的功耗之和。其中，橫軸表示時間t，縱軸表示對存儲陣列進行編程時電荷泵電路的總功耗。圖中的直線表示利用現(xiàn)有技術(shù)對存儲陣列進行編程時電荷泵電路的總功耗，折線表示利用本發(fā)明實施方式對存儲陣列進行編程時電荷泵電路的總功耗。
參考圖8，現(xiàn)有技術(shù)中，由于提供所述第一電壓和第二電壓的兩個電荷泵電路開始工作的時間相同，兩個電荷泵電路的最大功耗都在開始工作的時刻產(chǎn)生，為描述方便，假定最大功耗分別為Pl和P2，則利用現(xiàn)有技術(shù)對存儲陣列進行編程時電荷泵電路的總功耗最大值為P1+P2，即圖8中A點的縱坐標對應(yīng)的數(shù)值。
本技術(shù)方案中，提供所述第一電壓的第一電荷泵電路42先于提供第二電壓的第二電荷泵電路43工作，兩個電荷泵電路的最大功耗都在各自開始工作的Tl時刻和T2時刻產(chǎn)生，也為Pl和P2，但電荷泵電路的總功耗的最大值發(fā)生了改變。電荷泵電路的總功耗在所述第二電荷泵電路43開始工作時產(chǎn)生，參考圖8，假定B點的縱坐標對應(yīng)的數(shù)值為電荷泵電路的總功耗最大值，由于此時所述第一電荷泵電路42已經(jīng)工作了一段時間，如前所述，電荷泵電路功耗隨著時間的增加而降低，此時所述第一電荷泵電路42的功耗小于P1，因此，電荷泵電路的總功耗最大值小于P1+P2，從而降低了對存儲陣列編程過程中的功率損耗。
基于上述電壓提供系統(tǒng)，本發(fā)明實施例還提供了一種存儲器，包括上述電壓提供系統(tǒng)和存儲陣列。所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線，可以為圖1所示的結(jié)構(gòu)。
綜上所述，本發(fā)明技術(shù)方案提供的存儲陣列的編程方法和電壓提供系統(tǒng)，避免了因同時施加電壓造成的對存儲單元誤編程的問題，并且，降低了對存儲陣列編程過程中的功率損耗。
本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種存儲陣列的編程方法，所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線，其特征在于，包括: 在第一時刻，施加第一電壓至與第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程； 在第二時刻，施加第二電壓至與第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第二時刻滯后于所述第一時刻，所述第一存儲單元與所述第二存儲單元共用一條源線。
2.根據(jù)權(quán)利要求1所述的存儲陣列的編程方法，其特征在于，還包括:在第三時刻，施加第三電壓至與所述第二存儲單元連接的字線，以及施加第四電壓至與所述第二存儲單元連接的位線，所述第三時刻超前于所述第一時刻。
3.根據(jù)權(quán)利要求2所述的存儲陣列的編程方法，其特征在于，所述第三電壓的取值范圍為1.2V至2V，所述第四電壓的取值范圍為0.1V至0.6V。
4.根據(jù)權(quán)利要求1所述的存儲陣列的編程方法，其特征在于，所述第二時刻滯后于所述第一時刻5μ s M 100 μ S0
5.根據(jù)權(quán)利要求1所述的存儲陣列的編程方法，其特征在于，所述第一電壓的取值范圍為2V至3V。
6.根據(jù)權(quán)利要求1所述的存儲陣列的編程方法，其特征在于，所述第二電壓的取值范圍為7V至9V。
7.—種電壓提供系統(tǒng),其特征在于,包括: 控制電路，適于在第一時刻輸出第一控制信號，在第二時刻輸出第二控制信號，所述第二時刻滯后于所述第一時刻； 第一電荷泵電路，適于接收所述第一控制信號，輸出第一電壓至與存儲陣列中的第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程； 第二電荷泵電路，適于接收所述第二控制信號，輸出第二電壓至與所述存儲陣列中的第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第一存儲單元與所述第二存儲單元共用一條源線。
8.根據(jù)權(quán)利要求7所述的電壓提供系統(tǒng)，其特征在于，所述第一控制信號和第二控制信號為時鐘驅(qū)動信號，或者所述第一控制信號和第二控制信號為使能信號。
9.根據(jù)權(quán)利要求7所述的電壓提供系統(tǒng)，其特征在于，所述第二時刻滯后于所述第一時亥Ij 5μ s 至 100 μ S。
10.根據(jù)權(quán)利要求7所述的電壓提供系統(tǒng)，其特征在于，所述第一電壓的取值范圍為2V至3V。
11.根據(jù)權(quán)利要求7所述的電壓提供系統(tǒng)，其特征在于，所述第二電壓的取值范圍為7V至9V。
12.—種存儲器，其特征在于，包括:權(quán)利要求7至11任一項所述的電壓提供系統(tǒng)和存儲陣列；所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線。
全文摘要
一種存儲器、存儲陣列的編程方法及電壓提供系統(tǒng)，所述存儲陣列中，同一行的存儲單元共用一條源線和字線，同一列的存儲單元共用一條位線。所述編程方法包括在第一時刻，施加第一電壓至與第一存儲單元連接的位線以禁止對所述第一存儲單元進行編程；在第二時刻，施加第二電壓至與第二存儲單元連接的源線以對所述第二存儲單元進行編程，所述第二時刻滯后于所述第一時刻，所述第一存儲單元與所述第二存儲單元共用一條源線。本發(fā)明技術(shù)方案提供的存儲陣列的編程方法和電壓提供系統(tǒng)，避免了因同時施加電壓造成的對存儲單元誤編程的問題，并且，降低了對存儲陣列編程過程中的功率損耗。
文檔編號G11C7/12GK103137181SQ20131005914
公開日2013年6月5日 申請日期2013年2月25日 優(yōu)先權(quán)日2013年2月25日
發(fā)明者胡劍, 楊光軍 申請人:上海宏力半導(dǎo)體制造有限公司