專利名稱：一種存儲陣列及存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲陣列，以及含有該存儲陣列的存儲器。
背景技術(shù)：
參見圖1，隨著工藝尺寸的縮小，為減小單元尺寸的芯片面積，一般采用開路位線結(jié)構(gòu)。1，3，5是存儲陣列，由一根或多根字線Wl和位線(BL_0、BL_e)組成，2，4是靈敏放大器陣列，由一個或多個靈敏放大器組成。當(dāng)對存儲陣列3進(jìn)行操作時，3中的字線WL被激活，其它的字線處于未激活狀態(tài)，與該字線相連的存儲單元的信息通過與存儲單元相連的位線，即偶數(shù)位線BL_e和奇數(shù)位線BL_o，傳遞到2，4中的靈敏放大器，通過該靈敏放大器可以對存儲單元進(jìn)行讀寫操作。輸入到2，4的位線有兩種，一種來自于要進(jìn)行操作的存儲陣列，用于傳遞存儲單元中的信息，另一種來自于未被激活的存儲陣列，作為靈敏放大器的比較基準(zhǔn)，因此需要2和4兩個靈敏放大器陣列來處理一根字線上的存儲單元的數(shù)據(jù)。而且對于任何一個存儲陣列的讀寫操作都需要另兩塊相鄰的存儲陣列提供基準(zhǔn)位線。由于開路位線結(jié)構(gòu)的特點(diǎn)，即需要相鄰的存儲陣列提供基準(zhǔn)位線，為了讀寫邊界的存儲陣列，需要加入額外的存儲陣列提供基準(zhǔn)位線。參見圖2，其中0，1，2，3，4，5，6，7為正常的存儲陣列，O ‘和7’為額外的存儲陣列。正常的存儲陣列和額外的存儲陣列具有相同的芯片面積和相同數(shù)目的存儲單元。由于加入的兩個額外的存儲陣列中的存儲單元不能讀寫，為了提高利用率采用了圖3中所示結(jié)構(gòu)，其中1，2，3，4，5，6，7為正常存儲陣列，O ‘和O “為特殊存儲陣列。正常存儲陣列和特殊存儲陣列具有相同的芯片面積和相同數(shù)目的存儲單元。在特殊存儲陣列O’和O “中，分別只有一半存儲單元可以被讀寫，即O ‘和O”組成一個正常存儲陣列。相對于圖2中的結(jié)構(gòu)，整個存儲器使用的芯片面積減少，提高了利用率。但是由于O’和O “中的字線在邏輯上是相同的字線地址，因此需要為兩個特殊單元配備相同的控制電路，浪費(fèi)了芯片芯片面積。在存儲器制造時，由于制造工藝的限制和穩(wěn)定性的退化，某些存儲單元可能無法工作，為了提高產(chǎn)品良率，引入了冗余存儲單元的修復(fù)方式。這些冗余存儲單元可以用來修復(fù)失效的存儲單元。為了使用這些冗余單元，必須將被其替換的存儲單元的地址永久記錄在電路中，但是由于這些失效的存儲單元是在生產(chǎn)之后才出現(xiàn)的，因此引入激光熔絲技術(shù)記錄這些被替換的存儲單元的地址。這些熔絲采用了特殊工藝和特殊的布局占用了大量的芯片面積，同時由于進(jìn)行激光熔絲的操作需要大量的時間，也使得產(chǎn)品成本提升。在圖3的結(jié)構(gòu)中，由于特殊存儲陣列O ‘和0“中字線具有相同的邏輯地址但在物理上又是不同位置，因此需要為O’和O “都配置熔絲，造成芯片面積和時間的浪費(fèi)使產(chǎn)品成本提高。

發(fā)明內(nèi)容
本發(fā)明為解決背景技術(shù)中存在的技術(shù)問題，而提供一種新的存儲陣列以及含有該存儲陣列的存儲器。本發(fā)明的技術(shù)解決方案是:本發(fā)明為一種存儲陣列，包括位線，其特殊之處在于:所述位線為折疊的位線，折疊的位線的兩端分別接有存儲單元。上述位線從中部折疊，折疊后的兩段等長。上述折疊位線為多條，成對稱排列。一種含有上述存儲陣列的存儲器，包括正常存儲陣列和特殊存儲陣列，特殊存儲陣列設(shè)置在正常存儲陣列的兩側(cè)，其特殊之處在于:所述特殊存儲陣列包括位線，位線為折疊的位線，折疊的位線的兩端分別接有存儲單元。上述位線從中部折疊，折疊后的兩段等長。上述折疊位線為多條，成對稱排列。本發(fā)明提出了一種折疊式位線結(jié)構(gòu)，折疊式的位線長度與傳統(tǒng)的位線長度相同，且其所相連的存儲單元的個數(shù)也與傳統(tǒng)的位線相同。而含有折疊式的位線的特殊存儲陣列的芯片面積和存儲單元都是正常存儲陣列中的一半，因此其節(jié)省了芯片的面積；同時由于特殊存儲陣列中和折疊式的位線連接的存儲單元不需要進(jìn)行讀寫操作，因而可以省去相應(yīng)的控制電路和熔絲結(jié)構(gòu)，節(jié)省了測試時間和芯片面積。


圖1是現(xiàn)有技術(shù)中采用開路位線結(jié)構(gòu)的芯片結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)中的一種存儲器的陣列結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)中的另一種存儲器的陣列結(jié)構(gòu)示意圖；圖4是本發(fā)明的存儲陣列和現(xiàn)有技術(shù)中的存儲陣列對比圖；圖5是本發(fā)明的存儲器的陣列結(jié)構(gòu)示意圖。
具體實(shí)施例方式參見圖4，本發(fā)明采用了一種新的結(jié)構(gòu)以減少芯片面積和縮短測試時間，其中I為背景技術(shù)存儲器結(jié)構(gòu)中的位線的結(jié)構(gòu)，2為本發(fā)明所提出的位線的結(jié)構(gòu)，位線為折疊的位線結(jié)構(gòu)。2中的位線長度與I中相同，且所相連的存儲單元的個數(shù)也相同。位線從中部折疊，折疊后的兩段等長；折疊位線為多條，成對稱排列。參見圖5，本發(fā)明提出的運(yùn)用折疊的位線的存儲器結(jié)構(gòu)，其中0，1，2，3，4，5，6，7為正常存儲陣列，I和II為特殊存儲陣列。特殊存儲陣列I和II的芯片面積和存儲單元都是正常存儲陣列中的一半。特殊存儲陣列I和II用于為正常存儲陣列O和7提供基準(zhǔn)位線，其中的存儲單元不能被讀寫。作為基準(zhǔn)位線，為保證其電阻和電容與正常位線的電阻和電容相同，它需要和正常的位線具有相同的尺寸以及和相同個數(shù)的存儲單元相連，以保證不會引入多余的噪聲致使放大器的不能正常工作，因此特殊存儲陣列I和II的位線均采用折疊的位線。
權(quán)利要求
1.一種存儲陣列，包括位線，其特征在于:所述位線為折疊的位線，所述折疊的位線的兩端分別接有存儲單元。
2.根據(jù)權(quán)利要求1所述的存儲陣列，其特征在于:所述位線從中部折疊，折疊后的兩段等長。
3.根據(jù)權(quán)利要求1或2所述的存儲陣列，其特征在于:所述折疊位線為多條，成對稱排列。
4.一種含有上述存儲陣列的存儲器，包括正常存儲陣列和特殊存儲陣列，所述特殊存儲陣列設(shè)置在正常存儲陣列的兩側(cè)，其特征在于:所述特殊存儲陣列包括位線，所述位線為折疊的位線，所述折疊的位線的兩端分別接有存儲單元。
5.根據(jù)權(quán)利要求4所述的存儲器，其特征在于:所述位線從中部折疊，折疊后的兩段等長。
6.根據(jù)權(quán)利要求4或5所述的存儲器，其特征在于:所述折疊位線為多條，成對稱排列。
全文摘要
本發(fā)明涉及一種存儲陣列，以及含有該存儲陣列的存儲器，包括正常存儲陣列和特殊存儲陣列，所述特殊存儲陣列設(shè)置在正常存儲陣列的兩側(cè)，其特征在于所述特殊存儲陣列包括位線，所述位線為折疊的位線，所述折疊的位線的兩端分別接有存儲單元。本發(fā)明提供了一種可以省去相應(yīng)的控制電路和熔絲結(jié)構(gòu)，節(jié)省測試時間和芯片面積的存儲陣列及存儲器。
文檔編號G11C7/18GK103187090SQ20131008885
公開日2013年7月3日 申請日期2013年3月19日 優(yōu)先權(quán)日2013年3月19日
發(fā)明者俞冰 申請人:西安華芯半導(dǎo)體有限公司