專利名稱：一種標(biāo)準(zhǔn)邏輯工藝兼容的差分架構(gòu)nvm存儲器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種差分架構(gòu)NVM存儲器単元，具體涉及ー種標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器単元。
背景技術(shù)：
我們一般把存儲器分為兩類:一種是易失性，即存儲器在系統(tǒng)關(guān)閉后立即失去存儲在其中的信息，他需要持續(xù)的電源供應(yīng)以維持?jǐn)?shù)據(jù)；另ー種就是非易失性，它在系統(tǒng)關(guān)閉或者無電源狀態(tài)時仍能保留數(shù)據(jù)信息。大部分存儲器都屬于非易失性存儲器。一個傳統(tǒng)的非易失性存儲器就是ー個MOS管，該管擁有ー個柵扱，一個源極和一個漏扱。區(qū)別于其他MOS管的是，他的柵極包含兩個部分:浮柵和控制柵。浮柵介于柵氧化層和極氧化層之間，極氧化層用于隔絕浮柵?？刂茤排c浮柵之間是柵氧化層，控制柵與外部電極相連。浮柵型非易失性存儲器是通過將電荷保存在浮柵中，以改變管子的閾值電壓，從而實現(xiàn)對數(shù)據(jù)信息的存儲。但是浮柵型的非易失性存儲器的制造需要采用特殊エ藝，他有別于目前SoC制造過程中采用的主流的邏輯エ藝，因此其開發(fā)和研制成本大大增加，設(shè)計的風(fēng)險性和復(fù)雜度提高，其價格也必然高于邏輯SoC，不利于大規(guī)模的生產(chǎn)制造。近年來，很多公司和個人提出了很多兼顧設(shè)計非易失性存儲器的特殊エ藝和標(biāo)準(zhǔn)邏輯エ藝的SoC解決方案。在專利US6678190中，eMemory公司提出了一種單多晶硅柵0TP。該結(jié)構(gòu)采用熱載流子注入CHEI的原理實現(xiàn)編程。該架構(gòu)的缺點是沒有電可擦除能力，只可以用紫外線UV實現(xiàn)擦除。在專利US6617637中，eMemory公司提出了ー種和US6678190中串聯(lián)晶體管型架構(gòu)MTP，該架構(gòu)與之前的區(qū)別在于浮柵的漏極部分具有高摻雜的N型區(qū)形成于淺P型區(qū)中。該架構(gòu)也采用CHEI來實現(xiàn)編程，擦除操作則是將空穴以帶對帶穿隧BTBT注入浮柵。但該架構(gòu)的不足在于因為存在較淺的P型區(qū)或是較深的N型區(qū)，跟傳統(tǒng)的CMOSエ藝有區(qū)別。專利CN101373634中，給出了ー種非常常見的NVM架構(gòu)。這種架構(gòu)的NVM通常包括三個部分:編程晶體管，選擇晶體管以及擦除晶體管，這類架構(gòu)，通常把編程管和選擇傳輸管串聯(lián)，擦除管和編程管共享浮柵，以電容變化控制浮柵電荷變化。他們通常采用晶體管的溝道或者其他物理效應(yīng)實現(xiàn)激活編程和擦除操作，以FN穿隧機(jī)理為主。但是，為了避免高電平操作時的閂鎖效應(yīng)，不得不把晶體管設(shè)計成大尺寸，但是大尺寸的管子不可避免地引起內(nèi)部電容的増大，其產(chǎn)生非線性電容直接影響存儲器的存儲特性。在最近幾年，關(guān)于更多管子的NVM結(jié)構(gòu)也被發(fā)明出來。在專利US7164606和CN102741825A中，發(fā)明人提出了ー種新型的四管NVM結(jié)構(gòu)，其四管共享浮柵，兩個管子以電容接法接入，分別作為控制晶體管和擦除晶體管，另外兩個管子則采用讀寫分開的方式來分別實現(xiàn)編程讀寫操作。專利CN102741936A還給出了一種五管的NVM結(jié)構(gòu)。但這些結(jié)構(gòu)都受著晶體管尺寸和寄生效應(yīng)的影響，其帶來的成本和可靠性的限制是制約這種結(jié)構(gòu)NVM發(fā)展的關(guān)鍵，而且無法避免。
因此，在實踐中，研究人員在現(xiàn)實技術(shù)的基礎(chǔ)上開辟新的思路來實現(xiàn)更小更有效的存儲單元。*US2004\0004861Al、US6950342 Wlt—“Highly ReliabIe90-nm LogicMultitime Programmable NVM Cells Using Novel Work-Function-Engineered TunnelingDevices”(IEEE transactions on electron devices,Vol.54,N0.9,Sept.2007)中，Impinj公司提出了采用差分架構(gòu)來實現(xiàn)EEPROM的方案。該結(jié)構(gòu)把TJl和CGO連接，把TJO和CGl連接，這樣就實現(xiàn)了兩種電容的耦合。假設(shè)原來存儲器存儲的是“1”，當(dāng)TJO和CGl加上高壓而TJl和CGO接地時，浮柵FGl呈現(xiàn)負(fù)電平而FGO正電平，這時流經(jīng)Ml的電流大于MO的電流，通過電流靈敏放大器很容易讀出其狀態(tài)。差分結(jié)構(gòu)的存儲單元可以有效地減小對管子尺寸的需求，差分結(jié)構(gòu)采用對比輸出，也可以降低存儲器的工作電平，并且得到比原來結(jié)構(gòu)更可靠的性能。專利US7679957在差分結(jié)構(gòu)的基礎(chǔ)上提出了利用冗余管子來實現(xiàn)NVM，不僅對漏電流進(jìn)行了成功的優(yōu)化，而且增加了存儲單元的穩(wěn)定性。在專利CN102446554A中，英飛凌公司的研究人員還論證了差分結(jié)構(gòu)的非易失性存儲器可以改善存儲單元在經(jīng)過反復(fù)編程和擦除操作中帶來的閾值電壓的“漂移”問題，有效地抑制存儲單元在使用中的退化問題，保證存儲器的可靠性。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明的目的是提供一種標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器單元，采用差分的結(jié)構(gòu)實現(xiàn)存儲単元，減小工作電平，減小管子尺寸，帶來更高的穩(wěn)定性。為實現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實現(xiàn):一種標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器單元，由兩個單一 NVM存儲單元連接輔以偏置的電源和輸入輸出電路組成，所述單ー NVM存儲單元為浮柵型架構(gòu)，包括在浮柵上的充當(dāng)選通以及偏置作用的選擇晶體管、編程晶體管和以電容接法與編程晶體管柵極共享的控制晶體管。進(jìn)ー步的，選擇晶體管為MOS管Ml和MOS管M4，其柵極接字線選通電壓Vbias&sel，其源極接恒定電流源模塊，其漏極分別接MOS管M2和MOS管M5，其襯底直接與其源極相連，選通電壓采用高壓；編程晶體管為MOS管M2和MOS管M5，其柵極分別與MOS管M3和MOS管M6的柵極相連共享浮柵，其源極接MOS管Ml和MOS管M4的漏極，其漏極接輸出差分放大模塊，其襯底直接與其源極相連，浮柵與電容接法的MOS管M3和MOS管M6分別相連；控制晶體管為MOS管M3和MOS管M6 ；MOS管MO的柵極接差分選擇電壓Diff_sel，其源極漏極分別與MOS管M2和MOS管M5的源極相連，其襯底與其源極相連。進(jìn)ー步的，浮柵上多添加了兩個相同的小電容MOS管M7和MOS管M8，并且把節(jié)點Vgl和Cg2連接，把Vg2和Cgl連接，MOS管M7和MOS管M3接法完全一致，MOS管M8與MOS
管M7接法完全一致。進(jìn)ー步的，浮柵上多添加了兩個相同MOS管，其接法與作用與MOS管M2和MOS管M5 一祥。本發(fā)明的有益效果是:
1、本發(fā)明采用差分架構(gòu)，表面上管子的數(shù)目増加了一倍，采用差分結(jié)構(gòu)，可以采用尺寸更小的管子，只要兩條支路的差值能夠被輸出部分的靈敏放大電路識別，就可以實現(xiàn)存儲，整體上對管子的要求降低，存儲單元的面積變化不會很大；2、本發(fā)明采用差分架構(gòu)，差分結(jié)構(gòu)的重點是對比輸出，因此不僅在尺寸上對管子的要求降低，還可以降低其工作電壓，工作電壓的降低必然使得功耗降低，并且有助于改善穩(wěn)定性；3、本發(fā)明采用差分架構(gòu)，其對穩(wěn)定性的改進(jìn)還表現(xiàn)在對閾值電壓偏移的優(yōu)化上，差用差分架構(gòu)，差分對是成對出現(xiàn)，兩條支路對比輸出，因而偏移的影響可以有效地被減小，穩(wěn)定性得到明顯改迸。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。本發(fā)明的具體實施方式
由以下實施例及其附圖詳細(xì)給出。


圖1為本發(fā)明的一種結(jié)構(gòu)示意圖；圖2為本發(fā)明的第二種結(jié)構(gòu)示意圖；圖3為本發(fā)明的第三種結(jié)構(gòu)示意圖。
具體實施例方式下面將參考附圖并結(jié)合實施例，來詳細(xì)說明本發(fā)明。一種標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器單元，由兩個單一 NVM存儲單元連接輔以偏置的電源和輸入輸出電路組成，所述單ー NVM存儲單元為浮柵型架構(gòu)，包括在浮柵上的充當(dāng)選通以及偏置作用的選擇晶體管、編程晶體管和以電容接法與編程晶體管柵極共享的控制晶體管。實施例1:參見圖1所示，最上面的模塊是恒定電流源，通常采用工作在飽和區(qū)的MOS電流源來實現(xiàn)，其優(yōu)勢在于與標(biāo)準(zhǔn)エ藝兼容且電流穩(wěn)定。MOS管Ml和MOS管M4為選擇晶體管，其柵極接字線選通電壓Vbias&sel，源極接上述的恒定電流源模塊，漏極分別接MOS管M2和MOS管M5，襯底直接與源極相連，通常選通電壓是采用高壓，因此該管的尺寸以及柵氧厚度有特殊要求，這兩個選通管還承擔(dān)一定的偏置作用。MOS管M2和MOS管M5是編程晶體管，其柵極分別與MOS管M3和MOS管M6的柵極相連共享浮柵，源極接MOS管Ml和MOS管M4的漏極，漏極接輸出差分放大模塊，襯底也是直接與源極相連。他們的浮柵與電容接法的MOS管M3和MOS管M6分別相連，用Vgl和Vg2的偏壓來控制其共享浮柵上的電荷變化，借以改變支路電流Il和12變化，然后通過差分放大器讀出，確定存儲單元的工作狀態(tài)。MOS管M3和MOS管M6為控制晶體管。MOS管MO的作用是恒定MOS管M2和MOS管M5管源端的電壓，確保其兩端電平穩(wěn)定，這樣可以有效地確保存儲單元的穩(wěn)定性，其連接方法是柵極接差分選擇電壓Diff_sel，源極漏極分別與MOS管M2和MOS管M5的源極相連，襯底與源極相連。實施例2:
參見圖2所示，在圖1的基礎(chǔ)上，圖2在浮柵上多添加了兩個相同的小電容MOS管M7和MOS管M8，并且把節(jié)點Vgl和Cg2連接，把Vg2和Cgl連接，這樣就實現(xiàn)了交叉耦合，可以更加有效地改善讀取穩(wěn)定性。其接法的變化在于多了兩個MOS管M7和MOS管M8，M0S管M7和MOS管M3接法完全一致，都是柵極與MOS管M2共享，然后源極漏極襯底全部相連，其作用相對于電容。MOS管M8與MOS管M7接法完全一致。實施例3:參見圖3所示，在圖2的基礎(chǔ)上，圖3在浮柵上多添加了兩個相同MOS管，這兩個管子和MOS管M2、M0S管M5接法與作用一祥，但它們只負(fù)責(zé)寫入操作，即在這里采用讀寫分開的方式。這樣做的優(yōu)點在于既可以保留差分結(jié)構(gòu)讀取電路的各種優(yōu)勢，又可以保持快速有效的與入效果。以上所述僅為發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器單元，其特征在于:由兩個單一 NVM存儲單元連接輔以偏置的電源和輸入輸出電路組成，所述單ー NVM存儲單元為浮柵型架構(gòu)，包括在浮柵上的充當(dāng)選通以及偏置作用的選擇晶體管、編程晶體管和以電容接法與編程晶體管柵極共享的控制晶體管。
2.根據(jù)權(quán)利要求1所述的標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器単元，其特征在于:選擇晶體管為MOS管Ml和MOS管M4，其柵極接字線選通電壓Vbias&sel，其源極接恒定電流源模塊，其漏極分別接MOS管M2和MOS管M5，其襯底直接與其源極相連，選通電壓采用高壓； 編程晶體管為MOS管M2和MOS管M5，其柵極分別與MOS管M3和MOS管M6的柵極相連共享浮柵，其源極接MOS管Ml和MOS管M4的漏極，其漏極接輸出差分放大模塊，其襯底直接與其源極相連，浮柵與電容接法的MOS管M3和MOS管M6分別相連； 控制晶體管為MOS管M3和MOS管M6 ； MOS管MO的柵極接差分選擇電壓Diff_sel，其源極漏極分別與MOS管M2和MOS管M5的源極相連，其襯底與其源極相連。
3.根據(jù)權(quán)利要求2所述的標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器単元，其特征在于:浮柵上多添加了兩個相同的小電容MOS管M7和MOS管M8，并且把節(jié)點Vgl和Cg2連接，把Vg2和Cgl連接，MOS管M7和MOS管M3接法完全一致，MOS管M8與MOS管M7接法完全一致。
4.根據(jù)權(quán)利要求3所述的標(biāo)準(zhǔn)邏輯エ藝兼容的差分架構(gòu)NVM存儲器単元，其特征在于:浮柵上多添加了兩個相同MOS管，其接法與作用與MOS管M2和MOS管M5 —祥。
全文摘要
本發(fā)明公開了一種標(biāo)準(zhǔn)邏輯工藝兼容的差分架構(gòu)NVM存儲器單元，由兩個單一NVM存儲單元連接輔以偏置的電源和輸入輸出電路組成，所述單一NVM存儲單元為浮柵型架構(gòu)，包括在浮柵上的充當(dāng)選通以及偏置作用的選擇晶體管、編程晶體管和以電容接法與編程晶體管柵極共享的控制晶體管。本發(fā)明采用差分架構(gòu)，減小管子尺寸，表面上管子的數(shù)目增加了一倍，整體上對管子的要求降低，存儲單元的面積變化不會很大，降低其工作電壓，工作電壓的降低必然使得功耗降低，穩(wěn)定性得到明顯改進(jìn)，具有很重要的研究意義和廣闊的市場前景。
文檔編號G11C16/06GK103137201SQ20131009097
公開日2013年6月5日 申請日期2013年3月21日 優(yōu)先權(quán)日2013年3月21日
發(fā)明者李力南, 翁宇飛, 王子歐 申請人:蘇州寬溫電子科技有限公司