非易失性存儲器件的編程方法
【專利摘要】本發(fā)明提供了一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管。所述編程方法包括以下步驟：在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到公共源極線；以及在將選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與公共源極線相鄰的字線組時，將增大得大于第一電壓的第二電壓施加到公共源極線。
【專利說明】非易失性存儲器件的編程方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年8月30日提交的申請?zhí)枮?0-2012-0095673的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實施例涉及一種非易失性存儲器件的操作方法，更具體而言，涉及一種非易失性存儲器件的編程方法。
【背景技術(shù)】
[0004]近來，對能夠電編程和電擦除并且即使在不供應(yīng)電源的狀態(tài)下也能保持?jǐn)?shù)據(jù)的非易失性存儲器件的需求快速增加。在非易失性存儲器件之中，NAND快閃存儲器件包括多個存儲器單元，所述多個存儲器單元串聯(lián)連接使得相鄰的單元共用漏極或源極，并且形成一個存儲串(string)。因此，NAND快閃存儲器件適用于儲存大量信息。
[0005]具體地，形成NAND快閃存儲器件的存儲串包括串聯(lián)連接在位線與公共源極線之間的漏極選擇晶體管、多個存儲器單元以及源極選擇晶體管。漏極選擇晶體管、存儲器單元以及源極選擇晶體管具有分別與漏極選擇線、字線以及源極選擇線連接并且被漏極選擇線、字線以及源極選擇線控制的柵極。多個存儲串和與相應(yīng)的存儲串連接的多個位線形成存儲器單兀塊。
[0006]為了將存儲器單元編程，對存儲器單元執(zhí)行擦除操作，使得存儲器單元具有負(fù)的閾值電壓。然后，將高電壓作為編程電壓施加到被選中用于編程的存儲器單元的字線，使得選中的存儲器單元具有較高的閾值電壓。此時，其他的未選中的存儲器單元的閾值電壓不能改變。
[0007]然而，在編程操作期間，編程電壓不僅被施加到選中的存儲器單元，而且還被施加到與選中的存儲器單元共用字線的未選中的存儲器單元。因此，可能發(fā)生與選中的字線連接的未選中的存儲器單元被編程的編程干擾。通常，為了防止編程干擾，使用以下方法:將未選中的存儲串的漏極選擇晶體管和源極選擇晶體管關(guān)斷，以將未選中的存儲串的存儲器單元的溝道浮置，并且將編程電壓和通過電壓施加到選中的字線和未選中的字線，以將未選中的存儲串的存儲器單元的溝道電壓升壓。
[0008]然而，現(xiàn)有的溝道升壓方法隨著選中的存儲器單元的位置的不同可能不能獲得防編程干擾效果。具體地，當(dāng)選中的存儲器單元位于存儲串的沿延伸方向的端部時，防編程干擾效果可能降低。在下文中，參見圖1A和圖1B，將更加詳細(xì)地描述這種問題。
[0009]圖1A和圖1B是用于解釋現(xiàn)有方法的問題的圖。具體地，圖1A是當(dāng)選中的存儲器單元最相鄰于公共源極線CSL時的未選中的存儲串的截面圖，圖1B是當(dāng)選中的存儲器單元最相鄰于位線BL時的未選中的存儲串的截面圖。
[0010]參見圖1A，將電源電壓Vcc施加到未選中的存儲串的公共源極線CSL、漏極選擇線DSL以及位線BL，并且將OV施加到源極選擇線SSL，由此將未選中的存儲串的存儲器單元的溝道浮置。
[0011]隨后，當(dāng)將編程電壓Vpgm施加到選中的存儲器單元的字線WLO并且將通過電壓Vpass施加到其他的字線WLl至WLn時，存儲器單元的溝道電壓升壓。此時，由于編程電壓Vpgm高于通過電壓Vpass，所以在字線WLO之下升壓的溝道電壓CHl比在其他的字線WLl至WLn之下升壓的溝道電壓CH2更大。
[0012]在這種情況下，由于在字線WLO之下的溝道電壓與施加到相鄰的公共源極線CSL的電壓Vcc之間的差很大，所以泄漏電流可以流到公共源極線CSL (參見①)。因此，在字線WLO之下的溝道電壓減小。S卩，由于不能保持未選中的存儲串中的與字線WLO連接的存儲器單元的溝道電壓的升壓程度，所以相對應(yīng)的存儲器單元可能被編程。
[0013]此外，參見圖1B，以與圖1A相同的方式將未選中的存儲串的存儲器單元的溝道浮置。
[0014]然后，當(dāng)將編程電壓Vpgm施加到選中的存儲器單元的字線WLn并且將通過電壓Vpass施加到其他的字線WLO至WLn-1時，存儲器單元的溝道電壓升壓。此時，在字線WLn之下升壓的溝道電壓CHl比在其他的字線WLO至WLn-1之下升壓的溝道電壓CH2更高。
[0015]在這種情況下，由于在字線WLn之下的溝道電壓與施加到相鄰的位線BL的電壓Vcc之間的差很大，所以泄漏電流可以流到位線BL (參見②)。因此，在字線WLn之下的溝道電壓減小。即，由于不能保持未選中的存儲串中的與字線WLn連接的存儲器單元的溝道電壓的升壓程度，所以相對應(yīng)的存儲器單元可能被編程。

【發(fā)明內(nèi)容】

[0016]根據(jù)一個示例性實施例，一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管，所述編程方法包括以下步驟:在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到公共源極線；以及在將多個存儲器單元中的選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與公共源極線相鄰的字線組時，將比第一電壓更大的第二電壓施加到公共源極線。
[0017]根據(jù)一個示例性實施例，一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管，所述編程方法包括以下步驟:在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到未選中的位線；以及在將選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與位線相鄰的字線組時，將比第一電壓更大的第二電壓施加到未選中的位線。
[0018]在本發(fā)明的一個示例性實施例中，一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管，所述編程方法包括以下步驟:在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到公共源極線；在第一時段期間將第二電壓施加到未選中的位線；在將選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與公共源極線相鄰的第一字線組時，將比第一電壓更大的第三電壓施加到公共源極線；以及在第二時段期間，當(dāng)選中的字線屬于與位線相鄰的第二字線組時，將比第二電壓更大的第四電壓施加到未選中的位線。
【專利附圖】

【附圖說明】
[0019]圖1A和圖1B是用于解釋現(xiàn)有方法的問題的圖。
[0020]圖2A是說明根據(jù)一個示例性實施例的非易失性存儲器件的電路圖。
[0021]圖2B是圖2A的一個存儲串的截面圖。
[0022]圖3是用于解釋根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的編程方法的流程圖。
[0023]圖4A至圖4D是分別用于解釋圖3的步驟S313、S314、S315以及S316的時序圖。【具體實施方式】
[0024]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實施例。然而，本發(fā)明可以用不同的方式實施，而不應(yīng)解釋為局限于本文所列的實施例。確切地說，提供這些實施例使得本說明書充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。在說明書中，相似的附圖標(biāo)記在本發(fā)明的不同附圖與示例性實施例中表示相似的部分。
[0025]圖2A是說明根據(jù)一個示例性實施例的非易失性存儲器件的電路圖。圖2B是圖2A的一個存儲串的截面圖。
[0026]參見圖2A和圖2B，示例性的非易失性存儲器件包括多個存儲串STO至ST1，每個存儲串包括源極選擇晶體管SST、多個存儲器單元MCO至MCn以及漏極選擇晶體管DST，它們?nèi)看?lián)連接在公共源極線CSL與位線BLO或BLl之間。圖2A說明兩個存儲串STO和ST1，但是本發(fā)明不局限于此?？梢愿淖兇鎯Υ臄?shù)目和與相應(yīng)的存儲串連接的位線的數(shù)目。在圖2A和圖2B中，η表示指示了每個存儲串STO和STl中包括的字線的數(shù)目或存儲器單元的數(shù)目的自然數(shù)。
[0027]漏極選擇晶體管DST具有與漏極選擇線DSL連接的柵極、并且通過漏極選擇線DSL來控制，其中漏極選擇線DSL沿著與存儲串STO和STl的延伸方向(在下文中，第一方向)相交叉的方向(在下文中，第二方向)延伸。源極選擇晶體管SST具有與沿著第二方向延伸的源極選擇線SSL連接的柵極，并且通過源極選擇線SSL來控制。
[0028]每個存儲器單元MCO至MCn具有浮柵FG和控制柵的層疊結(jié)構(gòu)。存儲器單元MCO至MCn的控制柵與沿著第二方向延伸的字線WLO至WLn連接，并分別由字線WLO至WLn來控制。另一方面，浮柵FG具有島形狀。
[0029]在圖2Β中，附圖標(biāo)記100和110分別表示半導(dǎo)體襯底和結(jié)區(qū)。此外,盡管未在圖2Β中示出，但是隧道絕緣層插入在浮柵FG與半導(dǎo)體襯底100之間，并且柵間絕緣層插入在浮柵FG與字線WLO至WLn之間。
[0030]在上述非易失性存儲器件中，為了便于描述，將兩個存儲串STO和STl分成選中的存儲串STO和未選中的存儲串STl。選中的存儲串STO是包括作為編程目標(biāo)的選中的存儲器單元的存儲串，而未選中的存儲串STl是僅包括不能被編程的存儲器單元(即，未選中的存儲器單元)的存儲串。此外，與選中的存儲串STO連接的位線BLO被稱作選中的位線BLO，而與未選中的存儲串STl連接的位線BLl被稱作未選中的位線BLl。此外，與選中的存儲器單元連接的字線被稱作選中的字線sel.WL，而與其他的存儲器單元連接的字線被稱作未選中的字線unsel.WL。參見圖3至圖4D，以下將描述根據(jù)本發(fā)明的示例性實施例的非易失性存儲器件的編程方法。
[0031]圖3是用于解釋根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的編程方法的流程圖。圖4A至圖4D是分別用于解釋圖3的步驟S313、S314、S315以及S316的時序圖。
[0032]參見圖3，在步驟S311，判斷選中的字線sel.WL是否與公共源極線CSL相鄰。此時，選中的字線sel.WL是否與公共源極線CSL相鄰并不一定意味著字線WLO最相鄰于公共源極線CSL，而是可以根據(jù)設(shè)定而不同。例如，字線WLO至WLn之中的被布置為靠近公共源極線CSL的一個或更多個字線(即，字線WLO至WLk)可以被設(shè)定成與公共源極線CSL相鄰的組Gl，而其他的字線可以被設(shè)定成與公共源極線CSL不相鄰的組G2。在下文中，組Gl被稱作相鄰的組，而組G2被稱作不相鄰的組。在這種情況下，當(dāng)選中的字線sel.WL屬于相鄰的組Gl時，判斷出選中的字線sel.WL與公共源極線CSL相鄰，而當(dāng)選中的字線sel.WL屬于不相鄰的組G2時，判斷出選中的字線sel.WL與公共源極線CSL不相鄰。這里，k可以具有任何值，只要k是從O到η的整數(shù)。即，根據(jù)設(shè)定，可以是僅最相鄰于公共源極線CSL的字線WLO屬于相鄰的組Gl，或者可以是字線WLO至WLn全部都屬于相鄰的組Gl。
[0033]此外，在步驟S312判斷選中的字線sel.WL是否與位線BLO和BLl相鄰。此時，選中的字線sel.WL是否與位線BLO和BLl相鄰并不一定意味著字線WLn最相鄰于位線BLO和BLl，而是可以根據(jù)設(shè)定而不同。例如，字線WLO至WLn之中的被布置成靠近位線BLO和BLl的一個或更多個字線(即，字線WLn至WLm)可以被設(shè)定成與位線BLO和BLl相鄰的組G3，而其他的字線可以被設(shè)定成與位線BLO和BLl不相鄰的組G4。在下文中，組G3被稱作相鄰的組G3，而組G4被稱作不相鄰的組G4。在這種情況下，當(dāng)選中的字線sel.WL屬于相鄰的組G3時，判斷出選中的字線sel.WL與位線BLO和BLl相鄰，而當(dāng)選中的字線sel.WL屬于不相鄰的組G4時，判斷出選中的字線sel.WL與位線BLO和BLl不相鄰。這里，m可以具有任何值，只要m是從O到η的整數(shù)。即，根據(jù)設(shè)定，可以是僅最相鄰于位線BLO和BLl的字線WLn屬于相鄰的組G3，或者可以是字線WLO至WLn全部都屬于相鄰的組G3。
[0034]步驟S311的判斷和步驟S312的判斷可以彼此獨立地執(zhí)行，并且k和m彼此無關(guān)地被確定。換言之，選中的字線sel.WL是否屬于公共源極線CSL的相鄰的組Gl與選中的字線sel.WL是否屬于位線BLO和BLl的相鄰的組G3無關(guān)。因此，可以首先執(zhí)行步驟S312，然后執(zhí)行步驟S311。
[0035]根據(jù)步驟S311和步驟S312的判斷結(jié)果，推出四種情況。第一種情況是選中的字線sel.WL屬于公共源極線CSL的相鄰的組Gl并且屬于位線BLO和BLl的相鄰的組G3。第二種情況是選中的字線sel.WL屬于公共源極線CSL的相鄰的組Gl但不屬于位線BLO和BLl的相鄰的組G3。第三種情況是選中的字線sel.WL不屬于公共源極線CSL的相鄰的組Gl但屬于位線BLO和BLl的相鄰的組G3。第四種情況是選中的字線sel.WL不屬于公共源極線CSL的相鄰的組Gl并且不屬于位線BLO和BLl的相鄰的組G3。
[0036]首先，在第二種情況下，在將選中的存儲器單元編程時，在步驟S314增大公共源極線CSL的電壓。增大公共源極線CSL的電壓的原因是為了防止泄露電流流到公共源極線CSL,因為選中的字線sel.WL與公共源極線CSL相鄰。參見圖4B，以下將描述具體的編程操作。[0037]參見圖4B，在將選中的存儲器單元編程的第二時段之前，提供將存儲串STO和STl的溝道預(yù)充電的第一時段Tl。
[0038]在第一時段Tl期間，將OV的接地電壓施加到源極選擇線SSL以關(guān)斷源極選擇晶體管SST，由此阻擋存儲串STO和STl與公共源極線CSL之間的連接。此時，將預(yù)定的正電壓(例如，電源電壓Vcc)施加到公共源極線CSL，以防止泄漏電流流經(jīng)公共源極線CSL。
[0039]此外，將第一漏極選擇線電壓VdslU例如，電源電壓Vcc)施加到漏極選擇線DSL。此時，將較低的位線編程電壓(例如，0V)施加到選中的位線BLO以將選中的存儲串STO的漏極選擇晶體管DST導(dǎo)通。由此，選中的存儲串STO的溝道被預(yù)充電到低電壓。另一方面，將較高的位線編程禁止電壓(例如，電源電壓Vcc)施加到未選中的位線BLl以將未選中的存儲串STl的漏極選擇晶體管DST關(guān)斷。由于未選中的存儲串STl的源極選擇晶體管SST和漏極選擇晶體管DST都關(guān)斷，所以未選中的存儲串STl的存儲器單元MCO至MCn的溝道變成浮置狀態(tài)。
[0040]在示例性實施例中，第一漏極選擇線電壓Vdsll在臨近第一時段Tl結(jié)束之前下降一定程度，然后增大到值等于或小于第一漏極選擇線電壓Vdsll第二漏極選擇線電壓Vdsl2,從而可靠地設(shè)定未選中的存儲串STl的存儲器單元MCO至MCn的浮置狀態(tài)。然而，本發(fā)明不限制于此。當(dāng)?shù)谝宦O選擇線電壓Vdsll和第二漏極選擇線電壓Vdsl2彼此相等時，第一漏極選擇線電壓Vdsll不下降，而是可以保持恒定的電壓(例如第一時段Tl期間的電源電壓Vcc)。可替選地，當(dāng)?shù)诙O選擇線電壓Vdsl2比第一漏極選擇線電壓Vdsll小時，第一漏極選擇線電壓VdslI可以在臨近第一時段Tl結(jié)束之前緩緩地減小到第二漏極選擇線電壓Vdsl2。此時，即使第二漏極選擇線電壓Vdsl2比第一漏極選擇線電壓Vdsll小時，用以導(dǎo)通選中的存儲串STO的漏極選擇晶體管DST并且關(guān)斷未選中的存儲串STl的漏極選擇晶體管DST的電壓也具有大于OV且小于電源電壓Vcc的值。
[0041 ] 在將選中的存儲器單元編程的第二時段T2期間，將通過電壓Vpass施加到未選中的字線unsel.WL,并且將編程電壓Vpgm施加到選中的字線sel.WL。
[0042]在本發(fā)明的本示例性實施例中，將第二時段T2分成三個時段T2a、T2b以及T2c，并且在這些時段期間以步進的方式來增大或減小施加到選中的字線sel.WL的電壓。具體地，施加到選中的字線sel.WL的電壓在時段T2a期間被增大到通過電壓Vpass，然后在時段T2b期間被增大到編程電壓Vpgm，然后在時段T2c期間被減小到通過電壓Vpass。然而，本發(fā)明不局限于此，施加到選中的字線sel.WL的電壓可以在第二時段T2期間直接增加到編程電壓Vpgm，然后保持直到第二時段T2結(jié)束(參見虛線)。在下文中，為了便于描述，將時段T2a和T2c分別稱作第一通過電壓施加時段和第二通過電壓施加時段，而將時段T2b稱作編程電壓施加時段。
[0043]根據(jù)通過電壓Vpass和編程電壓Vpgm的施加，處于浮置狀態(tài)的未選中的存儲串STl的存儲器單元MCO至MCn的溝道電壓被升壓。然而，由于被升壓的溝道電壓與施加到公共源極線CSL的電壓之間的差，泄漏電流可以流到公共源極線CSL。這種現(xiàn)象隨著選中的字線sel.WL的位置靠近公共源極線CSL而變得嚴(yán)重。為了防止這種現(xiàn)象，在第二時段T2期間將增大得大于第一時段Tl期間施加的電壓(例如，電源電壓)的電壓Vcc+a施加到公共源極線CSL。圖4B說明了在編程電壓施加時段T2b期間施加增大的電壓Vcc+a，但是本發(fā)明不局限于此。除了編程電壓施加時段T2b以外，可以在第一通過電壓施加時段T2a和/或第二通過電壓施加時段T2c期間施加增大電壓Vcc+a (參見虛線)。當(dāng)在整個第二時段T2期間將編程電壓Vpgm施加到選中的字線sel.WL時，可以在整個第二時段T2期間將增大的電壓Vcc+a施加到公共源極線CSL。
[0044]在第二時段T2期間，可以保持施加到漏極選擇線DSL、位線BLO和BLl以及源極選擇線SSL的電壓。
[0045]然后，在編程結(jié)束的第三時段T3期間，停止對選中的字線sel.WL、未選中的字線unsel.WL、源極選擇線SSL、公共源極線CSL、漏極選擇線DSL以及位線BLO和BLl施加電壓。
[0046]在示例性實施例中，可以在第二時段T2期間減小未選中的存儲串STl的存儲器單元MCO至MCn的升壓的溝道電壓與施加到公共源極線CSL的電壓之間的差。因此，未選中的存儲串STl的存儲器單元MCO至MCn、具體而言與選中的字線sel.WL連接的存儲器單元可以被禁止編程。
[0047]在第三種情況下，在將選中的存儲器單元編程時，在步驟S315增大未選中的位線BLl的電壓。增大未選中的位線BLl的電壓的原因是為了防止泄露電流流到未選中的位線BLl，因為選中的字線sel.WL與位線BLO和BLl相鄰。參見圖4C，以下將描述具體的編程操作。以下的描述將集中在與參照圖4B描述的不同之處。
[0048]參見圖4C，提供將存儲串STO和STl的溝道預(yù)充電的第一時段Tl。在第一時段Tl期間，將未選中的存儲串STl的存儲器單元MCO至MCn的溝道浮置。
[0049]然后，在將選中的存儲器單元編程的第二時段T2期間，將通過電壓Vpass施加到未選中的字線unsel.WL,并且將編程電壓Vpgm施加到選中的字線sel.WL。因此，處于浮置狀態(tài)的未選中的存儲串STl的存儲器單元MCO至MCn的溝道電壓被升壓。
[0050]然而，由于未選中的存儲串STl的存儲器單元MCO至MCn的升壓的溝道電壓與施加到未選中的位線BLl的電壓之間的差，泄漏電流可以流到未選中的位線BL1。這種現(xiàn)象隨著選中的字線sel.WL的位置靠近位線BLO和BLl而變得嚴(yán)重。為了防止這種現(xiàn)象，在第二時段T2期間將增大得大于第一時段Tl期間施加的電壓(例如，電源電壓Vcc)的電壓Vcc+b施加到未選中的位線BL1。圖4C說明了在編程電壓施加時段T2b期間施加增大的電壓Vcc+b，但是本發(fā)明不局限于此。除了編程電壓施加時段T2b以外，可以在第一通過電壓施加時段T2a和/或第二通過電壓施加時段T2c期間施加增大的電壓Vcc+b (參見虛線)。當(dāng)在整個第二時段T2期間將編程電壓Vpgm施加到選中的字線sel.WL時，可以在整個第二時段T2期間將增大的電壓Vcc+b施加到未選中的位線BLl。
[0051]在第二時段T2期間，可以保持施加到漏極選擇線DSL、選中的位線BL0、源極選擇線SSL以及公共源極線CSL的電壓。
[0052]然后，在第三時段T3期間結(jié)束編程。
[0053]在上述示例性實施例中，可以在第二時段T2期間減小未選中的存儲串STl的存儲器單元MCO至MCn的升壓的溝道電壓與施加到未選中的位線BLl的電壓之間的差。因此，未選中的存儲串STl的存儲器單元MCO至MCn、具體而言與選中的字線sel.WL連接的存儲器單元可以被禁止編程。
[0054]在第一種情況下，在將選中的存儲器單元編程時，在步驟S313同時增大未選中的位線BLl的電壓和公共源極線CSL的電壓。同時增大未選中的位線BLl的電壓和公共源極線CSL的電壓的原因是為了防止泄漏電流流到未選中的位線BL1，因為選中的字線sel.WL與位線BLO和BLl相鄰，并且為了防止泄漏電流流到公共源極線CSL，因為選中的字線sel.WL也與公共源極線CSL相鄰。參見圖4A，以下將描述具體的編程操作。以下的描述將集中在與參照圖4B和圖4C描述的不同之處。
[0055]參見圖4A，在第二時段T2期間，施加增大得大于第一時段Tl期間施加到未選中的位線BLl的電壓(例如，電源電壓Vcc)的電壓Vcc+b，并且施加增大得大于第一時段Tl期間施加到公共源極線CSL的電壓(例如，電源電壓Vcc)的電壓Vcc+a。可以僅在編程電壓施加時段T2b、或在除了編程電壓施加時段T2b以外的第一通過電壓施加時段T2a和/或第二通過電壓施加時段T2c期間施加增大的電壓Vcc+b或Vcc+a (參見虛線)。當(dāng)在整個第二時段T2期間將編程電壓Vpgm施加到選中的字線sel.WL時，可以在整個第二時段T2期間將增大的電壓Vcc+a施加到公共源極線CSL，并且可以將增大的電壓Vcc+b施加到未選中的位線 BL1。
[0056]在第二時段T2期間，可以保持施加到漏極選擇線DSL、選擇位線BLO以及源極選擇線SSL的電壓。
[0057]在示例性實施例中，可以減小未選中的存儲串STl的存儲器單元MCO至MCn的升壓的溝道電壓與施加到未選中的位線BLl的電壓之間的差，以及可以減小未選中的存儲串STl的存儲器單元MCO至MCn的升壓的溝道電壓與施加到公共源極線CSL的電壓之間的差。因此，未選中的存儲串STl的存儲器單元MCO至MCn、具體而言與選中的字線sel.WL連接的存儲器單元可以被禁止編程。
[0058]在第四種情況下，在將選中的存儲器單元編程時，在步驟S316保持未選中的位線BLl和公共源極線CSL的電壓。這是因為，當(dāng)判斷出選中的字線sel.WL既不與位線BLO和BLl相鄰也不與公共源極線 CSL相鄰時，不需要防止泄露電流流動。參見圖4D，以下將描述具體的編程操作。以下的描述將集中在與參照圖4B和圖4C描述的不同之處。
[0059]參見圖4D，在第二時段T2期間，將與在第一時段Tl期間施加的電壓(例如，電源電壓Vcc)相同的電壓施加到未選中的位線BL，并且將與在第一時段Tl期間施加的電壓(例如，電源電壓Vcc)相同的電壓施加到公共源極線CSL。
[0060]在上述示例性實施例中，當(dāng)施加到公共源極線CSL的電壓的增量被稱作第一電壓增量a而施加到未選中的位線BLl的電壓的增量被稱作第二電壓增量b時，第一電壓增量a和第二電壓增量b可以彼此相等或彼此不同。在示例性實施例中，描述了第一電壓增量a和第二電壓增量b具有固定的值，但是本發(fā)明不局限于此。第一電壓增量a和第二電壓增量b可以根據(jù)選中的字線sel.WL而具有不同的值。
[0061]首先，可以將圖3的步驟S311中的公共源極線CSL的相鄰的組Gl分成從靠近公共源極線CSL的一側(cè)開始布置的兩個或更多個子組，例如，第一子組G1、第二子組G2、…。此時，屬于每個子組的字線的數(shù)目可以根據(jù)設(shè)定而改變。
[0062]這里，當(dāng)選中的字線sel.WL屬于子組之中的靠近公共源極線CLS的子組時，可以增加第一電壓增量a。例如，假設(shè)存在32個字線WLO至WL31，相鄰的組Gl包括字線WLO至WLlO，并且相鄰的組Gl分成包括字線WLO至WL3的第一子組Gl1、包括字線WL4至WL7的第二子組G12、以及包括字線WL8至WLlO的第三子組G13。在這種情況下，當(dāng)選中的字線sel.WL屬于第一子組G11、第二子組G12、第三子組G13時，第一電壓增量a可以分別設(shè)定成al、a2、a3，并且可以建立al>a2>a3的表達式。[0063]此外，可以將圖3的步驟S312中的位線BLO和BLl的相鄰的組G3分成從靠近位線BLO和BLl的一側(cè)開始布置的兩個或更多個子組，例如，第一子組G31、第二子組G32、…。相似地，屬于每個組的字線的數(shù)目可以改變。
[0064]這里，當(dāng)選中的字線sel.WL屬于子組之中的靠近位線BLO和BLl的子組時，可以增加第二電壓增量b。例如，假設(shè)存在32個字線WLO至WL31，相鄰的組G3包括字線WL31至WL20,并且相鄰的組G3分成包括字線WL31至WL29的第一子組G31、包括字線WL28至WL25的第二子組G32、以及包括字線WL24至WL20的第三子組G33。在這種情況下，當(dāng)選中的字線sel.WL屬于第一子組G31、第二子組G32、第三子組G33時，第二電壓增量b可以被分別設(shè)定成bl、b2、b3，并且可以建立bl>b2>b3的表達式。
[0065]在示例性實施例中，如參照圖3至圖4D所描述的，可以根據(jù)選中的字線sel.WL的位置而將增大的電壓施加到公共源極線CSL和/或未選中的位線BLl，并且可以根據(jù)選中的字線sel.WL的位置來控制增大的電壓的增量。
[0066]根據(jù)示例性實施例，可以通過考慮選中的存儲器單元的位置來有效地防止編程干擾。
[0067] 盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員顯然的是，可以在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下進行各種變化和修改。
【權(quán)利要求】
1.一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管，所述編程方法包括以下步驟: 在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到所述公共源極線；以及 在將所述多個存儲器單元的選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與所述公共源極線相鄰的字線組時，將比所述第一電壓大的第二電壓施加到所述公共源極線。
2.如權(quán)利要求1所述的編程方法，其中，所述第二時段包括: 將編程電壓施加到所述選中的字線的編程電壓施加時段，并且 在所述編程電壓施加時段期間將所述第二電壓施加到所述公共源極線。
3.如權(quán)利要求1所述的編程方法，其中，所述第二時段包括: 將通過電壓施加到所述選中的字線的通過電壓施加時段，以及 將編程電壓施加到所述選中的字線的編程電壓施加時段，并且 其中，在所述編程電壓施加時段期間將所述第二電壓施加到所述公共源極線。
4.如權(quán)利要求3所述的編程方法，其中，在所述通過電壓施加時段期間將所述第二電壓施加到所述公共源極線。
5.如權(quán)利要求1所述的編程方法，其中，與所述公共源極線相鄰的字線組包括: 從最靠近所述公共源極線的一側(cè)開始布置的一個或更多個字線。
6.如權(quán)利要求1所述的編程方法，其中，將與所述公共源極線相鄰的字線組分成從最靠近所述公共源極線的一側(cè)開始布置的第一子組至第N子組，其中，N是等于或大于I的自然數(shù)， 其中，所述第一子組至所述第N子組中的每個包括一個或更多個字線，以及其中，所述第二電壓的量值從所述選中的字線所屬的子組之中的所述第一子組到所述第N子組減小。
7.一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管，所述編程方法包括以下步驟: 在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到未選中的位線；以及 在將選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與所述位線相鄰的字線組時，將比所述第一電壓大的第二電壓施加到所述未選中的位線。
8.如權(quán)利要求7所述的編程方法，其中，所述第二時段包括: 將編程電壓施加到所述選中的字線的編程電壓施加時段，并且 在所述編程電壓施加時段期間，將所述第二電壓施加到所述未選中的位線。
9.如權(quán)利要求7所述的編程方法，其中，所述第二時段包括: 將通過電壓施加到所述選中的字線的通過電壓施加時段，以及 將編程電壓施加到所述選中的字線的編程電壓施加時段，并且 其中，在所述編程電壓施加時段期間將所述第二電壓施加到所述未選中的位線。
10.如權(quán)利要求9所述的編程方法，其中，在所述通過電壓施加時段期間將所述第二電壓施加到所述未選中的位線。
11.如權(quán)利要求7所述的編程方法，其中，與所述位線相鄰的字線組包括: 從最靠近所述位線的一側(cè)開始布置的一個或更多個字線。
12.如權(quán)利要求7所述的編程方法，其中，將與所述位線相鄰的字線組分成從最靠近所述位線的一側(cè)開始布置的第一子組至第M子組， 其中，所述第一子組至所述第M子組中的每個包括一個或更多個字線，其中，M是等于或大于I的自然數(shù)，以及 其中，所述第二電壓的量值從所述選中的字線所屬的子組之中的所述第一子組到所述第M子組減小。
13.一種非易失性存儲器件的編程方法，所述非易失性存儲器件包括多個存儲串，每個存儲串包括串聯(lián)連接在公共源極線與位線之間的源極選擇晶體管、多個存儲器單元以及漏極選擇晶體管，所述編程方法包括以下步驟: 在將未選中的存儲串的多個存儲器單元的溝道浮置的第一時段期間，將第一電壓施加到所述公共源極線； 在所述第一時段期間將第二電壓施加到未選中的位線； 在將選中的存儲器單元編程的第二時段期間，當(dāng)選中的字線屬于與所述公共源極線相鄰的第一字線組時，將比所述第一電壓大的第三電壓施加到所述公共源極線；以及 在所述第二時段期間，當(dāng)所述選中的字線屬于與所述位線相鄰的第二字線組時，將比所述第二電壓大的第四電壓施 加到所述未選中的位線。
14.如權(quán)利要求13所述的編程方法，其中，所述第二時段包括: 將編程電壓施加到所述選中的字線的編程電壓施加時段， 在所述編程電壓施加時段期間將所述第三電壓施加到所述公共源極線，以及 在所述編程電壓施加時段期間將所述第四電壓施加到所述未選中的位線。
15.如權(quán)利要求13所述的編程方法，其中，所述第二時段包括: 將通過電壓施加到所述選中的字線的通過電壓施加時段，以及 將編程電壓施加到所述選中的字線的編程電壓施加時段，并且 其中，在所述編程電壓施加時段期間將所述第三電壓施加到所述公共源極線，以及 在所述編程電壓施加時段期間將所述第四電壓施加到所述未選中的位線。
16.如權(quán)利要求15所述的編程方法，其中，在所述通過電壓施加時段期間將所述第三電壓施加到所述公共源極線，以及 在所述通過電壓施加時段期間將所述第四電壓施加到所述未選中的位線。
17.如權(quán)利要求13所述的編程方法，其中，所述第一字線組包括: 從最靠近所述公共源極線的一側(cè)開始布置的一個或更多個字線，并且 所述第二字線組包括:從最相鄰于所述位線的一側(cè)開始布置的一個或更多個字線。
18.如權(quán)利要求17所述的編程方法，其中，所述第一字線組和所述第二字線組彼此獨立地設(shè)定。
19.如權(quán)利要求13所述的編程方法，其中，將所述第一字線組分成從最靠近所述公共源極線的一側(cè)開始布置的第一子組至第N子組，其中，N是等于或大于I的自然數(shù)，其中，所述第一子組至所述第N子組中的每個包括一個或更多個字線，以及其中，所述第三電壓的量值從所述選中的字線所屬的子組之中的所述第一子組到所述第N子組減小。
20.如權(quán)利要求13所述的編程方法，其中，將所述第二字線組分成從最相鄰于所述位線的一側(cè)開始布置的第一子組至第M子組，其中，M是等于或大于I的自然數(shù)， 其中，所述第一子組至所述第M子組中的每個包括一個或更多個字線，以及其中，所述第四電壓的量值從所述選中的字線所屬的子組之中的所述第一子組到所述第M子組減小。
【文檔編號】G11C16/10GK103680624SQ201310122557
【公開日】2014年3月26日 申請日期:2013年4月10日 優(yōu)先權(quán)日:2012年8月30日
【發(fā)明者】金泰均 申請人:愛思開海力士有限公司