字線驅(qū)動(dòng)器及相關(guān)方法
【專利摘要】本發(fā)明涉及的是字線驅(qū)動(dòng)器及相關(guān)方法，該字線驅(qū)動(dòng)器包括與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接的第一晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和字線電連接的第二晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和第二晶體管的體電極電連接的第一開關(guān)，以及與第二電壓供應(yīng)節(jié)點(diǎn)和第二晶體管的體電極電連接的第二開關(guān)。
【專利說(shuō)明】字線驅(qū)動(dòng)器及相關(guān)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，本發(fā)明涉及一種字線驅(qū)動(dòng)器及相關(guān)方法。
【背景技術(shù)】
[0002]半導(dǎo)體工業(yè)由于多種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的發(fā)展經(jīng)歷了迅速的成長(zhǎng)。就絕大部分而言，集成密度方面的這種發(fā)展源于半導(dǎo)體工藝節(jié)點(diǎn)的縮小(例如，朝著20nm以下的節(jié)點(diǎn)縮小工藝節(jié)點(diǎn))。隨著器件尺寸的縮小，也縮小了電壓節(jié)點(diǎn)，同時(shí)現(xiàn)代的核心器件電壓傾向于小于I伏并且輸入/輸出(I/O)器件電壓低于2伏。
[0003]非易失性存儲(chǔ)器(NVM)，一種在不供電時(shí)仍保有存儲(chǔ)的數(shù)據(jù)的存儲(chǔ)器經(jīng)常被置入到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯工藝中并且通常需要用于操作的高編程電壓。在許多NVM應(yīng)用中，字線(WL)解碼器驅(qū)動(dòng)字線上的高電壓來(lái)編程N(yùn)VM單元且驅(qū)動(dòng)字線上的低電壓從NVM單元中進(jìn)行讀取。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種字線驅(qū)動(dòng)器，包括:第一晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接；第二晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和所述字線電連接；第一開關(guān)，與所述第一電壓供應(yīng)節(jié)點(diǎn)和所述第二晶體管的體電極電連接；以及第二開關(guān)，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第二晶體管的體電極電連接。
[0005]在所述字線驅(qū)動(dòng)器中，進(jìn)一步包括:負(fù)電壓泵，與所述第二晶體管的柵電極電連接。
[0006]在所述字線驅(qū)動(dòng)器中，所述負(fù)電壓泵包括:邏輯門，具有輸入端和輸出端；電容器，具有與所述輸入端電連接的第一端和與所述第二晶體管的柵電極電連接的第二端；以及第三晶體管，與所述電容器的所述第二端和第三電壓供應(yīng)節(jié)點(diǎn)電連接。
[0007]在所述字線驅(qū)動(dòng)器中，所述負(fù)電壓泵包括:第四晶體管，與所述電容器的所述第二端和所述第三電壓供應(yīng)節(jié)點(diǎn)電連接；第五晶體管，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第四晶體管的柵電極電連接；以及第六晶體管，與所述電容器的所述第二端和所述第四晶體管的柵電極電連接。
[0008]在所述字線驅(qū)動(dòng)器中，進(jìn)一步包括:第三開關(guān)，與所述第二晶體管的體電極和所述字線電連接。
[0009]在所述字線驅(qū)動(dòng)器中，進(jìn)一步包括:負(fù)電壓泵，與所述第二晶體管的柵電極電連接。
[0010]在所述字線驅(qū)動(dòng)器中，所述負(fù)電壓泵包括:邏輯門，具有輸入端和輸出端；電容器，具有與所述輸入端電連接的第一端和與所述第二晶體管的柵電極電連接的第二端；以及第三晶體管，與所述電容器的所述第二端和第三電壓供應(yīng)節(jié)點(diǎn)電連接。
[0011 ] 在所述字線驅(qū)動(dòng)器中，所述負(fù)電壓泵包括:第四晶體管，與所述電容器的所述第二端和所述第三電壓供應(yīng)節(jié)點(diǎn)電連接；第五晶體管，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第四晶體管的柵電極電連接；以及第六晶體管，與所述電容器的所述第二端和所述第四晶體管的柵電極電連接。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種字線驅(qū)動(dòng)器，包括:第一晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接；第二晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和所述字線電連接；第一開關(guān)，與所述第一電壓供應(yīng)節(jié)點(diǎn)和所述第二晶體管的體電極電連接；以及第二開關(guān)，與所述第二晶體管的體電極和所述字線電連接。
[0013]在所述字線驅(qū)動(dòng)器中，進(jìn)一步包括:負(fù)電壓泵，與所述第二晶體管的柵電極電連接。
[0014]在所述字線驅(qū)動(dòng)器中，所述負(fù)電壓泵包括:邏輯門，具有輸入端和輸出端；電容器，具有與所述輸入端電連接的第一端和與所述第二晶體管的柵電極電連接的第二端；以及第三晶體管，與所述電容器的所述第二端和第三電壓供應(yīng)節(jié)點(diǎn)電連接。
[0015]在所述字線驅(qū)動(dòng)器中，所述負(fù)電壓泵包括:第四晶體管，與所述電容器的所述第二端和所述第三電壓供應(yīng)節(jié)點(diǎn)電連接；第五晶體管，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第四晶體管的柵電極電連接；以及第六晶體管，與所述電容器的所述第二端和所述第四晶體管的柵電極電連接。
[0016]根據(jù)本發(fā)明的又一方面，提供了一種驅(qū)動(dòng)字線的方法，包括:提供與第一電壓源和所述字線電連接的第一晶體管；提供與第二電壓源和所述字線電連接的第二晶體管；在非讀取周期中將所述第二晶體管的體電極與所述第一電壓源電連接；以及基本在讀取周期開始時(shí)將所述第二晶體管的體電極與所述第二電源電連接。
[0017]在所述方法中，進(jìn)一步包括:通過負(fù)電荷泵降低所述第二晶體管的柵極電壓。
[0018]在所述方法中，通過所述負(fù)電荷泵降低所述第二晶體管的柵極電壓包括:在所述負(fù)電荷泵的邏輯門的第一輸入端處接收輸入脈沖；將所述輸入脈沖反相，以生成反相輸入脈沖；以及通過與接收所述反相輸入脈沖的電容器的電容耦合來(lái)拉低所述柵極電壓。
[0019]在所述方法中，所述邏輯門是NAND門，并且通過所述負(fù)電荷泵降低所述第二晶體管的柵極電壓包括:在所述邏輯門的第二輸入端處接收讀取信號(hào)。
[0020]在所述方法中，進(jìn)一步包括:基本在所述讀取周期開始時(shí)將所述第二晶體管的體電極與所述第一電壓源斷開。
[0021]在所述方法中，進(jìn)一步包括:通過負(fù)電荷泵降低所述第二晶體管的柵極電壓。
[0022]在所述方法中，進(jìn)一步包括:基本在所述讀取周期開始時(shí)將所述第二晶體管的體電極與所述字線電連接。
[0023]在所述方法中，進(jìn)一步包括:通過負(fù)電荷泵降低所述第二晶體管的柵極電壓。
【專利附圖】

【附圖說(shuō)明】
[0024]為了更全面地理解實(shí)施例及其優(yōu)勢(shì)，現(xiàn)將結(jié)合附圖所進(jìn)行的描述作為參考，其中:
[0025]圖1至圖4是根據(jù)本發(fā)明的多個(gè)實(shí)施例的字線驅(qū)動(dòng)器的電路圖；
[0026]圖5至圖7是根據(jù)本發(fā)明的多個(gè)實(shí)施例驅(qū)動(dòng)字線的方法的流程圖；
[0027]圖8是根據(jù)本發(fā)明的多個(gè)實(shí)施例的具有共享的電壓開關(guān)的字線驅(qū)動(dòng)段的電路圖；以及
[0028]圖9是根據(jù)本發(fā)明的多個(gè)實(shí)施例的負(fù)電壓泵(negative pump)的電路圖。
【具體實(shí)施方式】
[0029]下面，詳細(xì)討論本發(fā)明各實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。
[0030]將借助具體語(yǔ)境，即，字線驅(qū)動(dòng)電路等來(lái)描述實(shí)施例。然而，也可以將其他實(shí)施例應(yīng)用于其他類型的存儲(chǔ)器電路。
[0031]在各個(gè)附圖和論述中，類似的參考標(biāo)號(hào)涉及了類似的部件。盡管單一的部件也可以在一些附圖中進(jìn)行闡述，但這是為了簡(jiǎn)化說(shuō)明和易于討論。本領(lǐng)域的普通技術(shù)人員將容易理解這種論述和闡述通?？梢员粦?yīng)用于結(jié)構(gòu)中的許多部件。
[0032]多電壓通常為電路供電和/或使電路出現(xiàn)偏壓。多電壓引起電勢(shì)差，該電勢(shì)差允許電流流經(jīng)整個(gè)電路從而執(zhí)行多種功能。通常電路被限定為從高電壓流至低電壓。也通常根據(jù)供應(yīng)電壓和接地(接地代表O伏)來(lái)限定電路中的電源。時(shí)常根據(jù)高電源(VDD，VCC)和低電源(VSS，VEE)來(lái)給出其他限定。因此，在1.8伏的電源下工作的電路可以被限定為具有0.9伏的高偏壓和-0.9伏的低偏壓。在下面的說(shuō)明中，除了具體地稱為“接地”或類似的以外，術(shù)語(yǔ)“接地”應(yīng)該被解釋成包括低供應(yīng)電壓，諸如，前面實(shí)例中的-0.9伏。相關(guān)的電壓電平不旨在如此限制本公開的范圍，更多地是為了便于說(shuō)明而作為參考點(diǎn)。
[0033]通常根據(jù)四個(gè)晶體管端:柵極、源極、漏極和體電極來(lái)描述金屬氧化物半導(dǎo)體(MOS)晶體管。應(yīng)該理解，大多數(shù)MOS晶體管是對(duì)稱的器件，這使得它的源極和漏極是可互換的，并且為了便于論述，術(shù)語(yǔ)“源極”和“漏極”通常代表的是術(shù)語(yǔ)。在不必通過使用這些不同的名字來(lái)進(jìn)行區(qū)別的情況下，MOS晶體管的端也可以被稱為“電極”，“端部”等。通常通過支流(DC)電源和被偏置的端之間的直接的或間接的連接來(lái)偏置這些端。接觸件可以穿過金屬化層、接觸通孔、焊盤、凸塊和/或類似地形成位于MOS晶體管的器件區(qū)域之上或上方的互連結(jié)構(gòu)。
[0034]其中包括閃存和浮置柵極類型的非易失性存儲(chǔ)電路被設(shè)計(jì)成通過假定一個(gè)不受到非易失性存儲(chǔ)電路斷電影響的狀態(tài)(例如，特定的電荷)來(lái)存儲(chǔ)數(shù)據(jù)。在許多應(yīng)用中，字線解碼器(或“字線驅(qū)動(dòng)器”)驅(qū)動(dòng)字線上的高電壓來(lái)對(duì)非易失性存儲(chǔ)單元進(jìn)行編程，并且驅(qū)動(dòng)字線上的低電壓來(lái)讀取非易失性存儲(chǔ)單元。字線驅(qū)動(dòng)器使用高電壓器件來(lái)接收高電壓。然而，由于高電壓器件的高閾值電壓(Vth)，高電壓器件可能劣化低電壓處的讀取操作性能。
[0035]在下面的公開內(nèi)容中，介紹了一種新穎的具有雙電壓操作的字線驅(qū)動(dòng)器結(jié)構(gòu)。該字線驅(qū)動(dòng)器使用切換方案和負(fù)電壓泵送(negative pumping)來(lái)在保持編程性能的同時(shí)改進(jìn)讀取性能(例如，速度)。該字線驅(qū)動(dòng)器還具有改進(jìn)的面積。
[0036]圖1是根據(jù)本發(fā)明的多個(gè)實(shí)施例的字線驅(qū)動(dòng)器10的電路圖。字線驅(qū)動(dòng)器10包括晶體管IOOUlOiP 120，邏輯門141、142，開關(guān)131-133以及負(fù)泵送電路150。在多個(gè)電路節(jié)點(diǎn)11、12、13、14處形成字線驅(qū)動(dòng)器10的內(nèi)連接。在一些實(shí)施例中，開關(guān)131-133是晶體
管、傳輸門等等。[0037]邏輯門142(在一些實(shí)施例中為反相器)和晶體管110被用來(lái)將字線(WL)上的電壓拉低至低電壓(例如，地電位)。在一些實(shí)施例中，晶體管110是N型MOS(NMOS)晶體管。晶體管110的柵電極與邏輯門142的輸出端電連接。晶體管110的源電極與接地電連接，并且晶體管110的漏電極與字線(例如，在節(jié)點(diǎn)12處)電連接。在一些實(shí)施例中，晶體管110是高電壓器件，它能夠在高電壓(例如，5伏或更高的)環(huán)境中工作。
[0038]邏輯門141 (在一些實(shí)施例中是NAND門)被操作以控制晶體管100的柵電極處的電壓。在一些實(shí)施例中晶體管100是P型MOS (PMOS)晶體管。晶體管100的源電極與提供第一電壓Vl的第一電源(例如，在節(jié)點(diǎn)11處)電連接。晶體管100的漏極電極與字線(例如，在節(jié)點(diǎn)12處)電連接。當(dāng)邏輯門141在低于第一電壓Vl的電壓下輸出邏輯信號(hào)時(shí)，晶體管100被導(dǎo)通，它將字線上的電壓大約升高至第一電壓VI。在一些實(shí)施例中，晶體管100是高電壓器件，它能夠在高電壓環(huán)境(諸如，5伏或更高)中工作。
[0039]在一些實(shí)施例中，晶體管120是PMOS晶體管。晶體管120的源電極與提供第二電壓V2的第二電源(例如，在節(jié)點(diǎn)14處)電連接。在一些實(shí)施例中，第二電壓V2低于第一電壓VI。在一些實(shí)施例中，第一電壓Vl約為5伏，而第二電壓V2約為3伏。晶體管120的漏極電極與字線(例如，在節(jié)點(diǎn)12處)電連接。在一些實(shí)施例中，晶體管120是高電壓器件，它能夠在高電壓(例如，5伏或更高的)環(huán)境中工作。
[0040]晶體管120的體電極(bulk electrode)的電連接由三個(gè)開關(guān)131、132、133中的任意一個(gè)來(lái)控制。節(jié)點(diǎn)13與晶體管120的體電極電連接。開關(guān)131具有與在節(jié)點(diǎn)13處與體電極電連接的第一端以及在節(jié)點(diǎn)11處與第一電源電連接的第二端。開關(guān)132具有在節(jié)點(diǎn)13處與體電極電連接的第一端以及在節(jié)點(diǎn)14處與第二電源電連接的第二端。開關(guān)133具有在節(jié)點(diǎn)13處與體電極電連接的第一端以及在節(jié)點(diǎn)12處與字線電連接的第二端。
[0041]在功能上，當(dāng)接通(閉合)時(shí)開關(guān)131在第一電源和晶體管120的體電極之間建立起路徑，該路徑將晶體管120的體電極處的電壓拉至第一電壓VI。當(dāng)導(dǎo)通(閉合)時(shí)開關(guān)132在第二電源和晶體管120的體電極之間建立起路徑，該路徑將晶體管120的體電極處的電壓拉至第二電壓V2。當(dāng)導(dǎo)通(閉合)時(shí)開關(guān)133在字線和晶體管120的體電極之間建立起一個(gè)路徑，該路徑將晶體管120的體電極處的電壓拉至字線上的電壓。
[0042]圖2是根據(jù)本發(fā)明的多個(gè)實(shí)施例的字線驅(qū)動(dòng)器10的電路圖。在圖2所示的配置中，字線驅(qū)動(dòng)器10不包括開關(guān)133。如所示的那樣，在一些實(shí)施例中開關(guān)131是PMOS晶體管。開關(guān)131的源電極在節(jié)點(diǎn)11處與第一電源電連接。開關(guān)131的漏電極在節(jié)點(diǎn)13處與晶體管120的體電極電連接。開關(guān)131的柵電極接收用于控制開關(guān)131的操作的第一控制信號(hào)SI。當(dāng)?shù)谝豢刂菩盘?hào)SI是低于第一電壓Vl的電壓時(shí),開關(guān)131導(dǎo)通從而在第一電源和晶體管120的體電極之間建立起一個(gè)路徑。
[0043]在一些實(shí)施例中，開關(guān)132是PMOS晶體管。開關(guān)132的源電極在節(jié)點(diǎn)14處與第二電源電連接。開關(guān)132的漏電極在節(jié)點(diǎn)13處與晶體管120的體電極電連接。開關(guān)132的柵電極接收用于控制開關(guān)132的操作的第二控制信號(hào)S2。當(dāng)?shù)诙刂菩盘?hào)S2是低于第二電壓V2的電壓時(shí)，開關(guān)132導(dǎo)通從而在第二電源和晶體管120的體電極之間建立起路徑。在一些實(shí)施例中，第二控制信號(hào)S2是第一控制信號(hào)SI的邏輯反相信號(hào)。在一些實(shí)施例中，不依靠第一控制信號(hào)SI地生成第二控制信號(hào)S2。在一些實(shí)施例中，第一控制信號(hào)SI和第二控制信號(hào)的低邏輯周期是不重疊的。[0044]在一些實(shí)施例中，在非讀取周期中，晶體管120被關(guān)斷，第一控制信號(hào)SI (低電壓)被認(rèn)為用于接通開關(guān)131，該第一控制信號(hào)將晶體管120的體電極拉至第一電壓VI，并且在晶體管120上配有正體電極-源極電壓Vbs，從而通過基體效應(yīng)增大晶體管120的閾值電壓VTH。增大的閾值電壓Vth允許晶體管120在不使用(諸如，非讀取周期)時(shí)更容易保持?jǐn)嚅_。
[0045]在讀取周期中，將比編程操作過程中所提供的電壓更低的電壓施加于字線。例如，當(dāng)電荷從第二電源流向字線上的負(fù)載時(shí)，通過晶體管120將第二電壓V2輸送給字線。電荷的流速極大地取決于晶體管的過驅(qū)動(dòng)電壓，該過驅(qū)動(dòng)電壓是源極-柵極電壓Vse和晶體管120的閾值電壓Vth之間的差。閾值電壓Vth受到基體效應(yīng)的影響，該基體效應(yīng)至少部分地由體電極-源極電壓來(lái)決定Vse。根據(jù)由第二電源決定的源極電壓，可以由設(shè)計(jì)者來(lái)調(diào)整兩個(gè)電壓:柵極電壓和閾值電壓。在PMOS晶體管(諸如，晶體管120)的情況下，降低柵極電壓增大了源極-柵極電壓Vse，而且降低體電極-源極電壓Vbs則降低了閾值電壓Vth，這兩種均提供了改善升壓時(shí)間的更好的驅(qū)動(dòng)能力。
[0046]如圖2所示，當(dāng)導(dǎo)通時(shí)開關(guān)132用于短接晶體管120的源電極和體電極，從而有效地消除了基體效應(yīng)(Vbs = O)并且由此降低了晶體管120的閾值電壓。負(fù)電壓泵150被用來(lái)拉低晶體管120的柵電極處的柵極電壓，這增大了源極-柵極電壓Vse，并且增大了晶體管120的輸出電流。這些動(dòng)作均用于縮短字線電壓的升壓時(shí)間，可以改進(jìn)讀取速度。應(yīng)該注意的是負(fù)電壓泵150是可選的，并且在一些實(shí)施例中至少為了節(jié)省空間可將其省略。
[0047]圖3是根據(jù)本發(fā)明的多個(gè)實(shí)施例的字線驅(qū)動(dòng)器10的電路圖。在圖3所示的配置中，字線驅(qū)動(dòng)10不包括開關(guān)132。如所示的那樣，在一些實(shí)施例中開關(guān)131是PMOS晶體管。開關(guān)131的源電極在節(jié)點(diǎn)11處與第一電源電連接。開關(guān)131的漏電極在節(jié)點(diǎn)13處與體電極電連接。開關(guān)131的柵電極接收用于控制開關(guān)131的操作的第一控制信號(hào)SI。當(dāng)?shù)谝豢刂菩盘?hào)SI是低于第一電壓Vl的電壓時(shí)，開關(guān)131導(dǎo)通，以在第一電源和晶體管120的體電極之間建立起路徑。
[0048]在一些實(shí)施例中，開關(guān)133是PMOS晶體管。開關(guān)133的源電極在節(jié)點(diǎn)12處與字線電連接。開關(guān)133的漏電極在節(jié)點(diǎn)13處與晶體管120的體電極電連接。開關(guān)133的柵電極接收用于控制開關(guān)132的操作的第三控制信號(hào)S3。當(dāng)?shù)谌刂菩盘?hào)S3處在低于體電極電壓的邏輯低電壓時(shí)，開關(guān)133導(dǎo)通，以在字線和晶體管120的體電極之間建立起路徑。第三控制信號(hào)S3在一些實(shí)施例中是第一控制信號(hào)SI的邏輯反相信號(hào)。在一些實(shí)施例中，不根據(jù)第一控制信號(hào)SI產(chǎn)生第三控制信號(hào)S3。在一些實(shí)施例中，第一控制信號(hào)SI和第三控制信號(hào)S3的低邏輯周期不重疊。
[0049]在一些實(shí)施例中，開關(guān)133是NMOS晶體管(“NM0S開關(guān)133”)且開關(guān)133的柵電極與晶體管131的柵電極電連接。在一些實(shí)施例中，通過第三控制信號(hào)S3來(lái)控制NMOS開關(guān)133的柵電極。第三控制信號(hào)S3在一些實(shí)施例中是第一控制信號(hào)SI的邏輯反相信號(hào)。在一些實(shí)施例中，不根據(jù)第一控制信號(hào)SI生成第三控制信號(hào)S3。在一些實(shí)施例中，第一控制信號(hào)SI和第三控制信號(hào)S3的低邏輯周期不重疊。
[0050]在一些實(shí)施例中，在非讀取周期中，晶體管120關(guān)斷，并且第一控制信號(hào)SI (低電壓)用于接通開關(guān)131，該第一控制信號(hào)將晶體管120的體電極拉至第一電壓VI，并且在晶體管120上配有正體電極-源極電壓Vbs，從而通過基體效應(yīng)增大晶體管120的閾值電壓VTH。增大的閾值電壓Vth允許晶體管120在不使用(諸如，非讀取周期)時(shí)更容易保持關(guān)斷。
[0051]在一些實(shí)施例中，晶體管120形成在N型阱(N阱)中。該N阱在晶體管120的體電極處產(chǎn)生寄生N阱電容器300。N阱電容器300在非讀取周期被充電至第一電壓VI。如圖3中所示的那樣，當(dāng)讀取周期中開關(guān)133導(dǎo)通(閉合)時(shí)，晶體管120的體電極與字線電連接，這在N阱電容器300的頂板和字線之間建立起電荷共享。該電荷共享用于迅速拉高字線電壓。負(fù)電壓泵150用于拉低晶體管120的柵電極處的柵極電壓，這增大了源極-柵極電壓Vse且增大了晶體管120的輸出電流。這兩個(gè)動(dòng)作均有助于縮短字線電壓的升壓時(shí)間，這可以改進(jìn)讀取速度。應(yīng)該理解的是，負(fù)電壓泵150是可選的，并且在一些實(shí)施例中至少為了節(jié)省空間可將其省略。
[0052]圖4是根據(jù)本發(fā)明的多個(gè)實(shí)施例的字線驅(qū)動(dòng)器10的電路圖。在圖4中所示的配置中，所有三個(gè)開關(guān)131、132、133都被利用。開關(guān)131、132、133由第一、第二和第三控制信號(hào)S1、S2、S3控制。如上所述，開關(guān)131用來(lái)增大體電極-源極電壓Vbs和在非讀取周期中為N阱電容器300充電。如上所述，開關(guān)133用于在N阱電容器300的頂板和字線之間建立起電荷共享。開關(guān)132用于同時(shí)將晶體管120的體電極和源電極短接在一起，從而消除體效應(yīng)并且降低晶體管120的閾值電壓Vth。
[0053]圖5是根據(jù)本發(fā)明的多個(gè)實(shí)施例驅(qū)動(dòng)字線的方法50的流程圖。在一些實(shí)施例中，使用方法50來(lái)操作圖2所示的字線驅(qū)動(dòng)器10。在方法50的步驟500中，驅(qū)動(dòng)晶體管的體電極(諸如，晶體管120的體電極)在非讀取周期(諸如，編程周期或休眠周期)中通過開關(guān)131與第一電源電連接。在一些實(shí)施例中，在讀取周期之前，晶體管120的體電極通過開關(guān)131斷開與第一電源的電連接(步驟510)。在一些實(shí)施例中，晶體管120的體電極通過開關(guān)131在讀取周期開始時(shí)或讀取周期開始以后與第一電源斷開電連接。與步驟510同時(shí)或在其后，晶體管120的體電極通過開關(guān)132與第二電源電連接(步驟520)，從而將體電極與晶體管120的電源斷開并消除體效應(yīng)。在一些實(shí)施例中，執(zhí)行步驟530通過負(fù)電壓泵150來(lái)降低晶體管120的柵電極處的柵極電壓。在一些實(shí)施例中，通過向晶體管120的柵電極施加固定的偏壓(沒有負(fù)電壓泵)來(lái)降低柵極電壓。由于步驟530拉低柵極電壓，晶體管120導(dǎo)通，從而將字線電壓拉高至讀取電壓，諸如第二電壓V2。
[0054]圖6是根據(jù)本發(fā)明的多個(gè)實(shí)施例驅(qū)動(dòng)字線的方法60的流程圖。在一些實(shí)施例中，使用方法60來(lái)操作圖3中所示的字線驅(qū)動(dòng)器10。在方法60的步驟600中，驅(qū)動(dòng)晶體管的體電極(諸如，晶體管120的體電極)通過開關(guān)131在非讀取周期(諸如，編程周期或休眠周期)中與第一電源電連接。在一些實(shí)施例中，在讀取周期之前，晶體管120的體電極通過開關(guān)131斷開與第一電源的電連接(步驟610)。在一些實(shí)施例中，晶體管120的體電極通過開關(guān)131在讀取周期開始時(shí)或讀取周期開始以后與第一電源斷開電連接。與步驟610同時(shí)或在其后，晶體管120的體電極通過開關(guān)133與字線電連接(步驟620)從而在N阱電容器300的頂板和字線之間建立起電荷共享。在一些實(shí)施例中，執(zhí)行步驟630通過負(fù)電壓泵150來(lái)降低晶體管120的柵電極處的柵極電壓。在一些實(shí)施例中，通過向晶體管120的柵電極施加固定的偏壓(沒有負(fù)電壓泵)來(lái)降低柵極電壓。隨著步驟630拉低柵極電壓，晶體管120導(dǎo)通，從而將字線電壓拉高至讀取電壓，諸如第二電壓V2。
[0055]圖7是根據(jù)本發(fā)明的多個(gè)實(shí)施例驅(qū)動(dòng)字線的方法70的流程圖。在一些實(shí)施例中，使用方法70來(lái)操作圖4中所示的字線驅(qū)動(dòng)器10。在方法70的步驟700中，驅(qū)動(dòng)晶體管的體電極(諸如，晶體管120的體電極)通過開關(guān)131在非讀取周期(諸如，編程周期或休眠周期)中與第一電源電連接。在一些實(shí)施例中，在讀取周期之前，晶體管120的體電極通過開關(guān)131斷開與第一電源的電連接(步驟710)。在一些實(shí)施例中，晶體管120的體電極通過開關(guān)131在讀取周期開始時(shí)或讀取周期開始以后與第一電源斷開電連接。與步驟710同時(shí)或在其后，晶體管120的體電極通過開關(guān)133與字線電連接(步驟720)從而在N阱電容器300的頂板和字線之間建立起電荷共享。與步驟710同時(shí)或在其后通過開關(guān)132電連接晶體管120的體電極和第二電源從而將晶體管120的體電極與源電極斷開并消除基體效應(yīng)。在一些實(shí)施例中，執(zhí)行步驟740通過負(fù)電壓泵150來(lái)降低晶體管120的柵電極處的柵極電壓。在一些實(shí)施例中，通過向晶體管120的柵電極施加固定的偏壓(沒有負(fù)電壓泵)來(lái)降低柵極電壓。隨著步驟730拉低柵極電壓，晶體管120被導(dǎo)通從而將字線電壓拉高至讀取電壓，諸如第二電壓V2。
[0056]在方法70中，步驟720、730和740的時(shí)間設(shè)置可以被配置成允許電荷共享，消除基體效應(yīng)以及負(fù)泵送來(lái)改進(jìn)字線電壓的拉高速度。在字線驅(qū)動(dòng)器10的一些電路配置中，在電荷共享之前或期間，從N阱電容器300到字線的電荷共享將受到體電極和第二電源的短接的負(fù)面影響。因此，在一些實(shí)施例中，步驟720在步驟730之前開始并完成。在一些實(shí)施例中，第三控制信號(hào)S3是在第二控制信號(hào)S2的即將到來(lái)的下降沿之前開始和結(jié)束的脈沖。在一些實(shí)施例中，與幾乎同時(shí)開始的步驟720和730相對(duì)應(yīng)，第三控制信號(hào)S3的下降沿和第二控制信號(hào)S2的上升沿相交叉。在一些實(shí)施例中，第二控制信號(hào)S2的脈沖寬度短于第三控制信號(hào)S3的脈沖寬度，例如，短五倍至十倍。
[0057]圖8是根據(jù)本發(fā)明的多個(gè)實(shí)施例的具有共享電壓開關(guān)810的字線驅(qū)動(dòng)器陣列80的電路圖。在一些實(shí)施例中，共享電壓開關(guān)810與圖1至圖4的字線驅(qū)動(dòng)器10類似，并且類似的參考標(biāo)號(hào)涉及了類似的部件。字線驅(qū)動(dòng)器陣列80的字線驅(qū)動(dòng)器段800驅(qū)動(dòng)字線WL1。大量與字線驅(qū)動(dòng)器段800類似的字線驅(qū)動(dòng)器段被包括在字線驅(qū)動(dòng)器陣列80中，并且字線驅(qū)動(dòng)段分享共享的電壓開關(guān)810。例如，字線驅(qū)動(dòng)器陣列80可以包括1024個(gè)與字線驅(qū)動(dòng)器段800類似的字線驅(qū)動(dòng)器段。分享共享的電壓開關(guān)810使得字線驅(qū)動(dòng)器段800的設(shè)計(jì)更為簡(jiǎn)單并且節(jié)省空間，同時(shí)保留了電荷共享和負(fù)電壓泵送的優(yōu)點(diǎn)。
[0058]字線驅(qū)動(dòng)器段的說(shuō)明參考了圖8中所示的字線驅(qū)動(dòng)器段800。字線驅(qū)動(dòng)器段800的晶體管820在一些實(shí)施例中是PMOS晶體管，并且具有與晶體管120的漏電極電連接的源電極。晶體管820的漏電極與字線WLl電連接。晶體管830在一些實(shí)施例中是NMOS晶體管且具有與字線WLl電連接的漏電極。晶體管830的源電極與低電壓電源(例如，接地)電連接。晶體管830的柵電極與晶體管820的柵電極電連接。
[0059]字線驅(qū)動(dòng)器段800的解碼器邏輯840具有與晶體管820、830的柵電極電連接的輸出端。解碼器邏輯840被配置成接收處理信號(hào)并且將低電壓信號(hào)(邏輯低)輸出給晶體管820,830來(lái)關(guān)斷晶體管830，并且在處理信號(hào)指出字線驅(qū)動(dòng)器段800將被激活時(shí)通過導(dǎo)通晶體管820將字線WLl上的字線電壓拉高。
[0060]當(dāng)字線驅(qū)動(dòng)器段800被激活時(shí)，在讀取周期中，在共享電壓開關(guān)810的晶體管100處接收邏輯高電平上的讀取信號(hào)RD，并且在共享電壓開關(guān)810的晶體管120處接收邏輯低電平上的反相讀取信號(hào)RDB。讀取信號(hào)RD被用來(lái)斷開晶體管100，從而將第一電源的高電壓與節(jié)點(diǎn)12斷開。讀取信號(hào)RDB被用來(lái)導(dǎo)通晶體管120，將節(jié)點(diǎn)12處的電壓拉高至第二電壓V2。在一些實(shí)施例中，晶體管120的柵電極與負(fù)電壓泵(諸如，負(fù)電荷泵150)電連接?；驹诮邮盏阶x取信號(hào)RD和反相讀取信號(hào)RDB時(shí)，通過第一控制信號(hào)SI斷開開關(guān)131，留下在第一電壓Vl下充電的N阱電容器300(節(jié)點(diǎn)13)。在一些實(shí)施例中，在斷開開關(guān)131之后，通過第三控制信號(hào)S3接通第三開關(guān)133，開始從節(jié)點(diǎn)13到節(jié)點(diǎn)12的電荷共享，這有助于拉高節(jié)點(diǎn)12處的從字線WLl經(jīng)過晶體管820傳輸?shù)碾妷骸Ｔ谝恍?shí)施例中，第三開關(guān)133被接通而開關(guān)131被關(guān)斷。
[0061]圖9是根據(jù)本發(fā)明的多個(gè)實(shí)施例的負(fù)電壓泵的電路圖。邏輯門150，諸如，反相器或NAND門(如圖9中所示)接收輸入脈沖。根據(jù)(由于)或直接從在讀取操作中激活字線WL(或字線WLl)的解碼器信號(hào)中產(chǎn)生該輸入脈沖。在一些實(shí)施例中，邏輯門950是NAND門，并且在邏輯門950的兩個(gè)輸出端在高電壓下偏置時(shí)邏輯門950輸出低電壓(在節(jié)點(diǎn)92處)。在一些實(shí)施例中，邏輯門950是反相器，并且在邏輯門950的輸出端在高電壓下偏置時(shí)邏輯門950輸出低電壓(在節(jié)點(diǎn)92處)且在輸出端在低電壓處偏置時(shí)輸出高電壓。當(dāng)標(biāo)記為“RD”的輸出端處的偏壓為低(相應(yīng)于非讀取周期)時(shí)，節(jié)點(diǎn)92處的電壓被邏輯門950拉聞。
[0062]電容器940具有與節(jié)點(diǎn)92電連接的頂板以及與相應(yīng)于負(fù)電壓泵150的輸出端的節(jié)點(diǎn)90電連接的底板。在一些實(shí)施例中，電容器940是MOS電容器。在一些實(shí)施例中，電容器940是MOM電容器。在一些實(shí)施例中，電容器940是金屬氧化物金屬(MOM)電容器、金屬絕緣體金屬(MIM)電容器，另一種集成的電容器等等。
[0063]在非讀取周期中，晶體管930與電容器940和接地電連接，從而將節(jié)點(diǎn)90處的電壓拉低至地電位(或另一個(gè)低電壓電平)。在一些實(shí)施例中，晶體管930是NMOS晶體管。晶體管930的柵電極接收反相讀取信號(hào)RDB。當(dāng)反相的讀取信號(hào)RDB是邏輯電平高(相應(yīng)于非讀取周期)時(shí)，晶體管被導(dǎo)通且電荷可以從晶體管930 (節(jié)點(diǎn)90)的漏電極流至晶體管930(接地)的源電極。在讀取周期中，通過反相讀取信號(hào)RDB斷開晶體管930。
[0064]晶體管900、910和920形成了用于改善負(fù)電壓泵150的性能的路徑。晶體管910和920在一些實(shí)施例中是NMOS晶體管，而晶體管900在一些實(shí)施例中是PM0S。在非讀取周期中且在接受輸入脈沖之前，邏輯門950的第二輸入端(被標(biāo)記為“IN”)在與邏輯低相應(yīng)的低電壓下。在晶體管900的柵電極在低電壓下而晶體管900的源電極在第二電壓V2下時(shí)，晶體管900被導(dǎo)通，該晶體管在與晶體管920的柵電極相應(yīng)的節(jié)點(diǎn)92處引入第二電壓V2。因此，在非讀取周期中和接收輸入脈沖之前(在讀取周期之前)晶體管920被導(dǎo)通。
[0065]當(dāng)讀取周期(RD =高)中輸入脈沖到達(dá)時(shí)，負(fù)電壓泵150在與輸出端相應(yīng)的節(jié)點(diǎn)90處拉低電壓。在字線驅(qū)動(dòng)器10中，負(fù)電壓泵150的輸出端相應(yīng)于晶體管120的柵電極。當(dāng)邏輯門950的輸入端處在邏輯高時(shí)，邏輯門950將節(jié)點(diǎn)92處的電壓拉低至邏輯低(低電壓)。因此，節(jié)點(diǎn)90由于電容器940的電容連接被從低電壓(例如，O伏)拉低至更低的電壓。由于出現(xiàn)在晶體管910的柵電極處的高電壓，晶體管910被導(dǎo)通，并且由于處在晶體管900的柵電極處的高電壓(Vse = O伏)，晶體管900被關(guān)斷。低電壓通過晶體管910傳輸給晶體管920的柵電極，從而使得晶體管920被關(guān)斷(Vse < O伏)。通過晶體管900、910和920改進(jìn)負(fù)電壓泵150的性能，從而防止低電壓被地電位通過晶體管920拉高。
[0066]實(shí)施例可以提供多個(gè)優(yōu)點(diǎn)。字線驅(qū)動(dòng)器10的開關(guān)131和132使得晶體管120在非讀取周期(開關(guān)131)中更難以導(dǎo)通而在讀取周期(開關(guān)132)中更易導(dǎo)通。開關(guān)133引起電荷共享從而迅速地拉高字線電壓。具有上述改進(jìn)性能的負(fù)電壓泵150被用來(lái)增大晶體管的源極-柵極電壓，這增大了晶體管120的電流通過量，并且縮短了字線WL的升壓時(shí)間。因此，晶體管129改善了用于驅(qū)動(dòng)字線WL上的高電壓和低電壓的字線速度。在低電壓操作中，PMOS閾值被降低，由此可以減小PMOS的尺寸從而節(jié)省空間。
[0067]根據(jù)本發(fā)明的多個(gè)實(shí)施例，一種字線驅(qū)動(dòng)器包括與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接的第一晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和字線電連接的第二晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和第二晶體管的體電極電連接的第一開關(guān)，以及與第二電壓供應(yīng)節(jié)點(diǎn)和第二晶體管的體電極電連接的第二開關(guān)。
[0068]根據(jù)本發(fā)明的多個(gè)實(shí)施例，一種字線驅(qū)動(dòng)器包括與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接的第一晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和字線電連接的第二晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和第二晶體管的體電極電連接的第一開關(guān)，以及與第二晶體管的體電極和字線電連接的第
二開關(guān)。
[0069]根據(jù)本發(fā)明的多個(gè)實(shí)施例，一種驅(qū)動(dòng)字線的方法包括提供與第一電源和字線電連接的第一晶體管，提供與第二電源和字線電連接的第二晶體管，在非讀取周期中將第二晶體管的體電極與第一電源電連接，以及基本(around)在讀取周期開始時(shí)將第二晶體管的體電極與第二電源電連接。
[0070]盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種字線驅(qū)動(dòng)器，包括: 第一晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接； 第二晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和所述字線電連接； 第一開關(guān)，與所述第一電壓供應(yīng)節(jié)點(diǎn)和所述第二晶體管的體電極電連接；以及 第二開關(guān)，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第二晶體管的體電極電連接。
2.根據(jù)權(quán)利要求1所述的字線驅(qū)動(dòng)器，進(jìn)一步包括: 負(fù)電壓泵，與所述第二晶體管的柵電極電連接。
3.根據(jù)權(quán)利要求2所述的字線驅(qū)動(dòng)器，其中，所述負(fù)電壓泵包括: 邏輯門，具有輸入端和輸出端； 電容器，具有與所述輸入端電連接的第一端和與所述第二晶體管的柵電極電連接的第二端；以及 第三晶體管，與所述電容器的所述第二端和第三電壓供應(yīng)節(jié)點(diǎn)電連接。
4.根據(jù)權(quán)利要求3所述的字線驅(qū)動(dòng)器，其中，所述負(fù)電壓泵包括: 第四晶體管，與所述電容器的所述第二端和所述第三電壓供應(yīng)節(jié)點(diǎn)電連接； 第五晶體管，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第四晶體管的柵電極電連接；以及 第六晶體管，與所述電容器的所述第二端和所述第四晶體管的柵電極電連接。
5.根據(jù)權(quán)利要求1所述的字線驅(qū)動(dòng)器，進(jìn)一步包括: 第三開關(guān)，與所述第二晶體管的體電極和所述字線電連接。
6.根據(jù)權(quán)利要求5所述的字線驅(qū)動(dòng)器，進(jìn)一步包括: 負(fù)電壓泵，與所述第二晶體管的柵電極電連接。
7.根據(jù)權(quán)利要求6所述的字線驅(qū)動(dòng)器，其中，所述負(fù)電壓泵包括: 邏輯門，具有輸入端和輸出端； 電容器，具有與所述輸入端電連接的第一端和與所述第二晶體管的柵電極電連接的第二端；以及 第三晶體管，與所述電容器的所述第二端和第三電壓供應(yīng)節(jié)點(diǎn)電連接。
8.根據(jù)權(quán)利要求7所述的字線驅(qū)動(dòng)器，其中，所述負(fù)電壓泵包括: 第四晶體管，與所述電容器的所述第二端和所述第三電壓供應(yīng)節(jié)點(diǎn)電連接； 第五晶體管，與所述第二電壓供應(yīng)節(jié)點(diǎn)和所述第四晶體管的柵電極電連接；以及 第六晶體管，與所述電容器的所述第二端和所述第四晶體管的柵電極電連接。
9.一種字線驅(qū)動(dòng)器，包括: 第一晶體管，與第一電壓供應(yīng)節(jié)點(diǎn)和字線電連接； 第二晶體管，與第二電壓供應(yīng)節(jié)點(diǎn)和所述字線電連接； 第一開關(guān)，與所述第一電壓供應(yīng)節(jié)點(diǎn)和所述第二晶體管的體電極電連接；以及 第二開關(guān)，與所述第二晶體管的體電極和所述字線電連接。
10.一種驅(qū)動(dòng)字線的方法，包括: 提供與第一電壓源和所述字線電連接的第一晶體管； 提供與第二電壓源和所述字線電連接的第二晶體管； 在非讀取周期中將所述第二晶體管的體電極與所述第一電壓源電連接；以及 基本在讀取周期開始時(shí)將所述第二晶體管的體電極與所述第二電源電連接。
【文檔編號(hào)】G11C16/08GK104008774SQ201310199190
【公開日】2014年8月27日 申請(qǐng)日期:2013年5月24日 優(yōu)先權(quán)日:2013年2月27日
【發(fā)明者】吳瑞仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司