半導(dǎo)體存儲(chǔ)裝置制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置。該半導(dǎo)體存儲(chǔ)裝置具備：存儲(chǔ)單元陣列，其具有多條位線、與所述多條位線交叉的多條字線和設(shè)置于所述多條位線及多條字線的交叉部的存儲(chǔ)單元；以及控制部，其對(duì)施加于位線及字線的電壓進(jìn)行控制?？刂撇吭趯?duì)于多個(gè)存儲(chǔ)單元連續(xù)進(jìn)行預(yù)定的工作的情況下，在選擇從多條位線中選擇的第1位線及從多條字線中選擇的第1字線而對(duì)于第1存儲(chǔ)單元進(jìn)行了第1工作之后，在與該第1工作接續(xù)的接下來的第2工作中，選擇與第1位線不同的第2位線及與第1字線不同的第2字線而選擇第2存儲(chǔ)單元。
【專利說明】半導(dǎo)體存儲(chǔ)裝置
[0001] 相關(guān)申請(qǐng)
[0002] 本申請(qǐng)享有以美國專利臨時(shí)申請(qǐng)61 / 815197號(hào)（申請(qǐng)日：2013年4月23)為基 礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部內(nèi)容。

【技術(shù)領(lǐng)域】
[0003] 在本說明書中記載的實(shí)施方式涉及半導(dǎo)體存儲(chǔ)裝置。

【背景技術(shù)】
[0004] 近年來，作為閃速存儲(chǔ)器的后續(xù)候補(bǔ)，電阻變化存儲(chǔ)器受到關(guān)注。電阻變化存儲(chǔ)器 通常具有如下交叉點(diǎn)型的結(jié)構(gòu)：在多條位線和與其相交叉的多條字線的交點(diǎn)處，具備可變 電阻元件的存儲(chǔ)單元排列構(gòu)成為矩陣狀。
[0005] 在這樣的交叉點(diǎn)型的電阻變化存儲(chǔ)器中，在選擇存儲(chǔ)單元中施加預(yù)期的電壓而流 動(dòng)足以使可變電阻元件產(chǎn)生電阻變化的電流，另一方面，在非選擇存儲(chǔ)單元中，基于選擇元 件的選擇功能等，不使電流流動(dòng)。非選擇存儲(chǔ)單元中的泄漏電流的增加成為電阻變化存儲(chǔ) 器的誤工作的原因，并且使功耗增加。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明的實(shí)施方式提供能夠防止誤工作、抑制功耗的增大并加快工作速度的半導(dǎo) 體存儲(chǔ)裝置。
[0007] 以下說明的實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置具備：存儲(chǔ)單元陣列，其具有多條位線、與 多條位線交叉的多條字線和設(shè)置于多條位線及多條字線的交叉部的存儲(chǔ)單元；以及控制 部，其對(duì)施加于位線及字線的電壓進(jìn)行控制。控制部在對(duì)于多個(gè)存儲(chǔ)單元連續(xù)進(jìn)行預(yù)定的 工作的情況下，在選擇從多條位線中選擇的第1位線及從多條字線中選擇的第1字線而對(duì) 于第1存儲(chǔ)單元進(jìn)行了第1工作之后，在與該第1工作接續(xù)的接下來的第2工作中，選擇與 第1位線不同的第2位線及與第1字線不同的第2字線而選擇第2存儲(chǔ)單元。
[0008] 根據(jù)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置，可提供能夠防止誤工作、抑制功耗的增大并加 快工作速度的半導(dǎo)體存儲(chǔ)裝置。

【專利附圖】

【附圖說明】
[0009] 圖1是第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的框圖的一例。
[0010] 圖2是表示第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的結(jié)構(gòu)的立 體圖的一例。
[0011] 圖3是表示第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的結(jié)構(gòu)的立 體圖的一例。
[0012] 圖4是說明第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的可變電阻 元件和整流元件的配置的組合的例子的圖。
[0013] 圖5是說明在第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的選擇存儲(chǔ)單元及非 選擇存儲(chǔ)單元中流動(dòng)的電流的狀況的圖的一例。
[0014] 圖6是說明在使第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置進(jìn)行單極工作的情 況下的偏壓狀態(tài)的圖的一例。
[0015] 圖7是說明在使第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置進(jìn)行雙極工作的情 況下的偏壓狀態(tài)的一例的圖。
[0016] 圖8是表示在第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中對(duì)于多個(gè)存儲(chǔ)單元 連續(xù)地進(jìn)行置位工作或復(fù)位工作的情況下的工作方法的一例的概念圖。
[0017] 圖9A、B是表示在第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中對(duì)于多個(gè)存儲(chǔ) 單元連續(xù)地進(jìn)行置位工作或復(fù)位工作的情況下的工作方法的一例的概念圖。
[0018] 圖10是表示在第2實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中對(duì)于多個(gè)存儲(chǔ)單 元連續(xù)地進(jìn)行置位工作或復(fù)位工作的情況下的工作方法的一例的概念圖。
[0019] 圖11是表示在第3實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中對(duì)于多個(gè)存儲(chǔ)單 元連續(xù)地進(jìn)行置位工作或復(fù)位工作的情況下的工作方法的一例的概念圖。
[0020] 圖12是表示在第4實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中對(duì)于多個(gè)存儲(chǔ)單 元連續(xù)地進(jìn)行置位工作或復(fù)位工作的情況下的工作方法的一例的概念圖。
[0021] 圖13A是表示第5實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的結(jié)構(gòu)的 立體圖的一例。
[0022] 圖13B、C是表示在第5實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中對(duì)于多個(gè)存儲(chǔ) 單元連續(xù)地進(jìn)行置位工作或復(fù)位工作的情況下的工作方法的一例的概念圖。
[0023] 圖13D是表示第5實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中的邏輯地址的分配 的一例的概念圖。
[0024] 圖14是表示第6實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中的邏輯地址的分配 的一例的概念圖。
[0025] 圖15A是第7實(shí)施方式涉及的存儲(chǔ)單元陣列的電路圖的一例。
[0026] 圖15B是表示第7實(shí)施方式涉及的存儲(chǔ)單元陣列的層疊結(jié)構(gòu)的立體圖的一例。
[0027] 圖15C是圖15B的剖面圖的一例。
[0028] 圖16?19是第2實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)單元的選擇 順序的一例。

【具體實(shí)施方式】
[0029] 以下，邊參照附圖邊對(duì)實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置進(jìn)行說明。
[0030] [第1實(shí)施方式]
[0031] 〈整體系統(tǒng)〉
[0032] 圖1是第1實(shí)施方式涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的框圖的一例。
[0033] 該非易失性半導(dǎo)體存儲(chǔ)裝置具備存儲(chǔ)單元陣列1，該存儲(chǔ)單元陣列1具有多條字 線WL、與該字線WL交叉的多條位線BL和設(shè)置于這些字線WL及位線BL的交叉部的多個(gè)存 儲(chǔ)單元MC。
[0034] 在存儲(chǔ)單元陣列1的在位線BL方向相鄰的位置，設(shè)置有對(duì)存儲(chǔ)單元陣列1的位線 BL進(jìn)行控制并進(jìn)行存儲(chǔ)單元MC的數(shù)據(jù)擦除、向存儲(chǔ)單元MC的數(shù)據(jù)寫入及自存儲(chǔ)單元MC的 數(shù)據(jù)讀出的列控制電路2。
[0035] 此外，在存儲(chǔ)單元陣列1的在字線WL方向相鄰的位置，設(shè)置有對(duì)存儲(chǔ)單元陣列1 的字線WL進(jìn)行選擇并施加存儲(chǔ)單元MC的數(shù)據(jù)擦除、向存儲(chǔ)單元MC的數(shù)據(jù)寫入及自存儲(chǔ)單 元MC的數(shù)據(jù)讀出所需的電壓的行控制電路3。
[0036] 數(shù)據(jù)輸入輸出緩沖器4介由I / 0線連接于未圖示的外部的主機(jī)，進(jìn)行寫入數(shù)據(jù) 的接收、擦除命令的接收、讀出數(shù)據(jù)的輸出、地址數(shù)據(jù)和/或命令數(shù)據(jù)的接收。數(shù)據(jù)輸入輸 出緩沖器4將所接收的寫入數(shù)據(jù)傳送至列控制電路2,接收從列控制電路2讀出的數(shù)據(jù)并輸 出至外部。從外部供給到數(shù)據(jù)輸入輸出緩沖器4的地址介由地址寄存器5傳送至列控制電 路2及行控制電路3。此外，從主機(jī)供給到數(shù)據(jù)輸入輸出緩沖器4的命令傳送至命令接口 6〇
[0037] 命令接口 6接收來自主機(jī)的外部控制信號(hào)，判斷輸入于數(shù)據(jù)輸入輸出緩沖器4的 數(shù)據(jù)是寫入數(shù)據(jù)、命令還是地址，并且如果是命令則作為接收命令信號(hào)轉(zhuǎn)送給狀態(tài)機(jī)7。
[0038] 狀態(tài)機(jī)7進(jìn)行該非易失性半導(dǎo)體存儲(chǔ)裝置整體的管理，接收來自主機(jī)的命令，進(jìn) 行讀出、寫入、擦除、數(shù)據(jù)的輸入輸出管理等。此外，有時(shí)將列控制電路2、行控制電路3、數(shù) 據(jù)輸入輸出緩沖器4、地址寄存器5、命令接口 6及狀態(tài)機(jī)7的一部分稱為控制電路。
[0039] 此外，從主機(jī)輸入至數(shù)據(jù)輸入輸出緩沖器4的數(shù)據(jù)被轉(zhuǎn)送給編碼?解碼電路8,該 輸出信號(hào)輸入至脈沖發(fā)生器9。通過該輸入信號(hào)，脈沖發(fā)生器9輸出預(yù)定的電壓、預(yù)定的定 時(shí)的寫入脈沖。由脈沖發(fā)生器9生成輸出的脈沖向由列控制電路2及行控制電路3選擇的 任意的布線轉(zhuǎn)送。
[0040] 〈存儲(chǔ)單元〉
[0041] 接下來，關(guān)于也示于圖1的本實(shí)施方式中所用的存儲(chǔ)單元MC進(jìn)行說明。
[0042] 本實(shí)施方式的存儲(chǔ)單元MC具有在字線WL及位線BL的交叉部串聯(lián)連接的存儲(chǔ)元 件和非歐姆元件。非歐姆元件為金屬與半導(dǎo)體、添加雜質(zhì)的量或濃度不同的2種半導(dǎo)體等 具有非歐姆接合的元件，作為一例，可舉出PN二極管、PIN二極管、PNP元件、NPN元件、NIN 元件、PIP元件等。對(duì)存儲(chǔ)元件，能夠使用可變電阻元件或相變?cè)?。所謂可變電阻元件， 為包括電阻值通過電壓、電流、熱等發(fā)生變化的材料的元件。所謂相變?cè)?，為包括電阻?和/或電容等物理屬性通過相變發(fā)生變化的材料的元件。
[0043] 在此，所謂相變(相轉(zhuǎn)變)，包含以下列舉的方式。
[0044] (1)金屬一半導(dǎo)體轉(zhuǎn)變、金屬一絕緣體轉(zhuǎn)變、金屬一金屬轉(zhuǎn)變、絕緣體一絕緣體轉(zhuǎn) 變、絕緣體一半導(dǎo)體轉(zhuǎn)變、絕緣體一金屬轉(zhuǎn)變、半導(dǎo)體一半導(dǎo)體轉(zhuǎn)變、半導(dǎo)體一金屬轉(zhuǎn)變或 半導(dǎo)體一絕緣體轉(zhuǎn)變
[0045] (2)金屬一超導(dǎo)體轉(zhuǎn)變等量子狀態(tài)的相變
[0046] ( 3 )順磁體一鐵磁體轉(zhuǎn)變、反鐵磁體一鐵磁體轉(zhuǎn)變、鐵磁體一鐵磁體轉(zhuǎn)變、鐵氧磁 體一鐵磁體轉(zhuǎn)變、或包括這些轉(zhuǎn)變的組合的轉(zhuǎn)變
[0047] (4)順電體一鐵電體轉(zhuǎn)變、順電體一熱電體轉(zhuǎn)變、順電體一壓電體轉(zhuǎn)變、鐵電體一 鐵電體轉(zhuǎn)變、反鐵電體一鐵電體轉(zhuǎn)變、或包含這些轉(zhuǎn)變的組合的轉(zhuǎn)變
[0048] (5)作為包含上述（1)?（4)的轉(zhuǎn)變的組合的轉(zhuǎn)變，例如從金屬、絕緣體、半導(dǎo)體、 鐵電體、順電體、熱電體、壓電體、鐵磁體、鐵氧磁體、螺旋磁體、順磁體或反鐵磁體向鐵電鐵 磁體的轉(zhuǎn)變或其逆轉(zhuǎn)變
[0049] 雖然根據(jù)該定義，相變?cè)诳勺冸娮柙緦?shí)施方式的可變電阻元件 主要是指包括金屬氧化物、金屬化合物、有機(jī)物薄膜、碳、碳納米管等的元件。
[0050] 此外，在本實(shí)施方式中，將以可變電阻元件為存儲(chǔ)元件的ReRAM和/或以相變?cè)?件為存儲(chǔ)元件的PCRAM、MRAM等作為電阻變化存儲(chǔ)器的對(duì)象。
[0051] 圖2是作為非歐姆元件使用了 PIN二極管的情況下的存儲(chǔ)單元MC的立體圖的一 例。
[0052] 如圖2所示，存儲(chǔ)單元MC設(shè)置于下層的字線WL (或者位線BL)與上層的位線BL (或者字線WL)的交叉部。存儲(chǔ)單元MC形成為從下層到上層層疊有下部電極、包括η型半 導(dǎo)體（Ν+Si) /本征半導(dǎo)體(非摻雜Si) / ρ型半導(dǎo)體（Ρ +Si)的PIN二極管及包括電 極/存儲(chǔ)元件/電極的存儲(chǔ)元件部的柱狀。還有，PIN二極管的膜厚設(shè)定在50nm?150nm 的范圍內(nèi)。
[0053] 圖3是作為非歐姆元件使用了 PNP元件的情況下的存儲(chǔ)單元MC的立體圖的一例。
[0054] 如圖3所示，存儲(chǔ)單元MC設(shè)置于下層的字線WL (或者位線BL)與上層的位線BL (或者字線WL)的交叉部。從下層到上層，層疊形成有下部電極、包括ρ型半導(dǎo)體（P + Si ) / η型半導(dǎo)體（N + Si) / ρ型半導(dǎo)體（P + Si)的PNP元件及存儲(chǔ)元件部。
[0055] 關(guān)于該P(yáng)NP元件的膜厚，也設(shè)定在50nm?150nm的范圍內(nèi)。此外，作為存儲(chǔ)單元 MC的非歐姆元件，也能夠代替PNP元件，使用包括η型半導(dǎo)體（N + Si) / ρ型半導(dǎo)體（P + Si) / η型半導(dǎo)體（N +Si)的NPN元件。
[0056] 如從圖2、圖3可以理解，這些存儲(chǔ)單元MC因?yàn)槟軌蛞越徊纥c(diǎn)型形成，所以能夠通 過三維集成實(shí)現(xiàn)大的存儲(chǔ)容量。并且，根據(jù)可變電阻元件的特性，有可能能夠?qū)崿F(xiàn)超過閃速 存儲(chǔ)器的高速工作。
[0057] 以下，主要將存儲(chǔ)元件設(shè)為ReRAM等可變電阻元件進(jìn)行說明。
[0058] 在使存儲(chǔ)單元陣列1三維結(jié)構(gòu)化的情況下，存儲(chǔ)單元MC的作為可變電阻元件及非 歐姆元件的整流元件的位置關(guān)系、整流元件的朝向的組合能夠按各層進(jìn)行各種選擇。
[0059] 圖4是說明如圖4中a所示，在屬于下層的存儲(chǔ)單元陣列1的存儲(chǔ)單元MC0和屬 于上層的存儲(chǔ)單元陣列1的存儲(chǔ)單元MCI中，使字線WL0共用化的情況下的存儲(chǔ)單元MC0、 MCI的組合的模式例子的圖。另外，在圖4中，雖然為了方便通過二極管的符號(hào)表示整流元 件，但是作為整流元件，并不限于二極管。
[0060] 如圖4中b?q所示，作為存儲(chǔ)單元MC0和存儲(chǔ)單元MCI的組合，可考慮使可變電 阻元件VR和整流元件Rf的配置關(guān)系反轉(zhuǎn)、或使整流元件Rf的朝向反轉(zhuǎn)等16種模式。關(guān) 于這些模式的選擇，能夠斟酌工作特性、工作方式、制造工序等進(jìn)行選擇。
[0061]〈數(shù)據(jù)寫入/擦除工作〉
[0062] 接下來，關(guān)于對(duì)于存儲(chǔ)單元MC的數(shù)據(jù)寫入/擦除工作進(jìn)行說明。以下，將使可變 電阻元件VR從高電阻狀態(tài)轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)的寫入工作稱為"置位工作"、將使其從低電 阻狀態(tài)轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)的擦除工作稱為"復(fù)位工作"。另外，關(guān)于在以下的說明中出現(xiàn)的 電流值、電壓值為一例，其根據(jù)可變電阻元件VR和/或整流元件Rf的材料、尺寸等而不同。
[0063] 圖5是表示存儲(chǔ)單元陣列1的一部分的示意圖的一例。在圖5的情況下，下層的 存儲(chǔ)單元MC0設(shè)置于位線BL0及字線WL0的交叉部。上層的存儲(chǔ)單元MCI設(shè)置于字線WL0、 位線BL1的交叉部。字線WLO由存儲(chǔ)單元MCO及MCI共用。
[0064] 此外，存儲(chǔ)單元MC0、MC1的配置的組合使用圖4中b的模式進(jìn)行說明。也就是說， 存儲(chǔ)單元MC0,從位線BL0到字線WL0,按整流元件Rf、可變電阻元件VR的順序?qū)盈B。整流 元件Rf配置為以從字線WL0向位線BL0的方向?yàn)檎虻某?。另一方面，存?chǔ)單元MC1，從 字線WL0到位線BL1，按整流元件Rf、可變電阻元件VR的順序?qū)盈B。整流元件Rf配置為以 從位線BL1向字線WL0的方向?yàn)檎虻某颉?br> [0065] 在此，考慮將設(shè)置于位線BL0〈1>與字線WL0〈1>的交叉部的存儲(chǔ)單元MC0〈1，1>作 為選擇存儲(chǔ)單元的情況下的置位/復(fù)位工作。
[0066] 關(guān)于對(duì)于存儲(chǔ)單元MC的置位/復(fù)位工作，存在如下的2種方法：通過同一極性的 偏壓施加實(shí)現(xiàn)置位工作及復(fù)位工作的單極工作和通過不同的極性的偏壓施加實(shí)現(xiàn)置位工 作及復(fù)位工作的雙極工作。
[0067] 首先，關(guān)于單極工作進(jìn)行說明。
[0068] 在置位工作中，必須將電流密度1 X 105?1 X 107A / cm2的電流或1?2V的電壓 施加于可變電阻元件VR。從而，在使存儲(chǔ)單元MC進(jìn)行置位工作的情況下，為了施加這樣的 預(yù)定電流或者電壓，需要使正向電流流過整流元件Rf。
[0069] 在復(fù)位工作中，必須將電流密度1 X 103?1 X 106A / cm2的電流或1?3V的電壓 施加于可變電阻元件VR。從而，在使存儲(chǔ)單元MC進(jìn)行復(fù)位工作的情況下，為了施加這樣的 預(yù)定電流或者電壓，需要使正向電流流過整流元件Rf。
[0070] 在單極工作中，例如，只要對(duì)于存儲(chǔ)單元陣列1施加圖6那樣的偏壓即可。
[0071] 也就是說，如圖6所示，對(duì)選擇字線WL0〈1>供給預(yù)定的電壓V (例如3V)，對(duì)其他 的字線WL0〈0>、WL0〈2>供給0V。并且，對(duì)選擇位線BL0〈1>供給0V，對(duì)其他的位線BL0〈0>、 BL0〈2>供給電壓V。
[0072] 其結(jié)果，對(duì)選擇存儲(chǔ)單元MC0〈1，1>供給電位差V。對(duì)連接于非選擇字線WL0〈0>、 WL0〈2> 及非選擇位線 BL0〈0>、〈2> 的非選擇存儲(chǔ)單元 MC0〈0,0>、MC0〈0,2>、MC0〈2,0>、 MC0〈2,2>，供給電位差一 V。對(duì)其他的存儲(chǔ)單元MC0、也就是說僅連接于選擇字線WL0〈1>、 選擇位線BL0〈1>的任一個(gè)的非選擇存儲(chǔ)單元（以下稱為"半選擇存儲(chǔ)單元"）MC0〈1，0>、 MC0〈1，2>、MC0〈0,1>、MC0〈2,1>，供給電位差 0。
[0073] 在該情況下，作為非歐姆元件，需要具有如下的電壓一電流特性的二極管那樣的 元件：對(duì)于反向偏壓直到一 V為止不流動(dòng)電流，對(duì)于正向偏壓急劇地流動(dòng)電流。通過將這樣 的非歐姆元件用于存儲(chǔ)單元MC，能夠僅使選擇存儲(chǔ)單元MC0〈1，1>進(jìn)行置位/復(fù)位工作。
[0074] 接下來，關(guān)于雙極工作進(jìn)行說明。
[0075] 在雙極工作的情況下，基本上必須考慮到以下方面：（1)與單極工作的情況不同， 在存儲(chǔ)單元MC的雙方向流動(dòng)電流；（2)工作速度、工作電流、工作電壓與單極工作的值發(fā)生 變化；（3 )對(duì)半選擇存儲(chǔ)單元MC也施加偏壓。
[0076] 圖7是表示對(duì)于雙極工作時(shí)的存儲(chǔ)單元陣列1的偏壓的施加的狀況的圖的一例。 在雙極工作中，例如，對(duì)于存儲(chǔ)單元陣列1只要施加圖7那樣的偏壓即可。
[0077] 也就是說，如圖7所示，對(duì)選擇字線WL0〈1>供給預(yù)定的電壓V (例如3V)，對(duì)其他 的字線孔0〈0>、11^0〈2>供給電壓￥/2(例如1.5￥)。此外，對(duì)選擇位線此0〈1>供給0￥，對(duì) 其他的位線BL0〈0>、BL0〈2>供給電壓V / 2。
[0078] 其結(jié)果，對(duì)選擇存儲(chǔ)單元MC0〈1，1>供給電位差V。對(duì)連接于非選擇字線WL0〈0>、 WL0〈2> 及非選擇位線 BL0〈0>、〈2> 的非選擇存儲(chǔ)單元 MC0〈0,0>、MC0〈0,2>、MC0〈2,0>、 MC0〈2,2>，供給電位差0。對(duì)其他的存儲(chǔ)單元MC0、也就是說僅連接于選擇字線WL0〈1>、選 擇位線BL0〈1>的任一個(gè)的非選擇存儲(chǔ)單元(半選擇存儲(chǔ)單元）MC0〈1，0>、MC0〈1，2>、MC0〈0， 1>、MC0〈2，1>，供給電位差 V / 2。
[0079] 從而，在雙極工作中，需要在電壓差V時(shí)流動(dòng)電流、在電位差V / 2以下時(shí)不流動(dòng) 電流的非歐姆元件。
[0080] 如以上所述，無論采用單極工作、雙極工作中的哪種工作，若為了置位工作或復(fù)位 工作而選中選擇存儲(chǔ)單元，則在該選擇存儲(chǔ)單元中流動(dòng)預(yù)定的電流。例如，如圖6所示，假 定存儲(chǔ)單元MC0〈1，1>被選擇作為置位工作或復(fù)位工作的選擇存儲(chǔ)單元的情況。在該情 況下，在選擇存儲(chǔ)單元MC0〈1，1>中的置位工作或復(fù)位工作完成后，結(jié)束向選擇存儲(chǔ)單元 MC0〈1，1>的電壓施加的情況下，在選擇存儲(chǔ)單元MC0〈1，1>中流動(dòng)的電流理想上瞬時(shí)為零。 可是，在現(xiàn)實(shí)的選擇存儲(chǔ)單元MC0〈1，1>中，有時(shí)在選擇存儲(chǔ)單元MC0〈1，1>中，在電壓施加 結(jié)束后雖然短時(shí)間但是也會(huì)流動(dòng)反向恢復(fù)電流。此外，在向選擇存儲(chǔ)單元的電壓施加剛結(jié) 束后，有時(shí)例如在PIN二極管的本征半導(dǎo)體部和/或PN二極管的結(jié)部分會(huì)殘存殘留電荷。 該殘留電荷，尤其在作為二極管使用崩越二極管、利用轟擊離子化現(xiàn)象使電流增大的情況 下顯著。
[0081] 本發(fā)明人們著眼于該反向恢復(fù)電流和/或殘留電荷成為接下來作為置位工作或 復(fù)位工作的對(duì)象的存儲(chǔ)單元中的置位工作或復(fù)位工作的障礙的事實(shí)。即，在置位工作或復(fù) 位工作完成后的存儲(chǔ)單元MC0〈1，1>中流動(dòng)反向恢復(fù)電流的期間，新選擇在選擇了存儲(chǔ)單 元MC0〈1，1>時(shí)作為半選擇存儲(chǔ)單元的存儲(chǔ)單元(例如圖6的MC0〈1，0>、MC0〈1，2>、MC0〈0， 1>或MC0〈2,1>)而新開始置位工作和/或復(fù)位工作有可能產(chǎn)生在置位工作和/或復(fù)位工 作中產(chǎn)生誤工作、引起功耗的增大等問題。這是因?yàn)?，由于在之前的選擇存儲(chǔ)單元MC0〈1，1> 中流動(dòng)的反向恢復(fù)電流和/或殘留電荷的影響，選擇位線BL或選擇字線WL的電位會(huì)發(fā)生 變動(dòng)。
[0082] 因此，本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置構(gòu)成為：在對(duì)于多個(gè)存儲(chǔ)單元MC連續(xù)進(jìn)行置 位工作或復(fù)位工作的情況下，執(zhí)行圖8所示的工作。在此，所謂連續(xù)，是指在置位工作或復(fù) 位工作的反向恢復(fù)電流等流動(dòng)的時(shí)間內(nèi)進(jìn)行接下來的置位工作或復(fù)位工作，大致為η秒? μ秒量級(jí)內(nèi)的時(shí)間。S卩，控制電路在選擇存儲(chǔ)單元MC0〈1，1>并在其置位工作或復(fù)位工作 完成之后，在接下來的置位工作及復(fù)位工作中，不選擇上述的半選擇存儲(chǔ)單元(例如圖6的 MC0〈1，0>、MC0〈1，2>、MC0〈0，1>或MC0〈2，1>)。代之，控制電路將連接于與存儲(chǔ)單元MC0〈1， 1>所連接的位線BL0〈1>、字線WL0〈1>不同的位線BL、字線WL的存儲(chǔ)單元MC新設(shè)為選擇存 儲(chǔ)單元。作為一例，如圖8所示，控制電路能夠選擇連接于與存儲(chǔ)單元MC0〈1，1>所連接的 位線BL0〈1>、字線WL0〈1>相鄰的位線BL0〈2>、字線WL0〈0>的存儲(chǔ)單元MC0〈0, 2>。此后，若 同樣地反復(fù)進(jìn)行選擇，則如圖9A所示，以選擇存儲(chǔ)單元相對(duì)于存儲(chǔ)單元陣列內(nèi)的位線BL的 長度方向及字線WL的長度方向在傾斜方向上移動(dòng)下去的方式，依次進(jìn)行選擇。在此，在字 線WL與位線BL的布線寬度及布線間隔相等的情況下，可以認(rèn)為選擇存儲(chǔ)單元相對(duì)于存儲(chǔ) 單元陣列內(nèi)的位線BL的長度方向及字線WL的長度方向在傾斜45度方向上移動(dòng)下去。 [0083] 另外，在如上所述選擇存儲(chǔ)單元在傾斜方向上移動(dòng)下去的情況下，對(duì)于依次選擇 的選擇存儲(chǔ)單元既可以進(jìn)行同種的工作，也可以包括不同的工作。即，控制電路在對(duì)于多個(gè) 所述存儲(chǔ)單元進(jìn)行第1工作、第2工作…第η工作（η為3以上的整數(shù))的情況下，依次對(duì)選 擇存儲(chǔ)單元進(jìn)行選擇，以使得選擇存儲(chǔ)單元相對(duì)于位線及字線的長度方向在傾斜方向上移 動(dòng)。在此，第1工作?第η工作例如為置位工作、復(fù)位工作、讀出工作等。
[0084][效果]
[0085] 這樣，根據(jù)本實(shí)施方式，在選擇某存儲(chǔ)單元作為置位工作或復(fù)位工作的對(duì)象的情 況下，若其工作完成，則在接下來的置位工作或復(fù)位工作中，選擇與該存儲(chǔ)單元不共用位線 BL、字線WL中的任一個(gè)的非選擇存儲(chǔ)單元。由此，不會(huì)受到在之前的選擇存儲(chǔ)單元中流動(dòng) 的反向恢復(fù)電流和/或殘留電荷等的影響，能夠前進(jìn)至接下來的置位工作或復(fù)位工作。從 而，能夠防止置位工作或復(fù)位工作的誤工作，既抑制功耗的增大，而且又加快工作速度。另 夕卜，雖然在上述的說明中，說明了在進(jìn)行置位工作及復(fù)位工作的情況下進(jìn)行圖8及圖9Α所 示的工作，但是在讀出工作中也可以進(jìn)行同樣的工作。但是，在讀出工作中，因?yàn)槭┘佑诟?布線的電壓比置位工作及復(fù)位工作中的低，所以也可以采用不同的工作方法。
[0086] 此外，因?yàn)榛谝欢ǖ姆▌t對(duì)存儲(chǔ)單元進(jìn)行選擇，所以容易進(jìn)行物理地址和邏輯 地址的變換。例如，如圖9Β所示，在物理地址沿著存儲(chǔ)單元陣列的位線BL的長度方向順序 分配的情況下，能夠進(jìn)行地址變換以使得：邏輯地址相對(duì)于存儲(chǔ)單元陣列的位線BL的長度 方向在傾斜方向上順序分配。于是，從外部從主機(jī)等輸入數(shù)據(jù)長度為η的數(shù)據(jù)，控制電路按 照邏輯地址的數(shù)值（（1，1)、（1，2)、（1、3)、（1、4)***(1、11))的順序執(zhí)行置位工作或復(fù)位 工作，在各個(gè)存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)。從主機(jī)等輸入接下來的1頁量的數(shù)據(jù)長度為η的數(shù)據(jù)，控 制電路按照邏輯地址的數(shù)值（（2，1)、（2,2)、（2、3)、（2、4)***(2、1〇)的順序執(zhí)行置位工 作或復(fù)位工作，在各個(gè)存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)。
[0087][第2實(shí)施方式]
[0088] 接下來，對(duì)第2實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置參照?qǐng)D10進(jìn)行說明。半導(dǎo)體存儲(chǔ) 裝置的構(gòu)成與第1實(shí)施方式基本相同。此外，在以下方面也與第1實(shí)施方式相同：控制電路 選擇某存儲(chǔ)單元，在其置位工作或復(fù)位工作完成之后，在接下來的置位工作及復(fù)位工作中， 控制電路將位線BL及字線WL雙方不同的存儲(chǔ)單元MC設(shè)為新選擇存儲(chǔ)單元。
[0089] 但是，在第2實(shí)施方式中，如圖10所示，在以下方面與第1實(shí)施方式不同：控制電 路選擇與之前的選擇位線BL相隔2條的位線BL，并且選擇與之前的選擇字線WL相鄰1條 的字線WL。通過該工作，也能夠起到與第1實(shí)施方式同樣的效果。
[0090] 此外，通過使選擇存儲(chǔ)單元與之前的選擇存儲(chǔ)單元分離，能夠減小從之前的選擇 存儲(chǔ)單元產(chǎn)生的熱的影響。此外，因?yàn)榛谝欢ǖ姆▌t對(duì)存儲(chǔ)單元進(jìn)行選擇，所以容易進(jìn)行 物理地址與邏輯地址的變換。
[0091] [第3實(shí)施方式]
[0092] 接下來，對(duì)第3實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置參照?qǐng)D11進(jìn)行說明。半導(dǎo)體存儲(chǔ) 裝置的構(gòu)成與第1實(shí)施方式基本相同。此外，在以下方面也與第1實(shí)施方式相同：控制電路 選擇某存儲(chǔ)單元，在其置位工作或復(fù)位工作完成之后，控制電路在接下來的置位工作及復(fù) 位工作中，將位線BL及字線WL雙方不同的存儲(chǔ)單元MC設(shè)為新選擇存儲(chǔ)單元。
[0093] 但是，在第3實(shí)施方式中，如圖11所示，在以下方面與第1實(shí)施方式不同：控制電 路相對(duì)于位線BL及字線WL的長度方向按所謂的鋸齒狀依次選擇存儲(chǔ)單元。具體地，與第 1實(shí)施方式同樣地，控制電路新選擇位于之前的選擇存儲(chǔ)單元MC的斜下方的存儲(chǔ)單元。在 對(duì)該存儲(chǔ)單元的工作完成之后，控制電路接下來新選擇從該存儲(chǔ)單元看位于斜上方的存儲(chǔ) 單元。控制電路控制為，反復(fù)進(jìn)行該選擇，結(jié)果交錯(cuò)狀地選擇存儲(chǔ)單元。通過該工作，也能 夠起到與第1實(shí)施方式同樣的效果。
[0094][第4實(shí)施方式]
[0095] 接下來，對(duì)第4實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置參照?qǐng)D12進(jìn)行說明。半導(dǎo)體存儲(chǔ) 裝置的構(gòu)成與第1實(shí)施方式基本相同。此外，在以下方面也與第1實(shí)施方式相同：控制電路 選擇某存儲(chǔ)單元，在其置位工作或復(fù)位工作完成之后，控制電路在接下來的置位工作及復(fù) 位工作中，將位線BL及字線WL雙方不同的存儲(chǔ)單元MC設(shè)為新選擇存儲(chǔ)單元。
[0096] 但是，在第4實(shí)施方式中，如圖12所示，在以下方面與第1實(shí)施方式不同：在狀 態(tài)機(jī)7中，具備確定進(jìn)行置位工作或復(fù)位工作的順序的表。例如，如圖12的下方所示，相 對(duì)于物理地址分配邏輯地址?？刂齐娐钒凑者壿嫷刂返臄?shù)值（（1，1)、（1，2)、（1、3)、（1、 4)、· · *(1、η)、· ··）的順序執(zhí)行置位工作或復(fù)位工作。雖然圖12如圖12的上方的 圖所示，表示選擇存儲(chǔ)單元MC移動(dòng)下去的情況，但是并非限定于此的意思。通過該工作，也 能夠起到與第1實(shí)施方式同樣的效果。在此，表能夠預(yù)先存儲(chǔ)于非易失性半導(dǎo)體存儲(chǔ)裝置 的ROM區(qū)域。此外，也能夠在外部的存儲(chǔ)控制器和/或主機(jī)等中具備表。
[0097][第5實(shí)施方式]
[0098] 接下來，對(duì)第5實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置參照?qǐng)D13A?13D進(jìn)行說明。半 導(dǎo)體存儲(chǔ)裝置的概略構(gòu)成與第1實(shí)施方式（圖1)基本相同。但是，在該實(shí)施方式中，存儲(chǔ) 單元陣列1例如以通過圖13A所示的層疊結(jié)構(gòu)，具有多個(gè)存儲(chǔ)層MA為前提。雖然在圖13A 中，為了簡化僅圖示5個(gè)存儲(chǔ)層ΜΑ (1)?MA (5)，但是設(shè)定同樣的結(jié)構(gòu)在層疊方向反復(fù)，來 進(jìn)行以下的說明。即，存儲(chǔ)層Μ的層疊方向的數(shù)量為任意，并非限定于圖13A所示的5層。 此外，各個(gè)存儲(chǔ)層ΜΑ具有多條字線WL、與該字線WL交叉的多條位線BL和設(shè)置于這些字線 WL及位線BL的交叉部的多個(gè)存儲(chǔ)單元MC。即，可以認(rèn)為，在各個(gè)存儲(chǔ)層ΜΑ中，如圖13C所 示存儲(chǔ)單元MC配置為矩陣狀。
[0099] 在第1?第4實(shí)施方式中，對(duì)以下例子進(jìn)行了說明：選擇存在于某存儲(chǔ)層MA (i) 的存儲(chǔ)單元，在其置位工作或復(fù)位工作完成之后，在接下來的置位工作及復(fù)位工作中，新選 擇存在于同一存儲(chǔ)層Μ (i)的另外的存儲(chǔ)單元作為選擇存儲(chǔ)單元。相對(duì)于此，在該第5實(shí) 施方式中構(gòu)成為：控制電路例如在選擇存儲(chǔ)層MA〈1>的某存儲(chǔ)單元并在其置位工作或復(fù)位 工作完成之后，在接下來的置位工作及復(fù)位工作中，選擇處于不同的存儲(chǔ)層Μ(例如存儲(chǔ)層 ΜΑ (3))的存儲(chǔ)單元。
[0100] 另外，在以下的說明中，通過沿著半導(dǎo)體基板的表面的X軸及y軸以及與之正交的 Z軸表現(xiàn)1個(gè)存儲(chǔ)層MA中的某存儲(chǔ)單元的物理地址。例如，處于存儲(chǔ)層MA (1)的左上方的 存儲(chǔ)單元的物理地址通過xyz坐標(biāo)表現(xiàn)為P (1，1，1)。處于存儲(chǔ)單元MA (2)的右下方的存 儲(chǔ)單元的物理地址表現(xiàn)為（k，k，2)(在字線、位線的條數(shù)分別為k條的情況下，k為2以上 的整數(shù))。
[0101] 另一方面，假定多個(gè)存儲(chǔ)層MA的存儲(chǔ)單元假想性地處于1個(gè)平面上，邏輯地址不 使用z坐標(biāo)而僅以xy坐標(biāo)如L (1，1)地表現(xiàn)。這僅是為了說明的方便的一例，物理地址及 邏輯地址的分配方法并非限定于此。
[0102] 在本實(shí)施方式中，對(duì)在z方向上依次選擇存儲(chǔ)單元的情況下的工作參照?qǐng)D13B、 13C進(jìn)行說明。在z方向上依次選擇存儲(chǔ)單元的情況下，作為一例，如圖13B、13C所示，例 如在存儲(chǔ)層ΜΑ (1)中選擇物理地址P (1,1,1)的存儲(chǔ)單元(邏輯地址L (1，1))，接下來在 選擇存儲(chǔ)層MA (3)的情況下，選擇從存儲(chǔ)層ΜΑ (1)的物理地址P (1，1，1)的存儲(chǔ)單元看 存在于斜上方的物理地址P (2,2,3)的存儲(chǔ)單元(邏輯地址L (1，2))。接下來在選擇存儲(chǔ) 層MA (5)的情況下，選擇從存儲(chǔ)層MA (3)的物理地址P (2,2,3)的存儲(chǔ)單元看存在于斜 上方的物理地址P (3,3,5)的存儲(chǔ)單元(邏輯地址L (1，3))。另外，對(duì)存儲(chǔ)層ΜΑ (1)的物 理地址P (1，1，1)的存儲(chǔ)單元，分配邏輯地址L (1，1);對(duì)存儲(chǔ)層MA (3)的物理地址P (2， 2, 3)的存儲(chǔ)單元，分配邏輯地址L (1，2);對(duì)存儲(chǔ)層MA (5)的物理地址P (3, 3, 5)的存儲(chǔ) 單元，分配邏輯地址L (1，3)。以下，通過同樣的要領(lǐng)，從層疊的多個(gè)存儲(chǔ)層MA之中每次選 擇1個(gè)存儲(chǔ)單兀。
[0103] 存儲(chǔ)層MA (1)和存儲(chǔ)層MA (3)因?yàn)樵谄溟g夾置有存儲(chǔ)層MA (2)，所以位線BL、 字線WL均不共用。存儲(chǔ)層MA (3)與MA (5)也同樣。因此，通過采用上述的選擇順序，不 會(huì)受到在之前的選擇存儲(chǔ)單元中流動(dòng)的反向恢復(fù)電流和/或殘留電荷等的影響，能夠前進(jìn) 至接下來的置位工作或復(fù)位工作。圖13B及圖13C所示的選擇順序僅為一例，只要反向恢 復(fù)電流和/或殘留電荷等的影響有限，存儲(chǔ)層Μ的選擇順序就可采用各種順序。
[0104] 圖13D是表示圖13Β及圖13C所示的邏輯地址的分配的一例的概念圖。在該例中， 示出以下情況：在存儲(chǔ)單元陣列配置2k - 1層存儲(chǔ)層ΜΑ，在一個(gè)存儲(chǔ)層ΜΑ，存在kX k個(gè)存 儲(chǔ)單元。在該例的情況下，在如邏輯地址L (1，1)、L (1，2)、L (1，3)· · *L (2，1)、L (2， 2)、L(2,3)· · ·那樣進(jìn)行了選擇的情況下，選擇存儲(chǔ)單元在Z方向移動(dòng)，并且若從XY平 面看則在傾斜方向移動(dòng)。
[0105] 例如，設(shè)定k個(gè)數(shù)據(jù)為1頁。于是，從外部從主機(jī)等輸入數(shù)據(jù)長度為k的數(shù)據(jù)，控 制電路按照邏輯地址的數(shù)值（（1，1)、（1，2)、（1，3)、（1，4)、***(1，1〇)的順序執(zhí)行置位 工作或復(fù)位工作，在各個(gè)存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)。從主機(jī)等輸入接下來的1頁量的數(shù)據(jù)長度為 11的數(shù)據(jù)，控制電路按照邏輯地址的數(shù)值（（2，1)、（2,2)、（2,3)、（2,4)、***(2，1〇)的順 序執(zhí)行置位工作或復(fù)位工作，在各個(gè)存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)。
[0106] 這樣，本實(shí)施方式采用在層疊方向依次選擇所層疊的多個(gè)存儲(chǔ)層的選擇方法。存 儲(chǔ)層的選擇例如每隔一層地，接下來選擇與當(dāng)前選擇中的存儲(chǔ)層不共用位線BL和/或字 線WL的存儲(chǔ)層(若換言之，則新選擇的存儲(chǔ)層具有與當(dāng)前選擇中的存儲(chǔ)層所具有的位線及 字線不同的位線及字線)。因?yàn)檫B續(xù)選擇的存儲(chǔ)層不共用位線和/或字線，所以例如在對(duì)于 存儲(chǔ)層MA (1)進(jìn)行置位工作期間，能夠開始進(jìn)行對(duì)于存儲(chǔ)層MA (3)的位線BL及字線WL 的充電工作。從而，根據(jù)該實(shí)施方式，能夠?qū)崿F(xiàn)工作的高速化。另外，也可以使該第5實(shí)施 方式與第1?第4實(shí)施方式適宜組合。
[0107] 進(jìn)而，在以3維看時(shí)，能夠在XYZ軸的傾斜方向選擇存儲(chǔ)單元。其結(jié)果，能夠使所 選擇的存儲(chǔ)單元與接下來選擇的存儲(chǔ)單元間的距離隔開。因而，能夠減少向存儲(chǔ)單元的誤 寫入。
[0108] [第6實(shí)施方式]
[0109] 接下來，對(duì)第6實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置參照?qǐng)D14進(jìn)行說明。半導(dǎo)體存儲(chǔ) 裝置的概略構(gòu)成與第1實(shí)施方式（圖1)基本相同。此外，第6實(shí)施方式與第5實(shí)施方式同 樣地，存儲(chǔ)單元陣列1以例如通過圖13A所示的層疊結(jié)構(gòu)，具有多個(gè)存儲(chǔ)層ΜΑ為前提。而 且，該第6實(shí)施方式與第5實(shí)施方式同樣地構(gòu)成為：控制電路選擇例如存儲(chǔ)層ΜΑ (1)的某 存儲(chǔ)單元并在其置位工作或復(fù)位工作完成之后，在接下來的置位工作及復(fù)位工作中，選擇 處于不同的存儲(chǔ)層ΜΑ (例如存儲(chǔ)層ΜΑ (3))的存儲(chǔ)單元。
[0110] 與第5實(shí)施方式的不同點(diǎn)為邏輯地址的分配方法。即，根據(jù)圖14所示的邏輯地址 的分配方法，在按邏輯地址（1，1)、（1，2)、（1，3)，，，（2，1)、（2,2)、（2、3)，，，，的順序 進(jìn)行了選擇的情況下，選擇存儲(chǔ)單元在ΥΖ平面內(nèi)移動(dòng)(不在X軸方向移動(dòng))。而且，在選擇 存儲(chǔ)單元直至到達(dá)Υ方向的端部之前的情況下，X坐標(biāo)也遞增，以后，按同樣的要領(lǐng)對(duì)存儲(chǔ) 單元進(jìn)行選擇。
[0111] 根據(jù)該實(shí)施方式，能夠得到與第5實(shí)施方式同樣的效果。
[0112] [第7實(shí)施方式]
[0113] 接下來，對(duì)第7實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置參照?qǐng)D15Α?16進(jìn)行說明。半導(dǎo) 體存儲(chǔ)裝置的概略構(gòu)成與第1實(shí)施方式（圖1)基本相同。但是，在該實(shí)施方式中，存儲(chǔ)單元 陣列1具備圖15Α?圖15C所示的形狀。
[0114] 該第7實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)裝置如圖15Α?圖15C所示，具有與第1實(shí)施 方式不同的存儲(chǔ)單元陣列11。位線BL形成為，在垂直方向延伸。
[0115] 首先，參照?qǐng)D15Α，對(duì)第7實(shí)施方式涉及的存儲(chǔ)單元陣列11的電路構(gòu)成進(jìn)行說明。 圖15Α是存儲(chǔ)單元陣列11的電路圖的一例。另外，在圖15Α中，X方向、Υ方向及Ζ方向相 互正交，并且X方向?yàn)榧埫娲怪狈较?。此外，圖15Α所示的結(jié)構(gòu)在X方向反復(fù)設(shè)置。
[0116] 第7實(shí)施方式涉及的存儲(chǔ)單元陣列11如圖15Α所示，除了上述的字線WL、位線BL 及存儲(chǔ)單元MC之外，還具有選擇晶體管STr、全局位線GBL及選擇柵線SG。
[0117] 字線WL1?WL4如圖15A所示，排列于Z方向，在X方向延伸。位線BL在X方向 及Y方向排列為矩陣狀，在Z方向延伸。存儲(chǔ)單元MC配置于這些字線WL與位線BL相交叉 的位置。從而，存儲(chǔ)單元MC在X、Y、Z方向排列為3維矩陣狀。
[0118] 選擇晶體管STr如圖15Α所示，設(shè)置于位線BL的一端與全局位線GBL之間。全局 位線GBL在X方向及Y方向延伸。1條全局位線GBL共同連接于在Y方向排列為一列的多 個(gè)選擇晶體管STr的一端。若換言之，則可以認(rèn)為配置于Y方向的位線BL連接于1條全局 位線GBL。選擇柵線SG在Y方向及X方向延伸。1條選擇柵線SG共同連接于在X方向排 列為一列的多個(gè)選擇晶體管STr的柵。
[0119] 接下來，參照?qǐng)D15B、圖15C，關(guān)于第7實(shí)施方式涉及的存儲(chǔ)單元陣列11的層疊結(jié) 構(gòu)進(jìn)行說明。圖15B是表示存儲(chǔ)單元陣列11的層疊結(jié)構(gòu)的立體圖的一例。圖15C是圖15B 的剖面圖的一例。另外，在圖15B中，省略了層間絕緣層。
[0120] 存儲(chǔ)單元陣列11如圖15B及圖15C所示，具有層疊于基板50上的選擇晶體管層 60及存儲(chǔ)層70。在選擇晶體管層60配置有多個(gè)選擇晶體管STr，在存儲(chǔ)層70配置有多個(gè) 存儲(chǔ)單元MC。
[0121] 選擇晶體管層60如圖15B及圖15C所示，具有相對(duì)于基板50的主平面在垂直的 Z方向?qū)盈B的導(dǎo)電層61、層間絕緣層62、導(dǎo)電層63、層間絕緣層64。導(dǎo)電層61作為全局位 線GBL而起作用，并且導(dǎo)電層63作為選擇柵線SG及選擇晶體管STr的柵而起作用。
[0122] 導(dǎo)電層61在相對(duì)于基板50的主平面平行的X方向具有預(yù)定間距并在Y方向延伸。 層間絕緣層62覆蓋導(dǎo)電層61的上表面。導(dǎo)電層63在Y方向具有預(yù)定間距并在X方向延 伸。層間絕緣層64覆蓋導(dǎo)電層63的側(cè)面及上表面。例如，導(dǎo)電層61、63包括多晶娃。層 間絕緣層62、64例如包括氧化硅（Si0 2)。
[0123] 此外，選擇晶體管層60具有柱狀半導(dǎo)體層65及柵絕緣層66。柱狀半導(dǎo)體層65作 為選擇晶體管STr的主體(溝道)而起作用，并且柵絕緣層66作為選擇晶體管STr的柵絕緣 膜而起作用。
[0124] 柱狀半導(dǎo)體層65在X方向及Y方向配置為矩陣狀，在Z方向柱狀地延伸。此外，柱 狀半導(dǎo)體層65接觸導(dǎo)電層61的上表面，并隔著柵絕緣層66接觸導(dǎo)電層63的Y方向端部 的側(cè)面。而且，柱狀半導(dǎo)體層65例如具有層疊的N +型半導(dǎo)體層65a、P +型半導(dǎo)體層65b 及N+型半導(dǎo)體層65c。
[0125] N+型半導(dǎo)體層65a在其Y方向端部的側(cè)面接觸層間絕緣層62。P+型半導(dǎo)體層 65b在其Y方向端部的側(cè)面接觸導(dǎo)電層63的側(cè)面。N +型半導(dǎo)體層65c在其Y方向端部的 側(cè)面接觸層間絕緣層64。N +型半導(dǎo)體層65a、65c包括注入有N +型雜質(zhì)的多晶硅，P + 型半導(dǎo)體層65b包括注入有P +型雜質(zhì)的多晶硅。柵絕緣層66例如包括氧化硅（Si02)。
[0126] 存儲(chǔ)層70具有在Z方向交替地層疊的層間絕緣層71a?71d及導(dǎo)電層72a?72d。 導(dǎo)電層72a?72d作為字線WL1?WL4而起作用。導(dǎo)電層72a?72d分別具有在X方向相 對(duì)的一對(duì)梳齒形狀。層間絕緣層71a?71d例如包括氧化硅（Si0 2)，導(dǎo)電層72a?72d例 如包括多晶硅。
[0127] 此外，存儲(chǔ)層70具有柱狀導(dǎo)電層73及側(cè)壁層74。柱狀導(dǎo)電層73在X及Y方向配 置為矩陣狀，接觸柱狀半導(dǎo)體層65的上表面并在Z方向柱狀地延伸。柱狀導(dǎo)電層73作為 位線BL而起作用。
[0128] 側(cè)壁層74設(shè)置于柱狀導(dǎo)電層73的Y方向端部的側(cè)面。側(cè)壁層74具有可變電阻 層75及氧化層76?？勺冸娮鑼?5作為可變電阻元件VR而起作用。氧化層76具有比可變 電阻層75低的導(dǎo)電率。
[0129] 可變電阻層75設(shè)置于柱狀導(dǎo)電層73與導(dǎo)電層72a?72d的Y方向端部的側(cè)面之 間。氧化層76設(shè)置于柱狀導(dǎo)電層73與層間絕緣層71a?71d的Y方向端部的側(cè)面之間。
[0130] 柱狀導(dǎo)電層73例如包括多晶娃，側(cè)壁層74 (可變電阻層75及氧化層76)例如包 括金屬氧化物。
[0131] 在該圖15A?15C所示的結(jié)構(gòu)的存儲(chǔ)單元陣列中，相對(duì)于1條位線BL，在同一層形 成有2個(gè)存儲(chǔ)單元。此外，因?yàn)槲痪€BL由半導(dǎo)體(例如多晶硅）形成，所以有時(shí)殘存載流子 會(huì)殘存比較長的時(shí)間。
[0132] 因此，在該實(shí)施方式中，在依次選擇存儲(chǔ)單元的情況下，對(duì)選擇晶體管STr進(jìn)行導(dǎo) 通/截止控制，由此依次改變讀出對(duì)象的位線(沿著相同位線BL的存儲(chǔ)單元并不作為連續(xù) 讀出的對(duì)象)。
[0133] 在此，在圖16表示圖15A?C的存儲(chǔ)單元的物理地址的分配的一例及存儲(chǔ)單元的 選擇順序的一例。如圖16的右側(cè)的電路圖所示，將最跟前的左下方的存儲(chǔ)單元設(shè)為P (1， 1,1)。以物理地址P (1,1,1)的存儲(chǔ)單元為基準(zhǔn)，在紙面中每次向X軸進(jìn)深前進(jìn),Χ的地址 便變大，在紙面中每次向Υ軸右側(cè)前進(jìn)，Υ的地址便變大，在紙面中每次向Ζ軸上方前進(jìn)，Ζ 的地址便變大。在此，在圖16中，表示位線配置有4X4即16條、字線WL層疊有4層的例 子。
[0134] 接下來，關(guān)于存儲(chǔ)單元的選擇進(jìn)行說明。例如，如圖16所示，在選擇了物理地址P (1，1，1)的存儲(chǔ)單元之后，接下來，選擇與該物理地址P (1，1，1)的存儲(chǔ)單元不共用位線BL 的、物理地址P (1，3，1)的存儲(chǔ)單元。以下，以同樣的要領(lǐng)，依次選擇物理地址P (1，5，1)、 物理地址P (1，7，1)的存儲(chǔ)單元。該圖16表示依次選擇連接于同一條字線WL的存儲(chǔ)單元 (Z坐標(biāo)相同的存儲(chǔ)單元）并且X坐標(biāo)也不改變的情況。在該第7實(shí)施方式中，可以認(rèn)為依 次改變要選擇的位線BL。因此，在圖16中，為了抑制受到選擇柵線及位線的殘留電荷等的 影響，如上所述，依次選擇Y坐標(biāo)相差2個(gè)的存儲(chǔ)單元。此外，如圖17所示，也可以使依次 選擇的存儲(chǔ)單元的Z坐標(biāo)依次改變(例如每次增加1 )。有時(shí)字線WL由相同的存儲(chǔ)層共用多 條。其結(jié)果，通過改變所選擇的字線WL的層，能夠防止受到字線的殘留電荷等的影響。
[0135] 圖18是表示另外的選擇順序的概念圖。在該圖18的例子中表示以下情況：在依 次選擇存儲(chǔ)單元的情況下，僅使Z坐標(biāo)固定，X坐標(biāo)每次變化1，并且Y坐標(biāo)每次變化2 (P (1，1，1) - P (2,3，1) - P (3,5,3) - · · · ·)。其結(jié)果，可以認(rèn)為依次改變所選擇的全 局位線GBL。其結(jié)果，能夠防止受到全局位線GBL的殘留電荷等的影響。
[0136] 此外，如圖19所示，也能夠采用Z坐標(biāo)也每次增加1的選擇順序（P (1，1，1) -P (2,3,2) -P (3,5,3)· · ·)。通過使X、Y、Z的全部坐標(biāo)變化，能夠進(jìn)一步減小殘留電荷 等的影響。
[0137] 此外，邏輯地址的分配能夠與第6實(shí)施方式同樣地分配。
[0138] 在第7實(shí)施方式中，也能得到與第1?第6實(shí)施方式同樣的效果。
[0139] [存儲(chǔ)單元陣列的材料]
[0140] 最后，總結(jié)第1?第7實(shí)施方式涉及的存儲(chǔ)單元陣列所使用的材料。另外，x、y表 示任意的組分比。
[0141] 〈整流元件〉
[0142] 對(duì)于構(gòu)成作為非歐姆元件的整流元件的p型半導(dǎo)體、η型半導(dǎo)體及本征半導(dǎo)體的 材料，能夠從Si、SiGe、SiC、Ge、C等半導(dǎo)體的組中進(jìn)行選擇。
[0143] 對(duì)于與構(gòu)成整流元件的上部半導(dǎo)體的接合部，使用由Si、Ti、V、Cr、Mn、Fe、Co、Ni、 Cu、Zn、Rh、Pd、Ag、Cd、In、Sn、La、Hf、Ta、W、Re、Os、Ir、Pt、Au 制成的娃化物；在這些娃化 物中，添加有 Sc、Ti、V、Cr、Μη、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、 La、Hf、Ta、W、Re、Os、Ir、Pt、Au 中的 1 或 2 種以上來使用。
[0144] 在整流元件包括絕緣層的情況下，該絕緣層例如從以下的材料選擇。
[0145] (1)氧化物
[0146] · Si02、A1203、Y203、La20 3、Gd203、Ce203、Ce0 2、Ta205、Hf02、Zr02、Ti0 2、HfSiO、HfAlO、 ZrSi0、ZrA10、AlSi0
[0147] · AM204
[0148] 其中，A及M為相同或不同的元素，且為Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、 Ga、Ge中的一種。
[0149] 對(duì)于 AM204,例如有 Fe304、FeAl^CVMr^ + XA12 - x04 + y、+ XA12 - x04 + y、Mn0x 等。
[0150] · AM〇3
[0151] 其中，A及M為相同或不同的元素，且為Al、La、Hf、Ta、W、Re、0s、Ir、Pt、Au、Hg、 Tl、Pb、Bi、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Sc、Ti、V、Cr、Μη、Fe、Co、 Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn 之中的一種。
[0152] 對(duì)于 AM03,例如有 LaA103、SrHf03、SrZr03、SrTi03 等。
[0153] (2)氮氧化物
[0154] · SiON、A10N、YON、LaON、GdON、CeON、TaON、HfON、ZrON、TiON、LaAlON、SrHfON、 SrZrON、SrTiON、HfSiON、HfAlON、ZrSiON、ZrAlON、AlSiON
[0155] ?以氮元素置換了上述（1)中所示的氧化物的氧元素的一部分而得到的材料
[0156] 尤其優(yōu)選：構(gòu)成整流元件的絕緣層分別從Si02、SiN、Si3N 4、A1203、SiON、Η--2、 HfSiON、Ta205、Ti02、SrTi03 的組中選擇。
[0157] 另外，關(guān)于Si02、SiN、SiON等Si類的絕緣膜，包括氧元素、氮元素的濃度分別為 lX1018atoms / cm3 以上的膜。
[0158] 但是，多個(gè)絕緣層的勢(shì)壘高度互不相同。
[0159] 此外，在絕緣層中，也包括包含形成缺陷能級(jí)的雜質(zhì)原子、或半導(dǎo)體/金屬點(diǎn)（量 子點(diǎn)）的材料。
[0160] 〈可變電阻元件〉
[0161] 對(duì)于存儲(chǔ)單元MC的可變電阻元件、或者在整流元件內(nèi)組進(jìn)有存儲(chǔ)功能的情況下 的存儲(chǔ)層，例如可使用以下的材料。
[0162] (1)氧化物
[0163] · Si02、A1203、Y203、La20 3、Gd203、Ce203、Ce0 2、Ta205、Hf02、Zr02、Ti0 2、HfSiO、HfAlO、 ZrSi0、ZrA10、AlSi0
[0164] · AM204
[0165] 其中，A及M為相同或不同的元素，且為Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、 Ga、Ge中的一種。
[0166] 對(duì)于 AM204,例如有 Fe304、FeAl^CVMr^ + XA12 - x04 + y、+ XA12 - x04 + y、Mn0x 等。
[0167] · AM〇3
[0168] 其中，A及M為相同或不同的元素，且為Al、La、Hf、Ta、W、Re、0s、Ir、Pt、Au、Hg、 Ti、Pb、Bi、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Sc、Ti、V、Cr、Mn、Fe、Co、 Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn 之中的一種或多種的組合。
[0169] 對(duì)于 ΑΜ03，例如有 LaA103、SrHf03、SrZr03、SrTi03 等。
[0170] (2)氮氧化物
[0171] · SiON、A10N、YON、LaON、GdON、CeON、TaON、HfON、ZrON、TiON、LaAlON、SrHfON、 SrZrON、SrTiON、HfSiON、HfAlON、ZrSiON、ZrAlON、AlSiON
[0172] 存儲(chǔ)元件例如包括二維類或三維類的金屬氧化物和/或有機(jī)物(包括單層膜和/ 或納米管)。例如，如果是碳則包括單層膜、納米管、石墨烯、富勒烯等2維結(jié)構(gòu)。金屬氧化 物包括上述（1)所示的氧化物和/或上述（2)所示的氮氧化物。
[0173] 〈電極層〉
[0174] 對(duì)于存儲(chǔ)單元MC中所使用的電極層，可舉出金屬元素單質(zhì)或多種混合物、硅化物 和/或氧化物、氮化物等。
[0175] 具體地，包括 Pt、Au、Ag、TiAIN、SrRuO、Ru、RuN、Ir、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、 TiN、TaN、LaNiO、Al、PtIrOx、PtRhOx、Rh、TaAIN、SiTiO x、WSix、TaSix、PdSix、PtSix、IrSi x、 ErSix、YSix、HfSix、NiSix、CoSi x、TiSix、VSix、CrSix、MnSix、FeSi x 等。
[0176] 電極層也可以同時(shí)具有作為阻擋金屬層、或粘接層的功能。
[0177] 〈字線 WL、位線 BL>
[0178] 作為存儲(chǔ)單元陣列1的字線WL、位線BL而起作用的導(dǎo)電線包括W、WN、Al、Ti、V、 Cr、Mn、Fe、Co、Ni、Cu、TiN、WSix、TaSix、PdSix、ErSi x、YSix、PtSix、HfSix、NiSix、CoSi x、TiSix、 VSix、CrSix、MnSix、FeSix 等。
[0179] 雖然說明了本發(fā)明的幾個(gè)實(shí)施方式，但是這些實(shí)施方式是作為例子而提示的，并 非要限定發(fā)明的范圍。這些新實(shí)施方式可以通過其他各種形式實(shí)施，在不脫離發(fā)明的主旨 的范圍，能夠進(jìn)行各種省略、置換、變更。這些實(shí)施方式和/或其變形包含于發(fā)明的范圍和 /或主旨，并且也包含于權(quán)利要求所記載的發(fā)明及其均等的范圍。
【權(quán)利要求】
1. 一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，具備： 存儲(chǔ)單元陣列，其具有多條位線、與所述多條位線交叉的多條字線和設(shè)置于所述多條 位線及多條字線的交叉部的存儲(chǔ)單元；以及 控制部，其對(duì)施加于所述位線及字線的電壓進(jìn)行控制； 所述存儲(chǔ)單元包括可變電阻元件和非歐姆元件； 所述控制部在對(duì)于多個(gè)所述存儲(chǔ)單元連續(xù)進(jìn)行預(yù)定的工作的情況下，在選擇從所述多 條位線中選擇的第1位線及從所述多條字線中選擇的第1字線而對(duì)于第1存儲(chǔ)單元進(jìn)行了 第1工作之后，在與該第1工作接續(xù)的接下來的第2工作中，選擇與所述第1位線不同的第 2位線及與所述第1字線不同的第2字線而選擇第2存儲(chǔ)單元。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述控制電路在對(duì)于多個(gè)所述存儲(chǔ)單元進(jìn)行所述第1工作、所述第2工作…第η工作 的情況下，對(duì)選擇存儲(chǔ)單元依次選擇，以使得選擇存儲(chǔ)單元相對(duì)于所述位線及所述字線的 長度方向在傾斜方向移動(dòng)，所述η為3以上的整數(shù)。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述第2位線為與所述第1位線相鄰的位線； 所述第2字線為與所述第1字線相鄰的字線。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述控制電路在對(duì)于多個(gè)所述存儲(chǔ)單元連續(xù)進(jìn)行所述第1工作、所述第2工作…第η 工作的情況下，對(duì)選擇存儲(chǔ)單元依次選擇，以使得選擇存儲(chǔ)單元相對(duì)于所述位線或所述字 線的長度方向鋸齒形地移動(dòng)，所述η為3以上的整數(shù)。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述存儲(chǔ)單元陣列分別通過將具備多條位線、多條字線及設(shè)置于其交叉部的存儲(chǔ)單元 的多個(gè)存儲(chǔ)層進(jìn)行層疊而構(gòu)成； 所述控制部在對(duì)于多個(gè)所述存儲(chǔ)單元進(jìn)行第1工作、第2工作的情況下，在所述多個(gè)存 儲(chǔ)層之中的第1存儲(chǔ)層中選擇從所述多條位線中選擇的位線及從所述多條字線中選擇的 字線而對(duì)于存儲(chǔ)單元進(jìn)行了所述第1工作之后，在與所述第1存儲(chǔ)層不同的第2存儲(chǔ)層中 選擇從所述多條位線中選擇的位線及從所述多條字線中選擇的字線而對(duì)于存儲(chǔ)單元進(jìn)行 所述第2工作； 所述第2存儲(chǔ)層連接于與所述第1存儲(chǔ)層所具有的位線及字線不同的位線及字線。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述控制電路在對(duì)于多個(gè)所述存儲(chǔ)單元進(jìn)行所述第1工作、所述第2工作…第η工作 的情況下，使依次選擇的所述存儲(chǔ)單元在層疊方向移動(dòng)且在與所述層疊方向垂直的第1方 向或第2方向的一方移動(dòng)，并且不在所述第1方向或所述第2方向的另一方移動(dòng)，所述η為 3以上的整數(shù)。
7. -種半導(dǎo)體存儲(chǔ)裝置，其特征在于，具備： 存儲(chǔ)單元陣列，其具有以層疊方向?yàn)殚L度方向而延伸且在與所述層疊方向相交叉的第 1方向及第2方向排列的多條位線、在所述第1方向延伸且在所述層疊方向?qū)盈B的多條字線 和設(shè)置于所述多條位線及多條字線的交叉部的存儲(chǔ)單元；以及 控制部，其對(duì)施加于所述位線及字線的電壓進(jìn)行控制； 所述存儲(chǔ)單元包括可變電阻元件； 所述控制部在對(duì)于多個(gè)所述存儲(chǔ)單元進(jìn)行第1工作、第2工作的情況下，在選擇從所述 多條位線中選擇的第1位線及從所述多條字線中選擇的第1字線而對(duì)于第1存儲(chǔ)單元進(jìn)行 了所述第1工作之后，在與該所述第1工作接續(xù)的接下來的所述第2工作中，選擇與所述第 1位線不同的第2位線而選擇第2存儲(chǔ)單元。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還具備： 全局位線，其在所述第2方向延伸，與在所述第2方向排列的多條所述位線連接；以及 選擇晶體管，其分別連接于所述全局位線與多條所述位線之間。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述控制部在所述第1工作和所述第2工作中，改變選擇的字線。
10. 根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述控制部在所述第1工作和所述第2工作中，使選擇的位線在第1方向及第2方向 上移動(dòng)。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于： 所述控制部在所述第1工作和所述第2工作中，依次改變選擇的字線。
【文檔編號(hào)】G11C13/00GK104123957SQ201310270610
【公開日】2014年10月29日 申請(qǐng)日期:2013年6月27日 優(yōu)先權(quán)日:2013年4月23日
【發(fā)明者】曾根原岳志 申請(qǐng)人:株式會(huì)社 東芝