編程記憶胞的方法與裝置制造方法
【專利摘要】本發(fā)明是有關(guān)于一種編程記憶胞的方法與裝置。該編程記憶胞的方法，包括施加一編程電壓至一記憶胞陣列中的一被選擇記憶胞，以及施加一鄰近通過電壓至一鄰近記憶胞，該鄰近記憶胞相鄰于該被選擇記憶胞，增加該編程電壓以編程該被選擇記憶胞，增加該鄰近通過電壓以編程該被選擇記憶胞。
【專利說明】編程記憶胞的方法與裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種記憶胞，特別是涉及一種記憶胞的編程方法。

【背景技術(shù)】
[0002]快閃記憶體(例如NAND型快閃記憶體)是一種非易失性儲存元件，被廣泛使用于電腦記憶體、記憶卡、USB隨身盤以及固態(tài)硬盤中?？扉W記憶體包括有記憶胞陣列，快閃記憶體的記憶胞類似于一般MOS晶體管，但快閃記憶胞具有額外的浮柵(floating gate),此浮柵形成于控制柵及通道之間，且絕緣于控制柵及通道。具有額外浮柵的MOS結(jié)構(gòu)有時被稱為浮柵MOS晶體管?？扉W記憶胞因電荷是否存在于浮柵而有不同的臨界電壓，舉例而言，當浮柵中沒有電荷時，記憶胞的臨界電壓較低，代表著二進位值「O」或「I」；而當電荷被注入而困于浮柵時，記憶胞的臨界電壓較高，代表另外一個二進位值。
[0003]快閃記憶胞的編程方法可使用增量步進脈沖編程(Incremental step pulseprogramming, ISPP),此方法是反復施加電子脈沖波至記憶胞的控制柵，在每次施加電子脈沖波時其電壓逐次增加。在本發(fā)明中，每次施加電子脈沖波至記憶胞、或是電子脈沖波同時施加至不同的記憶胞，稱做單次擊發(fā)(shot)。圖1A是繪示如上所述以電子脈沖波編程快閃記憶體的編程程序的示意圖，其中橫軸為擊發(fā)數(shù)目(舉例而言，橫軸的5代表第5次施加電子脈沖波)，縱軸為記憶胞的臨界電壓。如此的編程程序結(jié)束于記憶胞的臨界電壓大于等于編程驗證電壓Vpv的時候。然而由于諸多變因，例如編程的方式以及記憶胞間的變異，各記憶胞編程后的臨界電壓存在一分布情形。圖1B是繪示記憶胞編程前與編程后的臨界電壓分布圖。由于編程程序結(jié)束于記憶胞的臨界電壓大于等于編程驗證電壓Vpv的時候，因此編程后的分布會截止于編程驗證電壓Vpv。而使編程后的臨界電壓分布范圍較小，這目前業(yè)界所致力的課題之一。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于，克服現(xiàn)有的編程記憶胞的方法與裝置存在的缺陷，而提供一種新的編程記憶胞的方法與裝置，所要解決的技術(shù)問題是使其在有限的臨界電壓操作范圍中有小的臨界電壓分布，非常適于實用。
[0005]本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種編程記憶胞的方法。該方法包括施加一編程電壓至一記憶胞陣列中的一被選擇記憶胞，施加一鄰近通過電壓至一鄰近記憶胞，該鄰近記憶胞相鄰于該被選擇記憶胞，增加該編程電壓，以及增加該鄰近通過電壓。
[0006]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0007]前述的編程記憶胞的方法，其中增加該編程電壓的步驟包括:增加該編程電壓直到該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓。
[0008]前述的編程記憶胞的方法，其中增加該鄰近通過電壓的步驟包括:在該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓之后，增加該鄰近通過電壓。
[0009]前述的編程記憶胞的方法，其中增加該鄰近通過電壓的步驟包括:增加該鄰近通過電壓直到該臨界電壓到達一第二編程驗證電壓，該第二編程驗證電壓高于該第一編程驗證電壓。
[0010]前述的編程記憶胞的方法，還包括:施加一通過電壓至該記憶胞陣列中的其他記憶胞，該通過電壓在該編程記憶胞的方法中維持大約相同。
[0011]前述的編程記憶胞的方法，還包括:當增加該編程電壓時，維持該鄰近通過電壓大約相同。
[0012]前述的編程記憶胞的方法，其中維持該鄰近通過電壓大約相同的步驟包括:維持該鄰近通過電壓大約相同于施加至該記憶胞陣列中其他記憶胞的一通過電壓，該通過電壓在該編程記憶胞的方法中維持大約相同。
[0013]前述的編程記憶胞的方法，還包括:當增加該鄰近通過電壓時，維持該編程電壓大約相同。
[0014]前述的編程記憶胞的方法，其中維持該編程電壓大約相同的步驟包括:維持該編程電壓大約相同于該臨界電壓到達該第一編程驗證電壓時該編程電壓的一電壓值。
[0015]前述的編程記憶胞的方法，其中該施加電壓的步驟包括以脈沖波形式施加該編程電壓以及施加該鄰近通過電壓。
[0016]前述的編程記憶胞的方法，其中增加該編程電壓的步驟包括以脈沖波增加該編程電壓的脈沖波。
[0017]前述的編程記憶胞的方法，其中增加該鄰近通過電壓的步驟包括以脈沖波增加該鄰近通過電壓的脈沖波。
[0018]前述的編程記憶胞的方法，其中施加該鄰近通過電壓至該鄰近記憶胞的步驟包括:施加一電壓作為該鄰近通過電壓，該電壓足以導通該鄰近記憶胞。
[0019]前述的編程記憶胞的方法，其中該鄰近記憶胞是鄰近該被選擇記憶胞的二個鄰近記憶胞的第一個，該方法還包括:施加該鄰近通過電壓至該二鄰近記憶胞的第二個。
[0020]本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種編程記憶胞的裝置。該裝置包括一編程電壓產(chǎn)生器，用以產(chǎn)生一編程電壓，該編程電壓被施加至一記憶胞陣列中的一被選擇記憶胞，該編程電壓產(chǎn)生器增加該編程電壓以編程該被選擇記憶胞。該裝置并包括一鄰近通過電壓產(chǎn)生器，用以產(chǎn)生一鄰近通過電壓，該鄰近通過電壓被施加至該被選擇記憶胞鄰近的一鄰近記憶胞，該鄰近通過電壓產(chǎn)生器增加該鄰近通過電壓以編程該被選擇記憶胞。
[0021]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0022]前述的編程記憶胞的裝置，其中該編程電壓產(chǎn)生器還用以增加該編程電壓直到該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓。
[0023]前述的編程記憶胞的裝置，其中該鄰近通過電壓產(chǎn)生器還用以增加該鄰近通過電壓直到該被選擇記憶胞的一臨界電壓到達一第二編程驗證電壓。
[0024]前述的編程記憶胞的裝置，其中該鄰近通過電壓產(chǎn)生器還用以增加該鄰近通過電壓直到該被選擇記憶胞的一臨界電壓到達一第二編程驗證電壓。
[0025]前述的編程記憶胞的裝置，其中該編程電壓產(chǎn)生器還用以在該鄰近通過電壓產(chǎn)生器增加該鄰近通過電壓時，維持該編程電壓大約相同。1憶胞，增加該編程電壓以編程該被選擇記?胞。本發(fā)明在技術(shù)上有顯著的進步，具有乏計。
,為了能夠更清楚了解本發(fā)明的技術(shù)手段，發(fā)明的上述和其他目的、特征和優(yōu)點能夠詳細說明如下。
[快閃記憶體的編程程序的示意圖以及記憶電壓、鄰近通過電壓、以及通過電壓的時序
3憶胞陣列方法的流程圖。
⑶勺上升情形的示意圖。
藍裝置的方框圖。法、步驟、結(jié)構(gòu)、特征及其功效，詳細說明如后。
[0045]有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細說明中將可清楚的呈現(xiàn)。為了方便說明，在以下的實施例中，相同的元件以相同的編號表不。
[0046]圖2是繪示一記憶胞陣列200的示意圖，其可以是NAND型記憶胞陣列。記憶胞陣列200包括多個記憶胞202，其可以是浮柵MOS晶體管。記憶胞陣列200還包括控制晶體管204，其可以是一般MOS晶體管。在編程時，電壓Vg I被施加于控制晶體管204的柵極端以導通控制晶體管204，使得電壓Vs被提供至記憶胞陣列200。依照本發(fā)明的實施例，當記憶胞202-1被編程時，編程電壓Vpms被施加于記憶胞202-1的控制柵，記憶胞202-1有兩個鄰近記憶胞202-2以及202-3，皆直接耦接至記憶胞202-1，例如其中之一耦接至記憶胞202-1的源極端，另一耦接至記憶胞202-1的漏極端。當被選擇記憶胞202-1是記憶胞陣列200的第一個或最后一個記憶胞時，則只會有一個鄰近記憶胞，連接至記憶胞202-1的源極端或漏極端。依照本發(fā)明的實施例，鄰近通過電壓Vpass Mi被施加至各個鄰近記憶胞202-2及202-3的控制柵，通過電壓Vpass被施加至記憶胞陣列200當中其余記憶胞202的控制柵。通過電壓Vpass以及鄰近通過電壓Vpass nei皆足夠高以導通其施加的記憶胞，因此，電流可流經(jīng)記憶胞陣列200，使得被選擇記憶胞202-1可以被編程。
[0047]依照本發(fā)明的實施例，編程電壓VpMg、鄰近通過電壓Vpass nei及通過電壓Vpass皆可以是脈沖波形式，例如各脈沖波的寬度大約是10 μ S。
[0048]依照本揭露的實施例，編程程序可包括兩個階段。通過電SVpass可維持定值，編程電壓Vpms及鄰近通過電壓Vpass Mi則分別在這兩個階段中逐漸增加。在本發(fā)明中，電壓以脈沖波形式施加，電壓維持定值的意思即代表每一個脈沖波與前一個脈沖波大致相同；另一方面，逐漸增加的電壓即代表每一個脈沖波的電壓比前一個脈沖波的電壓更高。舉例而言，在第一階段中，編程電壓Vprog可以是逐漸增加的電壓，即編程電壓Vpms的每一個脈沖波皆比其前一個脈沖波的電壓更高，另一方面，鄰近通過電壓Vpass nei及通過電壓Vpass在第一階段中則可維持定值，即鄰近通過電壓Vpass 或通過電壓Vpass的每一個脈沖波與其前一個脈沖波大致相同。在脈沖波的每一次擊發(fā)之后，量測被選擇記憶胞202-1的臨界電壓。第一階段結(jié)束于被選擇記憶胞202-1的臨界電壓Vth (在下文中，除非有特別指定，否則臨界電壓Vth即代表被選擇記憶胞202-1的臨界電壓)大于等于第一編程驗證電壓Vpvi的時候，之后開始第二階段。在第二階段中，編程電壓Vpms及通過電壓Vpasss可維持定值，即編程電壓Vprog或通過電壓Vpass的每一個脈沖波與其前一個脈沖波大致相同，另一方面，鄰近通過電壓Vpassjrei逐漸增加，即鄰近通過電壓Vpass 的每一個脈沖波皆比其前一個脈沖波的電壓更高。第二階段結(jié)束于臨界電壓Vth大于等于第二編程驗證電壓Vpv2的時候，第二編程驗證電壓Vpv2高于第一編程驗證電壓vPV。第二編程驗證電壓Vpv2可以等于一個期望的編程驗證電壓。
[0049]圖第3是繪示依照本發(fā)明實施例的編程電壓Vpms、鄰近通過電壓Vpass ne1、以及通過電壓Vpass的時序圖。第3圖中，在第一階段與第二階段中，編程電壓Vpms、鄰近通過電壓\_M1、以及通過電SVpass皆僅繪示3個脈沖波(第一脈沖波、最后脈沖波、中間脈沖波)，然而此僅為示例用途，在各階段中實際可多于或少于3個脈沖波。如圖3所示，通過電壓\_在編程程序的兩個階段中大致維持定值。在編程程序的第一階段中，鄰近通過電壓Vpass Mi大致維持定值，且可以與通過電壓Vpass的電壓相同，而編程電壓Vpms則逐漸增加。在第二階段中，編程電壓Vprog維持定值，例如是等于第一階段中最后施加于被選擇記憶胞202-1的脈沖波電壓值，另一方面，鄰近通過電壓Vpass 則逐漸增加。
[0050]圖4是繪示依照本發(fā)明實施例的編程記憶胞陣列方法的流程圖，記憶胞陣列例如是圖2所示的記憶胞陣列200。此編程程序始于第一階段，如上段所述并請一并參考圖3所示。具體而言，在步驟402，施加編程電壓Vpms的一脈沖波至被選擇記憶胞202-1的控制柵，施加鄰近通過電壓Vpass nei的一脈沖波至鄰近記憶胞202-2及202-3的控制柵，施加通過電壓Vpass的一脈沖波至其余記憶胞202的控制柵。第一階段中，鄰近通過電壓Vpass 可以與通過電壓Vpass的電壓相同(留意在整個編程程序中，通過電壓Vpass的電壓皆維持定值)，例如可以是8V。編程電壓Vpms的第一個脈沖波例如可以是9V。
[0051]在步驟404，量測被選擇記憶胞202-1的臨界電壓Vth并與第一編程驗證電壓Vm相比較，以決定臨界電壓Vth是否大于等于第一編程驗證電壓Vpvi，第一編程驗證電壓乂⑺例如可以是0V-1V。若步驟404的判斷結(jié)果為否，進入步驟406，編程電壓Vprog增加一增量編程電壓AVpMg。接著回到步驟402，以增加過后的編程電壓VpMg再執(zhí)行一次擊發(fā)，而鄰近通過電壓Vpass—及通過電壓Vpass則維持定值。在一些實施例中，步驟406中每次編程電壓Vprog增加的增量編程電壓AVpms可以是固定值，例如大約是IV，在另一些實施例中，步驟406中每次編程電壓Vprog增加的增量編程電壓Λ Vpms可以不相同。
[0052]另一方面，若步驟404的判斷結(jié)果為是，則進入步驟408，開始編程程序的第二階段。在步驟408，鄰近通過電壓Vpass nei增加一增量鄰近通過電壓AVpass nei。在一些實施例中，步驟408中每次鄰近通過電壓Vpass nei增加的增量鄰近通過電壓AVpass nei可以是固定值，例如大約是IV，在另一些實施例中，步驟408中每次鄰近通過電壓Vpass 增加的增量鄰近通過電壓AVpassnei可以不相同。鄰近通過電壓VpassneJf加之后，進入步驟410，施加編程電壓Vprog的一脈沖波至被選擇記憶胞202-1的控制柵，施加鄰近通過電壓Vpass nei的一脈沖波至鄰近記憶胞202-2及202-3的控制柵，施加通過電壓Vpass的一脈沖波至其余記憶胞202的控制柵。在此階段中，編程電壓Vpms可維持定值，并可以等于第一階段中最后施加的編程電壓Vprog。
[0053]在步驟412，量測被選擇記憶胞202-1的臨界電壓Vth并與第二編程驗證電壓Vto相比較，以決定臨界電壓Vth是否大于等于第二編程驗證電壓vPV2，第二編程驗證電壓Vpv2例如可以是1V-2V。若步驟412的判斷結(jié)果為否，進入步驟408 ;另一方面，若步驟412的判斷結(jié)果為是，則程序結(jié)束，被選擇記憶胞202-1的編程結(jié)束。
[0054]在如上所述的實施例中，鄰近通過電壓Vpass—nei被同時施加至鄰近記憶胞202-2及202-3，然而本發(fā)明不限于此。例如在一些實施例中，鄰近通過電壓Vpass nei可以僅施加至其中一個鄰近記憶胞，另一個鄰近記憶胞則被施加通過電壓Vpass (與其余記憶胞相同)。當然若被選擇記憶胞202-1只有一個鄰近記憶胞,則鄰近通過電壓Vpass—nei被施加至該唯一的鄰近記憶胞。
[0055]圖5是繪示編程被選擇記憶胞202-1的模擬結(jié)果圖，特別是繪示了被選擇記憶胞202-1的臨界電壓Vth在各種編程程序之下增加的情形。橫軸代表擊發(fā)數(shù)目，縱軸代表臨界電壓Vth。實心方格點以及實心菱形點代表依照本發(fā)明實施例的結(jié)果。具體而言，實心方格點代表的情形是:在編程程序的第二階段中，增量的鄰近通過電壓Vpass 被同時施加至鄰近記憶胞202-2及202-3 ;實心菱形點代表的情形是:在編程程序的第二階段中，增量的鄰近通過電壓Vpass nei僅被施加至鄰近記憶胞202-2及202-3的其中之一，維持定值的通過電壓Vpass被施加至另一個鄰近記憶胞。
[0056]作為比較用，圖5同時繪示了在整個編程程序中一直逐漸增加的編程電壓VpMg以及一直維持定值的鄰近通過電壓Vpass nei的情形下，臨界電壓Vth上升的模擬結(jié)果(空心方格點)。并繪示了在第一階段中增加編程電壓Vpms、固定鄰近通過電壓Vpass ，且在第二階段中固定編程電壓Vprog、固定鄰近通過電壓Vpass mi的結(jié)果(空心菱形點)。值得注意的是，所有不同的編程程序，在臨界電壓Vth到達第一編程驗證電壓Vpvi之前皆相同，即發(fā)生于圖5當中擊發(fā)數(shù)目11的位置，因此在圖5中，四條曲線在擊發(fā)數(shù)目11之前的線段皆互相重疊。
[0057]由圖5可見，相比較于在整個編程程序中持續(xù)增加編程電壓Vpms以及固定鄰近通過電壓Vpass mi (以下稱此方式為ISP Vpms程序，以空心方格點繪示)，在第二階段中使用增量的鄰近通過電壓Vpass nei施加至一或二個鄰近記憶胞202-2及202-3 (以下分別稱此方式為單向ISP Vpas一程序、雙向ISP Vpass Mi程序)，會使得第二階段中臨界電壓Vth上升較慢。因此，在ISP Vpass mi程序之后，臨界電壓Vth的分布寬度會較在ISP Vprog程序之后的臨界電壓Vth的分布寬度減小。
[0058]舉例而言，如圖5當中所討論的情況，在所有記憶胞202以ISP VpMg程序編程之后，所有記憶胞202當中具有最高臨界電壓與最低臨界電壓(大約等于Vpv2)兩者之間的臨界電壓差值大約是1V(以下將此電壓差值稱為「臨界電壓Vth的分布寬度」)。另一方面，在所有記憶胞202以單向ISP Vpass nei程序或雙向ISP Vpass nei程序編程之后，臨界電壓Vth的分布寬度分別大約是0.23V或0.37V。亦即，執(zhí)行ISP Vpass nei程序(無論單向或雙向)之后，相比較于執(zhí)行ISP Vprog程序之后，臨界電壓Vth的分布寬度會較小。
[0059]請參閱圖5所示，相比較于在第二階段使用固定編程電壓VpMg及固定鄰近通過電壓Vpass—(以下稱此方式為固定電壓程序)，ISP Vpass nei程序在第二階段具有較大的斜率。亦即，相比較于固定電壓程序，在ISP Vpass mi程序中，臨界電壓Vth較快能到達第二編程驗證電壓vPV2。因此，相比較于固定電壓程序，ISP Vpassnei程序完成編程所需時間較短，而固定電壓程序需要遠大于此的時間以使得臨界電壓Vth到達第二編程驗證電壓vPV2，實際上并不可行。
[0060]圖6是繪示依照本發(fā)明實施例的編程裝置610以及記憶裝置650的方框圖。圖6左側(cè)是編程裝置610，包括有臨界電壓Vth比較器612、控制器614、編程電壓Vprog產(chǎn)生器616、以及鄰近通過電壓Vpass nei產(chǎn)生器618。圖6右側(cè)是記憶裝置650，可以是NAND型記憶體。編程裝置610耦接至記憶裝置650以編程記憶裝置650中的記憶胞陣列652，記憶胞陣列652可包括一個或多個如圖2所示的記憶胞陣列200。如圖6所示,記憶裝置650還包括解碼器654，可用以將記憶體地址解碼以將各種電壓施加至對應(yīng)的記憶胞。
[0061]編程裝置610的操作是依照本發(fā)明實施例的程序，例如圖5所示的程序其中之一。具體而言，臨界電壓Vth比較器612量測記憶胞陣列652中一個被選擇記憶胞的臨界電壓Vth,并將其與第一編程驗證電壓Vpvi或第二編程驗證電壓Vpv2相比較(視位于編程程序的第一階段或第二階段)，比較結(jié)果以結(jié)果信號RS傳送至控制器614?？刂破?14根據(jù)該結(jié)果信號RS，產(chǎn)生控制信號CSl與CS2，分別傳送至編程電壓Vprog產(chǎn)生器616以及鄰近通過電壓Vpass—產(chǎn)生器618。舉例而言，當結(jié)果信號RS指示臨界電壓Vth低于第一編程驗證電壓上述揭示的技術(shù)內(nèi)容作出些許更動或修飾月技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種編程記憶胞的方法，其特征在于其包括以下步驟: 施加一編程電壓至一記憶胞陣列中的一被選擇記憶胞，施加一鄰近通過電壓至一鄰近記憶胞，該鄰近記憶胞相鄰于該被選擇記憶胞； 增加該編程電壓；以及 增加該鄰近通過電壓。
2.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其中增加該編程電壓的步驟包括: 增加該編程電壓直到該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓。
3.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其中增加該鄰近通過電壓的步驟包括: 在該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓之后，增加該鄰近通過電壓。
4.根據(jù)權(quán)利要求3所述的編程記憶胞的方法，其特征在于其中增加該鄰近通過電壓的步驟包括: 增加該鄰近通過電壓直到該臨界電壓到達一第二編程驗證電壓，該第二編程驗證電壓高于該第一編程驗證電 壓。
5.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其還包括: 施加一通過電壓至該記憶胞陣列中的其他記憶胞，該通過電壓在該編程記憶胞的方法中維持大約相同。
6.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其還包括: 當增加該編程電壓時，維持該鄰近通過電壓大約相同。
7.根據(jù)權(quán)利要求6所述的編程記憶胞的方法，其特征在于其中維持該鄰近通過電壓大約相同的步驟包括: 維持該鄰近通過電壓大約相同于施加至該記憶胞陣列中其他記憶胞的一通過電壓，該通過電壓在該編程記憶胞的方法中維持大約相同。
8.根據(jù)權(quán)利要求3所述的編程記憶胞的方法，其特征在于其還包括: 當增加該鄰近通過電壓時，維持該編程電壓大約相同。
9.根據(jù)權(quán)利要求8所述的編程記憶胞的方法，其特征在于其中維持該編程電壓大約相同的步驟包括: 維持該編程電壓大約相同于該臨界電壓到達該第一編程驗證電壓時該編程電壓的一電壓值。
10.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其中該施加電壓的步驟包括以脈沖波形式施加該編程電壓以及施加該鄰近通過電壓。
11.根據(jù)權(quán)利要求10所述的編程記憶胞的方法，其特征在于其中增加該編程電壓的步驟包括以脈沖波增加該編程電壓的脈沖波。
12.根據(jù)權(quán)利要求10所述的編程記憶胞的方法，其特征在于其中增加該鄰近通過電壓的步驟包括以脈沖波增加該鄰近通過電壓的脈沖波。
13.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其中施加該鄰近通過電壓至該鄰近記憶胞的步驟包括:施加一電壓作為該鄰近通過電壓，該電壓足以導通該鄰近記憶胞。
14.根據(jù)權(quán)利要求1所述的編程記憶胞的方法，其特征在于其中該鄰近記憶胞是鄰近該被選擇記憶胞的二個鄰近記憶胞的第一個，該方法還包括: 施加該鄰近通過電壓至該二鄰近記憶胞的第二個。
15.一種編程記憶胞的裝置，其特征在于其包括: 一編程電壓產(chǎn)生器，用以產(chǎn)生一編程電壓，該編程電壓被施加至一記憶胞陣列中的一被選擇記憶胞，該編程電壓產(chǎn)生器增加該編程電壓以編程該被選擇記憶胞；以及 一鄰近通過電壓產(chǎn)生器，用以產(chǎn)生一鄰近通過電壓，該鄰近通過電壓被施加至該被選擇記憶胞鄰近的一鄰近記憶胞，該鄰近通過電壓產(chǎn)生器增加該鄰近通過電壓以編程該被選擇記憶胞。
16.根據(jù)權(quán)利要求15所述的編程記憶胞的裝置，其特征在于其中該編程電壓產(chǎn)生器還用以增加該編程電壓直到該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓。
17.根據(jù)權(quán)利要求15所述的編程記憶胞的裝置，其特征在于其中該鄰近通過電壓產(chǎn)生器還用以增加該鄰近通過電壓直到該被選擇記憶胞的一臨界電壓到達一第二編程驗證電壓。
18.根據(jù)權(quán)利要 求15所述的編程記憶胞的裝置，其特征在于其中該鄰近通過電壓產(chǎn)生器還用以在該編程電壓產(chǎn)生器增加該編程電壓時，維持該鄰近通過電壓大約相同。
19.根據(jù)權(quán)利要求15所述的編程記憶胞的裝置，其特征在于其中該編程電壓產(chǎn)生器還用以在該鄰近通過電壓產(chǎn)生器增加該鄰近通過電壓時，維持該編程電壓大約相同。
20.根據(jù)權(quán)利要求15所述的編程記憶胞的裝置，其特征在于其中該編程電壓產(chǎn)生器還以脈沖波形式產(chǎn)生該編程電壓；以及 該鄰近通過電壓產(chǎn)生器還以脈沖波形式產(chǎn)生該鄰近通過電壓。
21.根據(jù)權(quán)利要求15所述的編程記憶胞的裝置，其特征在于其還包括: 一臨界電壓比較器，用以比較該被選擇記憶胞的一臨界電壓與一第一編程驗證電壓或一第二編程驗證電壓，并輸出一比較結(jié)果；以及 一控制器，用以根據(jù)該比較結(jié)果產(chǎn)生一第一控制信號及一第二控制信號； 其中該編程電壓產(chǎn)生器根據(jù)該第一控制信號產(chǎn)生該編程電壓； 其中該鄰近通過電壓產(chǎn)生器根據(jù)該第二控制信號產(chǎn)生該鄰近通過電壓。
【文檔編號】G11C16/34GK104051017SQ201310282284
【公開日】2014年9月17日 申請日期:2013年7月4日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】張馨文, 張耀文, 趙元鵬 申請人:旺宏電子股份有限公司