具有結(jié)型場效應(yīng)晶體管的三維可變電阻存儲器件及其驅(qū)動方法
【專利摘要】本發(fā)明提供了一種具有結(jié)型FET的3D可變電阻存儲器件及其驅(qū)動方法。所述可變電阻存儲器件包括半導(dǎo)體襯底和形成在半導(dǎo)體襯底上的存儲串選擇開關(guān)。溝道層形成在列存儲串選擇開關(guān)上。多個柵極沿著溝道層的長度層疊，并且每個柵極與溝道層的外側(cè)接觸?？勺冸娮鑼有纬稍跍系缹拥膬?nèi)側(cè)上，并且與溝道層接觸。
【專利說明】具有結(jié)型場效應(yīng)晶體管的三維可變電阻存儲器件及其驅(qū)動 方法
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求2013年4月9日向韓國專利局提交的申請?zhí)枮?0-2013-0038587的 韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明構(gòu)思涉及一種半導(dǎo)體集成電路器件，且更具體而言，涉及一種具有結(jié)型場 效應(yīng)晶體管（FET)的三維（3D)可變電阻存儲器件及其驅(qū)動方法。

【背景技術(shù)】
[0004] 隨著移動和數(shù)字信息通信以及消費電子行業(yè)的快速發(fā)展，對現(xiàn)存的電子電荷控制 的器件的研究要遇到研究的限制。因而，需要研發(fā)新功能的存儲器件。特別地，需要研發(fā)具 有大容量、超高速度、以及超低功率的下一代存儲器件。
[0005] 目前，已經(jīng)建議將電阻器件用作存儲媒介的阻變存儲器件作為下一代存儲器件。 典型地，相變隨機(jī)存取存儲器（PCRAM)、電阻RAM (ReRAM)以及磁阻RAM (MRAM)用作阻變存 儲器件。
[0006] 阻變存儲器件可以由開關(guān)器件和電阻器件來基本配置，并且根據(jù)電阻器件的狀態(tài) 來儲存數(shù)據(jù)或"1"。
[0007] 即使在阻變存儲器件中，首先要改善集成密度，并且在有限的面積上集成盡可能 多的存儲器單元。另外，當(dāng)多個存儲器單元被集成在有限的區(qū)域中時，必須保證開關(guān)性能。


【發(fā)明內(nèi)容】

[0008] 提供了關(guān)于3D可變電阻存儲器件及其驅(qū)動方法的一個或更多個示例性實施，所 述3D可變電阻存儲器件能改善集成密度、并且保證開關(guān)性能。
[0009] -種示例性可變電阻存儲器件可以包括：半導(dǎo)體襯底；存儲串選擇開關(guān)，所述存 儲串選擇開關(guān)形成在半導(dǎo)體襯底上；溝道層，所述溝道層形成在列存儲串選擇開關(guān)上；多 個柵極，所述多個柵極沿著溝道層的長度層疊，其中，每個柵極與溝道層的外側(cè)接觸；以及 可變電阻層，所述可變電阻層形成在溝道層的內(nèi)側(cè)上，其中，可變電阻層與溝道層接觸。 [0010] 一種示例性可變電阻存儲器件可以包括：公共源極線；存儲器單元的多個存儲 串，所述存儲器單元與公共源極線串聯(lián)電連接；位線，所述位線與存儲器單元的多個存儲串 電連接；以及多個列存儲串選擇開關(guān)，每個列存儲串選擇開關(guān)與存儲器單元的多個存儲串 中相對應(yīng)的一個電連接，其中，每個存儲器單元包括可變電阻層和結(jié)型晶體管，所述結(jié)型晶 體管被配置成將電流選擇性地提供給可變電阻層。
[0011] 一種驅(qū)動示例性可變電阻存儲器件的方法，在所述可變電阻存儲器件中層疊有多 個存儲器單元，并且多個存儲器單元的每個包括結(jié)型晶體管和與結(jié)型晶體管并聯(lián)連接的可 變電阻器，所述方法包括以下步驟：關(guān)斷多個層疊的存儲器單元中選中的一個存儲器單元 的結(jié)型晶體管；并且導(dǎo)通多個層疊的存儲器單元中未選中的存儲器單元的結(jié)型晶體管，以 在選中的存儲器單元的可變電阻層中形成電流路徑。
[0012] 在以下標(biāo)題為"【具體實施方式】"的部分描述這些和其它的特點、方面以及實施。

【專利附圖】

【附圖說明】
[0013] 從如下結(jié)合附圖的詳細(xì)描述中將更加清楚地理解本公開的主題的以上和其它的 方面、特征和其它的優(yōu)點：
[0014] 圖1是說明一種示例性可變電阻存儲器件的電路圖；
[0015] 圖2是說明一個示例性可變電阻存儲器件的電路圖；
[0016] 圖3至圖5是說明一種示例性結(jié)型晶體管的驅(qū)動的截面圖；
[0017] 圖6是說明一種示例性可變電阻存儲器件的驅(qū)動方法的電路圖；以及
[0018] 圖7至圖11是順序說明一種制造示例性可變電阻存儲器件的方法的截面圖。

【具體實施方式】
[0019] 在下文中，將參照附圖更詳細(xì)地描述示例性實施。
[0020] 本文參照截面圖描述示例性實施，截面圖是示例性實施（以及中間結(jié)構(gòu)）的示意性 圖示。照此，可以預(yù)料到圖示的形狀變化是緣于例如制造技術(shù)和/或公差。因而，示例性實 施不應(yīng)被解釋為局限于本文所說明的區(qū)域的特定形狀，而是可以包括例如緣于制造的形狀 差異。在附圖中，為了清楚起見，可能對層和區(qū)域的長度和尺寸進(jìn)行夸大。附圖中相同的附 圖標(biāo)記表示相同的元件。還要理解當(dāng)提及一層在另一層或襯底"上"時，其可以直接在另一 層或襯底上，或者也可以存在中間層。
[0021] 參見圖1，可變電阻存儲器件10包括串聯(lián)連接的多個存儲器單元mcl、mC2、m C3以 及 mc4。
[0022] 串聯(lián)連接的多個存儲器單元mcl、mc2、mc3以及mc4可以連接在位線BL與公共源 極線CS之間。即，串聯(lián)連接的多個存儲器單元mcl、m C2、mC3以及mc4可以通過將存儲器單 元mcl、mc2、mc3以及mc4順序?qū)盈B在半導(dǎo)體襯底(未示出）上來實施。在示例性實施中，串 聯(lián)連接的層疊的存儲器單元me 1至mc4可以與一個位線BL連接，并且可以被稱作列存儲串 SS1和SS2。多個列存儲串SS1和SS2可以與一個位線BL連接。
[0023] 多個存儲器單元mcl至mc4中的每個可以包括開關(guān)器件SW1至SW4和可變電阻器 R1至R4,并且組成每個存儲器單元mcl至mc4的開關(guān)器件SW1至SW4與可變電阻器R1至 R4可以彼此并聯(lián)連接。
[0024] 作為開關(guān)器件SW1至SW4,可以使用結(jié)型場效應(yīng)晶體管（FET)?？勺冸娮杵鱎1至 R4可以包括各種材料，諸如用于ReRAM的PrCaMnO (PCM0,下文中利用縮寫)層、用于PCRAM 的硫族化物層、用于MRAM的磁性層、用于自旋轉(zhuǎn)移力矩磁阻RAM (STTMRAM)的反磁化器件 層、或者用于聚合物RAM (PoRAM)的聚合物層。
[0025] 列開關(guān)陣列15可以連接在列存儲串SS1和SS2與公共源極線CS之間。列開關(guān)陣 列15可以包括多個存儲串選擇開關(guān)SSW1和SSW2。存儲串選擇開關(guān)SSW1和SSW2可以逐個 連接至列存儲串SS1和SS2,并且存儲串選擇開關(guān)SSW1和SSW2中的每個可以響應(yīng)于相應(yīng)的 選擇信號al或a2而將相應(yīng)的列存儲串SS1或SS2與公共源極線CS選擇性地連接。
[0026] 可替選地，列開關(guān)陣列15可以被布置在列存儲串SS1和SS2與位線BL之間，如圖 2中所示?？梢垣@得與圖1中的可變電阻存儲器件相同的效果。
[0027] 在示例性實施中結(jié)型FET可以用作開關(guān)器件SW1至SW4。在結(jié)型FET中，耗盡層的 面積根據(jù)柵極偏置而改變，并且執(zhí)行開關(guān)操作。
[0028] 參見圖3,源極25a和漏極25b形成在溝道層20的兩個端部中。柵極30形成在溝 道層20的周圍而沒有柵絕緣層插入其間。溝道層20可以包括N型雜質(zhì)。源極25a和漏極 25b可以包括高濃度的N型雜質(zhì)。柵極30可以是包括高濃度的P型雜質(zhì)的半導(dǎo)體層。耗盡 層35可以形成在柵極30與溝道層20之間，并且可以由在柵極30與溝道層20之間的結(jié)區(qū) 形成。
[0029] 圖3示出沒有電壓施加到結(jié)型FET的柵極30、源極25a以及漏極25b的狀態(tài)。
[0030] 圖4示出結(jié)型FET導(dǎo)通的狀態(tài)。在這種狀態(tài)下，電壓+V施加到漏極25b，并且耗盡 層35被擴(kuò)展而使電流流入溝道層20中。
[0031] 圖5示出0 (零)電壓施加到源極25a、并且正電壓+V施加到漏極25b的狀態(tài)。如 果反向偏置電壓-V施加到柵極30,則耗盡層35的區(qū)域增大，并且關(guān)閉溝道層20。因此，結(jié) 型FET關(guān)斷。
[0032] 因而，用于開關(guān)器件SW1至SW4的結(jié)型FET可以通過由柵極偏置控制耗盡層的面 積來執(zhí)行可變電阻存儲器件的開關(guān)。
[0033] 在下文中，將描述根據(jù)一個示例性實施的可變電阻存儲器件的操作。
[0034] 在示例性實施中，將描述從/向第一列存儲串SS1的第三存儲器單元mc3中讀取 數(shù)據(jù)或?qū)懭霐?shù)據(jù)的過程。
[0035] 參見圖6,將高壓施加到第一存儲串開關(guān)SSW1的柵極al，以選擇第一列存儲串 SS1。
[0036] 為了將數(shù)據(jù)寫入第三存儲器單元mc3,在第三存儲器件mc3的結(jié)型FET關(guān)斷的狀 態(tài)下(見圖6)，第一存儲器單元mcl、第二存儲器單元mc2以及第四存儲器單元mc4的結(jié)型 FET被浮置或?qū)?見圖4或圖5)。
[0037] 也就是說，0 (零）電壓或正電壓（+V)被施加到第一結(jié)型FET式SW1、第二結(jié)型FET 式SW2以及第四結(jié)型FET式SW4,并且將負(fù)電壓-V施加到第三結(jié)型FET式SW3的柵極。
[0038] 因此，第四存儲器單元mc4、第二存儲器單元mc2以及第一存儲器單元mc2中的第 四結(jié)型FET式SW4、第二結(jié)型FET式SW2以及第一結(jié)型FET式SW1導(dǎo)通，并且電流路徑形成 在結(jié)型FET式SW4、SW2以及SW1中。另一方面，第三存儲器單元mc3中的第三結(jié)型FET式 SW3關(guān)斷，并且在第三可變電阻器R3中形成電流路徑。
[0039] 因此，從位線BL中提供的寫入電流Iw經(jīng)由第四結(jié)型FET式SW4、第三可變電阻器 R3以及第二結(jié)型晶體管SW2和第一結(jié)型晶體管SW1流至公共源極線CS。因此，數(shù)據(jù)在所述 過程期間被寫入第三可變電阻器R3中。
[0040] 在與上述寫入操作相同的狀態(tài)下，讀取電流Ir從位線BL中提供。讀取電流Ir經(jīng) 由相應(yīng)的電流路徑到達(dá)與地連接的公共源極線CS。寫入在可變電阻器R3中的數(shù)據(jù)可以通 過測量到達(dá)公共源極線CS的電流值來被核查。此時，讀取電流Ir具有不影響可變電阻器 R3的狀態(tài)判定的電平，并且可以具有比寫入電流Iw更低的值。
[0041] 圖7至圖11是說明一種制造示例性可變電阻存儲器件的工藝的截面圖。
[0042] 參見圖7,公共源極區(qū)105形成在半導(dǎo)體襯底100上。公共源極區(qū)105可以包括例 如雜質(zhì)區(qū)或?qū)щ妼印０s質(zhì)區(qū)的公共源極區(qū)105可以通過注入具有與半導(dǎo)體襯底的導(dǎo)電 類型相反的導(dǎo)電類型的雜質(zhì)來形成。例如，公共源極區(qū)105可以包括形成在P型半導(dǎo)體襯 底100中的N型雜質(zhì)?？商孢x地，包括導(dǎo)電層的公共源極區(qū)105可以通過將多晶硅層沉積 在半導(dǎo)體襯底1〇〇上來形成。
[0043] 導(dǎo)電層可以形成在公共源極區(qū)105上，然后被圖案化以形成用于形成存儲串選擇 開關(guān)的溝道的柱體110。例如，用于柱體的導(dǎo)電層可以包括諸如多晶硅層的半導(dǎo)體層。漏極 區(qū)115可以通過將具有與公共源極區(qū)105的雜質(zhì)相同的導(dǎo)電類型的雜質(zhì)注入到柱體110的 上部中來形成。因此，溝道形成區(qū)被限定在柱體110中。此時，柱體110可以形成在被限定 為列存儲串SS1和SS2的區(qū)域中。
[0044] 柵絕緣層120可以被沉積在形成有柱體110的半導(dǎo)體襯底100上，并且柵極125 可以被形成為圍繞柱體110。因此，具有垂直結(jié)構(gòu)的存儲串選擇開關(guān)SSW1和SSW2被完成。
[0045] 層間絕緣層130可以被形成為覆蓋形成有存儲串選擇開關(guān)SSW1和SSW2的半導(dǎo)體 襯底100。層間絕緣層130可以被形成為具有足以掩埋存儲串選擇開關(guān)SSW1和SSW2的厚 度。層間絕緣層130可以被平坦化以暴露出漏極區(qū)115。歐姆層135可以經(jīng)由一般的工藝 被形成在暴露出的漏極區(qū)115中。在示例性實施中，例如，硅化層可以用作歐姆層135。
[0046] 參見圖 8,絕緣層 140a、140b、140c、140d 以及 140e 和導(dǎo)電層 145a、145b、145c 以 及145d被交替地沉積在層間絕緣層130上以層疊的柵結(jié)構(gòu)。絕緣層140e可以位于層疊的 柵結(jié)構(gòu)的最上層。在示例性實施中，四個導(dǎo)電層145a、145b、145c以及145d可以與絕緣層 140a、140b、140c以及140d交替地層疊，使得四個存儲器單元層疊。因此，存儲器單元是導(dǎo) 電層和絕緣層的疊層。
[0047] 導(dǎo)電層145a、145b、145c以及145d可以是組成存儲器單元的結(jié)型FET的柵極用 的材料。例如，結(jié)型FET的柵極用的材料可以包括：鎢（W)、銅（Cu)、氮化鈦（TiN)、氮化鉭 (TaN)、氮化鎢（WN)、氮化鑰（MoN)、氮化鈮（NbN)、氮化鈦硅（TiSiN)、氮化鈦鋁（TiAIN)、氮 化鈦硼（TiBN)、氮化鋯硅（ZrSiN)、氮化鎢硅（WSiN)、氮化鎢硼（WBN)、氮化鋯鋁（ZrAIN)、 氮化鑰硅（MoSiN)、氮化鑰鋁（MoAIN)、氮化鉭硅（TaSiN)、氮化鉭鋁（TaAIN)、鈦（Ti)、鑰 (Mo)、鉭（Ta)、硅化鈦（TiSi)、硅化鉭（TaSi)、鈦鎢（TiW)、氮氧化鈦（TiON)、氮氧化鈦鋁 (TiAlON)、氮氧化鎢（WON)、或者氮氧化鉭（TaON)。在一個示例性實施中，如果柵導(dǎo)電層 145a、145b、145c以及145d包括金屬材料，則歐姆接觸層可以形成在與隨后要形成的溝道 層的接觸部分中。
[0048] 參見圖 9,絕緣層 140a、140b、140c、140d 以及 140e 和導(dǎo)電層 145a、145b、145c 以及 145d被刻蝕以形成暴露出柱體110上的歐姆層135的孔Η。
[0049] 參見圖10,結(jié)型FET的溝道層155和可變電阻層160沿著孔Η的內(nèi)表面順序形成。 溝道層155和可變電阻層160可以保形地（conformally)形成為一致的厚度。由于溝道層 155沿著絕緣層140a、140b、140c、140d以及140e和導(dǎo)電層145a、145b、145c以及145d的限 定孔H的表面形成，所以結(jié)型FET的溝道層可以被形成為與襯底的表面垂直。在示例性實 施中，溝道層155可以是N型半導(dǎo)體層，諸如硅（Si)層、硅鍺（SiGe)層、或者砷化鎵（GaAS) 層?？勺冸娮鑼?60可以包括各種材料，諸如PCM0層（是用于ReRAM的材料)、硫族化物層 (是用于PCRAM的材料)、磁性層(是用于MRAM的材料)、反磁化器件層(是用于自旋轉(zhuǎn)移力矩 磁阻RAM (STTMRAM)的材料)、或者聚合物層(是用于聚合物RAM (PoRAM)的材料)。掩埋絕 緣層165形成在形成有溝道層155和可變電阻層160的孔Η中。在可替選的示例性實施中， 掩埋絕緣層165可以通過增加可變電阻層160的厚度而被省略。
[0050] 參見圖11，位線170通過已知的方法形成在絕緣層140a、140b、140c、140d以及 140e、導(dǎo)電層145a、145b、145c以及145d、和掩埋絕緣層165上。在形成位線170之前，額外 的絕緣材料可以形成在孔Η之間的導(dǎo)電層145a、145b、145c以及145d中，使得位線可以采 用與存儲串選擇開關(guān)的柵極相同的形狀來實施。
[0051] 如參照圖3至圖5所述的，3D可變電阻存儲器件可以通過反向偏置施加到單元柵 而在選中的存儲器單元的可變電阻器中形成電流路徑來執(zhí)行數(shù)據(jù)讀取和寫入。在一個示例 性實施中，多個存儲器單元經(jīng)由單元柵的層疊以層疊的方式形成在有限的空間中，且因而 可以改善集成密度。另外，具有簡化的結(jié)構(gòu)和良好的開關(guān)性能的結(jié)型FET用作開關(guān)器件，且 因而可以獲得開關(guān)特性和結(jié)構(gòu)穩(wěn)定性。
[0052] 以上描述是說明性的而不是限制性的。各種替代和等同形式是可以的。本發(fā)明不 受本文描述的示例性實施的限制。本發(fā)明也不限于任何特定類型的半導(dǎo)體器件。
[0053] 通過以上實施例可已看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0054] 技術(shù)方案1. 一種可變電阻存儲器件，包括：
[0055] 半導(dǎo)體襯底；
[0056] 存儲串選擇開關(guān)，所述存儲串選擇開關(guān)形成在所述半導(dǎo)體襯底上；
[0057] 溝道層，所述溝道層形成在所述列存儲串選擇開關(guān)上；
[0058] 多個柵極，所述多個柵極沿著所述溝道層的長度層疊，其中，每個所述柵極與所述 溝道層的外側(cè)接觸；以及
[0059] 可變電阻層，所述可變電阻層形成在所述溝道層的內(nèi)側(cè)上，其中，所述可變電阻層 與所述溝道層接觸。
[0060] 技術(shù)方案2.如技術(shù)方案1所述的可變電阻存儲器件，其中，所述存儲串選擇開關(guān) 包括：
[0061] 公共源極區(qū)，所述公共源極區(qū)形成在所述半導(dǎo)體襯底上；
[0062] 溝道柱體，所述溝道柱體形成在所述公共源極區(qū)上；
[0063] 漏極區(qū)，所述漏極區(qū)形成在所述溝道柱體的上部中；
[0064] 圍繞所述溝道柱體的外周緣的柵極；以及
[0065] 柵絕緣層，所述柵絕緣層插入在所述溝道柱體與所述柵極之間。
[0066] 技術(shù)方案3.如技術(shù)方案2所述的可變電阻存儲器件，還包括：
[0067] 歐姆層，所述歐姆層形成在所述漏極區(qū)上。
[0068] 技術(shù)方案4.如技術(shù)方案1所述的可變電阻存儲器件，其中，所述多個柵極與多個 絕緣層交替地層疊。
[0069] 技術(shù)方案5.如技術(shù)方案1所述的可變電阻存儲器件，其中，所述多個柵極由具有 第一導(dǎo)電類型的導(dǎo)電層形成，并且所述溝道層由具有第二導(dǎo)電類型的半導(dǎo)體層形成，所述 第二導(dǎo)電類型與所述第一導(dǎo)電類型相反。
[0070] 技術(shù)方案6.如技術(shù)方案1所述的可變電阻存儲器件，其中，所述溝道層具有管狀， 并且所述可變電阻層沿著所述溝道層的內(nèi)壁形成。
[0071] 技術(shù)方案7.如技術(shù)方案6所述的可變電阻存儲器件，其中，反向偏置被施加到層 疊的柵極之中選中的柵極，并且數(shù)據(jù)被儲存在面對所述選中的柵極的可變電阻層中。
[0072] 技術(shù)方案8.如技術(shù)方案1所述的可變電阻存儲器件，其中，所述可變電阻層包 括：
[0073] PrCaMnO層，所述PrCaMnO層是用于電阻式隨機(jī)存取存儲器ReRAM的材料，
[0074] 硫族化物層，所述硫族化物層是用于相變隨機(jī)存取存儲器PCRAM的材料，
[0075] 磁性層，所述磁性層是用于磁隨機(jī)存取存儲器MRAM的材料，
[0076] 反磁化器件層，所述反磁化器件層是用于自旋轉(zhuǎn)移力矩磁阻隨機(jī)存取存儲器 STTMRAM的材料，以及
[0077] 聚合物層，所述聚合物層是用于聚合物隨機(jī)存取存儲器PoRAM的材料。
[0078] 技術(shù)方案9. 一種可變電阻存儲器件，包括：
[0079] 公共源極線；
[0080] 存儲器單元的多個存儲串，所述存儲器單元與所述公共源極線串聯(lián)電連接；
[0081] 位線，所述位線與所述存儲器單元的多個存儲串電連接；以及
[0082] 多個列存儲串選擇開關(guān)，每個列存儲串選擇開關(guān)與存儲器單元的所述多個存儲串 中相應(yīng)的一個電連接，
[0083] 其中，所述存儲器單元中的每個包括可變電阻層和結(jié)型晶體管，所述結(jié)型晶體管 被配置成將電流選擇性地提供給所述可變電阻層。
[0084] 技術(shù)方案10.如技術(shù)方案9所述的可變電阻存儲器件，其中，所述結(jié)型晶體管和所 述可變電阻層并聯(lián)連接。
[0085] 技術(shù)方案11.如技術(shù)方案9所述的可變電阻存儲器件，其中，所述多個列存儲串選 擇開關(guān)位于所述公共源極線與存儲器單元的多個存儲串之間。
[0086] 技術(shù)方案12.如技術(shù)方案9所述的可變電阻存儲器件，其中，所述多個列存儲串選 擇開關(guān)位于所述多個存儲串與所述位線之間。
[0087] 技術(shù)方案13. -種驅(qū)動可變電阻存儲器件的方法，在所述可變電阻存儲器件中層 疊有多個存儲器單元，并且所述多個存儲器單元中的每個包括結(jié)型晶體管和與所述結(jié)型晶 體管并聯(lián)連接的可變電阻器，所述方法包括：
[0088] 將多個層疊的存儲器單元中選中的一個存儲器單元的結(jié)型晶體管關(guān)斷；以及
[〇〇89] 將多個層疊的存儲器單元中的未選中的存儲器單元的結(jié)型晶體管導(dǎo)通，以在選中 的存儲器單元的可變電阻層中形成電流路徑。
【權(quán)利要求】
1. 一種可變電阻存儲器件，包括： 半導(dǎo)體襯底； 存儲串選擇開關(guān)，所述存儲串選擇開關(guān)形成在所述半導(dǎo)體襯底上； 溝道層，所述溝道層形成在所述列存儲串選擇開關(guān)上； 多個柵極，所述多個柵極沿著所述溝道層的長度層疊，其中，每個所述柵極與所述溝道 層的外側(cè)接觸；以及 可變電阻層，所述可變電阻層形成在所述溝道層的內(nèi)側(cè)上，其中，所述可變電阻層與所 述溝道層接觸。
2. 如權(quán)利要求1所述的可變電阻存儲器件，其中，所述存儲串選擇開關(guān)包括： 公共源極區(qū)，所述公共源極區(qū)形成在所述半導(dǎo)體襯底上； 溝道柱體，所述溝道柱體形成在所述公共源極區(qū)上； 漏極區(qū)，所述漏極區(qū)形成在所述溝道柱體的上部中； 圍繞所述溝道柱體的外周緣的柵極；以及 柵絕緣層，所述柵絕緣層插入在所述溝道柱體與所述柵極之間。
3. 如權(quán)利要求2所述的可變電阻存儲器件，還包括： 歐姆層，所述歐姆層形成在所述漏極區(qū)上。
4. 如權(quán)利要求1所述的可變電阻存儲器件，其中，所述多個柵極與多個絕緣層交替地 層置。
5. 如權(quán)利要求1所述的可變電阻存儲器件，其中，所述多個柵極由具有第一導(dǎo)電類型 的導(dǎo)電層形成，并且所述溝道層由具有第二導(dǎo)電類型的半導(dǎo)體層形成，所述第二導(dǎo)電類型 與所述第一導(dǎo)電類型相反。
6. 如權(quán)利要求1所述的可變電阻存儲器件，其中，所述溝道層具有管狀，并且所述可變 電阻層沿著所述溝道層的內(nèi)壁形成。
7. 如權(quán)利要求6所述的可變電阻存儲器件，其中，反向偏置被施加到層疊的柵極之中 選中的柵極，并且數(shù)據(jù)被儲存在面對所述選中的柵極的可變電阻層中。
8. 如權(quán)利要求1所述的可變電阻存儲器件，其中，所述可變電阻層包括： PrCaMnO層，所述PrCaMnO層是用于電阻式隨機(jī)存取存儲器ReRAM的材料， 硫族化物層，所述硫族化物層是用于相變隨機(jī)存取存儲器PCRAM的材料， 磁性層，所述磁性層是用于磁隨機(jī)存取存儲器MRAM的材料， 反磁化器件層，所述反磁化器件層是用于自旋轉(zhuǎn)移力矩磁阻隨機(jī)存取存儲器STTMRAM 的材料，以及 聚合物層，所述聚合物層是用于聚合物隨機(jī)存取存儲器PoRAM的材料。
9. 一種可變電阻存儲器件，包括： 公共源極線； 存儲器單元的多個存儲串，所述存儲器單元與所述公共源極線串聯(lián)電連接； 位線，所述位線與所述存儲器單元的多個存儲串電連接；以及 多個列存儲串選擇開關(guān)，每個列存儲串選擇開關(guān)與存儲器單元的所述多個存儲串中相 應(yīng)的一個電連接， 其中，所述存儲器單元中的每個包括可變電阻層和結(jié)型晶體管，所述結(jié)型晶體管被配 置成將電流選擇性地提供給所述可變電阻層。
10.如權(quán)利要求9所述的可變電阻存儲器件，其中，所述結(jié)型晶體管和所述可變電阻層 并聯(lián)連接。
【文檔編號】G11C13/04GK104103308SQ201310388497
【公開日】2014年10月15日 申請日期:2013年8月30日 優(yōu)先權(quán)日:2013年4月9日
【發(fā)明者】樸南均 申請人:愛思開海力士有限公司