一種用于控制單次可編程存儲器的控制電路及其控制方法
【專利摘要】本發(fā)明公開了一種用于控制單次可編程存儲器的控制電路及其控制方法，包括上位機、接口電路、總線控制器以及單次可編程存儲器，上位機通過接口電路與總線控制器連接，總線控制器同時與單次可編程存儲器連接，上位機通過一根數(shù)據(jù)線與接口電路連接，并通過本發(fā)明的控制方法完成對接口電路輸入的數(shù)據(jù)的解析以及產(chǎn)生控制存儲器的完整的控制信號。
【專利說明】—種用于控制單次可編程存儲器的控制電路及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種用于控制單次可編程存儲器的控制電 路及其控制方法。
【背景技術(shù)】
[0002]現(xiàn)在，有許多芯片需要在片內(nèi)集成一次性可編程存儲器和調(diào)試寄存器，以便在芯 片進行成品測試或者用戶的使用過程中對芯片內(nèi)部的參數(shù)進行調(diào)整和修改。但是許多中小 規(guī)模電路由于引腳數(shù)目和功能的限制，或者并沒有專用的通信接口。例如SPI和I2C接口 至少需要2-3根專用通信線。

【發(fā)明內(nèi)容】

[0003]發(fā)明目的:本發(fā)明的目的是針對現(xiàn)有技術(shù)的不足而公開了一種用于控制單次可編 程存儲器的控制電路及其控制方法，從而只需一條數(shù)據(jù)線就能實現(xiàn)上位機對單次可編程存 儲器的操作。
[0004]技術(shù)方案:為了實現(xiàn)發(fā)明的目的，本發(fā)明公開了一種用于控制單次可編程存儲器 的控制電路，包括上位機、接口電路、總線控制器以及單次可編程存儲器，上位機通過接口 電路與總線控制器連接，總線控制器同時與單次可編程存儲器連接，其特征在于，上位機通 過一根數(shù)據(jù)線與接口電路連接；上位機與接口電路連接有DATA線，由沒有交集的時鐘周期 信號表示I或者0 ;接口電路與總線控制器之間連接有din線和doen線，din線用于將上位 機的數(shù)據(jù)傳送至總線控制器中，doen線用于將總線控制器的響應(yīng)信號傳送至上位機；總線 控制器與單次可編程存儲器之間連接有l(wèi)oad線、fuse_blowb線、fuse_data_b線、fuse_rb 線、fuse_sb線、I_clk線以及I_rstn線,其中，load線用于總線控制器傳輸至單次可編程 存儲器的讀取地址；fuse_blowb線為燒寫標(biāo)志位；fuse_data_b線為燒寫地址；fuse_rb線 用于控制總線控制器中復(fù)位寄存器，fuse_sb用于控制總線控制器中置位寄存器；I_clk線 為時鐘信號；I_rstn線為復(fù)位信號。所述的DATA線的端口用5?30個時鐘周期的低電平 表示0，用30?255個時鐘周期的低電平表示I。
[0005]根據(jù)本發(fā)明的實施例另一方面，本發(fā)明公開了一種用于控制單次可編程存儲器的 控制方法，包括以下步驟:(I)總線控制器通過din線接收到來自接口電路的安全碼，從 doen線通過拉低DATA線給出響應(yīng)信號，接著通過接口電路讀入DATA線上想要操作的地址， 操作地址的值即表示了 load線的某一位；(2)接收操作地址后的一位，該位表示了即將進 行的操作模式為讀或?qū)懀?3)若步驟(2)中的操作模式為讀，總線控制器通過fuSe_rb線和 fuse_sb線的相應(yīng)位將值讀出，并由doen下拉DATA線的時間表示，即若讀出信號是0,則下 拉時間為5-30個時鐘周期。若讀出信號為1，則下拉30-255個時鐘周期，這樣一個地址的 讀操作完畢；若步驟(2)中的操作模式為寫，將fUSe_data_b線的相應(yīng)位置低，接著DATA線 拉低并且fuse_bl0Wb也被同步拉低，低電平的維持時間即為寫時間，寫結(jié)束后，總線控制 器會完成該位的讀操作，用于檢驗該位是否被正確寫入，一個地址的寫操作完畢。所述的操作地址用二進制編碼表示；所述步驟(I)的安全碼采用4位以上的二進制碼。
[0006]有益效果:本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點:通過一根數(shù)據(jù)線即能完成對 接口電路輸入的數(shù)據(jù)的解析以及產(chǎn)生控制存儲器的完整的控制信號。
【專利附圖】

【附圖說明】
[0007]圖1為本發(fā)明的用于控制單次可編程存儲器的控制電路的連接關(guān)系圖；
[0008]圖2為本發(fā)明讀操作的時序圖；
[0009]圖3為本發(fā)明寫操作的時序圖。
【具體實施方式】
[0010]以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0011]如圖1所示，以Sbit的單次可編程存儲器為例，Load[7:0]:表示想讀取的比特 位；Fuse_blowb表示當(dāng)配置完想要燒寫的比特位后，當(dāng)Fuse_blowb拉低后,燒寫過程開始， 低電平有效；Fuse_data_b[7:0]:表示想要燒寫的比特位地址，每一比特和一位單次可編 程存儲器單元相對應(yīng)，低電平有效；Fuse_rb[7:0], Fuse_sb[7:0]表示當(dāng)讀取單次可編程 存儲器時，單次可編程存儲器單元為I時，相應(yīng)的Fuse_rb置0，F(xiàn)use_sb置I。當(dāng)讀出值為 0時，相應(yīng)的Fuse_rb置1，F(xiàn)use_sb置0，此兩信號用于控制總線控制器中相應(yīng)寄存器的SET 和RESET端。I_clk為工作時鐘信號。I_rstn為復(fù)位信號，低電平有效。Din用于傳輸從上 位機至總線控制器的數(shù)據(jù)。doen用于將總線控制器的響應(yīng)信號傳送至上位機，這是通過總 線控制器控制doen信號為I，然后通過開關(guān)下拉DATA引腳，DATA引腳在接口電路中通過上 拉電阻連接到電源。
[0012]如圖2所示，由于是單線通信，沒有專用的數(shù)據(jù)線和時鐘線，因此所有時序中，0用 5至30個時鐘周期表示，I用30至255個時鐘周期表示，由于在芯片時鐘周期隨著工藝的 變化會略有偏差，用上述的表示方法可以保證相當(dāng)?shù)脑６?。首先是一串安全碼，此例中為 10101100，實際中此安全碼可以根據(jù)需要進行不同設(shè)置。當(dāng)控制器讀入正確的安全碼后給 出響應(yīng)信號將總線拉底，緊接著從DATA端輸入想要讀取的的位的地址，此地址以二進制編 碼，可以根據(jù)實際的單次可編程存儲器的位數(shù)進行拓展，緊接著的是操作模式，在此為讀， 用0表示,例如想讀的地址為0100那么對應(yīng)的load[4]會在讀信號結(jié)束后有效,相應(yīng)的單 次可編程存儲器通過Fuse_rb[4]和Fuse_sb[4]讀出，接著總線上會出現(xiàn)讀出的值。至此 一個地址讀操作完畢，若需要讀另一位，只需重復(fù)上述操作，換為另一地址。
[0013]如圖3所示，在寫操作的前段和讀操作一致，在輸入相應(yīng)操作的地址后，緊跟一位 的操作為寫，用I表示。例如同樣為0100此時Fuse_data_b[4]置低，當(dāng)此步完成后，DATA 引腳拉低，相應(yīng)的fuse_bl0Wb被同步拉低，低電平的長度即為燒寫時間。當(dāng)燒寫結(jié)束后，總 線控制器會完成一個相應(yīng)位的讀操作，檢驗相應(yīng)位是否被正確寫入，即為寫驗證的過程。至 此一個比特位寫操作結(jié)束，若想寫另一比特，只需重復(fù)上述操作，換為另一地址。
[0014]由上述讀寫過程表明本發(fā)明通過單根數(shù)據(jù)線以及本發(fā)明的控制方法即能實現(xiàn)對 接口電路輸入的數(shù)據(jù)的解析以及產(chǎn)生控制存儲器的完整的控制信號。
【權(quán)利要求】
1.一種用于控制單次可編程存儲器的控制電路，包括上位機、接口電路、總線控制器以及單次可編程存儲器，上位機通過接口電路與總線控制器連接，總線控制器同時與單次可編程存儲器連接，其特征在于，上位機通過一根數(shù)據(jù)線與接口電路連接； 上位機與接口電路連接有DATA線，由沒有交集的時鐘周期信號表示I或者O ; 接口電路與總線控制器之間連接有din線和doen線，din線用于將上位機的數(shù)據(jù)傳送至總線控制器中，doen線用于將總線控制器的響應(yīng)信號傳送至上位機； 總線控制器與單次可編程存儲器之間連接有l(wèi)oad線、fuse_blowb線、fuse_data_b線、fuse_rb 線、fuse_sb 線、I_clk 線以及 I_rstn 線， 其中，load線用于總線控制器傳輸至單次可編程存儲器的讀取地址；fuSe_bloWb線為燒寫標(biāo)志位；fuse_data_b線為燒寫地址；fuse_rb線用于控制總線控制器中復(fù)位寄存器，fUSe_Sb用于控制總線控制器中置位寄存器；I_clk線為時鐘信號；I_rstn線為復(fù)位信號。
2.如權(quán)利要求1所述的一種用于控制單次可編程存儲器的控制電路，其特征在于，DATA線的端口用5?30個時鐘周期的低電平表示0，用30?255個時鐘周期的低電平表示I。
3.一種用于控制單次可編程存儲器的控制方法，其特征在于，包括以下步驟: (1)總線控制器通過din線接收到來自接口電路的安全碼，從doen線通過拉低DATA線給出響應(yīng)信號，接著通過接口電路讀入DATA線上想要操作的地址，操作地址的值即表示了load線的某一位； (2)接收操作地址后的一位，該位表示了即將進行的操作模式為讀或?qū)懀? (3)若步驟(2)中的操作模式為讀,總線控制器通過fuse_rb線和fuse_sb線的相應(yīng)位將值讀出，并由doen下拉DATA線的時間表示，即若讀出信號是0，則下拉時間為5_30個時鐘周期。若讀出信號為1，則下拉30-255個時鐘周期，這樣一個地址的讀操作完畢； 若步驟(2 )中的操作模式為寫，將fUSe_data_b線的相應(yīng)位置低，接著DATA線拉低并且fuse_blowb也被同步拉低，低電平的維持時間即為寫時間，寫結(jié)束后，總線控制器會完成該位的讀操作，用于檢驗該位是否被正確寫入，一個地址的寫操作完畢。
4.如權(quán)利要求3所述的一種用于控制單次可編程存儲器的控制方法，其特征在于，操作地址用二進制編碼表示。
5.如權(quán)利要求3或4所述的一種用于控制單次可編程存儲器的控制方法，其特征在于，步驟(I)中的安全碼采用4位以上的二進制碼。
【文檔編號】G11C17/18GK103500585SQ201310466671
【公開日】2014年1月8日 申請日期:2013年10月9日 優(yōu)先權(quán)日:2013年10月9日
【發(fā)明者】朱瀟挺, 蔣振雷 申請人:無錫納訊微電子有限公司